JP4777668B2

JP4777668B2 - Ｍｉｍ型容量素子

Info

Publication number: JP4777668B2
Application number: JP2005037695A
Authority: JP
Inventors: 有鍋島
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2005-02-15
Filing date: 2005-02-15
Publication date: 2011-09-21
Anticipated expiration: 2025-02-15
Also published as: US7515394B2; JP2006228803A; US20060181656A1; US8179659B2; US20080278885A1

Description

本発明は、金属―絶縁膜―金属（ＭＩＭ）構造の静電容量素子に係り、特に同一の容量値を有する２つのＭＩＭ型容量素子に関するものである。

近年、携帯電話等の移動体通信機器に用いられるアナログ集積回路では、容量素子、抵抗およびインダクタ等の受動素子が搭載されている。このうち、特にパイプライン型Ａ／Ｄ変換器の演算増幅器でよく用いられている容量素子においては、Ａ／Ｄ変換エラーを無くすため、同一の容量値を有する２つの容量素子間で高い相対精度が要望されている。

従来、集積回路に用いられている容量素子としては、金属膜または導電性多結晶シリコン（ポリＳｉ）膜等の電極とシリコン（Ｓｉ）基板の間に、薄い酸化シリコン（ＳｉＯ2）膜等を挟んだＭＯＳ型容量素子や、２層の導電性ポリＳｉ間に薄いＳｉＯ2膜等を挟んだ２層ポリＳｉ型容量素子等がある。これら容量素子は、電極の一方または双方が半導体基板中の不純物拡散層や導電性ポリＳｉ膜を用いているために寄生抵抗が高かった。また、電極とＳｉ基板の距離が素子分離の絶縁膜厚程度しかないため寄生容量が大きく、さらにＳｉ基板中の空乏層が印加電圧によって変化するため、寄生容量値が電圧に対して一定でない等の問題があった。このような観点から、上下電極が低抵抗な金属膜で構成され、上層配線を電極に用いることでＳｉ基板からも距離を隔てて形成することが可能であり、寄生抵抗と寄生容量を極めて小さくできるＭＩＭ型容量素子が注目されている（例えば、特許文献１参照）。
特開２００１―２０３３２９号公報（第４頁、第１図）

しかしながら上記従来の構成において、同一の容量値を有する２つのＭＩＭ型容量素子を無造作に配置した場合、まず、容量絶縁膜形成時の成膜ばらつき、容量電極形成時の加工ばらつき、周辺素子からの寄生容量の影響により、高い相対精度が得られないという問題があった。

本発明は上記従来の問題点を解決するもので、同一の容量値を有する２つのＭＩＭ型容量素子の配置を規定化することにより、高い相対精度を有するＭＩＭ型容量素子を提供することを目的とする。

本発明のＭＩＭ型容量素子は、複数の第１のＭＩＭ型容量素子が等間隔に配列された第１のグループと、複数の第２のＭＩＭ型容量素子が等間隔に配列された第２のグループと、前記第１のグループの周辺にある第１のダミーの容量素子と、前記第２のグループの周辺にある第２のダミーの容量素子と、前記第１のグループと前記第２のグループの間にある第３のダミーの容量素子とを有し、前記第１のグループと前記第２のグループは並行に配列され、前記第１のグループの容量素子と前記第２のグループの容量素子との間隔、前記第１のグループの容量素子同士の間隔、前記第２のグループの容量素子同士の間隔、前記第１のグループの容量素子と第１のダミーとの間隔、前記第２のグループの容量素子と第２のダミーとの間隔、及び前記第１のグループの容量素子又は第２のグループの容量素子と前記第３のダミーとの間隔とが全て等しく、前記第１のグループの容量素子と前記第２のグループの容量素子の角部は鈍角または丸みを有し、前記第３のダミーの容量素子は前記鈍角または丸みからなる前記角部に対抗する位置にあり、前記第１のダミーの容量素子と前記第２のダミーの容量素子は前記第１のグループと前記第２のグループを囲む位置にある最外周のダミー容量素子であることを特徴とする。また、前記第１のグループの複数の第１のＭＩＭ型容量素子が行方向に配列され、かつ前記第２のグループの複数の第２のＭＩＭ型容量素子が行方向に配列されていることを特徴とする。また、前記第１のグループの複数の第１のＭＩＭ型容量素子が列方向に配列され、かつ前記第２のグループの複数の第２のＭＩＭ型容量素子が列方向に配列されていることを特徴とする。また、前記第１のグループの複数の第１のＭＩＭ型容量素子と、かつ前記第２のグループの複数の第２のＭＩＭ型容量素子とが交互に配列されていることを特徴とする。

この構成によると、ＭＩＭ型容量素子の容量値は、上部電極の面積により規定される。上部電極の加工の際のマスク材料として、感光性の有機系レジスト膜がよく使用されている。この感光性の有機系レジスト膜は収縮しやすいため、パターンの辺の長さが長くなるにつれて、辺の中央部になるほど寸法が短くなる。そこで、第１の容量素子と第２の容量素子をアレイ状に配置することにより、この上部電極の寸法ばらつきに起因する相対精度を向上させることができる。

また、容量絶縁膜は、成膜方式や設備により、Ｓｉ基板面内分布を有する膜厚ばらつきが生じる。そこで、第１の容量素子と第２の容量素子を、行方向または列方向に対して交互にかつ等間隔に配置することにより、この容量絶縁膜の膜厚ばらつきに起因する、行方向または列方向に対する相対精度を向上させることができる。

また、第１の容量素子と第２の容量素子を、行方向および列方向に対して交互にかつ等間隔に配置することにより、行方向および列方向に対する相対精度を向上させることができる。

また、ＭＩＭ型容量素子の上部電極の形状として、四角形の形状がよく使用されている。ところが、四角形の形状では、上部電極加工後の層間絶縁膜を形成する際、四辺部と四隅部でのステップカバレージに差があり、層間絶縁膜の膜厚ばらつきが生じるため、寄生容量の影響により容量ばらつきが生じる。また、上部電極の形状が四角形の形状であると、実使用時に四隅部で電界集中により、容量素子の信頼性を低下させる。そこで、第１の容量素子と第２の容量素子の角部を鈍角にする、または丸みを付けることにより、この寄生容量に起因する相対精度を向上させ、実使用時における局所的な電界集中を緩和させることができる。

また、隣接した上部電極の間には、本来の容量以外に側壁方向の寄生容量が付加される。隣接した上部電極の間隔が異なる箇所が存在すると、寄生容量にばらつきが生じる。また、最外周に配置された容量素子には、以降の層間絶縁膜の膜厚ばらつきや周辺回路素子からの寄生容量の影響により、内側に配置された容量素子との間で、容量ばらつきが生じる。さらに、上部電極の加工には、高い寸法精度を得るために、反応性イオンによるドライエッチングがよく使用されている。ところが、この反応性イオンによるドライエッチングで加工すると、パターンの粗密により寸法ばらつきが生じるため、最外周に配置された容量素子と内側に配置された容量素子間の上部電極に面積の差が生じる。そこで、第１の容量素子と第２の容量素子の周囲にダミーの容量素子を配置し、また第１の容量素子と第２の容量素子とダミーの容量素子の間隔がいずれも等間隔になるように配置することにより、この容量素子間や周辺回路素子からの寄生容量と、上部電極の加工ばらつきに起因する相対精度を向上させることが可能である。

本発明のＭＩＭ型容量素子によると、上部電極の寸法ばらつきに起因する相対精度を向上させることができ、また容量絶縁膜の膜厚ばらつきに起因する行方向または列方向に対する相対精度を向上させることができ、さらに行方向および列方向に対する相対精度を向上させることができ、その結果、同一の容量値を有する２つの容量素子に対して高い相対精度を有するＭＩＭ型容量素子を提供することができる。

また、寄生容量に起因する相対精度を向上させ、実使用時における局所的な電界集中を緩和させることができ、その結果、同一の容量値を有する２つの容量素子に対して高い相対精度を有し、かつ、高い信頼性を有するＭＩＭ型容量素子を提供することができる。

さらに、容量素子間や周辺回路素子からの寄生容量と、上部電極の加工ばらつきに起因する相対精度を向上させることができ、その結果、同一の容量値を有する２つの容量素子に対して高い相対精度を有するＭＩＭ型容量素子を提供することができ、優れたＭＩＭ型容量素子を実現するものである。

（第１の実施形態）
本発明の第１の実施形態について、図１を参照しながら説明する。

図１はＭＩＭ型容量素子の配置構造を示す平面図である。図１において、１は第１の容量素子、２は第２の容量素子、３は容量素子間の間隔（ｄ）である。なお、第１の容量素子１と第２の容量素子２は、従来と同じ製造方法を用いて形成することができる。

本実施形態では、行方向（Ｙ方向）に並んだ第１の容量素子１と、同じく行方向に並んだ第２の容量素子２とを、列方向（Ｘ方向）に対して交互に配置してアレイ状としてある。また、第１の容量素子１の行方向の間隔（ｄ）３、第２の容量素子２の行方向の間隔（ｄ）３、および第１の容量素子１と第２の容量素子２の列方向の間隔（ｄ）３は、それぞれ等間隔となっている。

以上のように構成された、ＭＩＭ型容量素子の配置構造について、以下その動作を説明する。

まず、ＭＩＭ型容量素子の容量値は、上部電極の面積により規定される。上部電極の加工の際のマスク材料として、感光性の有機系レジスト膜がよく使用されている。この感光性の有機系レジスト膜は収縮しやすいため、パターンの辺の長さが長くなるにつれて、辺の中央部になるほど寸法が短くなる。そこで、第１の容量素子１と第２の容量素子２をアレイ状に配置することにより、この上部電極の寸法ばらつきに起因する相対精度を向上させることができる。

また、容量絶縁膜は、成膜方式や設備により、Ｓｉ基板面内分布を有する膜厚ばらつきが生じる。そこで、第１の容量素子１と第２の容量素子２を、Ｘ方向に対して交互にかつ容量素子間の間隔（ｄ）３を等間隔に配置することにより、この容量絶縁膜の膜厚ばらつきに起因する、Ｘ方向に対する相対精度を向上させることができる。

以上のように本発明の第１の実施形態によれば、第１の容量素子１と第２の容量素子２をアレイ状に配置することにより、上部電極の寸法ばらつきに起因する相対精度を向上させることができる。その結果、同一の容量値を有する２つの容量素子に対して高い相対精度を有するＭＩＭ型容量素子の配置構造を提供することができる。

また、第１の容量素子１と第２の容量素子２を、列方向に対して交互にかつ等間隔に配置することにより、容量絶縁膜の膜厚ばらつきに起因する、列方向に対する相対精度を向上させることができる。その結果、同一の容量値を有する２つの容量素子に対して高い相対精度を有するＭＩＭ型容量素子の配置構造を提供することができる。

なお、第１の容量素子１と第２の容量素子２の形状として、四角形の形状を用いて説明したが、これは同一形状のアレイであればよく、容量素子の形状を限定するものではない。

また、列方向に並んだ第１の容量素子１と、同じく列方向に並んだ第２の容量素子２とを、行方向に対して交互に配置してアレイ状としてもよい。

（第２の実施形態）
本発明の第２の実施形態について、図２を参照しながら説明する。

図２はＭＩＭ型容量素子の配置構造を示す平面図である。図２において、１は第１の容量素子、２は第２の容量素子、３は容量素子間の間隔（ｄ）である。

本実施形態では、第１の容量素子１と第２の容量素子２を、行方向に対して交互に配置するとともに、列方向に対しても交互に配置してアレイ状としてある。また、第１の容量素子１と第２の容量素子２の行方向の間隔（ｄ）３および列方向の間隔（ｄ）３は、それぞれ等間隔となっている。

本実施形態は、第１の実施形態である、第１の容量素子１と第２の容量素子２をＸ方向に加えて、Ｙ方向に対しても交互にかつ容量素子間の間隔（ｄ）３を等間隔に配置することにより、この容量絶縁膜の膜厚ばらつきに起因する、Ｘ，Ｙ両方向に対する相対精度を向上させることができる。

以上のように本発明の第２の実施形態によれば、第１の実施形態のＭＩＭ型容量素子の配置構造に加えて、第１の容量素子１と第２の容量素子２を、行方向および列方向に対して交互にかつ等間隔に配置することにより、列方向に加えて行方向に対する相対精度も向上させることができる。その結果、同一の容量値を有する２つの容量素子に対して高い相対精度を有するＭＩＭ型容量素子の配置構造を提供することができる。

（第３の実施形態）
本発明の第３の実施形態について、図３を参照しながら説明する。

図３はＭＩＭ型容量素子の配置構造を示す平面図である。図３において、１は第１の容量素子、２は第２の容量素子、３は容量素子間の間隔（ｄ）である。

本実施形態では、第１の容量素子１と第２の容量素子２を、行方向に対して交互に配置するとともに、列方向に対しても交互に配置してアレイ状としてある。また、第１の容量素子１と第２の容量素子２の行方向の間隔（ｄ）３および列方向の間隔（ｄ）３は、それぞれ等間隔となっている。さらに、第１の容量素子１と第２の容量素子２の形状を八角形としてある。

ＭＩＭ型容量素子の上部電極の形状として、図１または図２に示したような四角形の形状がよく使用されている。ところが、四角形の形状では、上部電極加工後の層間絶縁膜を形成する際、四辺部と四隅部でのステップカバレージに差があり、層間絶縁膜の膜厚ばらつきが生じるため、寄生容量の影響により容量ばらつきが生じる。また、上部電極の形状が四角形の形状であると、実使用時に四隅部で電界集中により、容量素子の信頼性を低下させる。そこで、第１の容量素子１と第２の容量素子２の角部を鈍角、すなわち八角形の形状にすることにより、この寄生容量に起因する相対精度を向上させ、実使用時における局所的な電界集中を緩和させることができる。

以上のように本発明の第３の実施形態によれば、第２の実施形態の効果に加え、第１の容量素子１と第２の容量素子２の角部を鈍角にして八角形とすることにより、寄生容量に起因する相対精度を向上させ、実使用時における局所的な電界集中を緩和させることができる。その結果、同一の容量値を有する２つの容量素子に対して高い相対精度を有し、かつ、高い信頼性を有するＭＩＭ型容量素子の配置構造を提供することができる。

なお、第１の容量素子１と第２の容量素子２の形状は、角部を鈍角にした形状であればよく、八角形に限らず、例えば五角形以上の多角形であればよい。また、角部に丸みを付けて曲線としてもよい。この場合、多角形の角数は特に限定されるものではなく、例えば図１または図２に示したような四角形の容量素子の角部に丸みを付けてもよく、もちろん五角形以上の多角形の角部に丸みを付けてもよい。この場合も同等な効果が得られた。

また、第１の実施形態に示したように、第１の容量素子１と第２の容量素子２とを、行方向または列方向に対して交互に配置したＭＩＭ型容量素子の配置構造において、容量素子の角部を鈍角または丸みを付けしたものであってもよい。

（第４の実施形態）
本発明の第４の実施形態について、図４を参照しながら説明する。

図４はＭＩＭ型容量素子の配置構造を示す平面図である。図４において、１は第１の容量素子、２は第２の容量素子、３は容量素子間の間隔（ｄ）、４はダミーの容量素子、５は最外周のダミーの容量素子である。

本実施形態では、それぞれ八角形の第１の容量素子１と第２の容量素子２を、行方向に対して交互に配置するとともに、列方向に対しても交互に配置してアレイ状としてある。第１の容量素子１と第２の容量素子２の間にはダミーの容量素子４が配置されるとともに、最外周にはダミーの容量素子５が配置されている。さらに、第１の容量素子１、第２の容量素子２、ダミーの容量素子４，５の間隔（ｄ）３は、それぞれ等間隔となっている。

隣接した上部電極の間には、本来の容量以外に側壁方向の寄生容量が付加される。隣接した上部電極の間隔が異なる箇所が存在すると、寄生容量にばらつきが生じる。また、最外周に配置された容量素子には、以降の層間絶縁膜の膜厚ばらつきや周辺回路素子からの寄生容量の影響により、内側に配置された容量素子との間で、容量ばらつきが生じる。さらに、上部電極の加工には、高い寸法精度を得るために、反応性イオンによるドライエッチングがよく使用されている。ところが、この反応性イオンによるドライエッチングで加工すると、パターンの粗密により寸法ばらつきが生じるため、最外周に配置された容量素子と内側に配置された容量素子間の上部電極に面積の差が生じる。そこで、第１の容量素子１と第２の容量素子２の間にダミーの容量素子４を配置するとともに、最外周にダミーの容量素子５を配置し、かつ、第１の容量素子１、第２の容量素子２、ダミーの容量素子４と最外周のダミーの容量素子５、のそれぞれの容量素子間の間隔（ｄ）３がいずれも等間隔になるように配置することにより、この容量素子間や周辺回路素子からの寄生容量と、上部電極の加工ばらつきに起因する相対精度を向上させることができる。

以上のように本発明の第４の実施形態によれば、第３の実施形態の効果に加え、第１の容量素子１と第２の容量素子２の周囲にダミーの容量素子４，５を配置し、かつ第１の容量素子１と第２の容量素子２とダミーの容量素子４，５の間隔がいずれも等間隔になるように配置することにより、容量素子間や周辺回路素子からの寄生容量と、上部電極の加工ばらつきに起因する相対精度を向上させることができる。その結果、同一の容量値を有する２つの容量素子に対して高い相対精度を有するＭＩＭ型容量素子の配置構造を提供することができる。

なお、最外周のダミーの容量素子５の形状として、環状の形状を用いて説明したが、これは容量素子間の間隔（ｄ）３が等間隔であれば、最外周の第１の容量素子１と第２の容量素子２をダミーの容量素子として使用してもよい。また、それぞれの第１の容量素子１と第２の容量素子２の外周に環状のダミーの容量素子４を形成してもよく、それらの場合も同等な効果が得られた。

また、第１の容量素子１と第２の容量素子２の形状は、ダミーの容量素子４，５を配置できる形状であればよく、八角形に限るものではなく、角部を鈍角にした形状や角部に丸みを付けた各種形状とすることができる。

また、第１の実施形態に示したように、第１の容量素子１と第２の容量素子２とを、行方向または列方向に対して交互に配置したＭＩＭ型容量素子の配置構造において、容量素子の角部を鈍角または丸みを付けし、ダミーの容量素子４，５を配置したものであってもよい。

さらに、第１，２の実施形態におけるＭＩＭ型容量素子の配置構造において、最外周のダミーの容量素子５を設けてもよい。

なお、本発明の全ての実施形態において、第１の容量素子１と第２の容量素子２が４×４個のアレイを用いて説明したが、これはアレイの規模を限定するものではない。さらに、本発明の全ての実施形態において、配線方法、各種の膜種や膜厚、材質、形成方法、形成条件等を限定するものではないことも明白である。

本発明は、同一の容量値を有する２つのＭＩＭ型容量素子に対して高い相対精度、さらには高い信頼性を有するＭＩＭ型容量素子の配置構造として有用である。

本発明の第１の実施形態におけるＭＩＭ型容量素子の配置構造を示す平面図本発明の第２の実施形態におけるＭＩＭ型容量素子の配置構造を示す平面図本発明の第３の実施形態におけるＭＩＭ型容量素子の配置構造を示す平面図本発明の第４の実施形態におけるＭＩＭ型容量素子の配置構造を示す平面図

符号の説明

１第１の容量素子
２第２の容量素子
３容量素子間の間隔（ｄ）
４ダミーの容量素子
５最外周のダミーの容量素子

Claims

複数の第１のＭＩＭ型容量素子が等間隔に配列された第１のグループと、
複数の第２のＭＩＭ型容量素子が等間隔に配列された第２のグループと、
前記第１のグループの周辺にある第１のダミーの容量素子と、
前記第２のグループの周辺にある第２のダミーの容量素子と、
前記第１のグループと前記第２のグループの間にある第３のダミーの容量素子とを有し、
前記第１のグループと前記第２のグループは並行に配列され、
前記第１のグループの容量素子と前記第２のグループの容量素子との間隔、
前記第１のグループの容量素子同士の間隔、
前記第２のグループの容量素子同士の間隔、
前記第１のグループの容量素子と第１のダミーとの間隔、
前記第２のグループの容量素子と第２のダミーとの間隔、及び
前記第１のグループの容量素子又は第２のグループの容量素子と前記第３のダミーとの間隔とが全て等しく、
前記第１のグループの容量素子と前記第２のグループの容量素子の角部は鈍角または丸みを有し、前記第３のダミーの容量素子は前記鈍角または丸みからなる前記角部に対抗する位置にあり、前記第１のダミーの容量素子と前記第２のダミーの容量素子は前記第１のグループと前記第２のグループを囲む位置にある最外周のダミー容量素子であることを特徴とするＭＩＭ型容量素子。
前記第１のグループの複数の第１のＭＩＭ型容量素子が行方向に配列され、かつ前記第２のグループの複数の第２のＭＩＭ型容量素子が行方向に配列されていることを特徴とする請求項１記載のＭＩＭ型容量素子。
前記第１のグループの複数の第１のＭＩＭ型容量素子が列方向に配列され、かつ前記第２のグループの複数の第２のＭＩＭ型容量素子が列方向に配列されていることを特徴とする請求項１記載のＭＩＭ型容量素子。
前記第１のグループの複数の第１のＭＩＭ型容量素子と、かつ前記第２のグループの複数の第２のＭＩＭ型容量素子とが交互に配列されていることを特徴とする請求項１ないし請求項３のいずれかに記載のＭＩＭ型容量素子。