CN104504220B - 一种基于马尔可夫转移矩阵库的寄生电阻提取方法 - Google Patents
一种基于马尔可夫转移矩阵库的寄生电阻提取方法 Download PDFInfo
- Publication number
- CN104504220B CN104504220B CN201510015007.5A CN201510015007A CN104504220B CN 104504220 B CN104504220 B CN 104504220B CN 201510015007 A CN201510015007 A CN 201510015007A CN 104504220 B CN104504220 B CN 104504220B
- Authority
- CN
- China
- Prior art keywords
- port
- model
- transition matrix
- markov transition
- conductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Abstract
本发明涉及一种基于马尔可夫转移矩阵库的寄生电阻提取方法,所述方法包括以下步骤:由模型模板和工艺参数文件构造电阻模型;由所述电阻模型生成马尔可夫转移矩阵;存储同一工艺制程下的各个电阻模型的马尔可夫转移矩阵至马尔可夫转移矩阵库中;和利用马尔可夫转移矩阵库提取该工艺制程下的集成电路设计中的寄生电阻。本发明建立的马尔可夫转移矩阵库的模型为基本的导体或端口,能够覆盖电路中所有可能出现的情况,可以完全控制计算过程中的误差,保证了精度与可靠性,能达到非常高的效率。
Description
技术领域
本发明涉及一种寄生参数提取方法,尤其是涉及一种基于马尔可夫转移矩阵库的寄生电阻提取方法。
背景技术
互联线寄生参数提取是当今集成电路设计中非常重要的一个环节。集成电路设计者通过寄生参数提取工具软件得到集成电路中互联线上的电阻、电容等寄生参数,再以此来得到该集成电路的时延和功耗,来判断其设计是否在功能、频率和功耗方面达到要求,是否需要对原设计进行改动和优化。事实上,当今的集成电路设计需要多次的设计或设计优化,其寄生参数提取和时延功耗分析才能达到最初的标准,开始进行流片即芯片生产。
22纳米甚至更先进的芯片工艺流程给互联线寄生参数提取带来了巨大的挑战,使集成电路设计者更难设计出更快速,更低功耗的芯片。这个挑战的根源在于寄生参数提取的EDA软件:22纳米工艺流程中的硅片上的各种效应,更高的时钟频率,更大的电路版图和三维集成电路使寄生参数提取软件在精确度、可靠度和运行时间上都有巨大的麻烦。集成电路设计者不得不通过增加其设计的冗余度来应对以上的问题,以保证其设计的可靠性,但这样就降低了设计出的芯片的时钟频率,增加了芯片的功耗。
关于提取寄生电阻参数,传统寄生电阻提取方法分为两类:
1.运用数值方法细分网线,直接求解网线上的稳恒电流场;
2.根据工艺流程生成模型及该模型下的电阻库,再划分电路设计中的网线,利用电阻库对具体的电路设计进行提取。
传统方法1对每个设计的每条网线都要求解稳恒电流场,计算量巨大,特别是网线比较大时。对于当今真实的集成电路设计,无法用此方法在实用的时间进行提取。
传统方法2在每个工艺流程下生成、构造模型及电阻库,再利用电阻库提取真实设计中的电阻。电阻库中的端口或者是真实提取中的端口,或者是网线被划分部分的整个交界面。端口的电位必须是均匀的,而网线被划分部分的交界面上的电位不一定均匀,这就造成了误差。而本发明可以将端口划分成多个边界元,允许同一端口上不同的边界元的电位不等,减小交界面电位不均匀所带来的误差。
发明内容
针对现有技术之不足,本发明提出一种基于马尔可夫转移矩阵(Markovtransition matrix)库的寄生电阻提取方法,以提高新工艺制程下的精确度和可靠性,满足目前集成电路设计所面临的更高要求。
一种基于马尔可夫转移矩阵库的寄生电阻提取方法,方法包括以下步骤:
由模型模板和工艺参数文件构造电阻模型;
由电阻模型生成马尔可夫转移矩阵;
存储同一工艺制程下的各个电阻模型的马尔可夫转移矩阵至马尔可夫转移矩阵库中;和
利用马尔可夫转移矩阵库提取该工艺制程下的集成电路设计中的寄生电阻。
其中,马尔可夫转移矩阵满足的充分必要条件为:
所有元素都是非负的;并且每行元素之和为1;对角元为0。
其中,电阻模型生成马尔可夫转移矩阵的步骤包括:
将指定的电阻模型边界划分为若干边界元;
将电阻模型中的端口和模型边界元都作为端口,计算电阻模型中的端口和/或模型边界元的边界电导矩阵;和
转换边界电导矩阵为马尔可夫转移矩阵。
其中,模型边界元为导体内部与其它模型相邻边界的边界元。
其中,电阻模型包括金属层两端口模型、金属层一端口模型、金属层三端口模型、金属层连通孔模型、金属层一端口连通孔模型和通孔模型。
其中,转换边界电导矩阵为马尔可夫转移矩阵的步骤包括:利用公式转换边界电导矩阵为马尔可夫转移矩阵,其中M是马尔可夫转移矩阵,是边界电导矩阵,I是与边界电导矩阵同维的单位矩阵,是对矩阵取对角运算,是对取对角运算后的边界电导矩阵求逆。
其中,利用马尔可夫转移矩阵库提取该工艺制程下的集成电路设计中的寄生电阻的步骤包括:
读入相应工艺制程的马尔可夫转移矩阵库;
读入及翻译集成电路版图中的全部或部分网线并将每一条读入的互联网线划分为若干条子网线;
读入与每个子网线相对应的工艺制程的马尔可夫转移矩阵;和
由马尔可夫转移矩阵计算出端口间的电导
从而取端口间的电导的倒数为网线的寄生电阻。
其中,由马尔可夫转移矩阵计算出端口间的电导,从而取端口间的电导的倒数为网线的寄生电阻的步骤包括:
设定第一端口的电位为0V,第二端口的电位为1V,其他端口为自然表面;
由与第一端口连接的形体块对应的马尔可夫转移矩阵得到从与第一端口相邻的始发边界元跳转至其相邻边界元的概率;
根据跳转至其相邻边界元的概率,随机选择跳转的目标边界元;
以始发边界元为原点开始跳转并以目标边界元为下一个原点根据其对应的跳转概率不停跳转直至跳转到第一端口或第二端口上停止;
重复以始发边界元为原点的跳转步骤多次;
统计以第一端口为终点的次数n1,统计以第二端口为终点的次数n2;
根据始发边界元对应的边界电导矩阵得到第一端口与始发边界元之间的电导
计算第一端口与第二端口之间的电导即第一端口的电流
取第一端口与第二端口之间的电导的倒数为第一端口与第二端口之间的电阻
其中,所述读入及翻译集成电路版图中的全部或部分网线并将每一条读入的互联网线划分为若干条子网线的步骤中包括:
转化集成电路版图为内部按空间区域索引的数据格式。
其中,所述读入及翻译集成电路版图中的全部或部分网线并将每一条读入的互联网线划分为若干条子网线的步骤中包括:
由集成电路设计版图和对应工艺制程下的工艺参数文件共同得到实际硅片上的电路板图。
其中,读入及翻译集成电路版图的步骤中包括:转化集成电路版图为内部按空间区域索引的数据格式。
本发明的技术效果
本发明利用马尔可夫转移矩阵库和运用随机漫步法进行寄生电阻参数提取的方法都是严格基于麦克斯韦方程的变体形式,可以完全控制计算过程中的误差,保证了精度与可靠性。本发明中一个工艺流程只建立一次马尔可夫转移矩阵库,绝大部分的计算过程在建库时进行,而不是在使用随机漫步法计算并提取寄生参数时进行,故能达到非常高的效率。本发明的马尔可夫转移矩阵库与模型匹配法里面的寄生参数库不同,本发明的模型为基本的导体或端口,能够覆盖电路中所有可能出现的情况;而模型匹配法必须要考虑多个导体之间的耦合关系,模型的组合复杂,无法以可实际接受的数量的模型来覆盖所有可能出现的电路版图情况。
附图说明
图1是基于马尔可夫转移矩阵库的寄生电阻提取方法的流程图;
图2是金属层两端口模型的示意图;
图3是金属层一端口模型的示意图;
图4是金属层三端口模型的示意图;
图5是金属层连通孔模型的示意图;
图6是金属层一端口连通孔模型的示意图;
图7是通孔模型的示意图;
图8是集成电路局部俯视图;
图9是第一金属层上的形体块俯视图;
图10是第二金属层上的形体块俯视图;和
图11是通孔层上的形体块俯视图。
附图标记列表
1:形体块1 2:形体块2 3:形体块3
4:形体块4 5:形体块5 6:形体块6
7:形体块7 8:形体块8 9:形体块9
10:形体块10 11:形体块11 12:形体块12
13:形体块13 14:形体块14 15:形体块15
16:形体块16 17:第一端口 18:第二端口
19:第三端口 20:第一金属层 21:始发边界元
30:第二金属层 40:通孔层
具体实施方式
下面结合附图进行详细说明。
图1是基于马尔可夫转移矩阵库的寄生电阻提取方法的流程图。一种基于马尔可夫转移矩阵库的寄生电阻提取方法如图1所示,包括以下步骤:
由模型模板和工艺参数文件构造电阻模型;
由所述电阻模型生成马尔可夫转移矩阵;
存储同一工艺制程下的各个电阻模型的马尔可夫转移矩阵至马尔可夫转移矩阵库中;和
利用马尔可夫转移矩阵库提取该工艺制程下的集成电路设计中的寄生电阻。
具体地,将集成电路模型模板和工艺参数文件的工艺特征尺寸的数据读入或输入计算机扫描程序,构造成电阻模型。计算电阻模型的边界电导矩阵并将其转化为马尔可夫转移矩阵,每一个电阻模型对应一个马尔可夫转移矩阵;存储同一工艺制程下的各个电阻模型的马尔可夫转移矩阵至马尔可夫转移矩阵库中;利用马尔可夫转移矩阵库按照一定的方法步骤提取集成电路版图中的寄生电阻。
在本发明中,工艺参数文件一般由集成电路生产商提供,是描述某个集成电路工艺制程下导体、介质的几何与物理特征等相关参数的文件。每一个集成电路工艺制程对应一个工艺参数文件。集成电路工艺制程是指集成电路的精细度。精度越高,生产工艺越先进,例如28纳米工艺制程、22纳米工艺制程。工艺制程的纳米是指IC内电路与电路之间的距离,密度愈高的IC电路设计,意味着在同样大小面积的IC中,可以拥有密度更高、功能更复杂的电路设计。
其中,马尔可夫转移矩阵满足的充分必要条件为:
所有元素都是非负的,并且每行元素之和为1,对角元为0。
一般情况下,马尔可夫转移矩阵需要满足的条件为:矩阵所有元素都是非负的,并且各行元素之和等于1,各元素用概率表示,在一定条件下是互相转移的。而在本发明中,马尔可夫转移矩阵还必须满足的条件为:矩阵的对角元为0。
其中,电路模型生成马尔可夫转移矩阵的步骤包括:
将指定的模型边界划分为若干边界元;
将模型中的端口和模型边界元都作为端口,计算模型中的端口和/或模型边界元的边界电导矩阵;和
转换边界电导矩阵为马尔可夫转移矩阵。
一个电阻模型为一块导体,其表面被视为端口的边界元或自然表面。模型边界元是导体内部与其它模型的边界相邻的边界元。在任何时候,自然表面上没有垂直于表面的电流,即没有法向电流。在数值计算中,没有法向电流的自然表面被称为纽曼边界元或自然边界元,为导体与介质之间的边界元。本发明将指定的模型边界划分为若干边界元,允许同一个端口的边界元的电位不等,减小了交界面电位不均匀所导致的误差。
本发明电路模型包括金属层两端口模型、金属层一端口模型、金属层三端口模型、金属层连通孔模型、金属层一端口连通孔模型和通孔模型。电阻模型为一类长方体,在当今很多工艺下其横截面是梯形,因此该模型不是严格意义的长方体。电阻模型的一个端口被划分成了4个端口边界元,但在具体实施时可视精度要求将端口划分成更多的边界元。
图2示出了金属层两端口模型,金属层两端口模型被视为端口的边界元在长方体两端。图3示出了金属层一端口模型,金属层一端口模型被视为端口的边界元在长方体的一端。图4示出了金属层三端口模型,金属层三端口模型被视作端口的边界元在长方体两端,和另一垂直于衬底的表面。图5示出了金属层连通孔模型,金属层连通孔模型被视作端口的边界元在长方体两端,和一个平行于衬底的表面即金属层连接通孔的表面。图6示出了金属层一端口连通孔模型,金属层一端口连通孔模型被视作端口的边界元在长方体一端,和一个平行于衬底的表面即金属层连接通孔的表面。图7示出了通孔模型,通孔模型被视作端口的边界元在长方体上下两端平行于衬底的表面。
每一类模型在不同的金属层或通孔层,取不同的几何参数,则有若干电阻模型。几何参数包括长方体的长、宽和高,由于长方体的高度由工艺决定,因此不同长方体的高度是一个共同的参数。同一个工艺流程下所有不同类的、在不同金属层或通孔层的和取不同几何参数的电阻模型组成一个集合,即为电导参数。
本发明将电阻模型中的端口和模型边界元都作为端口,计算电阻模型中的端口和/或模型边界元的边界电导矩阵,模型边界元不包括纽曼边界元。
具体地,设定边界元和自然边界上的电压或法向电流,设定被视作端口的边界元i上电压为1V,设定其他边界元上电压为0V,模型的自然表面上的法向电流为0;模型内部的电导参数由工艺流程确定,运用有限元、边界元、有限差分等数值方法求解空间的稳恒电流场,从而得到各边界元上的法向电流,例如得到边界元j上的法向电流Ij,即电导。电导为该边界元电阻的倒数。
本发明中,边界电导矩阵用表示,具体定义是,矩阵的维度等于被视作端口的边界元的个数,那么边界电导矩阵中第i行第j列的元素在数值上等于边界元j的电导。因此,边界电导矩阵由各边界元的电导组成。
利用公式转换边界电导矩阵为马尔可夫转移矩阵,其中M是马尔可夫转移矩阵,是边界电导矩阵,I是与边界电导矩阵同维的单位矩阵,是对矩阵取对角运算,是对取对角运算后的边界电导矩阵求逆。得到的马尔可夫转移矩阵M完全满足本发明定义的马尔可夫转移矩阵的充分必要条件:所有元素都是非负的,并且每行元素之和为1,对角元为0。
得到电阻模型对应的马尔可夫转移矩阵后,存储同一工艺制程下的马尔可夫转移矩阵至该工艺制程的马尔可夫转移矩阵库中。
利用马尔可夫转移矩阵库提取寄生电阻。利用马尔可夫转移矩阵库提取该工艺制程下的集成电路设计中的寄生电阻的步骤包括:
读入相应工艺制程的马尔可夫转移矩阵库;
读入及翻译集成电路版图中的全部或部分网线并将每一条读入的互联网线划分为若干条子网线;
读入与每个子网线相对应的工艺制程的马尔可夫转移矩阵;和
由马尔可夫转移矩阵计算出端口间的电导
从而取端口间的电导的倒数为网线的寄生电阻。
首先,读入相应工艺制程下的马尔可夫转移矩阵库。然后,将标准格式例如LEF/DEF格式、GDSII格式等的集成电路版图读入或输入计算机,翻译并转化该集成电路版图中的全部或部分网线为内部按空间区域索引的数据结构格式以便更有效的提取寄生参数。
读入及翻译集成电路版图中的全部或部分网线并将每一条读入的互联网线划分为若干条子网线的步骤包括:
由集成电路设计版图和对应工艺制程下的工艺参数文件共同得到实际硅片上的电路板图。
在比较新的集成电路工艺制程下,由于众多硅片生产时的物理效应,最终硅片上的版图与设计者的版图可能会不同,例如导线的宽度、厚度及形状都会发生变化。因此,在读入设计者的电路板图后,需要根据工艺特征考虑硅片上的效应,由集成电路设计版图和对应工艺制程下的工艺参数文件共同得到实际硅片上的电路板图。读入并翻译实际硅片上的电路版图中的全部或部分网线为内部按空间区域索引的数据结构格式。将每一条读入的互联网线划分为若干条子网线,由多个计算机内核或多台计算机并行对各个子网线提取对应工艺制程的马尔可夫转移矩阵,以便减少提取寄生电阻的总时间。所有集成电路版图的子网线都是直接或间接通过其边界相连的,因此其对应的马尔可夫转移矩阵都可以链接在一起。任一子网线上的边界元转移到其余一边界元或端口的概率都可以通过相应的马尔可夫转移矩阵计算出来。统计在该概率中从初始边界元回到端口对即第一端口和第二端口的跳转次数得到第一端口的法向电流,即第一端口与第二端口之间的电导,该电导的倒数为第一端口与第一端口之间的电阻。
具体地,寄生电阻的提取是分别针对集成电路中每一条网线的每一个端口对来进行的。电路设计者也可指定只提取电路中一条或一部分网线,网线的端口对也不必是所有端口对的组合。因此问题简化成对一条网线的一对端口间的电阻提取算法的多次重复。
将待提取电阻的网线分割成多个形体块,每一个形体块是一个类长方体,只在一个金属层或通孔层中。此外,被分割出的形体块分别对应在该工艺制程下生成马尔可夫转移矩阵库时定义好的电阻模型。例如,有两个相对的面连接同层其它形体块或端口的形体块对应图2所示的金属层两端口模型,有一个面连接同层其它形体块或端口的形体块对应图3所示的金属层一端口模型,有三个面连接它同层形体块或端口的形体块对应图4所示的金属层三端口模型,有两个面连接其它同层形体块或端口并连接一个通孔的形体块对应图5所示的金属层连通孔模型,有一个面连接它同层形体块或端口并连接一个通孔的形体块对应图6所示的金属层一端口连通孔模型,在通孔层中的形体块对应图7所示的通孔模型。形体块之间的共同边界和端口面对应于电阻模型的边界,划分形体块之间的边界和端口为边界元。若划分出的两个边界元属于共同的形体块,则称这两个边界元“相邻”。
提取网线的两个端口即第一端口和第二端口之间的寄生电阻,需要转化为计算两端口之间的电导,即电阻的倒数。设定第一端口的电位为0,第二端口的电位为1伏特,而其它所有端口都视作自然表面,第一端口与第二端口之间的电导在数值上等于通过第一端口或第二端口的电流。
设连接第一端口的形体块为形体块1,形体块1与其它一个或多个形体块相连。形体块1上有的边界元在第一端口上,有的边界元是与第一端口上的边界元相邻的相邻边界元,相邻边界元与其它形体块相连且不在第一端口上。从一个不在第一端口上但与第一端口相邻的边界元开始,由与形体块1或其相连的形体块对应的马尔可夫转移矩阵可得到从该边界元跳转到其相邻边界元的概率。根据跳转目标的概率,随机选择跳转的目标边界元。若上一步跳转到的目标边界元在第一端口或第二端口上,则停止跳转,记录跳转的最终端口。否则以上一步跳转到的边界元为起点,由该边界元所在的形体块对应的马尔可夫转移矩阵得到跳转到其相邻边界元的概率,并且在此概率上随机选择跳转的目标边界元。重复这一步,直到跳转到第一端口或第二端口。
多次从与第一端口相邻的边界元开始,重复多次跳转,统计最终跳转到第一端口的次数n1和跳转到第二端口的次数n2,跳转的总始发次数为n1+n2。
由马尔可夫转移矩阵的定义和其与边界电导矩阵的关系可得,在满足电阻端口的设定情况下,在n1+n2足够大时,无限接近与第一端口相邻的始发边界元的电位。
由与第一端口相邻的边界电导矩阵可得第一端口与其相邻的边界元之间的电导通过第一端口的电流就是即为第一端口与第二端口之间的电导。
于是第一端口与第二端口之间的寄生电阻被提取出,即为电导的倒数
实施例
图8是集成电路局部俯视图,图9是第一金属层上的形体块俯视图,图10是第二金属层上的形体块俯视图,图11是通孔层上的形体块俯视图。
如图8所示为的集成电路局部俯视图,图中包括第一金属层20、第二金属层30、通孔层40、第一端口17、第二端口18、第三端口19和网线被划分的16个形体块,形体块的编号为1~16。其中,形体块1~8、第一端口17和第二端口18在第一金属层20上,形体块9~13在第二金属层30上,形体块14~16在通孔层40上。在16个形体块中,如图9、图10和图11所示,第一金属层20上的形体块1、3、4、8和第二金属层上的形体块12对应的模型属于金属层两端口模型类;第一金属层20上的形体块10对应的模型属于金属层一端口模型类;第一金属层20上的形体块2对应的模型属于金属层三端口模型类;第一金属层20上的形体块5、6、7和第二金属层30上的形体块9、11、13对应的模型属于金属层一端口连通孔模型类;通孔层40上的形体块14、15、16对应的模型属于通孔模型类。
与第一端口17相邻的是形体块1,与第一端口17上相邻的边界元在形体块1与形体块2的交界面上,称之为始发边界元21。由始发边界元21出发,由形体块1和形体块2对应的马尔可夫转移矩阵得到从始发边界元21跳转到其相邻边界元的概率,其相邻边界元包括第一端口17上的边界元、形体块2与形体块3或形体块4交界面上的边界元。在该概率中不断重复随机跳转到其相邻的边界元上的步骤,直到跳转到第一端口17或第二端口18的边界元上,记录跳转的终结端口,又回到始发边界元21,开始下一轮的跳转序列。
设定第一端口17的电位为0V,第二端口18的电位为1V。在跳转序列足够多的情况下,由终结到第一端口17和第二端口18的次数得到或近似得到始发边界元21的电位。由形体块1对应的电阻模型的边界电导矩阵得到始发边界元21与第一端口17之间的电导,再由始发边界元21与第一端口17之间的电导求得此时第一端口17的法向电流,法向电流在数值上等于第一端口17和第二端口18之间的电导。第一端口17和第二端口18之间的电阻为所得电导的倒数。
本发明将电阻模型端口划分成多个边界元,允许同一个电阻模型端口上不同的边界元的电位不等,减小了交界面电位不均匀导致的误差;本发明能够覆盖电路中所有可能出现的情况,可以完全控制计算过程中的误差,保证了精度与可靠性;本发明对一个工艺制程只建立一次马尔可夫转移矩阵库,绝大部分的计算过程在建库时进行,在提取寄生电阻时缩短了提取时间,能达到非常高的效率。
需要注意的是,上述具体实施例是示例性的,本领域技术人员可以在本发明公开内容的启发下想出各种解决方案,而这些解决方案也都属于本发明的公开范围并落入本发明的保护范围之内。本领域技术人员应该明白,本发明说明书及其附图均为说明性而并非构成对权利要求的限制。本发明的保护范围由权利要求及其等同物限定。
Claims (9)
1.一种基于马尔可夫转移矩阵库的寄生电阻提取方法,其特征在于,所述方法包括以下步骤:
由模型模板和工艺参数文件构造电阻模型;
由所述电阻模型生成马尔可夫转移矩阵;
存储同一工艺制程下的各个电阻模型的马尔可夫转移矩阵至马尔可夫转移矩阵库中;和
利用马尔可夫转移矩阵库提取该工艺制程下的集成电路设计中的寄生电阻;
其中,所述电阻模型生成马尔可夫转移矩阵的步骤包括:
将指定的电阻模型边界划分为若干边界元;
将所述电阻模型中的端口和模型边界元都作为端口,计算电阻模型中的端口和/或模型边界元的边界电导矩阵;和
转换所述边界电导矩阵为马尔可夫转移矩阵。
2.如权利要求1所述的基于马尔可夫转移矩阵库的寄生电阻提取方法,其特征在于,所述马尔可夫转移矩阵满足的充分必要条件为:
所有元素都是非负的;并且每行元素之和为1;对角元为0。
3.如权利要求1所述的基于马尔可夫转移矩阵库的寄生电阻提取方法,其特征在于,所述电阻模型包括金属层两端口模型、金属层一端口模型、金属层三端口模型、金属层连通孔模型、金属层一端口连通孔模型和通孔模型。
4.如权利要求1所述的基于马尔可夫转移矩阵库的寄生电阻提取方法,其特征在于,所述模型边界元为导体内部与其它模型相邻边界的边界元。
5.如权利要求1所述的基于马尔可夫转移矩阵库的寄生电阻提取方法,其特征在于,转换所述边界电导矩阵为马尔可夫转移矩阵的步骤包括:
利用公式转换边界电导矩阵为马尔可夫转移矩阵,其中M是马尔可夫转移矩阵,是边界电导矩阵,I是与边界电导矩阵同维的单位矩阵,是对矩阵取对角运算,是对取对角运算后的边界电导矩阵求逆。
6.如前述权利要求1所述的基于马尔可夫转移矩阵库的寄生电阻提取方法,其特征在于,所述利用马尔可夫转移矩阵库提取该工艺制程下的集成电路设计中的寄生电阻的步骤包括:
读入相应工艺制程的马尔可夫转移矩阵库;
读入及翻译集成电路版图中的全部或部分网线并将每一条读入的互联网线划分为若干条子网线;
读入与每个子网线相对应的工艺制程的马尔可夫转移矩阵;和
由马尔可夫转移矩阵计算出端口间的电导,从而取端口间的电导的倒数为网线的寄生电阻。
7.如权利要求6所述的基于马尔可夫转移矩阵库的寄生电阻提取方法,其特征在于,由马尔可夫转移矩阵计算出端口间的电导,从而取端口间的电导的倒数为网线的寄生电阻的步骤包括:
设定第一端口的电位为0V,第二端口的电位为1V,其他端口为自然表面;
由与第一端口连接的形体块对应的马尔可夫转移矩阵得到从与第一端口相邻的始发边界元跳转至其相邻边界元的概率;
根据跳转至其相邻边界元的概率,随机选择跳转的目标边界元;
以始发边界元为原点开始跳转并以目标边界元为下一个原点根据其对应的跳转概率不停跳转直至跳转到第一端口或第二端口上停止;
重复以始发边界元为原点的跳转步骤多次;
统计以第一端口为终点的次数n1,统计以第二端口为终点的次数n2;
根据始发边界元对应的边界电导矩阵得到第一端口与始发边界元之间的电导
计算第一端口与第二端口之间的电导即第一端口的电流
取第一端口与第二端口之间的电导的倒数为第一端口与第二端口之间的电阻
8.如权利要求6或7所述的基于马尔可夫转移矩阵库的寄生电阻提取方法,其特征在于,所述读入及翻译集成电路版图中的全部或部分网线并将每一条读入的互联网线划分为若干条子网线的步骤中包括:
转化集成电路版图为内部按空间区域索引的数据格式。
9.如权利要求8所述的基于马尔可夫转移矩阵库的寄生电阻提取方法,其特征在于,所述读入及翻译集成电路版图中的全部或部分网线并将每一条读入的互联网线划分为若干条子网线的步骤中包括:
由集成电路设计版图和对应工艺制程下的工艺参数文件共同得到实际硅片上的电路板图。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710327673.1A CN107180130B (zh) | 2015-01-13 | 2015-01-13 | 一种寄生参数提取方法 |
CN201510015007.5A CN104504220B (zh) | 2015-01-13 | 2015-01-13 | 一种基于马尔可夫转移矩阵库的寄生电阻提取方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510015007.5A CN104504220B (zh) | 2015-01-13 | 2015-01-13 | 一种基于马尔可夫转移矩阵库的寄生电阻提取方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710327673.1A Division CN107180130B (zh) | 2015-01-13 | 2015-01-13 | 一种寄生参数提取方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104504220A CN104504220A (zh) | 2015-04-08 |
CN104504220B true CN104504220B (zh) | 2017-05-24 |
Family
ID=52945617
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510015007.5A Active CN104504220B (zh) | 2015-01-13 | 2015-01-13 | 一种基于马尔可夫转移矩阵库的寄生电阻提取方法 |
CN201710327673.1A Active CN107180130B (zh) | 2015-01-13 | 2015-01-13 | 一种寄生参数提取方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710327673.1A Active CN107180130B (zh) | 2015-01-13 | 2015-01-13 | 一种寄生参数提取方法 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN104504220B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108363681B (zh) * | 2018-03-06 | 2023-01-31 | 艾凯克斯(嘉兴)信息科技有限公司 | 一种基于马尔可夫假设的零部件标准规格推荐方法 |
CN112363058B (zh) * | 2020-10-30 | 2022-06-24 | 哈尔滨理工大学 | 一种基于阻抗谱和马尔科夫特性的锂离子电池安全度估算方法及装置 |
CN112560386B (zh) * | 2020-12-09 | 2022-05-24 | 南京华大九天科技有限公司 | 一种大规模复杂版图电阻提取加速方法 |
CN112580292B (zh) * | 2020-12-14 | 2022-06-21 | 南京华大九天科技有限公司 | 加速提取电阻的方法、电子设备及计算机可读存储介质 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200849254A (en) * | 2007-01-23 | 2008-12-16 | Toshiba Kk | Semiconductor memory device and write method thereof |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4777668B2 (ja) * | 2005-02-15 | 2011-09-21 | パナソニック株式会社 | Mim型容量素子 |
US20100237904A1 (en) * | 2005-04-05 | 2010-09-23 | Uniram Technology Inc. | High Performance Output Drivers and Anti-Reflection Circuits |
CN101211376A (zh) * | 2006-12-26 | 2008-07-02 | 北京中电华大电子设计有限责任公司 | 一种寄生参数提取工具专用的版图数据格式 |
JP2010102387A (ja) * | 2008-10-21 | 2010-05-06 | Toshiba Corp | 寄生素子抽出装置および寄生素子抽出方法 |
JP2011095816A (ja) * | 2009-10-27 | 2011-05-12 | Elpida Memory Inc | 半導体装置の設計方法及び半導体装置の設計装置 |
CN102175919B (zh) * | 2011-01-28 | 2015-11-04 | 上海华虹宏力半导体制造有限公司 | 金属硅化物薄膜电阻模型的提取方法 |
CN103617319B (zh) * | 2013-11-26 | 2017-06-13 | 中国科学院微电子研究所 | 一种iii‑v族mosfet的小信号模型参数直接提取方法 |
CN104133955B (zh) * | 2014-07-25 | 2017-12-05 | 中山大学 | 一种提取电路寄生参数的方法 |
-
2015
- 2015-01-13 CN CN201510015007.5A patent/CN104504220B/zh active Active
- 2015-01-13 CN CN201710327673.1A patent/CN107180130B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200849254A (en) * | 2007-01-23 | 2008-12-16 | Toshiba Kk | Semiconductor memory device and write method thereof |
Non-Patent Citations (1)
Title |
---|
考虑悬浮哑元的结构化随机行走电容提取算法;孙泽武 等;《复旦学报(自然科学版)》;20140215(第1期);第9-16、23页 * |
Also Published As
Publication number | Publication date |
---|---|
CN104504220A (zh) | 2015-04-08 |
CN107180130B (zh) | 2020-06-09 |
CN107180130A (zh) | 2017-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11093681B2 (en) | Method and system for generating layout design of integrated circuit | |
US8667444B2 (en) | Concurrent placement and routing using hierarchical constraints | |
US9171124B2 (en) | Parasitic extraction in an integrated circuit with multi-patterning requirements | |
CN104504220B (zh) | 一种基于马尔可夫转移矩阵库的寄生电阻提取方法 | |
TW201218004A (en) | Methods, systems, and articles of manufacture for implementing electronic circuit designs with electrical awareness | |
TW201802712A (zh) | 用於積體電路設計之方法 | |
US11250196B2 (en) | Conductor subdivision in physical integrated circuit layout for parasitic extraction | |
US10796060B2 (en) | Method and system for pin layout | |
US11334705B2 (en) | Electrical circuit design using cells with metal lines | |
US9311440B2 (en) | System and method of electromigration avoidance for automatic place-and-route | |
US9639647B2 (en) | Method of making semiconductor device and system for performing the same | |
US20140019931A1 (en) | Systems and methods for fixing pin mismatch in layout migration | |
CN114077815A (zh) | 一种围栅器件的设计方法和装置 | |
US7093211B1 (en) | Techniques for modeling current spreading uniformity in light emitting diodes | |
JP2009053830A (ja) | 自動配置配線方法およびレイアウト装置 | |
JP4668974B2 (ja) | 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム | |
Babu et al. | Comparision of hierarchial mixed-size placement algorithms for VLSI physical synthesis | |
Huang et al. | Routability-driven Power/Ground Network Optimization Based on Machine Learning | |
US20170017746A1 (en) | Power-and-ground (pg) network characterization and distributed pg network creation for hierarchical circuit designs | |
TWI517180B (zh) | 使用記憶體編譯器以產生最佳化記憶體物件的方法 | |
CN116663486A (zh) | 一种基于pi分析的芯片电源规划方法及相关装置 | |
Li et al. | Simultaneous voltage island generation and floorplanning | |
EP1307835A2 (en) | Method for design and layout of integrated circuits | |
Wang et al. | Open critical area model and extraction algorithm based on the net flow-axis | |
Kuh et al. | Physical design overview |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |