CN112560386B - 一种大规模复杂版图电阻提取加速方法 - Google Patents

一种大规模复杂版图电阻提取加速方法 Download PDF

Info

Publication number
CN112560386B
CN112560386B CN202011447712.XA CN202011447712A CN112560386B CN 112560386 B CN112560386 B CN 112560386B CN 202011447712 A CN202011447712 A CN 202011447712A CN 112560386 B CN112560386 B CN 112560386B
Authority
CN
China
Prior art keywords
graph
graphs
complex
port
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011447712.XA
Other languages
English (en)
Other versions
CN112560386A (zh
Inventor
童振霄
刘伟平
李相启
陆涛涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Huada Jiutian Technology Co ltd
Original Assignee
Nanjing Huada Jiutian Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Huada Jiutian Technology Co ltd filed Critical Nanjing Huada Jiutian Technology Co ltd
Priority to CN202011447712.XA priority Critical patent/CN112560386B/zh
Publication of CN112560386A publication Critical patent/CN112560386A/zh
Application granted granted Critical
Publication of CN112560386B publication Critical patent/CN112560386B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种大规模复杂版图电阻提取加速方法，包括以下步骤：将复杂图形切分为多个简单子图形；将所述简单子图形数据存入快速图形查询数据结构；匹配所有所述简单子图形关联的复杂图形与对应端口图形；计算所有端口到端口的寄生电阻。本发明的大规模复杂版图电阻提取加速方法，可以将一个复杂图形切分为多个简单子图形，每个端口图形（或阻挡图形）可以快速查询到有连接关系的子图形，与简单子图形做图形几何运算效率很高，可以快速找到端口图形与电阻图形的匹配关系，大大缩短了电阻提取时间，提高了效率，也保证了端口与电阻图形的匹配正确性，确保了端口到端口寄生电阻提取准确性。

Description

一种大规模复杂版图电阻提取加速方法
技术领域
本发明涉及半导体集成电路自动化设计技术领域，尤其涉及半导体电路后仿真以及版图寄生电阻提取技术。
背景技术
集成电路设计和显示面板设计中，需要对所设计的电路进行电学(或光学)仿真，用以判断电路设计是否达标。在电路仿真时，需要考虑半导体工艺中寄生效应对电路时序的影响，通常需要对集成电路版图提取寄生电阻，添加到仿真电路网表中进行时序的验证。EDA软件中寄生电阻提取需要对输入版图进行处理，得到所需提取电阻端口到端口的实际二维图形以及端口图形(或阻挡图形)的属性。在提取寄生电阻的时候，需要匹配提取图形以及对应的端口图形(或阻挡图形)，随着集成电路规模的不断增大，版图图形也越来越复杂，对应端口图形(或阻挡图形)的数目也越来越多，匹配图形的时间已经明显影响到电阻提取的时间效率。
在复杂集成电路寄生电阻提取中，如果提取的信号线版图图形很复杂(例如功率电路中的电源信号线图形，平板显示电路中的电流通路信号线图形)，根据网表电阻端口节点信息进行版图切割后，对应电阻图形以及端口图形(或阻挡图形)匹配效率较低，会造成可观的时间开销，再加上利用有限元等方法计算端口到端口电阻的时间，整体寄生电阻提取时间过长。
如果不对大规模复杂图形进行切分，则需要用复杂图形查询所有端口图形(或阻挡图形)，并与查询到有连接可能的端口图形(或阻挡图形)做图形相交运算，由于复杂图形顶点数目庞大，做图形几何运算效率很低，造成图形匹配时间较长。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供一种大规模复杂版图电阻提取加速方法，可以将一个复杂图形切分为多个简单子图形，每个端口图形(或阻挡图形)可以快速查询到有连接关系的子图形，与简单子图形做图形几何运算，快速找到端口图形与电阻图形的匹配关系。
为实现上述目的，本发明提供的大规模复杂版图电阻提取加速方法，包括以下步骤：
将复杂图形切分为多个简单子图形；
将所述简单子图形数据存入快速图形查询数据结构；
匹配所有所述简单子图形关联的复杂图形与对应端口图形；
计算所有端口到端口的寄生电阻。
进一步地，所述将复杂图形切分为多个简单子图形的步骤，还包括，
根据复杂图形顶点数，计算出单位小图形顶点数目阈值；
将复杂图形切分为多个顶点数为单位小图形顶点数目阈值的简单子图形。
进一步地，所述将所述简单子图形数据存入快速查询数据结构的步骤，还包括，
将切分后的简单子图形数据存入到快速图形查询数据结构中；
将快速图形查询数据结构与对应的复杂图形相关联。
进一步地，所述快速图形查询数据结构为查找树。
进一步地，所述匹配所有所述简单子图形关联的复杂图形与对应端口图形的步骤，还包括，
所有端口图形或阻挡图形在复杂图形对应的快速图形查询数据结构中进行查找，查询到有图形连接关系的对应简单子图形；
端口图形或阻挡图形与查询到的对应简单子图形做相交判断，如果判断两图形有相交或者接触，匹配简单子图形关联的复杂图形与对应端口图形或阻挡图形；
完成所有端口图形或阻挡图形关联的复杂图形与对应端口图形或阻挡图形的匹配。
更进一步地，所述计算所有端口到端口的寄生电阻的步骤，还包括，进行建模计算所有端口到端口的寄生电阻。
为实现上述目的，本发明还提供一种电子设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上文所述的大规模复杂版图电阻提取加速方法的步骤。
为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行如上文所述的大规模复杂版图电阻提取加速方法的步骤。
本发明的大规模复杂版图电阻提取加速方法，具有以下有益效果：
可以将一个复杂图形切分为多个简单子图形，每个端口图形(或阻挡图形)可以快速查询到有连接关系的子图形，与简单子图形做图形几何运算效率很高，可以快速找到端口图形与电阻图形的匹配关系，大大缩短了电阻提取时间，提高了效率。
在提高电阻计算效率的同时，也保证了端口与电阻图形的匹配正确性，确保了端口到端口寄生电阻提取准确性。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的大规模复杂版图电阻提取加速方法流程图；
图2为复杂电阻版图连接示意图；
图3为切分复杂图形示意图；
图4为复杂图形数据结构示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明实施例中，图2为复杂电阻版图连接示意图，如图2所示，在需要进行电阻提取的复杂图形中，需要进行电阻提取的端口图形或阻挡图形共有2n个，复杂图形A与复杂图形B都是顶点数目庞大的多边形，复杂图形之间有顶点数目较少的简单多边形图形，复杂图形与简单图形通过端口图形(或阻挡图形)连接，端口图形(或阻挡图形)可以是矩形也可以是带端口属性的线段。
图1为根据本发明的大规模复杂版图电阻提取加速方法流程图，下面将参考图1，对本发明的大规模复杂版图电阻提取加速方法进行详细描述。
首先，在步骤101，将复杂图形切分为多个简单子图形。
在本发明实施例中，根据复杂图形顶点数CNT，计算出单位小图形顶点数目阈值TVertex，并将复杂图形切分为多个顶点数为TVertex的简单子图形，切分复杂图形如图3所示。
例如：当复杂图形顶点数目小于等于10000个时，取单位小图形个数为10，此时阈值TVertex＝CNT/10；当复杂图形顶点数大于10000个时，取单位小图形顶点数阈值为1000。此取值方法可以平衡小图形查找与图形计算的时间。
在步骤102，将简单子图形数据存入数据结构。
本发明实施例中，将切分后的简单子图形数据存入到查找树等可以进行快速图形查询的数据结构中，此数据结构与对应复杂图形相关联，存入后的复杂图形数据结构如图4所示。
本发明实施例中，相同复杂图形的简单子图形存为一组快速查询数据结构，且与对应复杂图形关联。
在步骤103，匹配简单子图形关联的复杂图形与对应端口图形(或阻挡图形)。
本发明实施例中，所有端口图形(或阻挡图形)在复杂图形对应的数据结构中进行查找，可以快速查询到有图形连接关系的对应简单子图形，然后端口图形(或阻挡图形)与查询到的对应简单子图形做相交判断，如果判断两图形有相交或者接触，则可以匹配简单子图形关联的复杂图形与对应端口图形(或阻挡图形)。
本发明实施例中，完对匹配所有简单子图形关联的复杂图形与对应端口图形(或阻挡图形)。
在步骤104，计算所有端口到端口的寄生电阻。
本发明实施例中，在匹配上所有电阻图形与端口图形(或阻挡图形)后，可以进行建模计算所有端口到端口的寄生电阻，例如，将电阻图形通过有限元方法进行三角剖分，提取一个端口图形到另一个端口图形的等效电阻。
为实现上述目的，本发明还提供一种电子设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上文所述的大规模复杂版图电阻提取加速方法的步骤。
为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行如上文所述的大规模复杂版图电阻提取加速方法步骤。
本发明的大规模复杂版图电阻提取加速方法，将复杂图形进行预处理，切分为多个简单图形的集合，建立快速查找的数据结构，在保证端口图形(或阻挡)与电阻图形匹配精度的情况下，可以快速匹配对应端口图形(或阻挡图形)与电阻图形，匹配图形后，通过建模计算出端口到端口的电阻，使得总体的电阻提取性能得到较大的提升。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种大规模复杂版图电阻提取加速方法，其特征在于，包括以下步骤：
将复杂图形切分为多个简单子图形；
将所述简单子图形数据存入快速图形查询数据结构；
匹配所有所述简单子图形关联的复杂图形与对应端口图形；
计算所有端口到端口的寄生电阻，
所述匹配所有所述简单子图形关联的复杂图形与对应端口图形的步骤，还包括，
所有端口图形或阻挡图形在复杂图形对应的快速图形查询数据结构中进行查找，查询到有图形连接关系的对应简单子图形；
端口图形或阻挡图形与查询到的对应简单子图形做相交判断，如果判断两图形有相交或者接触，匹配简单子图形关联的复杂图形与对应端口图形或阻挡图形；
完成所有端口图形或阻挡图形关联的复杂图形与对应端口图形或阻挡图形的匹配。
2.根据权利要求1所述的大规模复杂版图电阻提取加速方法，其特征在于，所述将复杂图形切分为多个简单子图形的步骤，还包括，
根据复杂图形顶点数，计算出单位小图形顶点数目阈值；
将复杂图形切分为多个顶点数为单位小图形顶点数目阈值的简单子图形。
3.根据权利要求1所述的大规模复杂版图电阻提取加速方法，其特征在于，所述将所述简单子图形数据存入快速查询数据结构的步骤，还包括，
将切分后的简单子图形数据存入到快速图形查询数据结构中；
将快速图形查询数据结构与对应的复杂图形相关联。
4.根据权利要求3所述的大规模复杂版图电阻提取加速方法，其特征在于，所述快速图形查询数据结构为查找树。
5.根据权利要求1所述的大规模复杂版图电阻提取加速方法，其特征在于，所述计算所有端口到端口的寄生电阻的步骤，还包括，进行建模计算所有端口到端口的寄生电阻。
6.一种电子设备，其特征在于，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行权利要求1至5任一项所述的大规模复杂版图电阻提取加速方法的步骤。
7.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序运行时执行权利要求1至5任一项所述的大规模复杂版图电阻提取加速方法的步骤。
CN202011447712.XA 2020-12-09 2020-12-09 一种大规模复杂版图电阻提取加速方法 Active CN112560386B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011447712.XA CN112560386B (zh) 2020-12-09 2020-12-09 一种大规模复杂版图电阻提取加速方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011447712.XA CN112560386B (zh) 2020-12-09 2020-12-09 一种大规模复杂版图电阻提取加速方法

Publications (2)

Publication Number Publication Date
CN112560386A CN112560386A (zh) 2021-03-26
CN112560386B true CN112560386B (zh) 2022-05-24

Family

ID=75061495

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011447712.XA Active CN112560386B (zh) 2020-12-09 2020-12-09 一种大规模复杂版图电阻提取加速方法

Country Status (1)

Country Link
CN (1) CN112560386B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114186528B (zh) * 2021-12-06 2024-06-07 成都华大九天科技有限公司 一种大规模阵列电路的IRDrop模拟方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106934141A (zh) * 2016-12-30 2017-07-07 北京华大九天软件有限公司 一种基于长边切割计算电阻的加速方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1510733A (zh) * 2002-12-24 2004-07-07 北京艾克赛利微电子技术有限公司 面向工艺移植的晶体管级集成电路优化方法
CN101923595B (zh) * 2010-08-25 2012-10-24 清华大学 模拟集成电路版图寄生器件提取系统及方法
CN102364480B (zh) * 2011-10-24 2013-04-10 中国科学院微电子研究所 提取寄生参数的方法及系统
CN105808791A (zh) * 2014-12-29 2016-07-27 北京华大九天软件有限公司 一种用于电阻计算网格划分的加速方法
CN104504220B (zh) * 2015-01-13 2017-05-24 成都锐开云科技有限公司 一种基于马尔可夫转移矩阵库的寄生电阻提取方法
US10783292B1 (en) * 2015-05-21 2020-09-22 Pulsic Limited Automated analog layout
CN107220448B (zh) * 2017-06-06 2020-05-12 北京华大九天软件有限公司 一种导线路径实时计算与检查方法及引擎
US11250196B2 (en) * 2018-08-31 2022-02-15 Siemens Industry Software Inc. Conductor subdivision in physical integrated circuit layout for parasitic extraction

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106934141A (zh) * 2016-12-30 2017-07-07 北京华大九天软件有限公司 一种基于长边切割计算电阻的加速方法

Also Published As

Publication number Publication date
CN112560386A (zh) 2021-03-26

Similar Documents

Publication Publication Date Title
US8117576B2 (en) Method for using an equivalence checker to reduce verification effort in a system having analog blocks
JPH09246386A (ja) 配線経路探索方法及び装置、並びに検査不要クリティカルカット検出方法及び装置
US8886508B2 (en) Circuit simulation acceleration using model caching
US9135383B2 (en) Table model circuit simulation acceleration using model caching
US11176306B2 (en) Methods and systems to perform automated Integrated Fan-Out wafer level package routing
CN106802972B (zh) 时钟抖动仿真
CN112257365B (zh) 一种基于几何信息并行建立时序图的方法
CN112560386B (zh) 一种大规模复杂版图电阻提取加速方法
CN116917889A (zh) 一种寄生电阻电容参数提取方法及装置
CN114186519A (zh) 时序瓶颈探查方法、装置、终端设备及存储介质
US9959381B2 (en) Placing and routing debugging logic
CN107220448B (zh) 一种导线路径实时计算与检查方法及引擎
CN107679305B (zh) 路网模型创建方法及装置
US8984468B1 (en) Method to adaptively calculate resistor mesh in IC designs
CN106650126B (zh) 一种计算阵列版图电阻网络的加速方法
CN112733474B (zh) 基于与门反相器图的网表级电路面积优化方法及存储介质
CN117151020B (zh) 基于四叉树的覆铜形状相交状态快速判断方法及装置
KR101922959B1 (ko) 면 객체간 빠른 위상 관계 연산 장치
US10423753B1 (en) Method and apparatus for efficient and accurate signal electromigration analysis of digital-on-top designs with complex interface pin shapes
CN105975683A (zh) 有限元网格模型更新的快速查找方法
CN114201568A (zh) 信息处理方法、生成方法、装置、电子设备以及存储介质
CN114580336A (zh) 信号线电迁移检查方法及装置、电子设备和存储介质
CN114492271A (zh) 时延数据库的创建方法、使用方法及设备
Shoji et al. A fast classification method of isomorphic polygons in design data of large scale integrated circuit
CN116303547A (zh) 数据聚合方法、装置、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant