CN114077815A - 一种围栅器件的设计方法和装置 - Google Patents

Abstract

本申请提供一种围栅器件的设计方法及装置，涉及集成电路技术领域。用于解决围栅GAA结构的场效应器件的布局版图设计时间过长、效率较低的问题。该方法包括：根据中道MEOL电容模型和围栅GAA版图库经过编译生成MEOL动态链接库，其中，GAA版图库是围栅GAA结构的集成电路器件版图库，包括多个GAA版图，MEOL电容模型是基于GAA器件工艺设计参数的MEOL模型；通过调用MEOL动态链接库和后道BEOL电容模型得到GAA的电阻电容RC工艺数据库；根据当前版图设计对GAARC工艺数据库进行2.5D版图扫描，得到与当前版图设计匹配的RC寄生参数。

Description

一种围栅器件的设计方法和装置

技术领域

本申请涉及集成电路技术领域，尤其涉及一种围栅器件的设计方法和装置。

背景技术

随着集成电路技术的发展，围栅(Gate-all-around，GAA)器件相对于平面结构的单栅和鳍式(Fin)结构的三栅FET等而言，具有更好的栅控能力，对短沟效应的抑制作用更强，因此作为下一代场效应器件的热门备选。因而围栅器件的版图设计优化成为目前较为棘手的技术难题。

现有的场效应器件的版图设计可以通过电子设计自动化(Electronic designautomation，EDA)工具的版图寄生抽取(Layout Parasitic Extraction，LPE)功能来实现，例如，Fin结构的场效应管。具体可以通过电阻电容(Resistance Capacitance，RC)工艺数据建模、生产版图，以及进行2.5D寄生抽取RC参数等一系列流程。

但是，由于围栅结构的FET比平面或者Fin结构的FET更加复杂，生成的RC工艺数据库容量较大，进行查找表的时间也过长，且现有的内置版图设计库无法覆盖实际的GAA版图设计，因此，现有的GAAFET的版图设计效率比较低。

发明内容

本申请提供一种围栅器件的设计方法和装置，解决了围栅结构的场效应器件的版图设计时间过长、效率较低的问题。

为达到上述目的，本申请采用如下技术方案：

第一方面，提供一种围栅器件的设计方法，该方法包括：根据中道MEOL电容模型和围栅GAA版图库经过编译生成MEOL动态链接库，其中，GAA版图库是围栅GAA结构的集成电路器件版图库，包括多个GAA版图，MEOL电容模型是基于GAA器件工艺设计参数的MEOL模型；通过调用MEOL动态链接库和后道BEOL电容模型得到GAA的电阻电容RC工艺数据库；根据当前版图设计对GAARC工艺数据库进行2.5D版图扫描，得到与当前版图设计匹配的RC寄生参数。

上述技术方案中，通过设计全新的GAA版图库，并根据GAA版图库得到GAA版图对应的MEOL电容模型，生成动态的MEOL电容链接库。从而使得当前设计GAA版图时，可以基于GAA版图库中所预配置的一个GAA布局版图，调用包括MEOL电容模型和BEOL电容模型文件的GAARC工艺数据库，扫描得到当前的版图设计所对应的电阻电容值。从而节省了生成RC参数的时间，提高RC参数的提取效率。另外，通过设计全新的GAA版图库避免了由于现有内置版图库无法覆盖实际GAA的布局版图设计，从而避免了用于匹配3D电场解算器工具而反复调整2.5D抽取工具精度的一系列迭代运算，进一步提高版图设计的交付效率。

在一种可能的设计方式中，MEOL电容模型是根据神经网络训练得到的。上述可能的实现方式中，通过应用神经网络算法进行参数训练得到MEOL电容模型，可以提高GAA版图的RC提取效率。

在一种可能的设计方式中，根据MEOL电容模型和GAA版图库经过编译生成MEOL动态链接库之前，该方法还包括：根据大量的GAA版图工艺尺寸，以及GAA版图对应的MEOL电容的测试数据或者GAA版图进行三维蒙特卡洛仿真得到的MEOL电容仿真数据，经过神经网络训练，得到MEOL电容模型。

上述可能的实现方式中，通过神经网络算法，对大量的GAA版图工艺尺寸，以及GAA版图对应的MEOL电容的测试数据或者仿真数据进行数据训练，得到MEOL电容模型，从而能够根据该MEOL电容模型很快地匹配出GAA版图库中任一个GAA版图设计对应的MEOL电容数据，能够有效提高GAA版图的RC提取效率和提取精度。

在一种可能的设计方式中，BEOL电容模型包括基于GAA版图中互连线版图工艺尺寸的BEOL寄生电容查找表。

在一种可能的设计方式中，根据MEOL电容模型和GAA版图库经过编译生成MEOL动态链接库之前，该方法还包括：根据实际GAA器件中互连线版图的工艺设计参数，通过三维电场解算器对BEOL电容模型文件进行仿真，得到多个GAA版图对应的BEOL寄生电容查找表。

在一种可能的设计方式中，根据MEOL电容模型和GAA版图库经过编译生成MEOL动态链接库之前，方法还包括：根据版图设计工艺规则和实际需求设计多个GAA版图图样，GAA版图库包括多个GAA版图图样。

在一种可能的设计方式中，GAA版图库中包括以下中的至少一项GAA版图：栅极过孔分布在源极或漏极位置区域的GAA版图、栅极两端分别布局过孔引出的GAA版图、增加金属线绕线数目的GAA版图、减少金属线绕线数目的GAA版图、大栅间距的GAA版图、栅端伸长版的GAA版图。

上述可能的实现方式中，可以根据GAA版图设计工艺规则和实际需求设计GAA版图图样，例如，包括栅极过孔分布在源极或漏极位置区域的GAA版图，能够有效节省版图面积；栅极两端分别布局引出过孔的GAA版图，可以减少栅端的有效电阻；增加或者减少金属线绕线数目的GAA版图，可以优化源端和漏端的电阻或者电阻；大栅间距的GAA版图，能够增加驱动电流；栅端伸长版的GAA版图，能够有效增加阈值电压，减小漏电。

在一种可能的设计方式中，MEOL电容包括以下中的至少一项：栅极到纳米线或纳米片的前后顶边边缘电容、栅极到纳米线或纳米片的上下顶边边缘电容、栅极到源极或者漏极的纵向耦合电容、栅极到源极或漏极过孔的纵向耦合电容、栅极到衬底的电容、栅极到金属线1的电容、金属线2同层间的耦合电容、金属线1与金属线2之间的电容、金属线1到金属线2的电容。

在一种可能的设计方式中，GAA器件工艺设计参数包括以下中的至少一项：纳米片或纳米线的高度、宽度、厚度，栅极的高度、宽度、厚度，金属互连线的宽度、长度、厚度，介质层的厚度、介电常数。

第二方面，提供一种围栅器件的设计装置，该装置包括：编译模块，用于根据中道MEOL电容模型和围栅GAA版图库经过编译生成MEOL动态链接库，其中，GAA版图库是围栅GAA结构的集成电路器件版图库，包括多个GAA版图，MEOL电容模型是基于GAA器件工艺设计参数的MEOL模型；RC抽取模块，用于通过调用MEOL动态链接库和后道BEOL电容模型得到GAA的电阻电容RC工艺数据库；版图扫描模块，用于根据当前版图设计对GAARC工艺数据库进行2.5D版图扫描，得到与当前版图设计匹配的RC寄生参数。

在一种可能的设计方式中，MEOL电容模型是根据神经网络训练得到的。

在一种可能的设计方式中，该装置还包括：MEOL电容模型训练模块，用于根据大量的GAA版图工艺尺寸，以及GAA版图对应的MEOL电容的测试数据或者GAA版图进行三维蒙特卡洛仿真得到的MEOL电容仿真数据，经过神经网络训练，得到MEOL电容模型。

在一种可能的设计方式中，BEOL电容模型包括基于GAA版图中互连线版图工艺尺寸的BEOL寄生电容查找表。

在一种可能的设计方式中，该装置还包括：BEOL电容模型生成模块，用于根据实际GAA器件中互连线版图的工艺设计参数，通过三维电场解算器对BEOL电容模型文件进行仿真，得到多个GAA版图对应的BEOL寄生电容查找表。

在一种可能的设计方式中，该装置还包括：GAA版图生成模块，用于根据版图设计工艺规则和实际需求设计多个GAA版图图样，GAA版图库包括多个GAA版图图样。

在一种可能的设计方式中，GAA版图库中包括以下中的至少一项GAA版图：栅极过孔分布在源极或漏极位置区域的GAA版图、栅极两端分别布局过孔引出的GAA版图、增加金属线绕线数目的GAA版图、减少金属线绕线数目的GAA版图、大栅间距的GAA版图、栅端伸长版的GAA版图。

在一种可能的设计方式中，MEOL电容包括以下中的至少一项：栅极到纳米线或纳米片的前后顶边边缘电容、栅极到纳米线或纳米片的上下顶边边缘电容、栅极到源极或者漏极的纵向耦合电容、栅极到源极或漏极过孔的纵向耦合电容、栅极到衬底的电容、栅极到金属线1的电容、金属线2同层间的耦合电容、金属线1与金属线2之间的电容、金属线1到金属线2的边缘电容。

在一种可能的设计方式中，GAA器件工艺设计参数包括以下中的至少一项：纳米片或纳米线的高度、宽度、厚度，栅极的高度、宽度、厚度，金属互连线的宽度、长度、厚度，介质层的厚度、介电常数。

第三方面，提供一种电子设备，该电子设备包括：处理器和存储器；其中，所述处理器被配置为执行存储在所述存储器中的指令，以实现如上述第一方面中任一项所述的方法。

第四方面，提供一种计算机可读存储介质，所述计算机可读存储介质中存储有指令，当所述指令由计算机或处理器执行时，使得所述计算机或所述处理器能够执行如上述第一方面中任一项所述的方法。

第五方面，提供一种计算机程序产品，当所述计算机程序产品在计算机上运行时，使得所述计算机执行如上述第一方面中任一项所述的方法。

可以理解地，上述提供的任一种围栅器件的设计装置、电子设备、计算机可读存储介质和计算机程序产品，均可以用于执行上文所提供的对应的方法，因此，其所能达到的有益效果可参考上文所提供的对应的方法中的有益效果，此处不再赘述。

附图说明

图1为本申请实施例提供的一种GAA器件的结构图；

图2为本申请实施例提供的一种处理装置的结构示意图；

图3为本申请实施例提供的一种围栅器件的设计方法的流程示意图；

图4为本申请实施例提供的一种神经网络的结构示意图；

图5为本申请实施例提供的一种围栅器件的设计流程图；

图6至图11为本申请实施例提供的围栅器件的版图设计示意图；

图12为本申请实施例提供的一种围栅器件的设计装置的示意图。

具体实施方式

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

需要说明的是，本申请中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

首先，对本申请应用的围栅GAA结构的集成电路器件以及涉及到的技术名词进行简单介绍。

围栅器件：是指多栅立体场效应晶体管，其栅极将纳米线或纳米片的沟道区完全包围，使得器件具有更强的驱动电流，从而，能够有效地抑制短沟道效应。

寄生电容：是电路中电子元件之间或电路模块之间，由于相互靠近所形成的电容。例如，在集成电路的设计中，本来没有在某个位置设计电容，但由于布线之间总是有互容效应，寄生电容就是指由于互容效应而产生的电容，又称杂散电容。

由于集成电路是依靠所谓的平面工艺一层一层制备起来的，每一层介质的工艺设计包括高度、宽度、厚度、长度或者介电常数等都对GAA器件的性能产生很大的影响，例如，GAA器件结构中的寄生电容和耦合电容等。因此，集成电路的芯片设计需要定义详尽的工艺尺寸，进行版图设计并继续版图仿真等。

对于场效应晶体管的逻辑器件来说，首先需要在硅衬底上划分制备晶体管的区域，然后是离子注入实现N型和P型区域，其次是做栅极，随后又是离子注入，完成每一个晶体管的源极(source)和漏极(drain)。上述的这部分工艺流程是为了在硅衬底上实现N型和P型场效应晶体管，又被称为前道(Front End Of Line，FEOL)工艺。

与FEOL相对应的是后道(Back-End-Of-Line，BEOL)和中道(Mid-End-Of-Line，MEOL)工艺。其中，后道实际上就是建立若干层的导电金属线，不同层金属线之间由柱状金属(通孔)相连。例如，可以选用铜(Cu)线作为导电金属，因此后道也可以被称为Cu互联(interconnect)。这些铜线负责把衬底上的晶体管按设计的要求连接起来，实现特定的功能。

常见的围栅器件可以为如图1所示的结构，包括纳米片GAA器件1和纳米线GAA器件2。其中如图1所示，后道可以包括金属层Metal1和金属层Metal2，后道电容可以包括：Metal2同层间的耦合电容Cc，Metal1与Metal2之间的覆盖电容Ca，Metal2到Metal1的边缘电容Cf等。

中道是指包围纳米线Nanowire或纳米片Nanosheet的这部分结构，如图1所示的，中道可以可以是指Metal1以下的结构。因此，中道电容是与GAA器件结构强相关的电容。中道寄生电容可以包括：栅极Gate到Nanosheet或者Nanowire的前后顶边边缘电容Cfo1，Gate到Nanosheet或者Nanowire的上下顶边边缘电容Cfo2，Gate到源极和漏极的纵向耦合电容Cco1，Gate到金属通孔VIA1的纵向耦合电容Cco2、Gate到衬底的电容Cgb，Gate到Metal1的电容Cgm等。

EDA工具：是一种设计软件辅助类和可编程芯片辅助的设计软件，有较强的功能，一般可用于电路的设计与仿真，同时还可以进行芯片版图的自动布局布线，还可输出多种网表文件与第三方软件接口互连。EDA工具软件可大致可分为芯片设计辅助软件、可编程芯片辅助设计软件、系统设计辅助软件等三类。

版图寄生抽取(Layout Parasitic Extraction，LPE)功能：是指从芯片级(chip-level)的版图图样中提取到器件的工艺参数，以及器件之间的连接关系还有寄生电阻与寄生电容等，生成一个网表文件，从而可以根据该网表文件恢复出电路图。另外，LPE还可以将版图与设计的当前电路图进行比较，查找错误电阻和电容，生成电阻电容查找表。

2.5维(2.5dimension，2.5D)算法是指介于二维与三维抽取模式之间的图形匹配抽取算法技术，常用于大规模版图寄生抽取。

图2为本申请实施例提供的一种处理装置200的结构示意图，当该处理装置200具有本申请实施例所述电子设备的功能时，该处理装置200可以为电子设备或者电子设备中的芯片或者片上系统。

如图2所示，该处理装置200可以包括处理器201，通信线路202以及通信接口203。进一步的，该处理装置200还可以包括存储器204。其中，处理器201，存储器204以及通信接口203之间可以通过通信线路202连接。

其中，处理器201可以是中央处理器(Central Processing Unit，CPU)、通用处理器网络处理器(Network Processor，NP)、数字信号处理器(Digital Signal Processing，DSP)、微处理器、微控制器、可编程逻辑器件或它们的任意组合。处理器201还可以是其它具有处理功能的装置，如电路、器件或软件模块等。

通信线路202，用于在处理装置200所包括的各部件之间传送信息。

通信接口203，用于与其他设备或通信网络进行通信。该通信网络可以为以太网，无线接入网(Radio Access Network，RAN)，无线局域网(Wireless Local Area Networks，WLAN)等。通信接口203可以是接口电路、管脚、射频模块、收发器或者任何能够实现通信的装置。

存储器204，用于存储指令。其中，指令可以是计算机程序。

其中，存储器204可以是只读存储器(Read-only Memory，ROM)或可存储静态信息和/或指令的其他类型的静态存储设备，也可以是随机存取存储器(Random AccessMemory，RAM)或者可存储信息和/或指令的其他类型的动态存储设备，还可以是电可擦可编程只读存储器(Electrically Erasable Programmable read-only Memory，EEPROM)、只读光盘(Compact Cisc read-only Memory，CD-ROM)或其他光盘存储、光碟存储、磁盘存储介质或其他磁存储设备，光碟存储包括压缩光碟、激光碟、光碟、数字通用光碟、或蓝光光碟等。

需要说明的是，存储器204可以独立于处理器201存在，也可以和处理器201集成在一起。存储器204可以用于存储指令或者程序代码或者一些数据等。存储器204可以位于处理装置200内，也可以位于处理装置200外，不予限制。处理器201，用于执行存储器204中存储的指令，以实现本申请下述实施例提供的方法。

在一种示例中，处理器201可以包括一个或多个CPU，例如图2中的CPU0和CPU1。

作为一种可选的实现方式，处理装置200包括多个处理器，例如，除图2中的处理器201之外，还可以包括处理器207。

作为一种可选的实现方式，处理装置200还包括输出设备205和输入设备206。示例性地，输入设备206是键盘、鼠标、麦克风或操作杆等设备，输出设备205是显示屏、扬声器等设备。

需要说明的是，处理装置200可以是台式计算机、便携式电脑、网络服务器、移动手机、平板电脑、无线终端、嵌入式设备、芯片系统或有图2中类似结构的电子设备。此外，图2中示出的组成结构并不构成对该处理装置的限定，除图2所示部件之外，该处理装置可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。

本申请实施例中，芯片系统可以由芯片构成，也可以包括芯片和其他分立器件。

本申请实施例提供一种围栅器件的设计方法，应用于能够实现围栅器件设计的处理装置或者电子设备等。具体的，可以通过处理装置或者电子设备配置的EDA工具和/或其他的版图设计、版图仿真工具来实现部分或者全部的工作流程，本申请对此不作具体限定。

如图3所示，该方法可以包括：

S301：根据中道MEOL电容模型和围栅GAA版图库经过编译生成MEOL动态链接库。

其中，GAA版图库是包括围栅结构的集成电路器件的版图图样库，GAA版图库包括多个不同布局和不同工艺尺寸的GAA版图图样(pattern)。不同于现有的EDA内置的布局版图，例如包括单栅或者鳍式(Fin)三栅等结构，本申请实施例中的GAA版图库是包括基于实际GAA器件的设计工艺，全新进行设计生成的多个GAA版图，例如，包括上述图1所示的Nanosheet和Nanowire的常规GAA版图，以及其他改进的GAA版图。具体的，将在下文详细介绍几种改进的GAA版图图样，此处不再赘述。

基于上述的GAA版图库，本申请的MEOL电容模型是基于GAA版图库中的GAA器件工艺设计参数的MEOL模型。也就是说，不同于现有的单栅或者鳍式(Fin)结构的三栅等的MEOL寄生电容模型文件，本申请中的MEOL电容模型是基于全新设计生成的GAA版图布局的设计和工艺尺寸，得到的MEOL电容模型。

在一种实施方式中，MEOL寄生电容模型可以是根据神经网络训练得到的。具体的，可以通过神经网络算法，根据大量版图设计的工艺参数和电容电阻参数经过数据训练得到MEOL电容模型。

具体的，根据GAA版图库中大量的GAA版图图样，对大量的GAA版图的工艺参数以及所GAA版图对应的实际测量得到的MEOL电容测试数据，或者是对GAA版图设计进行3D蒙特卡洛仿真得到的MEOL电容仿真数据等，经过神经网络的参数训练，得到MEOL电容模型。例如，可以得到MEOL电容公式，当设计某一种GAA版图的时候，可以根据GAA版图的工艺参数结合该GAA版图对应的MEOL电容公式，从而可以得到该GAA版图对应的电容电阻值等参数。

示例性的，如图4所示的，神经网络的输入层输入多个GAA版图设计，其中，任一个GAA版图可以包括其版图工艺尺寸，如纳米片或纳米线的高度、宽度、厚度，栅极的高度、宽度、厚度，金属互连线的宽度、长度、厚度、介质层的厚度、介电常数等工艺设计参数。示例性的，可以包括图4中标注的NSL、NSW、NST、GATET、GATEW、GMS、TCT、TCL和TCW等参数。经过该神经网络的MEOL电容模型的运算后，输出层可以得到该GAA版图的全部MEOL电容值，如图4中标注的栅极Gate到Nanosheet或者Nanowire的前后顶边边缘电容Cfo1，Gate到Nanosheet或者Nanowire的上下顶边边缘电容Cfo2，Gate到源极和漏极的纵向耦合电容Cco1，Gate到金属通孔VIA1的纵向耦合电容Cco2、Gate到衬底的电容Cgb，Gate到Metal1的电容Cgm等电容。

MEOL动态链接库是指根据MEOL电容模型和围栅GAA版图库经过编译生成的文件库。一般是由互连线工艺剖面文件(Interconnect Technology Profile，ITP)生成。ITP详细描述了MEOL器件尺寸、形状和BEOL互连线宽度、厚度、介质层介电常数值等工艺参数。

S302：通过调用MEOL动态链接库和后道BEOL电容模型得到GAA的电阻电容RC工艺数据库。

其中，BEOL电容模型是基于GAA器件工艺设计参数的BEOL模型，BEOL电容模型包括基于GAA版图中互连线版图工艺尺寸的BEOL寄生电容查找表。

具体的，后道BEOL电容模型可以是根据器件生产厂商提供的工艺参数，通过调用3D电场解算器(Field solver)对实际的BEOL寄生模型文件ITP进行仿真，结合工艺波动参数，得到的一系列不同GAA版图pattern下的BEOL寄生电容查找表。也就是BEOL电容模型包括不同的GAA版图pattern下的BEOL电容参数，还可以是根据实际GAA器件中基于BEOL电容的互连线版图工艺尺寸结合工艺波动参数得到的寄生模型文件。

EDA工具可以通过调用MEOL动态链接库和BEOL电容模型进行拟合，生成全新的GAA电容电阻RC工艺数据库。

S303：根据当前的版图设计对GAARC工艺数据库进行2.5D版图扫描，得到当前版图设计匹配的RC寄生参数，并进行版图后仿真。

其中，当前的版图设计为当前进行GAA版图设计的pattern，是所述GAA版图库中的一个版图图样，或者是基于GAA版图库中的一个版图图样进行微调之后得到的布局版图。

根据当前的版图设计对上述得到的GAARC工艺数据库进行2.5D版图扫描，得到当前的版图设计对应的电容电阻值或者电容网表。从而可以根据得到的电阻电容值对该当前的版图设计进行版图后仿真以及版图制作等一系列后续工作。

其中，版图后仿真是指版图设计完成以后，将寄生参数、互连延迟参数等反标到所提取的电路网表中进行仿真，对电路进行分析，确保电路符合设计要求。如果后仿真能够获得预期的结果，就可以直接将版图数据交付版图制作的环节了。

本申请的实施方式，通过设计全新的GAA版图库，并且根据GAA版图库得到GAA版图对应的MEOL电容模型，生成动态的MEOL电容链接库。从而使得当前设计新的GAA版图时，可以基于GAA版图库中所预配置的一个GAA版图图样，调用包括MEOL电容模型和BEOL电容模型文件的GAARC工艺数据库，进行2.5D版图扫描，得到当前版图设计所对应的电阻电容RC寄生参数，整体版图设计流程可以如图5所示。进一步的，还可以进行版图后仿真。从而节省了生成RC参数的时间，提高RC参数的提取效率。另外，通过设计全新的GAA版图库避免了由于现有内置版图库无法覆盖实际GAA的布局版图设计，从而避免了用于匹配3D电场解算器工具而反复调整2.5D抽取工具精度的一系列迭代运算，进一步提高版图设计的交付效率。

在一种实施方式中，根据版图设计工艺规则和实际需求设计大量的符合设计规则和设计需求的优化GAA布局版图设计，用于RC寄生建模以及版图抽取扫描。上述的GAA版图库中可以包括大量的GAA版图图样，接下来介绍几种GAA版图设计。

如图6中示出两种不同的GAA版图布局设计。如在GAA1的版图布局中，栅极Gate的过孔VG可以在如图6中所示的位置，也就是非源极分布的位置。

在另一种实施方式中，还可以设计如图6中所示的高密度的GAA版图布局，如图6中所示的GAA2。其栅极Gate的过孔VG可以布局在有源区，即如图6所示的源极布局的位置范围内，从而可以节省版图面积。

在一种实施方式中，可以设计如图7所示的低栅电阻GAA版图布局，即可以在GAA器件的栅极Gate的两端同时用过孔VG引出，从而可以减少栅端的有效电阻。

在一种实施方式中，可以设计如图8所示的低源漏电阻GAA版图布局，例如通过增加Metal1的绕线数目，从而可以优化源端、漏端的电阻。

在一种实施方式中，可以设计如图9所示的低源漏电容GAA版图布局，例如通过减少Metal1的绕线数目，从而可以优化源端、漏端的电容。

在一种实施方式中，可以设计如图10所示的大栅间距GAA版图布局，通过增大栅极间距，从而可以增加驱动电流。示例性的，可以增大图10中所标注的栅极间距的值。

在一种实施方式中，可以设计如图11所示的栅端伸长版GAA版图布局，通过调整栅极的伸头量，从而可以增加阈值电压，减小漏电。如调整图11中所标注的栅端伸头量1和栅端伸头量2的值，具体的可以为增长栅端伸头量1和栅端伸头量2的值。

另外，基于上述实施方式，本申请还提供一种围栅器件的设计装置，如图12所示，该装置1200包括：编译模块1201、RC抽取模块1202和版图扫描模块1203。

其中，编译模块1201，用于根据中道MEOL电容模型和围栅GAA版图库经过编译生成MEOL动态链接库，其中，GAA版图库是围栅GAA结构的集成电路器件版图库，包括多个GAA版图，MEOL电容模型是基于GAA器件工艺设计参数的MEOL模型。

RC抽取模块1202，用于通过调用MEOL动态链接库和后道BEOL电容模型得到GAA的电阻电容RC工艺数据库。

版图扫描模块1203，用于根据当前版图设计对GAARC工艺数据库进行2.5D版图扫描，得到与当前版图设计匹配的RC寄生参数。

在一种实施方式中，MEOL电容模型是根据神经网络训练得到的。

在一种实施方式中，该装置1200还可以包括：MEOL电容模型训练模块，用于根据大量的GAA版图工艺尺寸，以及所述GAA版图对应的MEOL电容的测试数据或者所述GAA版图进行三维蒙特卡洛仿真得到的MEOL电容仿真数据，经过神经网络训练，得到所述MEOL电容模型。

在一种实施方式中，BEOL电容模型包括基于GAA版图中互连线版图工艺尺寸的BEOL寄生电容查找表。

在一种实施方式中，该装置1200还包括：BEOL电容模型生成模块，用于根据实际GAA器件中互连线版图的工艺设计参数，通过三维电场解算器对BEOL电容模型文件进行仿真，得到多个GAA版图对应的BEOL寄生电容查找表。

在一种实施方式中，该装置1200还可以包括：GAA版图生成模块，用于根据版图设计工艺规则和实际需求设计多个GAA版图图样，所述GAA版图库包括所述多个GAA版图图样。

在一种实施方式中，GAA版图库中包括以下中的至少一项GAA版图：栅极过孔分布在源极或漏极位置区域的GAA版图、栅极两端分别布局过孔引出的GAA版图、增加金属线绕线数目的GAA版图、减少金属线绕线数目的GAA版图、大栅间距的GAA版图、栅端伸长版的GAA版图。

在一种实施方式中，MEOL电容包括以下中的至少一项：栅极到纳米线或纳米片的前后顶边边缘电容、栅极到纳米线或纳米片的上下顶边边缘电容、栅极到源极或者漏极的纵向耦合电容、栅极到源极或漏极过孔的纵向耦合电容、栅极到衬底的电容、栅极到金属线1的电容、金属线2同层间的耦合电容、金属线1与金属线2之间的电容、金属线1到金属线2的边缘电容。

在一种实施方式中，GAA器件工艺设计参数包括以下中的至少一项：纳米片或纳米线的高度、宽度、厚度，栅极的高度、宽度、厚度，金属互连线的宽度、长度、厚度、介质层的厚度、介电常数。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件程序实现时，可以全部或部分地以计算机程序产品的形式来实现。该计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行计算机程序指令时，全部或部分地产生按照本申请实施例的流程或功能。计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。

最后应说明的是：以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (20)

1.一种围栅器件的设计方法，其特征在于，所述方法包括：

根据中道MEOL电容模型和围栅GAA版图库经过编译生成MEOL动态链接库，其中，所述GAA版图库是围栅GAA结构的集成电路器件版图库，包括多个GAA版图，所述MEOL电容模型是基于所述GAA器件工艺设计参数的MEOL模型；

通过调用所述MEOL动态链接库和后道BEOL电容模型得到GAA的电阻电容RC工艺数据库；

根据当前版图设计对所述GAA RC工艺数据库进行2.5D版图扫描，得到与所述当前版图设计匹配的RC寄生参数。

2.根据权利要求1所述的方法，其特征在于，所述MEOL电容模型是根据神经网络训练得到的。

3.根据权利要求1或2所述的方法，其特征在于，根据所述MEOL电容模型和所述GAA版图库经过编译生成MEOL动态链接库之前，所述方法还包括：

根据大量的GAA版图工艺尺寸，以及所述GAA版图对应的MEOL电容的测试数据或者所述GAA版图进行三维蒙特卡洛仿真得到的MEOL电容仿真数据，经过神经网络训练，得到所述MEOL电容模型。

4.根据权利要求1-3任一项所述的方法，其特征在于，所述BEOL电容模型包括基于所述GAA版图中互连线版图工艺尺寸的BEOL寄生电容查找表。

5.根据权利要求1-4任一项所述的方法，其特征在于，根据所述MEOL电容模型和所述GAA版图库经过编译生成MEOL动态链接库之前，所述方法还包括：

根据实际GAA器件中互连线版图的工艺设计参数，通过三维电场解算器对BEOL电容模型文件进行仿真，得到多个GAA版图对应的BEOL寄生电容查找表。

6.根据权利要求1-5任一项所述的方法，其特征在于，根据所述MEOL电容模型和所述GAA版图库经过编译生成MEOL动态链接库之前，所述方法还包括：

根据版图设计工艺规则和实际需求设计多个GAA版图图样，所述GAA版图库包括所述多个GAA版图图样。

7.根据权利要求1-6任一项所述的方法，其特征在于，所述GAA版图库中包括以下中的至少一项GAA版图：

栅极过孔分布在源极或漏极位置区域的GAA版图、栅极两端分别布局过孔引出的GAA版图、增加金属线绕线数目的GAA版图、减少金属线绕线数目的GAA版图、大栅间距的GAA版图、栅端伸长版的GAA版图。

8.根据权利要求1-7任一项所述的方法，其特征在于，所述MEOL电容包括以下中的至少一项：

栅极到纳米线或纳米片的前后顶边边缘电容、所述栅极到所述纳米线或所述纳米片的上下顶边边缘电容、所述栅极到源极或者漏极的纵向耦合电容、所述栅极到所述源极或所述漏极过孔的纵向耦合电容、所述栅极到衬底的电容、所述栅极到金属线1的电容、金属线2同层间的耦合电容、所述金属线1与所述金属线2之间的电容、所述金属线1到所述金属线2的电容。

9.根据权利要求1-8任一项所述的方法，其特征在于，所述GAA器件工艺设计参数包括以下中的至少一项：

纳米片或纳米线的高度、宽度、厚度，栅极的高度、宽度、厚度，金属互连线的宽度、长度、厚度，介质层的厚度、介电常数。

10.一种围栅器件的设计装置，其特征在于，所述装置包括：

编译模块，用于根据中道MEOL电容模型和围栅GAA版图库经过编译生成MEOL动态链接库，其中，所述GAA版图库是围栅GAA结构的集成电路器件版图库，包括多个GAA版图，所述MEOL电容模型是基于所述GAA器件工艺设计参数的MEOL模型；

RC抽取模块，用于通过调用所述MEOL动态链接库和后道BEOL电容模型得到GAA的电阻电容RC工艺数据库；

版图扫描模块，用于根据当前版图设计对所述GAA RC工艺数据库进行2.5D版图扫描，得到与所述当前版图设计匹配的RC寄生参数。

11.根据权利要求10所述的装置，其特征在于，所述MEOL电容模型是根据神经网络训练得到的。

12.根据权利要求10或11所述的装置，其特征在于，所述装置还包括：

MEOL电容模型训练模块，用于根据大量的GAA版图工艺尺寸，以及所述GAA版图对应的MEOL电容的测试数据或者所述GAA版图进行三维蒙特卡洛仿真得到的MEOL电容仿真数据，经过神经网络训练，得到所述MEOL电容模型。

13.根据权利要求10-12任一项所述的装置，其特征在于，所述BEOL电容模型包括基于所述GAA版图中互连线版图工艺尺寸的BEOL寄生电容查找表。

14.根据权利要求10-13任一项所述的装置，其特征在于，所述装置还包括：

BEOL电容模型生成模块，用于根据实际GAA器件中互连线版图的工艺设计参数，通过三维电场解算器对BEOL电容模型文件进行仿真，得到多个GAA版图对应的BEOL寄生电容查找表。

15.根据权利要求10-14任一项所述的装置，其特征在于，所述装置还包括：

GAA版图生成模块，用于根据版图设计工艺规则和实际需求设计多个GAA版图图样，所述GAA版图库包括所述多个GAA版图图样。

16.根据权利要求10-15任一项所述的装置，其特征在于，所述GAA版图库中包括以下中的至少一项GAA版图：

栅极过孔分布在源极或漏极位置区域的GAA版图、栅极两端分别布局过孔引出的GAA版图、增加金属线绕线数目的GAA版图、减少金属线绕线数目的GAA版图、大栅间距的GAA版图、栅端伸长版的GAA版图。

17.根据权利要求10-16任一项所述的装置，其特征在于，所述MEOL电容包括以下中的至少一项：

栅极到纳米线或纳米片的前后顶边边缘电容、栅极到纳米线或纳米片的上下顶边边缘电容、栅极到源极或者漏极的纵向耦合电容、栅极到源极或漏极过孔的纵向耦合电容、栅极到衬底的电容、栅极到金属线1的电容、金属线2同层间的耦合电容、金属线1与金属线2之间的电容、金属线1到金属线2的边缘电容。

18.根据权利要求10-17任一项所述的装置，其特征在于，所述GAA器件工艺设计参数包括以下中的至少一项：

纳米片或纳米线的高度、宽度、厚度，栅极的高度、宽度、厚度，金属互连线的宽度、长度、厚度，介质层的厚度、介电常数。

19.一种电子设备，其特征在于，所述电子设备包括：

处理器和存储器；

其中，所述处理器被配置为执行存储在所述存储器中的指令，以实现如权利要求1至9中任一项所述的方法。

20.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有指令，当所述指令由计算机或处理器执行时，使得所述计算机或所述处理器能够执行如权利要求1至9中任一项所述的方法。

Images