CN111523160B - 用于仿真集成电路的方法和设备以及计算机可读介质 - Google Patents
用于仿真集成电路的方法和设备以及计算机可读介质 Download PDFInfo
- Publication number
- CN111523160B CN111523160B CN202010373739.2A CN202010373739A CN111523160B CN 111523160 B CN111523160 B CN 111523160B CN 202010373739 A CN202010373739 A CN 202010373739A CN 111523160 B CN111523160 B CN 111523160B
- Authority
- CN
- China
- Prior art keywords
- simulation
- model
- line segment
- integrated circuit
- simulation parameters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 138
- 238000004088 simulation Methods 0.000 claims abstract description 371
- 230000008569 process Effects 0.000 claims description 82
- 238000009826 distribution Methods 0.000 claims description 32
- 239000000470 constituent Substances 0.000 claims description 18
- 238000012545 processing Methods 0.000 claims description 10
- 238000000342 Monte Carlo simulation Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 2
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 claims 3
- 239000002184 metal Substances 0.000 description 29
- 238000010586 diagram Methods 0.000 description 26
- 239000004065 semiconductor Substances 0.000 description 12
- 238000005457 optimization Methods 0.000 description 7
- 238000004590 computer program Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 2
- 238000013386 optimize process Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011960 computer-aided design Methods 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/10—Geometric CAD
- G06F30/12—Geometric CAD characterised by design entry means specially adapted for CAD, e.g. graphical user interfaces [GUI] specially adapted for CAD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Architecture (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Human Computer Interaction (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本文描述了用于仿真集成电路的方法和设备以及计算机可读介质。在此描述的用于仿真集成电路的方法包括：将集成电路的结构转换为多个元件部分，所述多个元件部分对应于快速仿真库中包括的相应元件结构模型；基于所述快速仿真库确定与所述相应元件结构模型相对应的仿真参数，所述快速仿真库还包括与每一个元件结构模型相对应的仿真参数；以及基于所述多个元件部分中的各个元件部分之间的连接关系来对确定的所述仿真参数进行组合，以生成所述集成电路的仿真参数。
Description
技术领域
本公开的实施例一般地涉及集成电路仿真领域，并且更具体地涉及用于仿真集成电路的方法和设备以及计算机可读介质。
背景技术
技术计算机辅助设计(TCAD)作为半导体工艺和器件仿真工具已广泛用于集成电路的仿真。TCAD工具可以仿真集成电路中半导体器件中的几乎所有部件。然而，现有TCAD工具的标准操作流程需要用户建立物理模型并且逐步绘制半导体器件的详细结构。标准TCAD工具的功能很强大，但是确实需要很多时间和精力来生成仿真参数。对于集成电路中的基本单元结构或重复单元结构，用户在每次仿真时需要重新绘制这些单元结构并且需要重新执行仿真计算，从而生成仿真参数。期望提供用于仿真集成电路的改进方案，其能够使得用户快速地并且便捷地仿真集成电路以获得集成电路的仿真参数。
发明内容
本公开的实施例提供了用于仿真集成电路的方法和设备以及计算机可读介质。
在第一方面，提供了一种用于仿真集成电路的方法，包括：将集成电路的结构转换为多个元件部分，所述多个元件部分对应于快速仿真库中包括的相应元件结构模型；基于所述快速仿真库确定与所述相应元件结构模型相对应的仿真参数，所述快速仿真库还包括与每一个元件结构模型相对应的仿真参数；以及基于所述多个元件部分中的各个元件部分之间的连接关系来对确定的所述仿真参数进行组合，以生成所述集成电路的仿真参数。
在一些实施例中，所述快速仿真库中包括的仿真参数是通过对元件结构模型进行预先仿真而获得的。
在一些实施例中，所述快速仿真库中包括的仿真参数是通过针对元件结构模型的各个连接点之间进行预先仿真而获得的。
在一些实施例中，所述快速仿真库中包括的仿真参数是通过TCAD工具进行预先仿真而获得的。
在一些实施例中，基于所述多个元件部分中的各个元件部分之间的连接关系来对确定的所述仿真参数进行组合包括：基于所述多个元件部分中的各个元件部分之间的连接关系，对确定的所述仿真参数进行求和。
在一些实施例中，将集成电路的结构转换为多个元件部分包括：将所述集成电路的结构转换为包括单位组成结构部分的集合，所述单位组成结构部分对应于所述快速仿真库中的一种元件结构模型。
在一些实施例中，所述单位组成结构部分包括：线段模型、线段-通孔模型或线段端部模型；所述线段模型为至少位于一层上的结构；所述线段-通孔模型为连接相邻两层上的所述线段模型；所述线段端部模型位于所述线段模型的端部。
在一些实施例中，将集成电路的结构转换为多个元件部分包括：将所述集成电路的结构转换为包括图案组成结构部分的集合，所述图案组成结构部分对应于所述快速仿真库中的元件结构模型的集合。
在一些实施例中，所述元件结构模型的集合包括布置成图案的多个元件结构模型的集合。
在一些实施例中，将集成电路的结构转换为多个元件部分包括：将所述集成电路的结构转换为包括重复结构部分的集合，所述重复结构部分对应于所述快速仿真库中的多种元件结构模型的集合。
在一些实施例中，所述元件结构模型的集合包括布置成互连结构的多个元件结构模型的集合。
在一些实施例中，多个元件结构模型的集合包括：底部互连结构模型；互连单元结构模型，设置在所述底部互连结构模型之上；旋转互连单元结构模型，设置在所述互连单元结构模型之上，并且在平面图中与所述互连单元结构模型正交。
在一些实施例中，所述互连单元结构模型经由所述互连单元结构模型中包括的线段-通孔模型连接到所述底部互连结构模型，并且其中所述旋转互连单元结构模型经由所述旋转互连单元结构模型中包括的线段-通孔模型连接到互连单元结构模型。
在一些实施例中，基于所述快速仿真库确定与所述元件结构模型相对应的仿真参数包括：从所述快速仿真库中取回与所述元件结构模型的集合相对应的仿真参数。
在一些实施例中，所述快速仿真库被创建在TCAD工具中或者经由应用程序接口与所述TCAD工具对接。
在一些实施例中，基于所述快速仿真库确定与所述相应元件结构模型相对应的仿真参数包括：基于给定的工艺条件从所述元件结构模型的统计分布中确定预期元件结构模型，所述元件结构模型的统计分布包括由于所述工艺条件中的工艺偏差引起的多个预期元件结构模型；以及基于所述快速仿真库确定与所述预期元件结构模型相对应的仿真参数，所述快速仿真库包括与所述元件结构模型的统计分布相对应的仿真参数的分布。
在一些实施例中，基于工艺条件从所述元件结构模型的统计分布中确定预期元件结构模型包括：通过蒙特卡洛模拟方法确定所述预期元件结构模型。
在一些实施例中，所述方法进一步包括：在针对所述给定的工艺条件生成所述集成电路的仿真参数之后：针对其他工艺目标中的每个工艺目标生成所述集成电路的仿真参数；确定生成的所述仿真参数中的优化仿真参数；确定与所述优化仿真参数相对应的优化元件结构模型；确定与所述优化元件结构模型相对应的工艺目标和元件结构模型的统计分布；以及基于所述工艺目标和所述元件结构模型的统计分布确定与所述优化元件结构模型相对应的工艺条件。
在一些实施例中，所述工艺目标包括光刻、蚀刻、沉积或掺杂。
在一些实施例中，所述元件结构模型包括掺杂类型、掺杂浓度、掺杂区域。
在第二方面，提供了一种电子设备。该电子设备包括：处理单元；存储器，耦合至所述处理单元并且包括存储于其上的程序，所述程序在由所述处理单元执行时使所述电子设备执行根据权利要求1至18中任一项所述的方法。
在第二方面，提供了一种计算机可读存储介质。该计算机可读存储介质上存储有机器可执行指令，当所述机器可执行指令在被至少一个处理器执行时，使得所述至少一个处理器实现上述方法。
根据本公开的实施例的基于快速仿真库的模块化仿真方法，用户可以从快速仿真库确定与集成电路的结构中重复单元结构或常用单元结构相对应的仿真参数，而在仿真集成电路的过程中不需要花费大量的精力和时间来构件仿真结构模型。
附图说明
通过结合附图对本公开示例性实施例进行更详细的描述，本公开的上述以及其他目的、特征和优势将变得更加明显，其中，在本公开示例性实施例中，相同的参考标号通常代表相同部件。
图1示出了集成电路中的互连结构的示意图；
图2是示出根据本公开的实施例的用于仿真集成电路的方法的流程图；
图3是示出根据本公开的实施例的多个元件部分的集合300的示意图；
图4A至图4C是示出根据本公开的实施例的元件结构模型的示意图；
图5A和图5B是示出根据本公开的实施例的元件部分的示意图，图5C是示出根据本公开的实施例的元件结构模型的示意图；
图6A至图6C是示出根据本公开的实施例的用于仿真集成电路的方法的各个阶段的示意图；
图7示出了集成电路的结构中的重复布置的互连单元的示意图；
图8是示出根据本公开的实施例的元件部分的集合和互连单元结构模型的示意图；
图9A至图9D是示出用于仿真具有垂直互连结构的集成电路的方法中的各个阶段的示意图；
图10是示出根据本公开的实施例的预期元件结构模型的分布的示意图。
图11A和图11B是示出根据本公开的实施例的元件结构模型的示意图；
图12A和图12B是示出根据本公开的实施例的元件结构模型的示意图；
图13是示出根据本公开的实施例的用于仿真集成电路的方法1300的流程图；以及
图14是示出用于实施本公开的实施例的电子设备的示意性框图。
具体实施方式
下面将参照附图更详细地描述本公开的优选实施例。虽然附图中示出了本公开的优选实施例，然而应该理解，本公开可以以各种形式实现而不应被这里阐述的实施例限制。相反，提供这些实施例是为了使本公开更加透彻和完整，并且能够将本公开的范围完整地传达给本领域的技术人员。
在本文中使用的术语“包括”及其变形表示开放性包括，即“包括但不限于”。除非特别申明，术语“或”表示“和/或”。术语“基于”表示“至少部分地基于”。术语“一个示例实施例”和“一个实施例”表示“至少一个示例实施例”。术语“另一实施例”表示“至少一个另外的实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
图1示出了集成电路中的互连结构100的示意图。互连结构100可以是后端制程(BEOL)金属路径的示例。如图1所示，互连结构100包括通孔102、金属线104、通孔106、金属线108、通孔110、金属线112和通孔114。
在传统仿真方法中，提取诸如互连结构100之类的某些简单或规则结构的电特性并不友好。如果用户期望获得端子A到端子B之间的电阻仿真参数，用户需要在通孔102、金属线104、通孔106、金属线108、通孔110、金属线112和通孔114中输入结构的所有参数，并且在每种情况下都需要重复这种操作。这些参数包括通孔的顶部/底部尺寸、通孔的线性厚度、金属线的顶部/底部尺寸、金属线的长度等等。因此，传统TCAD工具的仿真方法会浪费太多的精力。
至少为了解决上述问题，本公开的实施例提供了用于集成电路中的半导体器件的模块化仿真应用，其能够快速获得仿真参数。根据本公开的实施例，设置了用于TCAD工具的快速仿真库，快速仿真库包括分别彼此相对应的多个元件结构模型和多个仿真参数。将集成电路的结构转换为多个元件部分的集合，多个元件部分对应于快速仿真库中的相应元件结构模型。然后，基于快速仿真库确定与相应元件结构模型相对应的仿真参数。随后，基于多个元件部分中的各个元件部分之间的连接关系来对确定的仿真参数进行组合，以生成集成电路的仿真参数。以此方式，通过快速仿真库，用户能够在不浪费太多的时间和精力的情况下获得仿真参数。
下文中将结合附图参考各种实施例来详细描述本公开的各种示例实施例。
图2是示出根据本公开的实施例的用于仿真集成电路的方法200的流程图。
在框202，将待仿真的集成电路的结构转换为多个元件部分，多个元件部分对应于快速仿真库中的相应元件结构模型。
在一些实施例中，接收代表集成电路的结构的文件。在一些实施例中，该文件为集成电路的版图文件。基于代表集成电路的结构的文件，集成电路的结构被转换为包括多个元件部分的集合的三维仿真模型。多个元件部分分别与在预先确定的快速仿真库中的元件结构模型相对应。元件结构模型可以包括半导体器件中的特定结构的仿真模型。以此方式，集成电路的结构转换为与快速仿真库中预先确定的若干元件结构模型相对应的多个元件部分的集合。
在框204，基于快速仿真库确定与相应元件结构模型相对应的仿真参数，快速仿真库包括分别彼此相对应的多个元件结构模型和多个仿真参数。
快速仿真库可以包括彼此相关联的元件结构模型和仿真参数，该仿真参数是通过针对该元件结构模型预先进行仿真而获得。针对与转换后的多个元件部分相对应的相应元件结构模型，从快速仿真库中确定与相应元件结构模型相关联的仿真参数。在一些实施例中，从快速仿真库中查找相应元件结构模型，并且取回相关联的仿真参数。以此方式，通过快速仿真库便捷地确定集成电路的结构的各个元件部分的仿真参数。
在框206，基于多个元件部分中的各个元件部分之间的连接关系来对确定的仿真参数进行组合，以生成集成电路的仿真参数。
在多个元件部分的集合中，各个元件部分彼此连接，以形成集成电路的结构。与各个元件部分之间的连接关系相对应地，将确定的相应元件结构模型的仿真参数组合，以生成仿真参数。在一些实施例中，基于各个元件部分之间的电连接关系，对仿真参数进行电组合。在一些实施例中，仿真参数是电阻，并且对仿真参数进行电组合包括将相应元件结构模型的电阻仿真参数相加，以将相加后的结果作为仿真参数。在一些实施例中，仿真参数是电容，并且对仿真参数进行电组合包括将相应元件结构模型的电容仿真参数的倒数相加，以将相加后的结果的倒数作为仿真参数。以此方式，通过将快速仿真库中的确定的仿真参数组合来快速地生成集成电路的仿真参数。
在传统TCAD仿真工具中，接收的版图文件被转换为TCAD仿真文件。随后，用户需要输入诸如通孔、线路等的结构的参数以进行仿真处理。在对相同或相似的结构再次进行仿真时，需要重新输入各个参数以构建仿真模型。
相比之下，根据本公开的实施例的模块化的仿真方法200，仿真模型被划分为包括与快速仿真库中的相应元件结构模型相对应的多个元件部分，基于快速仿真库取回针对相应元件结构模型预先进行仿真而获得的对应仿真参数，以及基于多个元件部分的集合中的连接关系将对应仿真参数组合，从而生成集成电路的仿真参数。以此方式，通过快速仿真库，用户能够在不浪费太多的时间和精力的情况下获得仿真参数，尤其在需要多次仿真时便捷地获得多个仿真参数。
在一些实施例中，快速仿真库可以内置在TCAD工具中。在其他实施例中，快速仿真库也可以作为第三方工具单独使用，并且可以经由应用程序接口(API)连接到TCAD仿真引擎。
图3是示出根据本公开的实施例的多个元件部分的集合300的示意图。如图3所示，诸如互连结构100的集成电路的结构被转换为多个元件部分的集合300。在一些实施例中，通过图2所示的框202来获得多个元件部分的集合300。多个元件部分的集合300包括线段-通孔部分302、线段部分304、线段部分306、线段部分308和线段端部部分310。需要说明的是，线段部分308所在的层与线段部分306所在的层之间通过一线段-通孔部分连接。在一些实施例中，图3所示的线段部分、线段-通孔部分和线段端部部分是多个元件部分的集合的单位组成元件部分。
在一些实施例中，线段-通孔部分302对应于快速仿真库中的线段-通孔模型。线段-通孔部分302包括通孔部分和线段部分，线段部分设置在通孔部分之上。在一些实施例中，线段-通孔部分302是单位组成结构部分，即，多个元件部分的集合300包括若干个线段-通孔部分302。快速仿真库包括与线段-通孔部分302相对应的线段-通孔模型。在一些实施例中，与线段-通孔部分302相对应的线段-通孔模型是快速仿真库中的单位线段-通孔模型。
在一些实施例中，线段部分304、线段部分306、线段部分308具有不同的长度和/或宽度。快速仿真库包括分别与线段部分304、线段部分306、线段部分308相对应的不同线段模型。线段部分304、线段部分306、线段部分308是具有不同的长度和/或宽度的单位组成结构部分，每个单位组成结构部分是具有对应长度和/或宽度的线段。相应地，快速仿真库可以包括与不同的长度和/或宽度相对应的单位线段模型。
在其他实施例中，线段部分304、线段部分306、线段部分308可以分别包括对应数目的单位组成结构部分的集合。在此情况下，单位组成结构部分是具有单位长度和/或宽度的线段。相应地，线段部分304、线段部分306、线段部分308可以分别与对应数目的单位线段模型相对应。
在其他实施例中，线段部分304、线段部分306、线段部分308可以是不同的图案组成结构部分。每个图案组成结构部分可以包括若干数目的单位组成结构部分，并且线段部分304、线段部分306、线段部分308可以分别是对应数目的单位组成结构部分的集合。相应地，线段部分304、线段部分306、线段部分308可以分别与元件结构模型的集合相对应。
在一些实施例中，线段端部部分310位于线段部分的端部处，并且对应于快速仿真库中的线段端部模型。在电容估计或电调制(EM)模型考虑中，可能需要线段端部部分。在一些实施例中，线段端部部分310是单位组成结构部分，即，多个元件部分的集合300包括若干个线段端部部分310。快速仿真库包括与线段端部部分310相对应的线段端部模型。在一些实施例中，与线段端部部分310相对应的线段端部模型是快速仿真库中的单位线段端部模型。
图4A至图4C是示出根据本公开的实施例的元件结构模型的示意图。如图4A至图4C的元件结构模型分别为快速仿真库中的线段模型、线段-通孔模型和线段端部模型。
图4A示出了具有端子A和B的线段模型等效于n个具有端子Ai和Bi的单位线段模型的集合，其中i为大于等于1和小于等于n的自然数。具有端子A和B的单位线段模型对应于作为集成电路结构中的单位组成结构部分的线段部分。具有端子Ai和Bi的较长的线段模型可以被视为一系列的单位线段模型，相邻三个单位线段模型中的第一单位线段模型的Bi端子连接到第二单位线段模型的Ai+1端子，第二单位线段模型中的Bi+1端子连接到第三单位线段模型的Ai+2端子，以此类推。
在一些实施例中，快速仿真库可以包括具有端子Ai和Bi的单位线段模型和与该单位线段模型相对应的仿真参数。该仿真参数是针对从端子Ai到Bi预先进行仿真而获得。在一些实施例中，该仿真参数是通过TCAD工具预先进行仿真而获得。从端子Ai到Bi，可以针对各种属性建立仿真过程，并且因此快速仿真库可以包括与单位线段模型相对应的多种仿真参数。例如，仿真参数可以包括各种电性能参数。
在其他实施例中，快速仿真库可以包括具有端子A和B的线段模型和与该线段模型相对应的仿真参数。具有端子A和B的线段模型对应于作为集成电路结构中的图案组成结构部分的线段部分。该线段模型可以具有特定长度，并且该特定长度是常用的长度之一。快速仿真库可以包括若干个具有不同特定长度的线段模型和与该线段模型相对应的仿真参数。用户可以根据精度规范定义线段的长度。在一些实施例中，长度可以在2nm至10nm的范围内。例如，长度可以在10nm至50nm的范围内。
通过图2所示的框202，集成电路的结构可以被转换为包括一定长度的线段部分，该线段部分可以对应于具有端子A和B的线段模型和/或具有端子Ai和Bi的单位线段模型的集合。在一些实施例中，在如图2所示的框204，针对该线段部分，基于快速仿真库取回与具有端子A和B的线段模型相对应的仿真参数，该线段模型的长度对应于该线段部分的长度。
示例性的，图4A中，A1、B1组成的线段(例如是其长度和宽度组成)由于其长度在划分的时候是固定的，其工艺参数是一个给定的模型，那么在快速仿真库中按照在该工艺参数的情况下只要找到如此规格线段，因此，只要找出这个规格线段对应的电性参数，例如电阻、电容等，就可以获得对应的仿真参数。如此，可以找到Ai和Bi所有对应组合的仿真参数。
在其他实施例中，在如图2所示的框204，针对该线段部分，基于快速仿真库和与该线段部分的长度，确定与具有端子Ai和Bi的单位线段模型的集合相对应的仿真参数。在此情况下，通过若干个单位线段模型来表示具有该长度的线段部分，如图4A所示。因此，基于该长度将仿真参数进行组合来确定对应的仿真参数。
图4B示出了具有端子C、D、E、F的线段-通孔模型。该线段-通孔模型对应于作为集成电路结构中的单位组成结构部分的线段-通孔部分。快速仿真库可以包括该线段-通孔模型和对应的仿真参数。该仿真参数是针对从端子C到D、端子D到E、端子C到E、端子C到F、端子D到F以及端子F到E预先进行仿真(例如，仿真其之间的电阻、电感、电容、平均电流密度等参数)而获得。可以针对各种属性建立仿真过程，并且因此快速仿真库可以包括与线段-通孔模型相对应的多种仿真参数。
在图4A中每一个小段例如A1-B1是由两个接点组成，而图4B中是由4个接点组成，所以通常在图4B的单元中包含的信息较多，对于图4B中，两两接点之间的附属参数都需要仿真并记录。
通过图2所示的框202，集成电路的结构可以被转换为包括线段-通孔部分，该线段-通孔部分可以对应于具有端子C、D、E和F的线段-通孔模型。在如图2所示的框204，针对该线段-通孔部分，基于快速仿真库取回与该线段-通孔模型相对应的仿真参数。
图4C示出了具有端子G的线段端部模型。该线段端部模型对应于作为集成电路结构中的单位组成结构部分的线段端部部分。快速仿真库可以包括该线段端部模型和对应的仿真参数。该仿真参数是针对从端子G预先进行仿真而获得。可以针对从端子G看到的各种属性建立仿真过程，并且因此快速仿真库可以包括与线段端部模型相对应的多种仿真参数。
通过图2所示的框202，集成电路的结构可以被转换为包括线段端部部分，该线段端部部分可以对应于具有端子A的线段-通孔模型。在如图2所示的框204，针对该线段端部部分，基于快速仿真库取回与该线段端部模型相对应的仿真参数。
图5A和图5B是示出根据本公开的实施例的元件部分的示意图，图5C是示出根据本公开的实施例的元件结构模型的示意图。
图5A示出了使用TCAD工具来仿真如图5A所示的结构的端子A和B之间的电场分布，其中向端子A施加电压V并且向端子B施加零电压。图5B示出了使用TCAD工具来仿真如图5B所示的结构的电阻和电容参数，其中仿真端子A2至A、端子A至A1、端子A1至B1、端子B1至B和端子B至B2之间的电阻(R)和电容(C)。如图5B所示的元件部分的集合可以包括如参考图3所述的多种元件结构。也就是说，该集合包括具有端子A1和B1的线段部分、具有端子A2、A和A1的线段-通孔部分、具有端子B1、B和B2的线段-通孔部分、具有端子A2的线段端部部分、具有端子B2的线段端部部分。
图5C示出了与图5A和图5C所示的结构相对应的元件结构模型。如图5C所示的元件结构模型由如图4A至图4C所示的多种元件结构模型排列而成。如图5C所示的线段模型、线段-通孔模型和线段端部模型与如图5B所示的线段部分、线段-通孔部分和线段端部部分相对应。在线段模型、线段-通孔模型和线段端部模型之间，对应的端子彼此连接，以形成多种元件结构模型的集合。快速仿真库包括针对各个元件结构模型的各个连接点之间的多个属性的仿真参数。
通过如图2所示的框204，确定了每个元件结构模型的连接点之间的仿真参数。在如图2所述的框206，基于如图5C所示的端子A2、A1、B1和B2处的连接关系，将具有端子A2的线段端部模型、具有端子A2、A和A1的线段-通孔模型、具有端子A1和B1的线段模型、具有端子B1、B和B2的线段-通孔模型、以及具有端子B2的线段端部模型的相应仿真参数进行组合，从而生成针对图5A和图5B所示的元件部分的仿真参数。
在一些实施例中，具有端子A2的线段端部模型和具有端子B2的线段端部模型为相同单位线段端部模型。在一些实施例中，具有端子A2、A和A1的线段-通孔模型和具有端子B1、B和B2的线段-通孔模型为相同单位线段-通孔模型。在一些实施例中，具有端子A1和B1的线段模型可以是单位线段模型的集合。
在一些实施例中，针对图5A所示的端子A和B之间的电场强度，在如图2所示的框206中，基于在端子A和B之间的如图5C之间的连接关系，将对应元件结构模型的连接点之间的长度参数进行求和，然后将施加的电压V除以长度之和来生成电场仿真参数。
在一些实施例中，针对图5B所示的端子A和B之间的电阻，在如图2所示的框206中，基于在端子A和B之间的如图5C之间的连接关系，将对应元件结构模型的连接点之间的电阻仿真参数进行相加，以将相加后的结果作为电阻仿真参数。
在一些实施例中，针对图5B所示的端子A和B之间的电容，在如图2所示的框206中，基于在端子A和B之间的如图5C之间的连接关系，将对应元件结构模型的连接点之间的电容仿真参数的倒数进行相加，以将相加后的结果的倒数作为电容仿真参数。
在一些实施例中，集成电路的结构可以包括诸如互连结构的重复结构单元。集成电路的结构被转换为包括重复结构部分的集合，如图5A和图5B所示。重复结构部分对应于快速仿真库中的多种元件结构模型的集合，如图5C所示。
根据本公开的实施例，提出了模块套件的概念，即，基于快速仿真库中的各个元件结构模型，定义作为多种元件结构模型的集合的模块套件。模块套件的各种属性的仿真参数可以基于快速仿真库直接取回。以此方式，针对在集成电路的结构中重复布置的大量互连结构而配置对应的模块套件，能够在仿真集成电路的过程中基于快速仿真库来取回针对互连结构的仿真参数。因此，在不浪费太多的时间和精力的情况下获得集成电路结构中的重复结构单元的仿真参数。
在一些实施例中，这种模块套件可以内置在TCAD工具中。在其他实施例中，这种模块套件也可以作为第三方工具单独使用，并且可以通过API连接到TCAD仿真引擎。
图6A至图6C是示出根据本公开的实施例的用于仿真集成电路的方法的各个阶段的示意图。
图6A示出了表示集成电路的结构的版图。如图6所示的版图包括集成电路的第一金属层602、通孔604和第二金属层604。第二金属层604设置在第一金属层602上方，并且第二金属层604经由通孔604连接到第一金属层602。
图6B示出了集成电路的结构的元件部分的集合。在一些实施例中，如图6A所示的二维版图结构可以被转换为如图6B所示的三维元件部分的集合。三维元件部分的集合包括线段-通孔部分、线段部分和线段端部部分，如参考图3所述。
图6C示出了快速仿真库中的元件结构模型。在一些实施例中，如图6B所示的元件部分的集合对应于如图6C所示的元件结构模型的集合。元件结构模型包括线段模型、线段-通孔模型和线段端部模型，如参考图4A至图4C所述。各个元件结构模型的各种属性的仿真参数都可以通过标准的TCAD工具预先进行仿真而被包括在快速仿真库中。将各种元件结构模型和各种属性的仿真参数相关联地设置为快速仿真库，其也可以被快速TCAD库。
在一些实施例中，基于如图6A所示的集成电路的结构之中各个部分之间的连接关系，或者基于如图6B所示的元件部分的集合之后各个元件部分之间的连接关系，从快速仿真库中取回的与如图6C所示的元件结构模型相对应的仿真参数被组合，从而形成集成电路的该结构的仿真参数。
在其他实施例中，基于快速仿真库中的如图6C所示的各个元件结构模型，定义与如图6A所示的集成电路的结构或与如图6B所示的元件部分的集合相对应的模块套件。快速仿真库可以包括该模块套件和对应的仿真参数。在一些实施例中，该仿真参数可以通过对如图6B所示的元件部分预先进行仿真而获得。在其他实施例中，该仿真参数可以通过对如图6C所示的元件结构模型的仿真参数进行组合而获得。以此方式，针对该模块套件的仿真参数可以基于快速仿真库被直接取回，从而用户可以便捷地获得诸如互连结构的重复结构单元的仿真参数，而不需要花费大量的时间和精力。
图7示出了集成电路的结构700中重复布置的互连单元的示意图。结构700包括底部金属层1、接触件2、通孔3、5和7、不同金属层4、6和8。在一些实施例中，第一互连单元可以包括通孔3和金属层4，第二互连单元可以包括通孔5和金属层6，并且第三互连单元可以包括通孔7和金属层8。图8是示出根据本公开的实施例的元件部分的集合和互连单元结构模型的示意图。在一些实施例中，表示如图7所示的集成电路的结构的输入通过如图2所示的框202转换为如图8所示的元件部分的集合。该元件部分的集合包括底部金属元件部分1、接触件部分2、第一互连单元部分9、第二互连单元部分9-rotate。第一互连单元部分9与第二互连单元部分9-rotate正交。第一互连单元部分9和第二互连单元部分9-rotate对应于快速仿真库中的互连单元结构模型802。
从图7中的结构可以得知，以通孔3和金属层4作为第一整体，即第一互连单元部分9，那么通孔5和金属层6组成的第二整体是将第一整体进行旋转一角度，而获得的与第一结构具有连接关系的第二互连单元部分9-rotate；而通孔7和金属层8组成的第三整体是是将第二整体进行旋转一角度，而获得的与第二结构具有连接关系的第一互连单元部分9(也可以是第一互连单元部分9以一定的角度进行旋转)。
在诸如DRAM、SRAM、MRAM、RRAM、FLASH、LCD单元等类型的半导体器件中，存在大量的诸如互连单元的重复单元结构，并且每个互连单元都将具有非常规则的BEOL结构。图7和图8示出了作为垂直结构形式的BEOL垂直互连结构。如上讨论的基于快速仿真库的模块化仿真可以应用于这种类型的半导体器件中。
在一些实施例中，可以基于快速仿真库建立互连单元结构模型802作为模块套件。互连单元结构模型802可以包括线段-通孔模型和线段端部模型，如参考图4A至图4C所述。互连单元结构模型802和对应的仿真参数可以彼此关联地被包含在快速仿真库中。以此方式，针对集成电路中的垂直互连结构，可以在集成电路的仿真过程中便捷地取回各种属性的仿真参数。
图9A至图9D是示出用于仿真具有垂直互连结构的集成电路的方法中的各个阶段的示意图。
图9A示出了包括垂直互连结构的集成电路的截面图。在仿真过程中，表示如图9A所示的集成电路的结构的输入从外部被接收。
图9B示出了元件部分的集合。在一些实施例中，通过如图2所示的框202，集成电路的结构被转换为如图9B所示的元件部分的集合。元件部分的集合包括底部金属元件部分、接触件部分、第一互连单元部分和与第一互连单元部分正交的第二互连单元部分，如参考图8所述。
图9C示出了元件结构模型的集合。该元件结构模型的集合对应于图9B所示的元件部分的集合。该元件结构模型的集合包括底部互连结构模型902和互连单元结构模型904，如黑色框标识。底部互连结构模型902包括与底部金属元件部分相对应的底部金属元件结构模型、与接触件部分相对应的接触件结构模型。互连单元结构模型904对应于第一互连单元部分，并且互连单元结构模型904作为模块套件与对应于互连单元结构模型904的仿真参数相关联地被包含在快速仿真库中。在一些实施例中，类似地，底部互连结构模型902作为另一个模块套件与对应于底部互连结构模型902的仿真参数相关联地被包含在快速仿真库中。在仿真过程中，通过如图2所示的框204，与底部互连结构模型902和互连单元结构模型904相对应的仿真参数可以从快速仿真库被直接取回。
图9D示出了元件结构模型的集合。互连单元结构模型904设置在底部互连结构模型902之上。互连单元结构模型904包括线段-通孔模型，并且经由线段-通孔模型连接到底部互连结构模型902。旋转互连单元结构模型906与互连单元结构模型904正交。旋转互连单元结构模型906设置在互连单元结构模型904之上。旋转互连单元结构模型906包括线段-通孔模型，并且经由线段-通孔模型连接到互连单元结构模型904。另外的互连单元结构模型904设置在旋转互连单元结构模型906之上，并且经由线段-通孔模型连接到旋转互连单元结构模型906。
在一些实施例中，在如图2所示的框206中，基于如图9D所示的底部互连结构模型902、互连单元结构模型904、旋转互连单元结构模型906、互连单元结构模型904之间的连接关系，将与相应元件结构模型相对应的仿真参数进行组合，以生成针对集成电路的第一位置处的第一垂直互连结构的仿真参数。然后，针对第二位置处的第二垂直互连结构和第三位置处的第三垂直互连结构，以相似的过程获得对应的仿真参数。随后，将针对三个垂直互连结构的仿真参数进行组合，从而生成集成电路的该结构的仿真参数。
在一些实施例中，底部互连结构模型902、互连单元结构模型904、旋转互连单元结构模型906、互连单元结构模型904可以被组合为第一垂直互连结构模型910，以作为另一个模块套件与对应的仿真参数相关联地被包含在快速仿真库中。在一些实施例中，该仿真参数可以通过将与各个元件结构模型相对应的仿真参数进行组合而获得。在其他实施例中，该仿真参数可以通过对第一垂直互连结构预先进行仿真而获得。
在一些实施例中，类似地，第二垂直互连结构模型920和第三垂直互连结构模型930以及对应的仿真参数被包含在快速仿真库中。第一垂直互连结构模型910、第二垂直互连结构模型920和第三垂直互连结构模型930可以彼此相同或者不同。
在一些实施例中，快速仿真库可以进一步扩展为包括针对各种金属线宽、线长厚度的条件、以及各种金属层的通孔形状相对应的元件结构模型、多种元件结构模型的集合或各种模块套件。
图10是示出根据本公开的实施例的预期元件结构模型的分布的示意图。图10显示了由工艺变化引起的可能的元件失真。可以通过工艺仿真或晶圆测量来收集图10中所示的变形类型。如图10所示，与线段-通孔部分相对应的线段-通孔模型1000可以包括这样的统计分布，其包括由工艺偏差引起的多个预期元件结构模型，包括第一预期线段-通孔模型1002、第二预期线段-通孔模型1004、第三预期线段-通孔模型1006、第四预期线段-通孔模型1008。
第一预期线段-通孔模型1002为理想状态的线段-通孔模型。在理想工艺条件下，第一预期线段-通孔模型1002与制造出的线段-通孔部分相对应。
第二预期线段-通孔模型1004为光刻工艺可引起的形状变化的线段-通孔模型。针对不同的光刻工艺，第二预期线段-通孔模型1004可以包括通过蒙特卡洛模拟方法确定的多个不同的预期线段-通孔模型的集合。快速仿真库包括第二预期线段-通孔模型1004的多个不同的预期线段-通孔模型的集合和对应的多个仿真参数。
第三预期线段-通孔模型1006为蚀刻工艺可引起的形状变化的线段-通孔模型。针对不同的蚀刻工艺，第三预期线段-通孔模型1006可以包括通过蒙特卡洛模拟方法确定的多个不同的预期线段-通孔模型的集合。快速仿真库包括第三预期线段-通孔模型1006的多个不同的预期线段-通孔模型的集合和对应的多个仿真参数。
第四预期线段-通孔模型1008为薄膜工艺可引起的厚度变化的线段-通孔模型。针对不同的薄膜工艺，第四预期线段-通孔模型1008可以包括通过蒙特卡洛模拟方法确定的多个不同的预期线段-通孔模型的集合。快速仿真库包括第四预期线段-通孔模型1008的多个不同的预期线段-通孔模型的集合和对应的多个仿真参数。
通过采用基于快速仿真库(包括所有元件失真)的分布的蒙特卡洛模拟方法，可以实现统计电估计。针对每种工艺类型的不同的工艺条件，多个仿真参数可以彼此不同。在进行多次仿真之后，在生成的多个仿真参数之中，可以找到优化的仿真参数。随后，可以基于快速仿真库确定与优化的仿真参数相对应的工艺条件。以此方式，可以通过优化的仿真参数来确定对应的优化工艺条件。由于在每次仿真时能够便捷地获得仿真参数，从多个仿真参数中能够花费较少的时间来获得优化工艺条件。
图11A和图11B是示出根据本公开的实施例的元件结构模型的示意图。图11A和图11B示出了前端制程(FEOL)中针对掺杂的仿真的示例。
图11A示出了用于掺杂的元件部分1100。元件部分1100的左半部分表示100％标称剂量的n型掺杂，右半部分表示100％标称剂量的p型掺杂。
图11B示出了用于掺杂的元件结构模型1110和掺杂仿真参数。元件结构模型1110的左半部分中，左上部分表示在掺杂工艺完成之后100％标称掺杂浓度的n型掺杂区域，中间部分表示60％标称掺杂浓度的n型掺杂区域，并且其余部分表示0％标称掺杂浓度的n型掺杂区域。针对各个n型掺杂区域的尺寸、定位和掺杂浓度的仿真参数可以通过TCAD仿真工具预先进行仿真而获得。快速仿真库包括与图11A所示的元件部分1100相对应的元件结构模型1110和对应的n型掺杂区域仿真参数。在用于仿真集成电路的半导体器件的过程中，针对n型掺杂区域的仿真参数可以基于快速仿真库来被便捷地取回。
类似地，元件结构模型1110的右半部分中，右上部分表示在掺杂工艺完成之后100％标称掺杂浓度的p型掺杂区域，中间部分表示60％标称掺杂浓度的p型掺杂区域，并且其余部分表示0％标称掺杂浓度的p型掺杂区域。针对各个p型掺杂区域的尺寸、定位和掺杂浓度的仿真参数可以通过TCAD仿真工具预先进行仿真而获得。快速仿真库包括与图11A所示的元件部分1100相对应的元件结构模型1110和对应的p型掺杂区域仿真参数。在用于仿真集成电路的半导体器件的过程中，针对p型掺杂区域的仿真参数可以基于快速仿真库来被便捷地取回。
图12A和图12B是示出根据本公开的实施例的元件结构模型的示意图。图12A和图12B示出了FEOL中针对掺杂的仿真的另一示例。与图11A和图11B的实施例不同之处在于，图12A的元件部分1200是针对80％标称剂量的n型掺杂和90％标称剂量的p型掺杂，图12B的元件结构模型1210是针对80％标称剂量的n型掺杂的各个n型掺杂浓度区域和90％标称剂量的p型掺杂的各个p型掺杂浓度区域。
针对FEOL中的不同标称掺杂剂量的仿真参数可以包括不同掺杂区域的掺杂浓度的分布、尺寸和定位。快速仿真库包括多个标称剂量的掺杂的元件结构和对应的掺杂区域的仿真参数。此外，快速仿真库也可以包括基于元件结构模型的集合的模块套件。通过基于快速仿真库的模块化仿真，在FEOL的仿真过程中也可以便捷地使用仿真参数来显著减小时间和精力。
应当理解的是，如图11A和图11B、图12A和图12B中所示的数值仅仅是示例，在其他实施例中，可以采用其他数值范围和数目。另外，针对栅极的长度、栅极的宽度和剖面也可以建立快速仿真库。此外，快速仿真库不限于FEOL和BEOL。在其他实施例中，快速仿真库也可以包括针对中间制程(MEOL)的元件结构模型和对应的仿真参数。
图13是示出根据本公开的实施例的用于仿真集成电路的方法1300的流程图。图13示出了获得优化的工艺目标和工艺条件。
在框1302，针对多个工艺目标中的每个工艺目标生成集成电路的仿真参数。在一些实施例中，接收输入的设计版图，在工艺目标修正之后，设计版图被转换为TCAD工具的配置文件。针对多个工艺目标中的每个修正后的给定工艺条件，基于快速仿真库生成集成电路的仿真参数。快速仿真库包括多个工艺目标的元件结构模型的集合或模块套件。在一些实施例中，快速仿真库包括针对光刻的快速仿真库和工艺变化统计分布、针对蚀刻的快速仿真库和工艺变化统计分布、针对沉积的快速仿真库和工艺变化统计分布、针对掺杂的快速仿真库和工艺变化统计分布。
在框1304，确定生成的仿真参数中的优化仿真参数。由于基于快速仿真库生成针对多个工艺目标的多个工艺条件的仿真参数，能够在不花费大量时间和精力的情况下，在从多个仿真参数中确定优化仿真参数。
在框1306，确定与优化仿真参数相对应的优化元件结构模型。从快速仿真库中找出与获得的优化仿真参数相对应的元件结构模型。
在框1308，确定与优化元件结构模型相对应的工艺目标和元件结构模型的统计分布。由于工艺变化引起的可能的元件失真，元件结构模型包括表示可能的变型的预期元件结构模型的统计分布。在优化仿真参数的条件下，得到在仿真过程中使用的工艺目标和预期元件结构模型的统计分布。
在框1310，基于工艺目标和元件结构模型的统计分布确定与优化元件结构模型相对应的工艺条件。在快速仿真库中，给定的工艺条件对应于元件结构模型的统计分布中的相应预期元件结构模型。此外，确定的优化仿真参数对应于预期元件结构模型。因此，基于快速仿真库中的元件结构模型的统计分布，得到与优化仿真参数相对应的工艺条件。以此方式，通过快速仿真库进行多次仿真来获得针对多个工艺目标的各个工艺条件的仿真参数，以得到在仿真得出优化仿真参数时用到的工艺目标和工艺条件。
在一些实施例中，用户可以修改快速仿真库中的工艺目标和对应的元件结构模型的统计分布。元件结构模型的统计分布的修改可以取决于工艺目标的修改。
根据本公开的实施例，基于快速仿真库的模块化的仿真便于用户对集成电路的结构和工艺进行优化。在一些实施例中，在用户针对半导体器件的FEOL、MEOL和BEOL设置完整的快速仿真库时，可以采用任何优化方法来获得集成电路的最佳性能。然后，用户可以找到实现最佳性能的元件结构模型，并且继续寻找最佳设计目标，包括最佳工艺参数或最佳工艺目标。这样的共同优化概念可以优化半导体器件的性能和尺寸之间的“最佳点”。因此，快速仿真库的应用可以适应于设计技术协同优化(DTCO)领域的全新应用。
根据本公开的实施例提供了用于集成电路的半导体器件的模块化仿真应用，其基于快速仿真库。快速仿真库包括元件结构模型和对应的仿真参数，该仿真参数通过预先进行仿真而获得。快速仿真库还包括作为元件模型的集合的模块套件，以在仿真过程中便捷地从快速仿真库中取回针对集成电路的重复单元结构或常用单元结构的仿真参数。取回的仿真参数使得能够仿真过程快速进入下一进程，并且与其他结构的仿真参数进行组合，从而通过采用模块套件方法来实现仿真参数估计。此外，快速仿真库的应用适应于性能仿真的共同优化概念，其中采用作为元件结构模型的集合的模块套件。模块套件可以内置在TCAD工具中，也可以作为第三方工具分离，该第三方工具可以通过API连接到TCAD仿真引擎。
图14是示出用于实施本公开的实施例的电子设备1400的示意性框图。如图14所示，设备1400包括中央处理单元(CPU)1401，其可以根据存储在只读存储器(ROM)1402中的计算机程序指令或者从存储单元1408加载到随机访问存储器(RAM)1403中的计算机程序指令，来执行各种适当的动作和处理。在RAM 1403中，还可存储设备1400操作所需的各种程序和数据。CPU 1401、ROM 1402以及RAM 1403通过总线1404彼此相连。输入/输出(I/O)接口1405也连接至总线1404。
设备1400中的多个部件连接至I/O接口1405，包括：输入单元1406，例如键盘、鼠标等；输出单元1407，例如各种类型的显示器、扬声器等；存储单元1408，例如磁盘、光盘等；以及通信单元1409，例如网卡、调制解调器、无线通信收发机等。通信单元1409允许设备1400通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
上文所描述的各个过程和处理，例如方法200和1300，可由处理单元1401执行。例如，在一些实施例中，方法200和1300可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元1408。在一些实施例中，计算机程序的部分或者全部可以经由ROM1402和/或通信单元1409而被载入和/或安装到设备1400上。当计算机程序被加载到RAM1403并由CPU 1401执行时，可以执行上文描述的方法200和1300的一个或多个步骤。
根据本公开的实施例的方案可以是方法、装置、系统和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于执行本公开的各个方面的计算机可读程序指令。计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (22)
1.一种用于仿真集成电路的方法，包括：
将集成电路的结构转换为多个元件部分，所述多个元件部分对应于快速仿真库中包括的相应元件结构模型；
基于所述快速仿真库确定与所述相应元件结构模型相对应的仿真参数，所述快速仿真库还包括与每一个元件结构模型相对应的仿真参数；以及
基于所述多个元件部分中的各个元件部分之间的连接关系来对确定的所述仿真参数进行组合，以生成所述集成电路的仿真参数。
2.根据权利要求1所述的方法，其中所述快速仿真库中包括的仿真参数是通过对元件结构模型进行预先仿真而获得的。
3.根据权利要求2所述的方法，其中所述快速仿真库中包括的仿真参数是通过针对元件结构模型的各个连接点之间进行预先仿真而获得的。
4.根据权利要求2所述的方法，其中所述快速仿真库中包括的仿真参数是通过TCAD工具进行预先仿真而获得的。
5.根据权利要求1所述的方法，基于所述多个元件部分中的各个元件部分之间的连接关系来对确定的所述仿真参数进行组合包括：
基于所述多个元件部分中的各个元件部分之间的连接关系，对确定的所述仿真参数进行求和。
6.根据权利要求1所述的方法，其中将集成电路的结构转换为多个元件部分包括：
将所述集成电路的结构转换为包括单位组成结构部分的集合，所述单位组成结构部分对应于所述快速仿真库中的一种元件结构模型。
7.根据权利要求6所述的方法，所述单位组成结构部分包括：线段模型、线段-通孔模型或线段端部模型；
所述线段模型为至少位于一层上的结构；
所述线段-通孔模型为连接相邻两层上的所述线段模型；
所述线段端部模型位于所述线段模型的端部。
8.根据权利要求1所述的方法，其中将集成电路的结构转换为多个元件部分包括：
将所述集成电路的结构转换为包括图案组成结构部分的集合，所述图案组成结构部分对应于所述快速仿真库中的元件结构模型的集合。
9.根据权利要求8所述的方法，其中所述元件结构模型的集合包括布置成图案的多个元件结构模型的集合。
10.根据权利要求1所述的方法，其中将集成电路的结构转换为多个元件部分包括：
将所述集成电路的结构转换为包括重复结构部分的集合，所述重复结构部分对应于所述快速仿真库中的多种元件结构模型的集合。
11.根据权利要求10所述的方法，其中所述元件结构模型的集合包括布置成互连结构的多个元件结构模型的集合。
12.根据权利要求11所述的方法，其中多个元件结构模型的集合包括：
底部互连结构模型；
互连单元结构模型，设置在所述底部互连结构模型之上；
旋转互连单元结构模型，设置在所述互连单元结构模型之上，并且在平面图中与所述互连单元结构模型正交。
13.根据权利要求12所述的方法，其中所述互连单元结构模型经由所述互连单元结构模型中包括的线段-通孔模型连接到所述底部互连结构模型，并且
其中所述旋转互连单元结构模型经由所述旋转互连单元结构模型中包括的线段-通孔模型连接到互连单元结构模型。
14.根据权利要求8至13中任一项所述的方法，其中基于所述快速仿真库确定与所述元件结构模型相对应的仿真参数包括：
从所述快速仿真库中取回与所述元件结构模型的集合相对应的仿真参数。
15.根据权利要求14所述的方法，其中所述快速仿真库被创建在TCAD工具中或者经由应用程序接口与所述TCAD工具对接。
16.根据权利要求1至13中任一项所述的方法，其中基于所述快速仿真库确定与所述相应元件结构模型相对应的仿真参数包括：
基于给定的工艺条件从所述元件结构模型的统计分布中确定预期元件结构模型，所述元件结构模型的统计分布包括由于所述工艺条件中的工艺偏差引起的多个预期元件结构模型；以及
基于所述快速仿真库确定与所述预期元件结构模型相对应的仿真参数，所述快速仿真库包括与所述元件结构模型的统计分布相对应的仿真参数的分布。
17.根据权利要求16所述的方法，其中基于工艺条件从所述元件结构模型的统计分布中确定预期元件结构模型包括：
通过蒙特卡洛模拟方法确定所述预期元件结构模型。
18.根据权利要求16所述的方法，进一步包括：在针对所述给定的工艺条件生成所述集成电路的仿真参数之后：
针对其他工艺目标中的每个工艺目标生成所述集成电路的仿真参数；
确定生成的所述仿真参数中的优化仿真参数；
确定与所述优化仿真参数相对应的优化元件结构模型；
确定与所述优化元件结构模型相对应的工艺目标和元件结构模型的统计分布；以及
基于所述工艺目标和所述元件结构模型的统计分布确定与所述优化元件结构模型相对应的工艺条件。
19.根据权利要求18所述的方法，其中所述工艺目标包括光刻、蚀刻、沉积或掺杂。
20.根据权利要求1所述的方法，其中所述元件结构模型包括掺杂类型、掺杂浓度、掺杂区域。
21.一种电子设备，包括：
处理单元；
存储器，耦合至所述处理单元并且包括存储于其上的程序，所述程序在由所述处理单元执行时使所述电子设备执行根据权利要求1至20中任一项所述的方法。
22.一种计算机可读存储介质，所述计算机可读存储介质上存储有机器可执行指令，当所述机器可执行指令在被至少一个处理器执行时，使得所述至少一个处理器实现根据权利要求1至20中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010373739.2A CN111523160B (zh) | 2020-05-06 | 2020-05-06 | 用于仿真集成电路的方法和设备以及计算机可读介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010373739.2A CN111523160B (zh) | 2020-05-06 | 2020-05-06 | 用于仿真集成电路的方法和设备以及计算机可读介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111523160A CN111523160A (zh) | 2020-08-11 |
| CN111523160B true CN111523160B (zh) | 2024-02-02 |
Family
ID=71908597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010373739.2A Active CN111523160B (zh) | 2020-05-06 | 2020-05-06 | 用于仿真集成电路的方法和设备以及计算机可读介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111523160B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114077815A (zh) * | 2020-08-12 | 2022-02-22 | 深圳市海思半导体有限公司 | 一种围栅器件的设计方法和装置 |
| CN116341471B (zh) * | 2023-03-30 | 2023-11-24 | 广西中科蓝谷半导体科技有限公司 | 一种半导体功率器件特性的版图结构仿真设计方法 |
| CN118607265A (zh) * | 2024-08-07 | 2024-09-06 | 杭州广立微电子股份有限公司 | 电化学沉积表面地形仿真方法、装置及可读存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1867896A (zh) * | 2003-09-30 | 2006-11-22 | 东京毅力科创株式会社 | 用于工具上半导体仿真的系统和方法 |
| CN102236728A (zh) * | 2010-04-30 | 2011-11-09 | 国际商业机器公司 | 一种集成电路设计方法和设计仿真系统 |
| CN110197004A (zh) * | 2019-05-06 | 2019-09-03 | 腾讯科技（上海）有限公司 | 基于移动终端的电路仿真方法、装置、计算机介质及设备 |
| CN110728096A (zh) * | 2018-06-29 | 2020-01-24 | 三星电子株式会社 | 制造集成电路的方法和设计集成电路的计算系统 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002318829A (ja) * | 2001-04-19 | 2002-10-31 | Matsushita Electric Ind Co Ltd | 回路シミュレーション方法および回路シミュレーション装置、ならびに、回路シミュレーションプログラムおよびそのプログラムを記録したコンピュータ読取可能な記録媒体 |
| US7136796B2 (en) * | 2002-02-28 | 2006-11-14 | Timbre Technologies, Inc. | Generation and use of integrated circuit profile-based simulation information |
| US7206731B2 (en) * | 2003-06-02 | 2007-04-17 | Agilent Technologies, Inc. | Electromagnetic/circuit co-simulation and co-optimization with parametric layout components |
| US8204721B2 (en) * | 2009-06-29 | 2012-06-19 | Sentinel Ic Technologies, Inc. | Apparatus and method for emulation of process variation induced in split process semiconductor wafers |
-
2020
- 2020-05-06 CN CN202010373739.2A patent/CN111523160B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1867896A (zh) * | 2003-09-30 | 2006-11-22 | 东京毅力科创株式会社 | 用于工具上半导体仿真的系统和方法 |
| CN102236728A (zh) * | 2010-04-30 | 2011-11-09 | 国际商业机器公司 | 一种集成电路设计方法和设计仿真系统 |
| CN110728096A (zh) * | 2018-06-29 | 2020-01-24 | 三星电子株式会社 | 制造集成电路的方法和设计集成电路的计算系统 |
| CN110197004A (zh) * | 2019-05-06 | 2019-09-03 | 腾讯科技（上海）有限公司 | 基于移动终端的电路仿真方法、装置、计算机介质及设备 |
Non-Patent Citations (2)
| Title |
|---|
| 沈志远 ; 吴智 ; 陈国胜 ; 胡劲松 ; .整合3DEM的Virtuoso在片上电感仿真中的应用.电子技术应用.2016,(08),全文. * |
| 陈慧凯,赵攀岭,李惠军.Raphael-深亚微米集成互连参数仿真优化系统.微纳电子技术.2002,(10),全文. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111523160A (zh) | 2020-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111523160B (zh) | 用于仿真集成电路的方法和设备以及计算机可读介质 | |
| CN109564702B (zh) | 用于在3d虚拟制造环境中进行电性能建模的系统和方法 | |
| US8165861B2 (en) | Printed circuit analysis method and device | |
| CN107315848B (zh) | 用于集成电路设计的方法及系统 | |
| US8826213B1 (en) | Parasitic capacitance extraction for FinFETs | |
| KR20150059128A (ko) | 핀 전계 효과 트랜지스터(FinFET) 기반 회로를 설계하는 방법 및 이 방법을 실행하기 위한 시스템 | |
| US10846451B1 (en) | Methods of modelling irregular shaped transistor devices in circuit simulation | |
| US9507906B2 (en) | Metal interconnect modeling | |
| KR20170133750A (ko) | 집적 회로의 설계를 위한 컴퓨터 구현 방법 | |
| CN114077815A (zh) | 一种围栅器件的设计方法和装置 | |
| Bhoj et al. | Transport-analysis-based 3-D TCAD capacitance extraction for sub-32-nm SRAM structures | |
| US8738335B1 (en) | Solving a circuit network in hierarchical, multicore, and distributed computing environment | |
| WO2023158579A1 (en) | Integrated circuit interconnect shape optimizer | |
| US8984468B1 (en) | Method to adaptively calculate resistor mesh in IC designs | |
| US11055462B2 (en) | Method for generating an electronic circuit modelling substrate coupling effects in an integrated circuit | |
| EP3643724A1 (en) | Canine health product containing antibodies against canine parvovirus type 2 | |
| JP7466665B2 (ja) | リーク電流に統計的ばらつきをもつダイナミックランダムアクセスメモリパストランジスタの設計 | |
| CN117751364A (zh) | 用于电子设计自动化的方法和设备 | |
| Paul et al. | Broadband modeling of high-frequency microwave devices | |
| EP1168191A1 (en) | A method and apparatus for simulating electromagnetic fields | |
| US11328873B2 (en) | Parallel plate capacitor resistance modeling and extraction | |
| CN112287627B (zh) | 一种系统级集成电路直流压降的端口等效分析方法及系统 | |
| van der Meijs | Model reduction for VLSI physical verification | |
| CN118607456A (zh) | 集成电路后仿真版图生成方法、装置和可读存储介质 | |
| Özis | An efficient modeling approach for substrate noise coupling analysis with multiple contacts in heavily doped CMOS processes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |