JP4803898B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4803898B2 JP4803898B2 JP2001147478A JP2001147478A JP4803898B2 JP 4803898 B2 JP4803898 B2 JP 4803898B2 JP 2001147478 A JP2001147478 A JP 2001147478A JP 2001147478 A JP2001147478 A JP 2001147478A JP 4803898 B2 JP4803898 B2 JP 4803898B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resistance
- resistance elements
- region
- isolation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 53
- 238000009792 diffusion process Methods 0.000 claims description 74
- 238000002955 isolation Methods 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 14
- 238000007517 polishing process Methods 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 230000003071 parasitic effect Effects 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 239000012535 impurity Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は素子分離層上に複数の同一特性を有する抵抗素子を、個々の特性のバラツキを抑えて高精度で形成させた半導体装置に関するものである。
【０００２】
【従来の技術】
従来より半導体装置において、図１７に示すように、シリコン基板１の表面を選択的に酸化することにより二酸化シリコン層であるフィールド酸化膜３ａを得、この領域を素子分離のための領域として用いてきた。
しかし、近年素子の微細化に伴って、さらに高精度化が図れるＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）と呼ばれる素子分離層が使用されるようになってきた。このＳＴＩの製造方法の概略を図１８ａ〜ｆに示す。
【０００３】
図１８において、まず図１８−ａに示すシリコン基板１に保護膜２を積層する（図１８−ｂ）。次に、保護膜２を選択的にエッチングして図１８−ｃを得る。さらに保護膜２をマスクとするエッチングにより、図１８−ｄに示すようにシリコン基板１にトレンチを形成させる。続いてプラズマＣＶＤ等によりシリコン酸化膜３を蒸着させ図１８−ｅを得る。最後にＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）等の研磨工程を経ることにより図１８−ｆの構造が得られる。
【０００４】
ここで、フィールド酸化膜３ａによる素子分離層領域は、図１７に示すように広い面積の分離領域であっても、その製造方法の性質から中央部と周辺部の膜厚はほぼ等しい構造となっていた。それに対して、ＳＴＩによる素子分離層領域は、ＣＭＰ等の研磨工程を経るため、比較的広い領域（例えば１０μｍ×１０μｍ以上）においては、図１８−ｆに示すように中央部は周辺部に比べてくぼむという構造上の特徴を生じていた。
【０００５】
【発明が解決しようとする課題】
しかしながら、このようなＳＴＩによる素子分離層領域においては、従来のフィールド酸化膜において問題とならなかったあらたな問題が生じてきた。すなわち、比較的広い面積の素子分離層領域上に複数の同一特性を持った抵抗素子を形成させようとした場合、図１９に示すように、その位置によっては上記のようなくぼみのために写真製版時にフォーカスのズレが生じ、従って抵抗素子の寸法にバラツキを生じ、複数の同一特性を有する抵抗素子を精度良く形成させることが困難であった。
本発明は上記のように、ＳＴＩ等の研磨工程により形成された素子分離層領域上に、複数の同一特性の抵抗素子を高精度に形成させることをその課題とするものである。
【０００６】
【課題を解決するための手段】
この発明に係る半導体装置は、素子分離層上に複数の同一特性を有する抵抗素子が形成され、また一つの抵抗素子と隣接する抵抗素子間には、少なくとも一つの拡散領域が存在し、さらに個々の抵抗素子において、抵抗素子と周囲の対応する拡散領域との距離がそれぞれ等しくなるように複数の抵抗素子および拡散領域が配置されたものである。
【０００７】
また、この発明に係る半導体装置において、素子分離層は研磨工程により形成されたものである。
【０００８】
また、この発明に係る半導体装置において、素子分離層はＣＭＰ工程により形成されたものである。
【０００９】
また、この発明に係る半導体装置において、素子分離層の領域は、一辺の長さが少なくとも１０μｍ以上の矩形領域を含むものである。
【００１０】
また、この発明に係る半導体装置において、拡散領域は複数個存在し、かつ複数の拡散領域は同一形状である。
【００１１】
また、この発明に係る半導体装置において、拡散領域は複数個存在し、かつ複数の拡散領域はそれぞれの抵抗素子の中心線または中心点に対して、対称の位置に配置されたものである。
【００１２】
また、この発明に係る半導体装置において、抵抗素子は周囲を拡散領域により取り囲まれた配置のものである。
【００１３】
また、この発明に係る半導体装置において、抵抗素子はさらに複数の子の抵抗素子からなるものである。
【００１４】
また、この発明に係る半導体装置において、複数の子の抵抗素子は同一形状である。
【００１５】
また、この発明に係る半導体装置において、抵抗素子は抵抗素子の中心線または中心点に対して複数の子の抵抗素子が対称配置されたものである。
【００１６】
また、この発明に係る半導体装置において、拡散領域の導電型と抵抗素子の導電型が同一である。
【００１７】
また、この発明に係る半導体装置において、拡散領域の導電型および拡散領域下部のウェル領域の導電型と抵抗素子の導電型が同一である。
【００１８】
また、この発明に係る半導体装置は、素子分離層上に複数の同一特性を有する抵抗素子が形成され、また一つの抵抗素子と隣接する抵抗素子間には、少なくとも一つのメタル配線が存在し、さらに抵抗素子とその周囲のメタル配線との距離がそれぞれ個々の抵抗素子において全て等しくなるように複数の抵抗素子およびメタル配線が配置されたものである。
【００１９】
また、この発明に係る半導体装置は、抵抗素子としてポリシリコンを用いたものである。
【００２０】
【発明の実施の形態】
実施の形態１．
本発明の実施の形態１を図１〜図４により説明する。
図１、図２において、１はシリコン基板、１ａはシリコン基板１にｎ型またはｐ型の不純物を拡散させた拡散領域、３はシリコン酸化膜でここではＳＴＩによる素子分離層層が形成されている。さらに４は抵抗素子で図１に示される複数の抵抗素子４はいずれも同一特性すなわち同一抵抗値および同一寄生抵抗値を持つものである。また５はゲート酸化膜である。なお図２は図１におけるＡ−Ａ‘部の断面を示した図である。
【００２１】
従来は素子分離層領域として全面にシリコン酸化膜３を形成させていたが、図１においては、素子分離層領域を形成するシリコン酸化膜３を分割して配置するようにし、かつ分割したシリコン酸化膜３の間には拡散領域１ａが存在するようにし、抵抗素子４をシリコン酸化膜３およびゲート酸化膜５を介して拡散領域１ａの上にアレイ状に形成させている。
【００２２】
このようにして形成されたシリコン酸化膜３は、１０μｍ×１０μｍ以上の比較的広い領域に対して従来のＳＴＩの製造方法によっても、素子分離層領域の中央部がくぼむようなことはない。すなわち図２０（ｅ）の工程において、後に拡散領域１ａとなる部分がＣＭＰ等の研磨工程に対して柱状の抵抗層となり、部分的に素子分離層領域の中央部が研磨されすぎることを防いでいる。このことにより、シリコン酸化膜３の上部に形成された抵抗素子４は、写真製版時のフォーカスのズレによる寸法のバラツキの少ない複数の同一特性を有する抵抗素子４を精度良く形成させることができる。
【００２３】
しかしなから、ここで重要なのは、単にシリコン酸化膜３間に拡散領域１ａを配置するだけでは、精度よく抵抗素子４を形成させることができないことである。すなわち、個々の抵抗素子４と拡散領域１ａとの距離の違いにより、寄生抵抗の値が異なることになり、精度良く抵抗素子４を同一特性とすることができなくなる。従って、寄生抵抗の値を考慮して、複数の抵抗素子のそれぞれの抵抗素子４において、周囲の対応する拡散領域１ａとの距離が全て等しくなるように配置する必要がある。図１、図４はそのような配慮がされた構成の一例である。
また、このように各抵抗素子４間で拡散領域１ａの周囲環境が等しいことは、パターンニング時の写真製版やエッチング時のバラツキによって生じる寸法差を抑える効果も併せて有している。
【００２４】
ここで、この各抵抗素子４間で拡散領域１ａの周囲環境を等しくする効果は、ＳＴＩ等の研磨加工により形成された素子分離層上の抵抗素子に限定されるものではなく、従来のフィールド酸化膜上に同一特性の抵抗素子４を形成させるときにも有効である。
【００２５】
図３は図１に示される本願の複数の抵抗素子４とトランジスタが具体的にどのように配置されるかを模擬的に示したＩＣの断面図である。図３においてはトランジスタとしてＭＯＳトランジスタを例示しているが、バイポーラトランジスタでも同様にしてＩＣを構成することができる。
【００２６】
図４は基本的な構成は図１とほぼ同様であるが、図１と異なるところは、拡散領域１ａを複数の細長い領域とし、これらの複数の拡散領域１ａを横断するように複数の抵抗素子４を素子分離層上に配置しているところである。このような配置においても図１に示すものと同様に、写真製版時のフォーカスのズレによる寸法のバラツキが少なく、従って抵抗値のバラツキが少なく、かつ寄生抵抗値がほぼ同等の特性を有する抵抗素子４を精度良く形成させることができる。
【００２７】
実施の形態２．
本発明の実施の形態２を図５により説明する。
図５において、抵抗素子４はすべてシリコン酸化膜３の上部に形成され、図１、図４のように拡散領域１ａと重ならないように設置されている。また拡散領域１ａは抵抗素子４を取り囲むように設置されている。これにより図１、図４の構成において形成されていた寄生のトランジスタの影響を避けることができる。このような構成においても実施の形態１と同様に写真製版時のフォーカスのズレによる寸法のバラツキが少なく、従って抵抗値のバラツキが少ない抵抗素子４を得ることができる。また個々の抵抗素子４を見た場合、それぞれ周囲の拡散領域１ａとの間の距離が同じになるように同一パターンで構成されているので、寄生抵抗値がほぼ同等の特性を有する抵抗素子４を精度良く形成させることができる。
また、抵抗素子４の周囲が拡散領域１ａにすべて取り囲まれていることから、シリコン酸化膜３上に研磨加工時のくぼみはほとんど生じないという効果がある。
【００２８】
また図５において、抵抗素子４とこれを取り囲む拡散領域１ａ、さらに図示しないこれらの下部のウェルの不純物の極性を同一にした構造の場合、低抵抗の拡散領域１ａで周囲を小さく囲むことにより、抵抗素子４が配置されている素子分離層領域下のウェルの電位の変動を抑え、シリコン基板１から抵抗素子４へ伝わるノイズの影響を小さくすることができる。
【００２９】
実施の形態３．
本発明の実施の形態３を図６により説明する。
図６は図５と同様に、拡散領域１ａは抵抗素子４を取り囲むように設置されているが、拡散領域１ａは複数の部分に分割されているところが異なる。このような構成においても写真製版時のフォーカスのズレによる寸法のバラツキが少なく、従って抵抗値のバラツキが少ない抵抗素子４を得ることができる。また個々の抵抗素子４を見た場合、それぞれ周囲の拡散領域１ａとの間の距離が同じになるように同一パターンで構成されているので、寄生抵抗値がほぼ同等の特性を有する抵抗素子４を精度良く形成させることができる。
さらに、抵抗素子４の周囲が拡散領域１ａにほとんど取り囲まれていることから、研磨加工時のくぼみにはほとんど生じないという効果がある。
【００３０】
実施の形態４．
本発明の実施の形態４を図７、図８により説明する。
図７、図８は基本的には図６と同等の構成であるが、個々の抵抗素子４およびその周囲の拡散領域１ａを見た場合、図６の場合は上下反転させても同一のパターンとなる点対称のパターンであるのに対し、図７、図８においては点対称のパターンとはなつていない。このようなパターンにおいても、写真製版時のフォーカスのズレによる寸法のバラツキが少なく、従って抵抗値のバラツキが少ない抵抗素子４を得ることができる。また個々の抵抗素子４を見た場合、それぞれ周囲の拡散領域１ａとの間の距離が同じになるように同一パターンで構成されているので、寄生抵抗値がほぼ同等の特性を有する抵抗素子４を精度良く形成させることができる。
【００３１】
実施の形態５．
本発明の実施の形態５を図９、図１０、図１１、図１２により説明する。
本実施の形態５では、今まで一つの抵抗素子４に対して拡散領域１ａとの距離が同一になるように素子分離層上に配置された例を示したのに対し、ここでは複数の抵抗素子４をひとまとめにして考慮する。すなわち、個々の抵抗素子４を子として、それらの複数個を直列または並列に接続して形成した親の抵抗素子を考え、その親の抵抗素子およびその周囲の拡散領域１ａのパターンがいずれも同一になるように複数個素子分離層上に配置するものである。
【００３２】
ここで、図９は同一形状の子の抵抗素子４を二つ線対称に配置したものを親の抵抗素子とし、さらにその親の抵抗素子の周囲を拡散領域１ａで取り囲んだ構成のものである。
また、図１０は図９における周囲の拡散領域をさらに分割したものである。
また、図１１、図１２は図１０における親の抵抗素子のパターンが点対称でないものである。これら図９〜図１２においては、子の抵抗素子４は２個で親の抵抗素子を構成したものを示しているが、もちろん３個以上の子の抵抗素子４で親の抵抗素子を構成してもよい。
【００３３】
これら図９〜図１２においても、写真製版時のフォーカスのズレによる寸法のバラツキが少なく、従って抵抗値のバラツキが少ない親の抵抗素子を得ることができる。また、親の抵抗素子について考慮した場合、複数の親の抵抗素子のいずれも周囲の拡散領域１ａとの間の距離が同じになるように同一パターンで構成されているので、寄生抵抗値がほぼ同等の特性を有する親の抵抗素子を精度良く形成させることができるが、この時に複数の子の抵抗素子は同一形状または対称形状であればより高精度に形成させることができる。さらに、複数の抵抗素子４で親の抵抗素子を作るので、自由に抵抗値を徹底することができ、設計の自由度が向上する。
【００３４】
また図９〜図１２において、親の抵抗素子とこれを取り囲む拡散領域１ａ、さらに図示しないこれらの下部のウェルの不純物の極性を同一にした構造の場合、低抵抗の拡散領域１ａで周囲を小さく囲むことにより、親の抵抗素子が配置されている素子分離層領域下のウェルの電位の変動を抑え、シリコン基板１から親の抵抗素子へ伝わるノイズの影響を小さくすることができる。
【００３５】
実施の形態６．
本発明の実施の形態６を図１３、図１４により説明する。
図１３ａは、抵抗素子４と拡散領域１ａに添加する不純物の極性が異なる場合の平面図を示している。また、図１３ｂは拡散領域１ａに不純物を注入する時の構成および、抵抗素子４に不純物を注入する時の構成の断面図を示している。また、図１４ａは、抵抗素子４と拡散領域１ａに注入する不純物の極性が同じ場合の平面図を示している。また、図１４ｂは拡散領域１ａおよび、抵抗素子４に極性が同じ不純物を注入する時の構成の断面図を示している。
【００３６】
ここで、図１３において、例えば拡散領域１ａがｎ型であり、また抵抗素子４がｐ型のポリシリコンである場合、それぞれの不純物注入時に抵抗素子４と隣接する拡散領域１ａとの間に、不純物の注入を防ぐレジスト層６の境界がなければならない。このときにレジスト層６の寸法バラツキを考慮した距離Ａおよび距離Ｂが抵抗素子４と拡散領域１ａとの間に必要となり、各抵抗素子４間の間隔を広く取らざるを得なくなり、したがって、広い面積が必要となりＩＣのレイアウト上不利である。
これに対して、図１４に示すように例えば拡散領域１ａがｐ型であり、また抵抗素子４もｐ型のポリシリコンである場合、前述のレジスト層６の境界が不要なため、各抵抗素子４間の間隔を狭くし、したがってＩＣに占める抵抗のレイアウト面積を小さくすることができるという効果がある。
【００３７】
実施の形態７．
本発明の実施の形態７を図１５、図１６により説明する。
図１５は多層配線構造において、メタル配線７と抵抗素子４の配置を示した図である。このように各抵抗素子４の間に均等にメタル配線７を配置することにより、製造時および製造後のストレスを均等化し、また発生する寄生容量の差も小さく抑えることができる。また水素シンタを行う場合にも水素の拡散量の差を小さく抑えることができる。これにより寄生抵抗値がほぼ同等の特性を有する抵抗素子４を精度良く形成させることができる。
ここで、メタル配線７は通常の信号線として使用しても良く、またダミーパターンでもよい。
【００３８】
図１６は基本的には図１５と同様であるが、抵抗素子４の２本を子として、それらを直列または並列に接続して形成した親の抵抗素子を考え、その親の抵抗素子の間に均等にメタル配線７を配置することにより、製造時および製造後のストレスを均等化し、また発生する寄生容量の差も小さく抑えることができるものである。これによっても図１５の構成と同様に寄生抵抗値がほぼ同等の特性を有する親の抵抗素子を精度良く形成させることができる。
なお、ここでは子の抵抗素子４を２本のもので説明したが、もちろん３本以上の子の抵抗素子４で親の抵抗素子を構成してもよい。
【００３９】
【発明の効果】
以上説明したように、請求項１の発明によれば、一つの抵抗素子と隣接する抵抗素子間には、少なくとも一つの拡散領域が存在するようにし、さらに個々の抵抗素子において、周囲の対応する拡散領域との距離がそれぞれ等しくなるように複数の抵抗素子および拡散領域が配置されたことにより、寄生抵抗値がほぼ同等の特性を有する抵抗素子を精度良く形成させることができる。
【００４０】
また、請求項２の発明によれば、素子分離層を研磨工程により形成しても、素子分離層領域の中央部がくぼむようなことはないため、複数の同一特性を有する抵抗素子を精度良く形成させることができる。
【００４１】
また、請求項３の発明によれば、素子分離層をＣＭＰ工程により形成しても、素子分離層領域の中央部がくぼむようなことはないため、複数の同一特性を有する抵抗素子を精度良く形成させることができる。
【００４２】
また、請求項４の発明によれば、一辺の長さが少なくとも１０μｍ以上の矩形領域を含む素子分離層領域を研磨工程により形成しても、素子分離層領域の中央部がくぼむようなことはないため、複数の同一特性を有する抵抗素子を精度良く形成させることができる。
【００４３】
また請求項５の発明によれば、個々の抵抗素子において、周囲の対応する拡散領域は複数個存在し、かつ同一形状であり、その距離がそれぞれ等しくなるように複数の抵抗素子および複数の拡散領域が配置されたことにより、寄生抵抗値がほぼ同等の特性を有する抵抗素子を精度良く形成させることができる。
【００４４】
また請求項６の発明によれば、個々の抵抗素子において、周囲の対応する拡散領域は複数個存在し、かつ対称の位置に配置され、その距離がそれぞれ等しくなるように複数の抵抗素子および複数の拡散領域が配置されたことにより、寄生抵抗値がほぼ同等の特性を有する抵抗素子を精度良く形成させることができる。
【００４５】
また請求項７の発明によれば、抵抗素子は、周囲を前記拡散領域により取り囲まれた配置であるため、シリコン酸化膜３上に研磨加工時のくぼみはほとんど生じないという効果がある。
【００４６】
また請求項８の発明によれば、抵抗素子は、複数の子の抵抗素子からなるので設計の自由度が向上する。
【００４７】
また請求項９の発明によれば、複数の子の抵抗素子は、同一形状であるので、さらに精度良く形成させることができる。
【００４８】
また請求項１０の発明によれば、複数の子の抵抗素子は、対称形状であるので、さらに精度良く形成させることができる。
【００４９】
また請求項１１の発明によれば、拡散領域の導電型と抵抗素子の導電型が同一であるため、抵抗素子間の間隔を狭くすることができる。
【００５０】
また請求項１２の発明によれば、拡散領域の導電型および拡散領域下部のウェル領域の導電型が同一であるため、シリコン基板から抵抗素子へ伝わるノイズの影響を小さくすることができる。
【００５１】
また請求項１３の発明によれば、一つの抵抗素子と隣接する抵抗素子間には、少なくとも一つのメタル配線が存在し、さらに抵抗素子とその周囲のメタル配線との距離がそれぞれ個々の抵抗素子において全て等しくなるように複数の抵抗素子およびメタル配線が配置されたため、製造時および製造後のストレスを均等化し、また発生する寄生容量の差も小さく抑えることができる。
【００５２】
また請求項１４の発明によれば、素子分離層を研磨工程により形成しても、素子分離層領域の中央部がくぼむようなことはないため、複数の同一特性を有する抵抗素子を精度良く形成させることができる。
【００５３】
また請求項１５の発明によれば、素子分離層をＣＭＰ工程により形成しても、素子分離層領域の中央部がくぼむようなことはないため、複数の同一特性を有する抵抗素子を精度良く形成させることができる。
【００５４】
また請求項１６の発明によれば、一辺の長さが少なくとも１０μｍ以上の矩形領域を含む素子分離層領域を研磨工程により形成しても、素子分離層領域の中央部がくぼむようなことはないため、複数の同一特性を有する抵抗素子を精度良く形成させることができる。
【００５５】
また請求項１７の発明によれば、抵抗素子は、複数の子の抵抗素子からなるので設計の自由度が向上する。
【００５６】
また請求項１８の発明によれば、複数の子の抵抗素子は、同一形状であるので、さらに精度良く形成させることができる。
【００５７】
また請求項１９の発明によれば、複数の子の抵抗素子は、対称形状であるので、さらに精度良く形成させることができる。
【００５８】
また請求項２０の発明によれば、抵抗素子はポリシリコンであるため従来の抵抗素子をそのまま適用できる。
【図面の簡単な説明】
【図１】 実施の形態１の半導体装置の平面図。
【図２】 実施の形態１の半導体装置の断面図。
【図３】 実施の形態１の半導体装置を模擬的に示した断面図。
【図４】 実施の形態１の半導体装置の平面図。
【図５】 実施の形態２の半導体装置の平面図。
【図６】 実施の形態３の半導体装置の平面図。
【図７】 実施の形態４の半導体装置の平面図。
【図８】 実施の形態４の半導体装置の平面図。
【図９】 実施の形態５の半導体装置の平面図。
【図１０】 実施の形態５の半導体装置の平面図。
【図１１】 実施の形態５の半導体装置の平面図。
【図１２】 実施の形態５の半導体装置の平面図。
【図１３】 実施の形態６の半導体装置の平面図および断面図。
【図１４】 実施の形態６の半導体装置の平面図および断面図。
【図１５】 実施の形態７の半導体装置の平面図および断面図。
【図１６】 実施の形態７の半導体装置の平面図。
【図１７】 従来の素子分離層領域を示す断面図。
【図１８】 従来のＳＴＩによる素子分離層を形成する工程を説明した断面図。
【図１９】 従来のＳＴＩによる素子分離層上に形成した抵抗素子を示す平面図および断面図。
【符号の説明】
１ シリコン基板、１ａ 拡散領域、２ 保護膜、３ シリコン酸化膜、
３ａ フィールド酸化膜、４ 抵抗素子、５ ゲート絶縁膜、６ レジスト層、
７ メタル配線。
【発明の属する技術分野】
本発明は素子分離層上に複数の同一特性を有する抵抗素子を、個々の特性のバラツキを抑えて高精度で形成させた半導体装置に関するものである。
【０００２】
【従来の技術】
従来より半導体装置において、図１７に示すように、シリコン基板１の表面を選択的に酸化することにより二酸化シリコン層であるフィールド酸化膜３ａを得、この領域を素子分離のための領域として用いてきた。
しかし、近年素子の微細化に伴って、さらに高精度化が図れるＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）と呼ばれる素子分離層が使用されるようになってきた。このＳＴＩの製造方法の概略を図１８ａ〜ｆに示す。
【０００３】
図１８において、まず図１８−ａに示すシリコン基板１に保護膜２を積層する（図１８−ｂ）。次に、保護膜２を選択的にエッチングして図１８−ｃを得る。さらに保護膜２をマスクとするエッチングにより、図１８−ｄに示すようにシリコン基板１にトレンチを形成させる。続いてプラズマＣＶＤ等によりシリコン酸化膜３を蒸着させ図１８−ｅを得る。最後にＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）等の研磨工程を経ることにより図１８−ｆの構造が得られる。
【０００４】
ここで、フィールド酸化膜３ａによる素子分離層領域は、図１７に示すように広い面積の分離領域であっても、その製造方法の性質から中央部と周辺部の膜厚はほぼ等しい構造となっていた。それに対して、ＳＴＩによる素子分離層領域は、ＣＭＰ等の研磨工程を経るため、比較的広い領域（例えば１０μｍ×１０μｍ以上）においては、図１８−ｆに示すように中央部は周辺部に比べてくぼむという構造上の特徴を生じていた。
【０００５】
【発明が解決しようとする課題】
しかしながら、このようなＳＴＩによる素子分離層領域においては、従来のフィールド酸化膜において問題とならなかったあらたな問題が生じてきた。すなわち、比較的広い面積の素子分離層領域上に複数の同一特性を持った抵抗素子を形成させようとした場合、図１９に示すように、その位置によっては上記のようなくぼみのために写真製版時にフォーカスのズレが生じ、従って抵抗素子の寸法にバラツキを生じ、複数の同一特性を有する抵抗素子を精度良く形成させることが困難であった。
本発明は上記のように、ＳＴＩ等の研磨工程により形成された素子分離層領域上に、複数の同一特性の抵抗素子を高精度に形成させることをその課題とするものである。
【０００６】
【課題を解決するための手段】
この発明に係る半導体装置は、素子分離層上に複数の同一特性を有する抵抗素子が形成され、また一つの抵抗素子と隣接する抵抗素子間には、少なくとも一つの拡散領域が存在し、さらに個々の抵抗素子において、抵抗素子と周囲の対応する拡散領域との距離がそれぞれ等しくなるように複数の抵抗素子および拡散領域が配置されたものである。
【０００７】
また、この発明に係る半導体装置において、素子分離層は研磨工程により形成されたものである。
【０００８】
また、この発明に係る半導体装置において、素子分離層はＣＭＰ工程により形成されたものである。
【０００９】
また、この発明に係る半導体装置において、素子分離層の領域は、一辺の長さが少なくとも１０μｍ以上の矩形領域を含むものである。
【００１０】
また、この発明に係る半導体装置において、拡散領域は複数個存在し、かつ複数の拡散領域は同一形状である。
【００１１】
また、この発明に係る半導体装置において、拡散領域は複数個存在し、かつ複数の拡散領域はそれぞれの抵抗素子の中心線または中心点に対して、対称の位置に配置されたものである。
【００１２】
また、この発明に係る半導体装置において、抵抗素子は周囲を拡散領域により取り囲まれた配置のものである。
【００１３】
また、この発明に係る半導体装置において、抵抗素子はさらに複数の子の抵抗素子からなるものである。
【００１４】
また、この発明に係る半導体装置において、複数の子の抵抗素子は同一形状である。
【００１５】
また、この発明に係る半導体装置において、抵抗素子は抵抗素子の中心線または中心点に対して複数の子の抵抗素子が対称配置されたものである。
【００１６】
また、この発明に係る半導体装置において、拡散領域の導電型と抵抗素子の導電型が同一である。
【００１７】
また、この発明に係る半導体装置において、拡散領域の導電型および拡散領域下部のウェル領域の導電型と抵抗素子の導電型が同一である。
【００１８】
また、この発明に係る半導体装置は、素子分離層上に複数の同一特性を有する抵抗素子が形成され、また一つの抵抗素子と隣接する抵抗素子間には、少なくとも一つのメタル配線が存在し、さらに抵抗素子とその周囲のメタル配線との距離がそれぞれ個々の抵抗素子において全て等しくなるように複数の抵抗素子およびメタル配線が配置されたものである。
【００１９】
また、この発明に係る半導体装置は、抵抗素子としてポリシリコンを用いたものである。
【００２０】
【発明の実施の形態】
実施の形態１．
本発明の実施の形態１を図１〜図４により説明する。
図１、図２において、１はシリコン基板、１ａはシリコン基板１にｎ型またはｐ型の不純物を拡散させた拡散領域、３はシリコン酸化膜でここではＳＴＩによる素子分離層層が形成されている。さらに４は抵抗素子で図１に示される複数の抵抗素子４はいずれも同一特性すなわち同一抵抗値および同一寄生抵抗値を持つものである。また５はゲート酸化膜である。なお図２は図１におけるＡ−Ａ‘部の断面を示した図である。
【００２１】
従来は素子分離層領域として全面にシリコン酸化膜３を形成させていたが、図１においては、素子分離層領域を形成するシリコン酸化膜３を分割して配置するようにし、かつ分割したシリコン酸化膜３の間には拡散領域１ａが存在するようにし、抵抗素子４をシリコン酸化膜３およびゲート酸化膜５を介して拡散領域１ａの上にアレイ状に形成させている。
【００２２】
このようにして形成されたシリコン酸化膜３は、１０μｍ×１０μｍ以上の比較的広い領域に対して従来のＳＴＩの製造方法によっても、素子分離層領域の中央部がくぼむようなことはない。すなわち図２０（ｅ）の工程において、後に拡散領域１ａとなる部分がＣＭＰ等の研磨工程に対して柱状の抵抗層となり、部分的に素子分離層領域の中央部が研磨されすぎることを防いでいる。このことにより、シリコン酸化膜３の上部に形成された抵抗素子４は、写真製版時のフォーカスのズレによる寸法のバラツキの少ない複数の同一特性を有する抵抗素子４を精度良く形成させることができる。
【００２３】
しかしなから、ここで重要なのは、単にシリコン酸化膜３間に拡散領域１ａを配置するだけでは、精度よく抵抗素子４を形成させることができないことである。すなわち、個々の抵抗素子４と拡散領域１ａとの距離の違いにより、寄生抵抗の値が異なることになり、精度良く抵抗素子４を同一特性とすることができなくなる。従って、寄生抵抗の値を考慮して、複数の抵抗素子のそれぞれの抵抗素子４において、周囲の対応する拡散領域１ａとの距離が全て等しくなるように配置する必要がある。図１、図４はそのような配慮がされた構成の一例である。
また、このように各抵抗素子４間で拡散領域１ａの周囲環境が等しいことは、パターンニング時の写真製版やエッチング時のバラツキによって生じる寸法差を抑える効果も併せて有している。
【００２４】
ここで、この各抵抗素子４間で拡散領域１ａの周囲環境を等しくする効果は、ＳＴＩ等の研磨加工により形成された素子分離層上の抵抗素子に限定されるものではなく、従来のフィールド酸化膜上に同一特性の抵抗素子４を形成させるときにも有効である。
【００２５】
図３は図１に示される本願の複数の抵抗素子４とトランジスタが具体的にどのように配置されるかを模擬的に示したＩＣの断面図である。図３においてはトランジスタとしてＭＯＳトランジスタを例示しているが、バイポーラトランジスタでも同様にしてＩＣを構成することができる。
【００２６】
図４は基本的な構成は図１とほぼ同様であるが、図１と異なるところは、拡散領域１ａを複数の細長い領域とし、これらの複数の拡散領域１ａを横断するように複数の抵抗素子４を素子分離層上に配置しているところである。このような配置においても図１に示すものと同様に、写真製版時のフォーカスのズレによる寸法のバラツキが少なく、従って抵抗値のバラツキが少なく、かつ寄生抵抗値がほぼ同等の特性を有する抵抗素子４を精度良く形成させることができる。
【００２７】
実施の形態２．
本発明の実施の形態２を図５により説明する。
図５において、抵抗素子４はすべてシリコン酸化膜３の上部に形成され、図１、図４のように拡散領域１ａと重ならないように設置されている。また拡散領域１ａは抵抗素子４を取り囲むように設置されている。これにより図１、図４の構成において形成されていた寄生のトランジスタの影響を避けることができる。このような構成においても実施の形態１と同様に写真製版時のフォーカスのズレによる寸法のバラツキが少なく、従って抵抗値のバラツキが少ない抵抗素子４を得ることができる。また個々の抵抗素子４を見た場合、それぞれ周囲の拡散領域１ａとの間の距離が同じになるように同一パターンで構成されているので、寄生抵抗値がほぼ同等の特性を有する抵抗素子４を精度良く形成させることができる。
また、抵抗素子４の周囲が拡散領域１ａにすべて取り囲まれていることから、シリコン酸化膜３上に研磨加工時のくぼみはほとんど生じないという効果がある。
【００２８】
また図５において、抵抗素子４とこれを取り囲む拡散領域１ａ、さらに図示しないこれらの下部のウェルの不純物の極性を同一にした構造の場合、低抵抗の拡散領域１ａで周囲を小さく囲むことにより、抵抗素子４が配置されている素子分離層領域下のウェルの電位の変動を抑え、シリコン基板１から抵抗素子４へ伝わるノイズの影響を小さくすることができる。
【００２９】
実施の形態３．
本発明の実施の形態３を図６により説明する。
図６は図５と同様に、拡散領域１ａは抵抗素子４を取り囲むように設置されているが、拡散領域１ａは複数の部分に分割されているところが異なる。このような構成においても写真製版時のフォーカスのズレによる寸法のバラツキが少なく、従って抵抗値のバラツキが少ない抵抗素子４を得ることができる。また個々の抵抗素子４を見た場合、それぞれ周囲の拡散領域１ａとの間の距離が同じになるように同一パターンで構成されているので、寄生抵抗値がほぼ同等の特性を有する抵抗素子４を精度良く形成させることができる。
さらに、抵抗素子４の周囲が拡散領域１ａにほとんど取り囲まれていることから、研磨加工時のくぼみにはほとんど生じないという効果がある。
【００３０】
実施の形態４．
本発明の実施の形態４を図７、図８により説明する。
図７、図８は基本的には図６と同等の構成であるが、個々の抵抗素子４およびその周囲の拡散領域１ａを見た場合、図６の場合は上下反転させても同一のパターンとなる点対称のパターンであるのに対し、図７、図８においては点対称のパターンとはなつていない。このようなパターンにおいても、写真製版時のフォーカスのズレによる寸法のバラツキが少なく、従って抵抗値のバラツキが少ない抵抗素子４を得ることができる。また個々の抵抗素子４を見た場合、それぞれ周囲の拡散領域１ａとの間の距離が同じになるように同一パターンで構成されているので、寄生抵抗値がほぼ同等の特性を有する抵抗素子４を精度良く形成させることができる。
【００３１】
実施の形態５．
本発明の実施の形態５を図９、図１０、図１１、図１２により説明する。
本実施の形態５では、今まで一つの抵抗素子４に対して拡散領域１ａとの距離が同一になるように素子分離層上に配置された例を示したのに対し、ここでは複数の抵抗素子４をひとまとめにして考慮する。すなわち、個々の抵抗素子４を子として、それらの複数個を直列または並列に接続して形成した親の抵抗素子を考え、その親の抵抗素子およびその周囲の拡散領域１ａのパターンがいずれも同一になるように複数個素子分離層上に配置するものである。
【００３２】
ここで、図９は同一形状の子の抵抗素子４を二つ線対称に配置したものを親の抵抗素子とし、さらにその親の抵抗素子の周囲を拡散領域１ａで取り囲んだ構成のものである。
また、図１０は図９における周囲の拡散領域をさらに分割したものである。
また、図１１、図１２は図１０における親の抵抗素子のパターンが点対称でないものである。これら図９〜図１２においては、子の抵抗素子４は２個で親の抵抗素子を構成したものを示しているが、もちろん３個以上の子の抵抗素子４で親の抵抗素子を構成してもよい。
【００３３】
これら図９〜図１２においても、写真製版時のフォーカスのズレによる寸法のバラツキが少なく、従って抵抗値のバラツキが少ない親の抵抗素子を得ることができる。また、親の抵抗素子について考慮した場合、複数の親の抵抗素子のいずれも周囲の拡散領域１ａとの間の距離が同じになるように同一パターンで構成されているので、寄生抵抗値がほぼ同等の特性を有する親の抵抗素子を精度良く形成させることができるが、この時に複数の子の抵抗素子は同一形状または対称形状であればより高精度に形成させることができる。さらに、複数の抵抗素子４で親の抵抗素子を作るので、自由に抵抗値を徹底することができ、設計の自由度が向上する。
【００３４】
また図９〜図１２において、親の抵抗素子とこれを取り囲む拡散領域１ａ、さらに図示しないこれらの下部のウェルの不純物の極性を同一にした構造の場合、低抵抗の拡散領域１ａで周囲を小さく囲むことにより、親の抵抗素子が配置されている素子分離層領域下のウェルの電位の変動を抑え、シリコン基板１から親の抵抗素子へ伝わるノイズの影響を小さくすることができる。
【００３５】
実施の形態６．
本発明の実施の形態６を図１３、図１４により説明する。
図１３ａは、抵抗素子４と拡散領域１ａに添加する不純物の極性が異なる場合の平面図を示している。また、図１３ｂは拡散領域１ａに不純物を注入する時の構成および、抵抗素子４に不純物を注入する時の構成の断面図を示している。また、図１４ａは、抵抗素子４と拡散領域１ａに注入する不純物の極性が同じ場合の平面図を示している。また、図１４ｂは拡散領域１ａおよび、抵抗素子４に極性が同じ不純物を注入する時の構成の断面図を示している。
【００３６】
ここで、図１３において、例えば拡散領域１ａがｎ型であり、また抵抗素子４がｐ型のポリシリコンである場合、それぞれの不純物注入時に抵抗素子４と隣接する拡散領域１ａとの間に、不純物の注入を防ぐレジスト層６の境界がなければならない。このときにレジスト層６の寸法バラツキを考慮した距離Ａおよび距離Ｂが抵抗素子４と拡散領域１ａとの間に必要となり、各抵抗素子４間の間隔を広く取らざるを得なくなり、したがって、広い面積が必要となりＩＣのレイアウト上不利である。
これに対して、図１４に示すように例えば拡散領域１ａがｐ型であり、また抵抗素子４もｐ型のポリシリコンである場合、前述のレジスト層６の境界が不要なため、各抵抗素子４間の間隔を狭くし、したがってＩＣに占める抵抗のレイアウト面積を小さくすることができるという効果がある。
【００３７】
実施の形態７．
本発明の実施の形態７を図１５、図１６により説明する。
図１５は多層配線構造において、メタル配線７と抵抗素子４の配置を示した図である。このように各抵抗素子４の間に均等にメタル配線７を配置することにより、製造時および製造後のストレスを均等化し、また発生する寄生容量の差も小さく抑えることができる。また水素シンタを行う場合にも水素の拡散量の差を小さく抑えることができる。これにより寄生抵抗値がほぼ同等の特性を有する抵抗素子４を精度良く形成させることができる。
ここで、メタル配線７は通常の信号線として使用しても良く、またダミーパターンでもよい。
【００３８】
図１６は基本的には図１５と同様であるが、抵抗素子４の２本を子として、それらを直列または並列に接続して形成した親の抵抗素子を考え、その親の抵抗素子の間に均等にメタル配線７を配置することにより、製造時および製造後のストレスを均等化し、また発生する寄生容量の差も小さく抑えることができるものである。これによっても図１５の構成と同様に寄生抵抗値がほぼ同等の特性を有する親の抵抗素子を精度良く形成させることができる。
なお、ここでは子の抵抗素子４を２本のもので説明したが、もちろん３本以上の子の抵抗素子４で親の抵抗素子を構成してもよい。
【００３９】
【発明の効果】
以上説明したように、請求項１の発明によれば、一つの抵抗素子と隣接する抵抗素子間には、少なくとも一つの拡散領域が存在するようにし、さらに個々の抵抗素子において、周囲の対応する拡散領域との距離がそれぞれ等しくなるように複数の抵抗素子および拡散領域が配置されたことにより、寄生抵抗値がほぼ同等の特性を有する抵抗素子を精度良く形成させることができる。
【００４０】
また、請求項２の発明によれば、素子分離層を研磨工程により形成しても、素子分離層領域の中央部がくぼむようなことはないため、複数の同一特性を有する抵抗素子を精度良く形成させることができる。
【００４１】
また、請求項３の発明によれば、素子分離層をＣＭＰ工程により形成しても、素子分離層領域の中央部がくぼむようなことはないため、複数の同一特性を有する抵抗素子を精度良く形成させることができる。
【００４２】
また、請求項４の発明によれば、一辺の長さが少なくとも１０μｍ以上の矩形領域を含む素子分離層領域を研磨工程により形成しても、素子分離層領域の中央部がくぼむようなことはないため、複数の同一特性を有する抵抗素子を精度良く形成させることができる。
【００４３】
また請求項５の発明によれば、個々の抵抗素子において、周囲の対応する拡散領域は複数個存在し、かつ同一形状であり、その距離がそれぞれ等しくなるように複数の抵抗素子および複数の拡散領域が配置されたことにより、寄生抵抗値がほぼ同等の特性を有する抵抗素子を精度良く形成させることができる。
【００４４】
また請求項６の発明によれば、個々の抵抗素子において、周囲の対応する拡散領域は複数個存在し、かつ対称の位置に配置され、その距離がそれぞれ等しくなるように複数の抵抗素子および複数の拡散領域が配置されたことにより、寄生抵抗値がほぼ同等の特性を有する抵抗素子を精度良く形成させることができる。
【００４５】
また請求項７の発明によれば、抵抗素子は、周囲を前記拡散領域により取り囲まれた配置であるため、シリコン酸化膜３上に研磨加工時のくぼみはほとんど生じないという効果がある。
【００４６】
また請求項８の発明によれば、抵抗素子は、複数の子の抵抗素子からなるので設計の自由度が向上する。
【００４７】
また請求項９の発明によれば、複数の子の抵抗素子は、同一形状であるので、さらに精度良く形成させることができる。
【００４８】
また請求項１０の発明によれば、複数の子の抵抗素子は、対称形状であるので、さらに精度良く形成させることができる。
【００４９】
また請求項１１の発明によれば、拡散領域の導電型と抵抗素子の導電型が同一であるため、抵抗素子間の間隔を狭くすることができる。
【００５０】
また請求項１２の発明によれば、拡散領域の導電型および拡散領域下部のウェル領域の導電型が同一であるため、シリコン基板から抵抗素子へ伝わるノイズの影響を小さくすることができる。
【００５１】
また請求項１３の発明によれば、一つの抵抗素子と隣接する抵抗素子間には、少なくとも一つのメタル配線が存在し、さらに抵抗素子とその周囲のメタル配線との距離がそれぞれ個々の抵抗素子において全て等しくなるように複数の抵抗素子およびメタル配線が配置されたため、製造時および製造後のストレスを均等化し、また発生する寄生容量の差も小さく抑えることができる。
【００５２】
また請求項１４の発明によれば、素子分離層を研磨工程により形成しても、素子分離層領域の中央部がくぼむようなことはないため、複数の同一特性を有する抵抗素子を精度良く形成させることができる。
【００５３】
また請求項１５の発明によれば、素子分離層をＣＭＰ工程により形成しても、素子分離層領域の中央部がくぼむようなことはないため、複数の同一特性を有する抵抗素子を精度良く形成させることができる。
【００５４】
また請求項１６の発明によれば、一辺の長さが少なくとも１０μｍ以上の矩形領域を含む素子分離層領域を研磨工程により形成しても、素子分離層領域の中央部がくぼむようなことはないため、複数の同一特性を有する抵抗素子を精度良く形成させることができる。
【００５５】
また請求項１７の発明によれば、抵抗素子は、複数の子の抵抗素子からなるので設計の自由度が向上する。
【００５６】
また請求項１８の発明によれば、複数の子の抵抗素子は、同一形状であるので、さらに精度良く形成させることができる。
【００５７】
また請求項１９の発明によれば、複数の子の抵抗素子は、対称形状であるので、さらに精度良く形成させることができる。
【００５８】
また請求項２０の発明によれば、抵抗素子はポリシリコンであるため従来の抵抗素子をそのまま適用できる。
【図面の簡単な説明】
【図１】 実施の形態１の半導体装置の平面図。
【図２】 実施の形態１の半導体装置の断面図。
【図３】 実施の形態１の半導体装置を模擬的に示した断面図。
【図４】 実施の形態１の半導体装置の平面図。
【図５】 実施の形態２の半導体装置の平面図。
【図６】 実施の形態３の半導体装置の平面図。
【図７】 実施の形態４の半導体装置の平面図。
【図８】 実施の形態４の半導体装置の平面図。
【図９】 実施の形態５の半導体装置の平面図。
【図１０】 実施の形態５の半導体装置の平面図。
【図１１】 実施の形態５の半導体装置の平面図。
【図１２】 実施の形態５の半導体装置の平面図。
【図１３】 実施の形態６の半導体装置の平面図および断面図。
【図１４】 実施の形態６の半導体装置の平面図および断面図。
【図１５】 実施の形態７の半導体装置の平面図および断面図。
【図１６】 実施の形態７の半導体装置の平面図。
【図１７】 従来の素子分離層領域を示す断面図。
【図１８】 従来のＳＴＩによる素子分離層を形成する工程を説明した断面図。
【図１９】 従来のＳＴＩによる素子分離層上に形成した抵抗素子を示す平面図および断面図。
【符号の説明】
１ シリコン基板、１ａ 拡散領域、２ 保護膜、３ シリコン酸化膜、
３ａ フィールド酸化膜、４ 抵抗素子、５ ゲート絶縁膜、６ レジスト層、
７ メタル配線。
Claims (20)
- 素子分離層上に複数の同一特性を有する抵抗素子が形成され、また一つの前記抵抗素子と隣接する前記抵抗素子間には、少なくとも一つの拡散領域が存在し、さらに個々の前記抵抗素子において、前記抵抗素子と周囲の対応する前記拡散領域との距離がそれぞれ等しくなるように複数の前記抵抗素子および前記拡散領域が配置されたことを特徴とする半導体装置。
- 前記素子分離層は、研磨工程により形成されたことを特徴とする請求項１に記載の半導体装置。
- 前記研磨工程は、ＣＭＰ工程であることを特徴とする請求項２に記載の半導体装置。
- 前記素子分離層の領域は、一辺の長さが少なくとも１０μｍ以上の矩形領域を含むことを特徴とする請求項２に記載の半導体装置。
- 前記拡散領域は、複数個存在し、かつ複数の前記拡散領域は同一形状であることを特徴とする請求項１に記載の半導体装置。
- 前記拡散領域は、複数個存在し、かつ複数の前記拡散領域はそれぞれの前記抵抗素子の中心線または中心点に対して、対称の位置に配置されたことを特徴とする請求項１に記載の半導体装置。
- 前記抵抗素子は、周囲を前記拡散領域により取り囲まれた配置であることを特徴とする請求項１に記載の半導体装置。
- 前記抵抗素子は、複数の子の抵抗素子からなることを特徴とする請求項１に記載の半導体装置。
- 前記複数の子の抵抗素子は、同一形状であることを特徴とする請求項８に記載の半導体装置。
- 前記抵抗素子は、前記抵抗素子の中心線または中心点に対して対称配置された前記複数の子の抵抗素子からなることを特徴とする請求項８に記載の半導体装置。
- 前記拡散領域の導電型と前記抵抗素子の導電型が同一であることを特徴とする請求項１に記載の半導体装置。
- 前記拡散領域の導電型および前記拡散領域下部のウェル領域の導電型が同一であることを特徴とする請求項１１に記載の半導体装置。
- 素子分離層上に複数の同一特性を有する抵抗素子が形成され、また一つの前記抵抗素子と隣接する前記抵抗素子間には、少なくとも一つのメタル配線が存在し、さらに個々の前記抵抗素子において、前記抵抗素子と周囲の対応する前記メタル配線との距離がそれぞれ等しくなるように複数の前記抵抗素子および前記メタル配線が配置されたことを特徴とする半導体装置。
- 前記素子分離層は研磨工程により形成されたことを特徴とする請求項１３に記載の半導体装置。
- 前記研磨工程はＣＭＰ工程であることを特徴とする請求項１４に記載の半導体装置。
- 前記素子分離層の領域は、一辺の長さが少なくとも１０μｍ以上の矩形領域を含むことを特徴とする請求項１４に記載の半導体装置。
- 前記抵抗素子は複数の子の抵抗素子からなることを特徴とする請求項１３に記載の半導体装置。
- 前記複数の子の抵抗素子は、同一形状であることを特徴とする請求項１７に記載の半導体装置。
- 前記抵抗素子は、前記抵抗素子の中心線または中心点に対して対称配置された前記複数の子の抵抗素子からなることを特徴とする請求項１７に記載の半導体装置。
- 前記抵抗素子はポリシリコンであることを特徴とする請求項１〜請求項１９のいずれかに記載の半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001147478A JP4803898B2 (ja) | 2001-05-17 | 2001-05-17 | 半導体装置 |
| TW090124490A TW510043B (en) | 2001-05-17 | 2001-10-04 | Semiconductor device |
| US09/971,588 US6611042B2 (en) | 2001-05-17 | 2001-10-09 | Semiconductor device including resistors isolated and equdistant from diffusion regions |
| DE10201657A DE10201657A1 (de) | 2001-05-17 | 2002-01-17 | Halbleiterbauelement |
| KR10-2002-0002927A KR100435132B1 (ko) | 2001-05-17 | 2002-01-18 | 반도체 장치 |
| CNB021024286A CN1185712C (zh) | 2001-05-17 | 2002-01-21 | 半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001147478A JP4803898B2 (ja) | 2001-05-17 | 2001-05-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002343873A JP2002343873A (ja) | 2002-11-29 |
| JP4803898B2 true JP4803898B2 (ja) | 2011-10-26 |
Family
ID=18992960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001147478A Expired - Lifetime JP4803898B2 (ja) | 2001-05-17 | 2001-05-17 | 半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6611042B2 (ja) |
| JP (1) | JP4803898B2 (ja) |
| KR (1) | KR100435132B1 (ja) |
| CN (1) | CN1185712C (ja) |
| DE (1) | DE10201657A1 (ja) |
| TW (1) | TW510043B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4982921B2 (ja) * | 2001-03-05 | 2012-07-25 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP4472232B2 (ja) * | 2002-06-03 | 2010-06-02 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR100474853B1 (ko) * | 2003-01-29 | 2005-03-10 | 삼성전자주식회사 | 디씨 옵셋을 줄이기 위한 원칩화된 다이렉트 컨버젼송수신기 및 그 제조방법 |
| JP2005183686A (ja) * | 2003-12-19 | 2005-07-07 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| KR100642758B1 (ko) * | 2004-07-08 | 2006-11-10 | 삼성전자주식회사 | 공정 변화에 독립적이고 균일한 저항값을 가지는저항소자, 이를 포함하는 반도체 집적 회로 장치 및이들의 제조방법 |
| JP4977052B2 (ja) * | 2008-01-31 | 2012-07-18 | 旭化成エレクトロニクス株式会社 | 半導体装置 |
| FR2946775A1 (fr) | 2009-06-15 | 2010-12-17 | St Microelectronics Rousset | Dispositif de detection d'amincissement du substrat d'une puce de circuit integre |
| JP5554736B2 (ja) * | 2011-03-09 | 2014-07-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2012186491A (ja) * | 2012-05-07 | 2012-09-27 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
| US9761461B2 (en) | 2014-04-16 | 2017-09-12 | Cirrus Logic, Inc. | Systems and methods for fabricating a polycrystaline semiconductor resistor on a semiconductor substrate |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681978B1 (fr) * | 1991-09-26 | 1993-12-24 | Sgs Thomson Microelectronics Sa | Resistance de precision et procede de fabrication. |
| EP0574643B1 (en) * | 1992-05-28 | 1998-03-18 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | Spiral resistor integrated on a semiconductor substrate |
| JP2750992B2 (ja) * | 1992-08-12 | 1998-05-18 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPH08279608A (ja) * | 1995-04-06 | 1996-10-22 | Sony Corp | 電荷転送素子及び電荷転送素子の駆動方法 |
| JP3732908B2 (ja) | 1996-12-27 | 2006-01-11 | 三洋電機株式会社 | 半導体集積回路 |
| US6492694B2 (en) * | 1998-02-27 | 2002-12-10 | Micron Technology, Inc. | Highly conductive composite polysilicon gate for CMOS integrated circuits |
| JP3372923B2 (ja) * | 2000-02-25 | 2003-02-04 | エヌイーシーマイクロシステム株式会社 | 半導体集積回路 |
-
2001
- 2001-05-17 JP JP2001147478A patent/JP4803898B2/ja not_active Expired - Lifetime
- 2001-10-04 TW TW090124490A patent/TW510043B/zh not_active IP Right Cessation
- 2001-10-09 US US09/971,588 patent/US6611042B2/en not_active Expired - Lifetime
-
2002
- 2002-01-17 DE DE10201657A patent/DE10201657A1/de not_active Withdrawn
- 2002-01-18 KR KR10-2002-0002927A patent/KR100435132B1/ko not_active IP Right Cessation
- 2002-01-21 CN CNB021024286A patent/CN1185712C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1185712C (zh) | 2005-01-19 |
| US6611042B2 (en) | 2003-08-26 |
| US20020171111A1 (en) | 2002-11-21 |
| JP2002343873A (ja) | 2002-11-29 |
| KR20020088345A (ko) | 2002-11-27 |
| KR100435132B1 (ko) | 2004-06-09 |
| DE10201657A1 (de) | 2002-12-05 |
| TW510043B (en) | 2002-11-11 |
| CN1387261A (zh) | 2002-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4777668B2 (ja) | Ｍｉｍ型容量素子 | |
| JP5292005B2 (ja) | 半導体集積回路 | |
| JP5061520B2 (ja) | 半導体装置及び半導体ウェーハ | |
| TW200304211A (en) | Semiconductor device, method of manufacturing the same, and phase shift mask | |
| JP4803898B2 (ja) | 半導体装置 | |
| JP2006245390A (ja) | 半導体集積回路装置およびその製造方法 | |
| US9576898B2 (en) | Resistance structure, integrated circuit, and method of fabricating resistance structure | |
| JP5592074B2 (ja) | 半導体装置 | |
| JP2004146632A (ja) | 半導体装置およびその製造方法 | |
| JP2011138972A (ja) | 半導体装置及び半導体装置のレイアウト設計方法 | |
| JP5515245B2 (ja) | 半導体装置及びその製造方法 | |
| JP3534093B2 (ja) | 半導体装置の設計方法並びに設計プログラム | |
| JP4744103B2 (ja) | 抵抗素子を含む半導体装置及びその製造方法 | |
| JP2005294634A (ja) | 半導体装置及びその製造方法 | |
| KR100644526B1 (ko) | 엠보싱형 커패시터의 제조 방법 | |
| JP5093224B2 (ja) | 半導体集積回路 | |
| TWI806525B (zh) | 半導體裝置 | |
| JP2003060174A (ja) | 半導体集積回路の製造方法及びレチクル及び半導体集積回路装置 | |
| JP2010232669A (ja) | 半導体装置及び半導体製造方法 | |
| JP5073954B2 (ja) | 半導体装置及びその自動配置配線方法 | |
| JPS59130434A (ja) | 半導体装置 | |
| JP2014209658A (ja) | 半導体装置 | |
| KR20090088680A (ko) | 반도체 소자 및 그 반도체 소자 제조 방법 | |
| JPH1140562A (ja) | 半導体集積回路及びその製造方法 | |
| JP2005101641A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060228 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080424 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100519 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110809 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4803898 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |