JP4982921B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4982921B2 JP4982921B2 JP2001059948A JP2001059948A JP4982921B2 JP 4982921 B2 JP4982921 B2 JP 4982921B2 JP 2001059948 A JP2001059948 A JP 2001059948A JP 2001059948 A JP2001059948 A JP 2001059948A JP 4982921 B2 JP4982921 B2 JP 4982921B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- region
- semiconductor device
- resistance element
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 151
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000002955 isolation Methods 0.000 claims description 87
- 239000000758 substrate Substances 0.000 claims description 53
- 238000000034 method Methods 0.000 claims description 32
- 238000005498 polishing Methods 0.000 claims description 19
- 238000000926 separation method Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 10
- 238000009271 trench method Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 65
- 238000009792 diffusion process Methods 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
この発明は半導体装置及びその製造方法に関し、特に、抵抗素子を有する半導体装置に適用して好適である。
【0002】
【従来の技術】
半導体装置に用いられる抵抗素子は、半導体基板の表面に形成した拡散層を用いる拡散抵抗と、多結晶シリコン膜を用いたポリ抵抗に大別される。このうち、ポリ抵抗による抵抗素子は半導体基板上の素子分離膜上に形成されることが多い。
【0003】
図13は、ゲート層を用いて素子分離酸化膜上に抵抗素子を形成した例を示す模式図である。ここで、図13(a)は抵抗素子を形成した半導体装置の平面図を、図13(b)及び図13(c)は、図13(a)中の一点鎖線IV−IVに沿った断面を示す模式図である。
【0004】
微細化に伴い、近時においてはCMP(化学機械研磨)法を用いたシャロートレンチ(STI)法により素子分離を行うのが一般的である。図13に示す半導体装置においても、STI法により形成した素子分離酸化膜102によって半導体基板101の素子分離が成されている。STI法による素子分離酸化膜102の形成は、エッチングにより半導体基板101に溝を形成し、シリコン酸化膜等の絶縁膜を全面に堆積して溝を埋め込み、CMP法により溝以外の領域における半導体基板101上の余分な絶縁膜を研磨して除去することによって行われる。
【0005】
図13の半導体装置は、素子分離酸化膜102を形成した後、素子分離酸化膜102上に複数の抵抗素子104を形成したものである。各抵抗素子104は、その後の配線形成工程により、更に上層の配線層105とコンタクト層106を介して接続される。抵抗素子104のサイズは全長(L)=l00μm程度であり、半導体基板101上に多数の抵抗素子104を形成する必要があるため、広大な素子分離酸化膜102を形成して、その上に多数の抵抗素子104を一括して形成することが行われている。
【0006】
このようにして形成される抵抗素子104の抵抗値は、パターン幅、素子の全長、厚さの他、膜の成長法、添加する不純物の濃度、厚さ方向のプロファイル、熱処理などの様々な要因で決定されるものである。
【0007】
【発明が解決しようとする課題】
しかしながら、素子分離酸化膜102を広大な面積で形成すると、素子分離酸化膜102の周辺部から中央部に向かうにつれてCMP法による研磨量が増大するため、中央部において素子分離酸化膜102の厚さが薄くなってしまうという問題が発生する。これは、CMP法における平坦化技術において、いわゆるディッシングと呼ばれる現象に起因するものであり、この現象により素子分離酸化膜102の中央部には図13(c)に示すような凹みが形成されてしまう。
【0008】
凹みが形成された素子分離酸化膜102上に抵抗素子104を形成すると、素子分離酸化膜102の中央部に形成された抵抗素子104と、周辺部に形成された抵抗素子104との間で形状上の相違が発生してしまう。
【0009】
形状上の相違としては、▲1▼凹みの生じている素子分離酸化膜102上に抵抗素子104の材料である多結晶シリコン膜を形成するため、中央部の膜厚が周辺部よりも厚く形成されるという膜厚の差、▲2▼抵抗素子104を形成する高さ位置が異なることによる抵抗素子104の幅の差、▲3▼抵抗素子の断面形状の差、などが挙げられる。このような形状上の相違は素子分離酸化膜102の幅が大きくなるほど増大してしまう。
【0010】
図14は、素子分離酸化膜102の幅に対する素子分離酸化膜102の中央部の高さ位置(H)の関係(実線)と、素子分離酸化膜102の幅に対する抵抗素子104の全長寸法のシフト量(Lsift)との関係(点線)を示す特性図である。図14に示すように、素子分離酸化膜102の幅の増加に伴って、素子分離酸化膜102の高さ位置は減少し、また、寸法のシフト量も増大する。素子分離酸化膜102の幅が100μmの場合には、抵抗素子104の全長寸法のシフト量は13%に達し、結果として抵抗値のシフト量も13%となってしまう。
【0011】
このように、従来の方法では、素子分離酸化膜102上の抵抗素子104の形状を一定に保つことができないため、抵抗素子104の抵抗値に差が生じてアナログ回路のような要求精度の高い回路に適用することが困難となっていた。
【0012】
この発明は上述のような問題を解決するために成されたもので、第1の目的は、素子分離酸化膜上に所望の形状の抵抗素子を形成して、抵抗値の精度を高めて信頼性を向上させた半導体装置を提供することにある。
【0013】
また、第2の目的は、抵抗素子が形成される領域の配置効率を向上させて、微細化に適した半導体装置を提供することにある。
【0014】
この発明の半導体装置は、半導体基板と、前記半導体基板の主面に配置された活性領域と、前記活性領域内に配置された所定領域の絶縁膜上に複数の抵抗素子が配置された半導体装置であって、前記絶縁膜は、前記活性領域に完全に囲まれている半導体装置であって、
前記絶縁膜上に前記複数の抵抗素子が並べて配置され、各々の前記抵抗素子の下層の前記絶縁膜の幅が前記活性領域によって所定幅に規定されていることを特徴とするものである。
【0015】
この発明の半導体装置は、前記絶縁膜がシャロートレンチ法により配置された素子分離膜であることを特徴とするものである。
【0016】
この発明の半導体装置は、前記所定幅が、前記所定幅に起因する前記抵抗素子の抵抗値のシフト量に基づいて規定されていることを特徴とするものである。
【0017】
この発明の半導体装置は、半導体基板上の所定領域において、並べられた複数の矩形領域の内部をエッチングにより除去して溝を配置する第1の工程と、前記半導体基板上に絶縁膜を配置して前記溝を埋め込む第2の工程と、前記絶縁膜の表面を研磨して、前記溝以外の領域における前記絶縁膜を除去して前記溝上の前記絶縁膜の表面を平坦化し、前記絶縁膜を完全に取囲む領域を活性領域として画定する第3の工程と、前記半導体基板上に所定の抵抗値を有する材料からなる導電膜を配置する第4の工程と、前記導電膜を前記絶縁膜上でパターニングして抵抗素子を配置する第5の工程とを有する半導体装置の製造方法の製造方法であって、
隣接する前記活性領域間の間隔を前記第5の工程で配置する抵抗素子の抵抗値の許容範囲に基づいて設定することを特徴とするものである。
【0018】
この発明の半導体装置は、前記第5の工程において、隣接する前記活性領域間において複数の前記抵抗素子を配置することを特徴とするものである。
【0019】
この発明の半導体装置は、前記第5の工程において、前記活性領域上を含む領域に前記導電膜からなり前記抵抗素子とほぼ平行に延在するダミーゲート電極を前記抵抗素子とともに配置することを特徴とするものである。
【0020】
この発明の半導体装置は、半導体基板上の所定領域において、並べられた複数の矩形領域の内部をエッチングにより除去して溝を配置する第1の工程と、前記半導体基板上に絶縁膜を配置して前記溝を埋め込む第2の工程と、前記絶縁膜の表面を研磨して、前記溝以外の領域における前記絶縁膜を除去して前記溝上の前記絶縁膜の表面を平坦化し、前記絶縁膜を完全に取囲む領域を活性領域として画定する第3の工程と、前記半導体基板上に所定の抵抗値を有する材料からなる導電膜を配置する第4の工程と、前記導電膜を前記絶縁膜上でパターニングして抵抗素子を配置する第5の工程とを有する半導体装置の製造方法であって、
前記第5の工程において、隣接する前記活性領域間において複数の前記抵抗素子を配置することを特徴とするものである。
【0021】
この発明の半導体装置は、前記第5の工程において、前記活性領域上を含む領域に前記導電膜からなり前記抵抗素子とほぼ平行に延在するダミーゲート電極を前記抵抗素子とともに配置することを特徴とするものである。
【0022】
この発明の半導体装置は、半導体基板上の所定領域において、並べられた複数の矩形領域の内部をエッチングにより除去して溝を配置する第1の工程と、前記半導体基板上に絶縁膜を配置して前記溝を埋め込む第2の工程と、前記絶縁膜の表面を研磨して、前記溝以外の領域における前記絶縁膜を除去して前記溝上の前記絶縁膜の表面を平坦化し、前記絶縁膜を完全に取囲む領域を活性領域として画定する第3の工程と、前記半導体基板上に所定の抵抗値を有する材料からなる導電膜を配置する第4の工程と、前記導電膜を前記絶縁膜上でパターニングして抵抗素子を配置する第5の工程とを有する半導体装置の製造方法であって、
前記第5の工程において、前記活性領域上を含む領域に前記導電膜からなり前記抵抗素子とほぼ平行に延在するダミーゲート電極を前記抵抗素子とともに配置することを特徴とするものである。
【0023】
この発明の半導体装置は、半導体基板上の所定領域において、前記半導体基板を選択的にエッチングして並べられた複数の矩形状の溝を配置する第1の工程と、前記半導体基板上に絶縁膜を配置して前記溝を埋め込む第2の工程と、前記絶縁膜の表面を研磨して前記溝上の前記絶縁膜の表面を平坦化するとともに、前記溝以外の領域における前記絶縁膜を除去して当該溝以外の領域を前記絶縁膜を完全に囲む活性領域として画定する第3の工程と、前記半導体基板上に所定の抵抗値を有する材料からなる導電膜を配置する第4の工程と、前記導電膜を前記絶縁膜上でパターニングして、前記複数の矩形状の溝をそれぞれ埋め込む前記絶縁膜上に前記導電膜からなる抵抗素子を配置する第5の工程とを有する半導体装置の製造方法であって、
隣接する前記溝の間隔を前記第5の工程で配置する抵抗素子の抵抗値の許容範囲に基づいて設定することを特徴とするものである。
【0024】
この発明の半導体装置は、半導体基板と、前記半導体基板の主面に配置された活性領域と、前記活性領域内に配置された複数の分離領域と、それぞれの分離領域上に一つずつ配置された抵抗素子と、を備え、前記分離領域は、前記活性領域に完全に囲まれている半導体装置であって、
前記複数の分離領域は、その分離領域の長手方向と垂直な方向に、互いに平行に配置されており、
さらに、前記複数の分離領域は、等間隔で配置されていることを特徴とするものである。
【0025】
この発明の半導体装置は、半導体基板と、前記半導体基板の主面に配置された複数の分離領域と、それぞれの分離領域上に一つずつ配置された抵抗素子と、前記分離領域を完全に囲むように配置された活性領域と、を備え、前記分離領域は、互いに近接して配置されている半導体装置であって、
前記複数の分離領域は、その分離領域の長手方向と垂直な方向に、互いに平行に配置されており、
さらに、前記複数の分離領域は、等間隔で配置されていることを特徴とするものである。
【0048】
【発明の実施の形態】
以下、本発明のいくつかの実施の形態を図面に基づいて説明する。
実施の形態1.
図1はこの発明の実施の形態1である半導体装置を示す模式図であって、図1(a)は実施の形態1の半導体装置の平面構成を示す平面図であり、図1(b)は図1(a)の一点鎖線I−Iに沿った断面を示す概略断面図である。
【0049】
先ず、図1に基づいて実施の形態1の半導体装置の構成を説明する。図1に示す半導体装置は、半導体基板1の表面領域にSTI法によって素子分離酸化膜2を形成し、素子分離酸化膜2上にMOSトランジスタのゲート層を用いた幅Wの矩形状の抵抗素子4を形成したものである。抵抗素子4の材料としては例えばゲート層の材料である多結晶シリコン膜を用いることができる。そして、図1(a)に示すように、各抵抗素子4の幅方向の左右に隣接するように素子活性領域3を形成している。従って、素子分離酸化膜2は個々の抵抗素子4に対応して形成された素子活性領域3によって仕切られており、その幅が所定の値に規定されている。
【0050】
抵抗素子4上は層間絶縁膜(不図示)で覆われており、図1(a)に示すように、層間絶縁膜上に形成された配線層5がコンタクト層6を介して抵抗素子4の両端に接続されている。なお、図1においては、抵抗素子4と配線層5を接続するコンタクト層6を簡易的に1つ示しているが、好適にはコンタクト抵抗が抵抗素子4の許容ばらつき以下となる個数のコンタクト層6を配置することが望ましい。すなわち、コンタクト層6の数が下式を満たすことが望ましい。
(コンタクト層6の1個の抵抗値)/(コンタクト層6の数)≦許容率×(抵抗素子4の抵抗値)
【0051】
このように、抵抗素子4に対応させて素子活性領域3を形成し、素子分離酸化膜2の幅(Wsti)を必要最小限の幅に設定することにより、素子分離酸化膜2を形成する際のCMP研磨によって、素子分離酸化膜2の中央部における膜厚が薄くなって凹みが形成されてしまうことを抑止することができる。
【0052】
素子活性領域3は素子分離酸化膜2の幅を規定して、素子分離酸化膜2を短冊状に区切る役割を果たすため、素子活性領域3の幅(Wa)には特に制約がない。素子活性領域3の幅が小さい程、同一範囲でより多くの抵抗素子4を配置することができ、抵抗素子4を配置する効率が向上するため、素子活性領域3の幅は作成できる最小幅まで狭めておくことが望ましい。
【0053】
また、素子分離酸化膜2の幅(Wsti)は、抵抗素子4の機能から許容される寸法シフト量以下に規定しておくことが望ましく、この幅は例えば図13に示した測定結果に基づいて決定することができる。これにより、抵抗素子4の抵抗値のシフト量を所望の値以下に抑えることができ、抵抗素子4の抵抗値を設計の許容範囲内に設定することができる。
【0054】
次に、実施の形態1の半導体装置の製造方法を説明する。先ず、半導体基板1にSTI法により素子分離酸化膜2を形成する。具体的には、エッチングにより半導体基板1上の所定の領域に溝を形成し、シリコン酸化膜等の絶縁膜を全面に堆積して溝を埋め込み、CMP法により溝以外の領域における半導体基板1上の余分な絶縁膜を研磨して除去することにより、半導体基板1の所定の領域を埋め込む素子分離酸化膜2を形成する。この際、抵抗素子4が形成される領域においては、素子分離酸化膜2の幅がWsti以下となるように素子活性領域3を配置して素子分離酸化膜2を形成する。
【0055】
次に、半導体基板1上を覆うように多結晶シリコン膜を形成する。多結晶シリコン膜には所定の導電性を確保するため不純物を添加する。その後、フォトリソグラフィー及びこれに続くドライエッチングにより多結晶シリコン膜をパターニングして、この多結晶シリコン膜からなる抵抗素子4を素子分離酸化膜2上に形成する。また、抵抗素子4のパターニングと同時にMOSトランジスタの形成領域において、多結晶シリコン膜からなるゲート電極をパターニングする。
【0056】
その後、抵抗素子4を覆う層間絶縁膜を形成し、抵抗素子4の両端に到達するコンタクトホールを開口し、コンタクトホールを充填するコンタクト層6を形成し、更に、コンタクト層6と接続される配線層5を層間絶縁膜上に形成してこれをパターニングすることにより図1に示す半導体装置を完成させる。
【0057】
以上説明したように、実施の形態1では素子分離酸化膜2上に抵抗素子4を形成し、抵抗素子4の幅方向の左右に隣接するようにして素子活性領域3を形成するようにしたため、抵抗素子4が形成される領域の素子分離酸化膜2を抵抗素子4に合わせて短冊状に区切ることができる。これにより、素子分離酸化膜2の幅を必要最小限の幅に規定することができ、CMP法による研磨の際、素子分離酸化膜2表面の平坦性を大幅に向上させることができる。従って、素子分離酸化膜2に安定した形状の所望の抵抗値を有する抵抗素子4を形成することが可能となり、各抵抗素子4の抵抗値を均一に設定することができる。
【0058】
また、素子分離酸化膜2の幅(Wsti)を、抵抗素子4の機能から許容される寸法シフト量以下に設定することにより、抵抗素子4の抵抗値を設計値内に納めることができ、アナログ回路などの抵抗値の要求精度の厳しい半導体装置の信頼性を向上させることが可能となる。
【0059】
実施の形態2.
図2はこの発明の実施の形態2である半導体装置を示す模式図であって、図2(a)は実施の形態2の半導体装置の平面構成を示す平面図であり、図2(b)は図2(a)の一点鎖線II−IIに沿った断面を示す概略断面図である。
【0060】
実施の形態2の半導体装置においては、各抵抗素子4の幅方向の左右に設けられた素子活性領域3が素子分離酸化膜2の幅を規定している点は実施の形態1の半導体装置と同様である。実施の形態2の半導体装置においては、図2(a)に示すように、抵抗素子4の両側の素子活性領域3上にダミーゲート電極7を設けている点で実施の形態1の半導体装置と相違する。以下の各実施の形態の説明においては、図1に示した実施の形態1の半導体装置と同一の構成要素については各図に同一の符合を記して説明を一部省略する。
【0061】
図2に示すように、素子活性領域3上に形成したダミーゲート電極7の形状、大きさは抵抗素子4とほぼ同一であり、図2(a)に示すように、ダミーゲート電極7は素子活性領域3の幅よりも狭い幅で、素子活性領域3上から素子分離酸化膜2上を跨ぐように抵抗素子4とほぼ平行に配置されている。
【0062】
ダミーゲート電極7は、抵抗素子4と同様にMOSトランジスタ形成領域におけるMOSトランジスタのゲート層と同一層を用いて形成されている。従って、ダミーゲート電極7は素子活性領域3上にゲート酸化膜を介して形成されている。
【0063】
そして、図2(a)に示すように、複数の抵抗素子4におけるダミーゲート電極7と抵抗素子4との間を同一のゲート間隔Sだけ離間させている。そして、同じ抵抗値を有する複数の抵抗素子4におけるゲート間隔Sを同じ値に揃えることによって、それぞれの抵抗素子4の抵抗値を同一値に揃えることが可能となる。より好ましくは、ゲート間隔Sは、半導体基板1上に形成されたパターンの間隔の最小値に近い値に設定しておく。
【0064】
通常の半導体装置製造プロセスにおいては、最小値のパターン間隔を基準としてプロセス条件の最適化が行われるため、ゲート間隔Sが大きくなるほどプロセス条件に適合しなくなり抵抗素子4のパターンの寸法精度が悪くなる。実施の形態2では、ゲート間隔Sを最小値に近い値に設定しているため、抵抗素子4及びダミーゲート電極7の形状の寸法精度を高い精度で保つことができる。
【0065】
ダミーゲート電極7は抵抗素子として使用せず、専ら抵抗素子4の形状の精度を高めるためのものであるため、ノイズ成分を低減させるためにダミーゲート電極7の電位は接地電位に固定しておく。また、ダミーゲート電極7の下層の素子活性領域3の電位は、ウェルと同電位に設定しておくことが望ましく、コンタクトを接続してウェルと同電位にするか、ウェルと同タイプの導電型として形成しておく。
【0066】
次に、図3の平面図に基づいて実施の形態2の半導体装置の別の例について説明する。図3の半導体装置は、各抵抗素子4の間に形成した素子活性領域3の幅が比較的大きい場合に、素子活性領域3上のダミーゲート電極7を素子分離酸化膜2上の抵抗素子4に近接するように設けた例を示している。
【0067】
このように、素子活性領域3の幅、大きさに制約を受けることなく、ダミーゲート電極7を抵抗素子4と近接させることにより抵抗素子4の形状劣化を抑えることができ、更に、複数の抵抗素子4におけるダミーゲート電極7と抵抗素子4の間隔を同一のゲート間隔Sに設定することにより、プロセス条件に適合させて各抵抗素子4の寸法精度を向上させることが可能となる。より好ましくは、同一の抵抗値を有する複数の抵抗素子4におけるダミーゲート電極7と抵抗素子4の間隔を同一のゲート間隔Sに設定することにより各抵抗素子4の抵抗値を同一値に設定することができる。また、素子活性領域3上のダミーゲート電極7間にゲート配線を通過させることが可能となる。
【0068】
次に、図4の平面図に基づいて実施の形態2の半導体装置の更に別の例について説明する。図4の半導体装置は、素子活性領域3上にダミーゲート電極7を設けるとともに、素子分離酸化膜2上に複数の抵抗素子4を配置した例を示している。この場合においても、複数の抵抗素子4における抵抗素子4とダミーゲート電極7との間隔を同一のゲート間隔Sに設定するとともに、素子分離酸化膜2上のそれぞれの抵抗素子4同士の間隔も同一のゲート間隔Sに設定しておくことが望ましい。より好適には、同一の抵抗値を有する複数の抵抗素子4における、抵抗素子4とダミーゲート電極7若しくは抵抗素子4との間隔を同一のゲート間隔Sに設定することにより各抵抗素子4の抵抗値を同一値に設定することができる。
【0069】
このように、抵抗素子4と近接して素子分離酸化膜2上に抵抗素子4を形成するとともに、抵抗素子4とダミーゲート電極7を近接させることにより、抵抗素子4近傍の配線構造を一様とすることができ、精度向上に適した配置を行うことができる。好適には、抵抗素子4と隣接する抵抗素子4又はダミーゲート電極7との間隔をそれぞれの抵抗素子4において同一のゲート間隔Sに設定して、抵抗素子4の左右(上下)を対称に配置することによりマッチング精度を向上させることができ、各抵抗素子4の形状を高精度に保って抵抗値を同一値に設定できる。また、図4の例では、素子分離酸化膜2上に複数の抵抗素子4を形成した場合であっても、各抵抗素子4の寸法精度を高精度に保つことが可能となる。また、素子分離酸化膜2上に複数の抵抗素子4を配置することにより、抵抗素子4の配置効率を高めることができる。
【0070】
次に、図5に基づいて実施の形態2の半導体装置の更に別の例について説明する。図5の半導体装置は、素子活性領域3上に素子活性領域3の幅よりも広い幅のダミーゲート電極7を設け、ダミーゲート電極7で素子活性領域3を完全に覆った例を示している。ここで、図5(a)は半導体装置の平面構成を示す平面図であり、図5(b)は、図5(a)中の一点鎖線III−IIIに沿った断面を示す概略断面図である。
【0071】
素子活性領域3とダミーゲート電極7の重ね合わせにおいて、素子活性領域3が露出したり露出しなかったりするとダミーゲート電極7の形状の安定性が得られず、このため、抵抗素子4の形状を保って安定的に供給することができなくなってしまう。図5に示すように、抵抗素子4の左右にダミーゲート電極7の幅よりも細い幅の素子活性領域3を形成し、素子活性領域3を完全に覆うようにダミーゲート電極7を形成することにより、ダミーゲート電極7の形状の安定性を得ることができる。そして、形状の安定化がなされたダミーゲート電極7と抵抗素子4とを近接させることにより、高い寸法精度の抵抗素子4を安定的に形成することが可能となる。
【0072】
また、前述したように、素子活性領域3は素子分離酸化膜2を短冊状に区切る役割を果たすため、素子活性領域3の幅自体には特に制約がない。従って、素子活性領域3の幅を小さくすることにより素子分離酸化膜2の幅を拡大して抵抗素子4の配置効率を高めることができる。
【0073】
次に、図6に基づいて実施の形態2の半導体装置の更に別の例について説明する。図6の半導体装置は、抵抗素子4が形成された素子分離酸化膜2を囲むように素子活性領域3を形成したものである。このように、抵抗素子4の周囲を素子活性領域3で囲むことにより、抵抗素子4の幅方向のみならず長手方向についても素子活性領域3によって素子分離酸化膜2の寸法を規定することができる。
【0074】
これにより、抵抗素子4が形成される素子分離酸化膜2が島状の独立したパターンとなり、CMP法による研磨の際に確実に平坦化を行うことができ、中央部に凹みが形成されてしまうことを抑止することができる。
【0075】
次に、図7に基づいて実施の形態2の半導体装置の更に別の例について説明する。この例では、素子活性領域3の配置は図2で説明したものと同様であるが、ダミーゲート電極7を各抵抗素子4の周囲を囲むようにして形成した点で相違する。
【0076】
このように、抵抗素子4の周囲をダミーゲート電極7で囲むことにより、抵抗素子4の形状を高精度に形成することができる。特に、抵抗素子4の長手方向の末端部における形状を精度良く形成することが可能となる。また、上述したように、抵抗素子4とダミーゲート電極7の間隔を最小値のゲート間隔Sで規定することにより、抵抗素子4の形状を非常に高い精度で形成することが可能となる。
【0077】
図8は、抵抗素子4を囲むように素子活性領域3を形成し、素子活性領域3上にやはり抵抗素子4を囲むようにダミーゲート電極7を形成した例を示している。この例では、素子分離酸化膜2を島状にすることでCMP法による研磨の際の素子分離酸化膜2の平坦性を向上させることができ、抵抗素子4の周囲を囲むようにダミーゲート電極7を形成することにより、抵抗素子4のパターニングの際の形状安定性を確保することが可能となる。
【0078】
次に、図9に基づいて実施の形態2の半導体装置の更に別の例について説明する。図9の半導体装置は、多結晶シリコン膜とシリサイド膜の積層構造(ポリサイドゲート構造)を用いて抵抗素子8及びダミーゲート電極9を形成した例を示している。これは、MOSトランジスタ形成領域におけるゲート電極をポリサイドゲート構造で形成した場合に特に好適である。抵抗素子8は所定の抵抗値を確保する必要があるため、端部以外においてはシリサイド層が除去されており、この領域においては下層の多結晶シリコン膜8aが抵抗素子8の上面となる。一方、ダミーゲート電極9については、特に抵抗値を考慮する必要がないため、全面にシリサイド層が形成されている。
【0079】
このように、例えばMOSトランジスタ形成領域でゲート電極がポリサイド構造によって形成されている場合には、ポリサイド構造の抵抗素子8及びダミーゲート電極9を形成することができる。抵抗素子8のシリサイド層を選択的に除去しておくことにより、抵抗素子8の抵抗値を所望の値に設定することができる。
【0080】
上述したような実施の形態2の各半導体装置の製造方法は、実施の形態1の半導体装置の製造方法にダミーゲート電極7の形成工程を加えたものである。すなわち、抵抗素子4のパターニングと同時に、素子活性領域3上を含む領域に図2〜5、図7〜9に示したような所定形状のダミーゲート電極7をパターニングすることによって、実施の形態2の半導体装置を製造することができる。また、図6に示すように、素子分離酸化膜2の周囲を素子活性領域3で囲むためには、実施の形態1で説明したSTI法による溝形成の際に、素子分離酸化膜2の形成領域に相当する矩形状の溝を形成してシリコン酸化膜等の絶縁膜を埋め込むようにする。
【0081】
以上説明したように、実施の形態2では、素子活性領域3上に抵抗素子4とほぼ平行に並べられたダミーゲート電極7を設け、ダミーゲート電極7と抵抗素子4との間隔を近接させることにより、抵抗素子4の形状安定化を達成することができる。特に、ダミーゲート電極7と抵抗素子4の間隔をパターン間隔の最小値に設定することにより、抵抗素子4とダミーゲート電極7の形成を最適なプロセス条件で行うことができる。これにより、抵抗素子4の形状をより高い寸法精度で形成することが可能となり、抵抗素子4の抵抗値を所望の値に設定することが可能となる。
【0082】
実施の形態3.
図10はこの発明の実施の形態3である半導体装置を示す模式図であって、半導体装置の平面構成を示す平面図である。この半導体装置は、図1の半導体装置の素子活性領域3に不純物を導入して、抵抗素子として機能する拡散層10を形成したものである。各拡散層10の両端はコンタクト層12を介して上層の配線層11と接続されている。
【0083】
実施の形態3の半導体装置では、実施の形態1と同様に各抵抗素子4が形成された素子分離酸化膜2を素子活性領域3で分断することによって、CMP法による研磨の際に素子分離酸化膜2の表面の平坦性を向上させることが可能となるとともに、素子活性領域3に拡散層10を形成することにより、拡散層10による抵抗素子(拡散層抵抗素子)を抵抗素子4と同一領域に隣接して形成することができる。
【0084】
従って、実施の形態3によれば、抵抗素子4の寸法精度を高めるとともに、各抵抗素子4間に形成した素子活性領域3を利用して拡散層抵抗素子を形成することができ、限られたスペース内で効率良く抵抗素子を形成することが可能となる。
【0085】
実施の形態3の各半導体装置の製造方法は、実施の形態1の半導体装置の素子活性領域3に不純物導入工程を加えたものである。すなわち、素子活性領域3を形成した後、イオン注入により素子活性領域3に所定の不純物を導入することにより、素子活性領域3を所望の抵抗値を有する拡散層10とすることができる。その後、層間絶縁膜の形成、拡散層10に接続されるコンタクト層12の形成、配線層11の形成工程を経て実施の形態3の半導体装置を完成させる。
【0086】
図11は、実施の形態3の半導体装置の別の例を示す平面図である。図11の半導体装置は、抵抗素子4の幅方向の左右に素子活性領域3を設けるとともに、各抵抗素子4の長手方向の端部と近接するように延在する素子活性領域3を設け、これらの素子活性領域3に所定の不純物を導入することにより抵抗素子として機能する拡散層10を形成したものである。各拡散層10の両端はコンタクト層12を介して上層の配線層11と接続されている。
【0087】
このように、抵抗素子4の周囲4方向を拡散層10(素子活性領域3)で囲むことにより、素子分離酸化膜2の広がりを制限することができ、CMP法により素子分離酸化膜2を研磨した際の平坦性を向上させることが可能となる。また、素子分離酸化膜2を抵抗素子として機能する拡散層10とすることにより、抵抗素子4と拡散層10によって抵抗素子を構成することが可能となり、同一範囲での抵抗素子の配置効率を大幅に高めることができる。
【0088】
実施の形態4
図12はこの発明の実施の形態4である半導体装置を示す平面図である。図12の半導体装置は、図2の半導体装置と同様に抵抗素子4の両側に隣接する素子活性領域3にダミーゲート電極7を形成したものであり、抵抗素子4の更に上層に層間絶縁膜を介して配線層13が形成したものである。
【0089】
一般に、抵抗素子の直上を通過する配線層が存在する場合、配線層の影響により多結晶シリコン膜の活性化率が変化する。このため、直上に配線層が存在する抵抗素子と直上に配線層が存在しない抵抗素子とでは抵抗値に差が生じてしまう。
【0090】
実施の形態4では、各抵抗素子4の直上を均一な割合で配線層13が覆うようにしている。具体的には、抵抗素子4の面積と、抵抗素子4の面積と重複する配線層13の面積との比率を各抵抗素子4において同一の割合に設定している。これにより、配線層13の影響によって多結晶シリコン膜の活性化率が変化した場合であっても、各抵抗素子4に生じる抵抗差をほぼ同一とすることができ、各抵抗素子4の抵抗値を均一化することができる。なお、抵抗素子4の抵抗値を均一化するためには、上述のように抵抗素子4に対する配線層13の配置を同一条件とすることが望ましいが、抵抗素子4上に配線層13を全く形成しないことにより抵抗値の均一化を達成することもできる。
【0091】
以上説明したように実施の形態4では、抵抗素子4の面積と抵抗素子4上に形成された配線層13と抵抗素子4とが重複(オーバーラップ)する範囲の面積との割合を各抵抗素子4について一定とすることにより、配線13に起因する抵抗値の差を同一とすることができ、ほぼ同一の抵抗値を有する抵抗素子4を形成することができる。
【0092】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
【0093】
抵抗素子と近接する位置に活性領域を設けたことにより、抵抗素子近傍の絶縁膜を必要な範囲に区切ることができ、CMP法による絶縁膜の研磨の際に絶縁膜の中央部に凹みが形成されてしまうことを抑止できるため、抵抗素子の形状の寸法精度を向上させて抵抗値の信頼性を高めることが可能となる。
【0094】
絶縁膜をシャロートレンチ法により形成した素子分離膜とすることにより、CMP法による絶縁膜の研磨の平坦性を向上させることができる。
【0095】
絶縁膜上に複数の抵抗素子を並べて配置し、各々の抵抗素子の下層の絶縁膜の幅を活性領域によって所定幅に規定することにより、それぞれの抵抗素子近傍の絶縁膜を必要な範囲に区切ることができる。
【0096】
絶縁膜の幅に起因して変化する抵抗素子の抵抗値のシフト量に基づいて、絶縁膜の所定幅を規定することにより、抵抗値のシフト量を所望の値に設定することが可能となる。
【0097】
活性領域上を含む領域にダミーゲート電極を設けたことにより、抵抗素子のパターンが孤立することを抑止することができ、抵抗素子の形状を高い精度で形成することが可能となる。
【0098】
ダミーゲート電極の面積を活性領域の面積よりも広く形成されており、活性領域をダミーゲート電極によって完全に覆うことにより、ダミーゲート電極の形状の安定化を達成することができ、これにより抵抗素子の形状を更に高精度に形成することができる。
【0099】
1つの活性領域上に複数のダミーゲート電極を形成したことにより、活性領域の面積が比較的広い場合であっても、抵抗素子とダミーゲート電極を近接させることができる。また、活性領域上のダミーゲート電極間にゲート配線を通過させることが可能となる。
【0100】
抵抗素子とダミーゲート電極の間の距離を前記複数の抵抗素子において同一の値に設定することにより、プロセス条件を最適化させた状態で各抵抗素子の抵抗値を均一にすることができる。
【0101】
隣接する活性領域の間に複数の抵抗素子を形成したことにより、抵抗素子の配置効率を向上させることができる。
【0102】
隣接する活性領域の間に形成した複数の抵抗素子間の距離を、半導体基板上に形成されたパターン相互の間隔の最小値に設定することにより、プロセス条件を最適化させた状態で抵抗素子のパターニングを行うことができる。
【0103】
活性領域を抵抗素子の長手方向の端部近傍まで到達させ、抵抗素子の周囲を活性領域によって囲むことにより、抵抗素子が形成された絶縁膜を島状に独立したパターンとすることができ、CMP法による研磨の際の絶縁膜表面の平坦性を更に向上させることができる。
【0104】
ダミーゲート電極を前記抵抗素子の長手方向の端部近傍まで到達させ、抵抗素子の周囲をダミーゲート電極によって囲むことにより、抵抗素子の形状を高い寸法精度で形成することが可能となる。
【0105】
抵抗素子を多結晶シリコン膜及びシリサイド膜からなるポリサイド構造の積層膜から構成し、シリサイド膜を抵抗素子の上面で選択的に除去することにより、ゲート層としてポリサイド構造のゲート層を用いた場合であっても所望の抵抗値を有する抵抗素子を形成することができる。
【0106】
ダミーゲート電極を多結晶シリコン膜及びシリサイド膜からなるポリサイド構造の積層膜から構成することにより、ポリサイド構造のゲート層を用いた場合であっても、抵抗素子の形状安定化を達成することができる。
【0107】
活性領域に所定の不純物を導入するとともにコンタクト層を接続し、活性領域を拡散層抵抗素子として機能させることにより、素子分離膜上の抵抗素子の近傍に拡散層抵抗素子を配置することができ、抵抗素子の配置効率を高めることができる。
【0108】
活性領域を抵抗素子の長手方向の両端部近傍に配置し、抵抗素子が延在する方向と垂直方向に延在させたことにより、スペースを有効に活用して拡散層抵抗素子を配置することができる。
【0109】
抵抗素子の上層に所定パターンの配線膜を形成し、抵抗素子の面積と、抵抗素子上で抵抗素子と配線膜がオーバーラップする領域の面積との比をそれぞれの抵抗素子においてほぼ一定としたことにより、配線層の影響により抵抗素子の抵抗値の均一性が損なわれることを抑止することができる。
【0110】
抵抗素子をMOSトランジスタのゲート電極と同一層によって形成したことによりゲート形成と同時に抵抗素子を形成することができる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1に係る半導体装置を示す模式図である。
【図2】 この発明の実施の形態2に係る半導体装置を示す模式図である。
【図3】 この発明の実施の形態2に係る半導体装置の別の例を示す模式図である。
【図4】 この発明の実施の形態2に係る半導体装置の更に別の例を示す模式図である。
【図5】 この発明の実施の形態2に係る半導体装置の更に別の例を示す模式図である。
【図6】 この発明の実施の形態2に係る半導体装置の更に別の例を示す模式図である。
【図7】 この発明の実施の形態2に係る半導体装置の更に別の例を示す模式図である。
【図8】 この発明の実施の形態2に係る半導体装置の更に別の例を示す模式図である。
【図9】 この発明の実施の形態2に係る半導体装置の更に別の例を示す模式図である。
【図10】 この発明の実施の形態3に係る半導体装置を示す模式図である。
【図11】 この発明の実施の形態3に係る半導体装置の別の例を示す模式図である。
【図12】 この発明の実施の形態4に係る半導体装置を示す模式図である。
【図13】 従来の半導体装置を示す模式図である。
【図14】 素子分離酸化膜の幅に対する、素子分離酸化膜の中央部の高さ位置及び抵抗素子の全長寸法のシフト量との関係を示す特性図である。
【符号の説明】
1 半導体基板、 2 素子分離酸化膜、 3 素子活性領域、 4,8 抵抗素子、 5,11 配線層、 6,12 コンタクト層、 7,9 ダミーゲート電極、 10 拡散層。
Claims (12)
- 半導体基板と、前記半導体基板の主面に配置された活性領域と、前記活性領域内に配置された所定領域の絶縁膜上に複数の抵抗素子が配置された半導体装置であって、前記絶縁膜は、前記活性領域に完全に囲まれている半導体装置であって、
前記絶縁膜上に前記複数の抵抗素子が並べて配置され、各々の前記抵抗素子の下層の前記絶縁膜の幅が前記活性領域によって所定幅に規定されていることを特徴とする半導体装置。 - 前記絶縁膜がシャロートレンチ法により配置された素子分離膜であることを特徴とする請求項1記載の半導体装置。
- 前記所定幅が、前記所定幅に起因する前記抵抗素子の抵抗値のシフト量に基づいて規定されていることを特徴とする請求項1記載の半導体装置。
- 半導体基板上の所定領域において、並べられた複数の矩形領域の内部をエッチングにより除去して溝を配置する第1の工程と、前記半導体基板上に絶縁膜を配置して前記溝を埋め込む第2の工程と、前記絶縁膜の表面を研磨して、前記溝以外の領域における前記絶縁膜を除去して前記溝上の前記絶縁膜の表面を平坦化し、前記絶縁膜を完全に取囲む領域を活性領域として画定する第3の工程と、前記半導体基板上に所定の抵抗値を有する材料からなる導電膜を配置する第4の工程と、前記導電膜を前記絶縁膜上でパターニングして抵抗素子を配置する第5の工程とを有する半導体装置の製造方法の製造方法であって、
隣接する前記活性領域間の間隔を前記第5の工程で配置する抵抗素子の抵抗値の許容範囲に基づいて設定することを特徴とする半導体装置の製造方法。 - 前記第5の工程において、隣接する前記活性領域間において複数の前記抵抗素子を配置することを特徴とする請求項4記載の半導体装置の製造方法。
- 前記第5の工程において、前記活性領域上を含む領域に前記導電膜からなり前記抵抗素子とほぼ平行に延在するダミーゲート電極を前記抵抗素子とともに配置することを特徴とする請求項4記載の半導体装置の製造方法。
- 半導体基板上の所定領域において、並べられた複数の矩形領域の内部をエッチングにより除去して溝を配置する第1の工程と、前記半導体基板上に絶縁膜を配置して前記溝を埋め込む第2の工程と、前記絶縁膜の表面を研磨して、前記溝以外の領域における前記絶縁膜を除去して前記溝上の前記絶縁膜の表面を平坦化し、前記絶縁膜を完全に取囲む領域を活性領域として画定する第3の工程と、前記半導体基板上に所定の抵抗値を有する材料からなる導電膜を配置する第4の工程と、前記導電膜を前記絶縁膜上でパターニングして抵抗素子を配置する第5の工程とを有する半導体装置の製造方法であって、
前記第5の工程において、隣接する前記活性領域間において複数の前記抵抗素子を配置することを特徴とする半導体装置の製造方法。 - 前記第5の工程において、前記活性領域上を含む領域に前記導電膜からなり前記抵抗素子とほぼ平行に延在するダミーゲート電極を前記抵抗素子とともに配置することを特徴とする請求項7記載の半導体装置の製造方法。
- 半導体基板上の所定領域において、並べられた複数の矩形領域の内部をエッチングにより除去して溝を配置する第1の工程と、前記半導体基板上に絶縁膜を配置して前記溝を埋め込む第2の工程と、前記絶縁膜の表面を研磨して、前記溝以外の領域における前記絶縁膜を除去して前記溝上の前記絶縁膜の表面を平坦化し、前記絶縁膜を完全に取囲む領域を活性領域として画定する第3の工程と、前記半導体基板上に所定の抵抗値を有する材料からなる導電膜を配置する第4の工程と、前記導電膜を前記絶縁膜上でパターニングして抵抗素子を配置する第5の工程とを有する半導体装置の製造方法であって、
前記第5の工程において、前記活性領域上を含む領域に前記導電膜からなり前記抵抗素子とほぼ平行に延在するダミーゲート電極を前記抵抗素子とともに配置することを特徴とする半導体装置の製造方法。 - 半導体基板上の所定領域において、前記半導体基板を選択的にエッチングして並べられた複数の矩形状の溝を配置する第1の工程と、前記半導体基板上に絶縁膜を配置して前記溝を埋め込む第2の工程と、前記絶縁膜の表面を研磨して前記溝上の前記絶縁膜の表面を平坦化するとともに、前記溝以外の領域における前記絶縁膜を除去して当該溝以外の領域を前記絶縁膜を完全に囲む活性領域として画定する第3の工程と、前記半導体基板上に所定の抵抗値を有する材料からなる導電膜を配置する第4の工程と、前記導電膜を前記絶縁膜上でパターニングして、前記複数の矩形状の溝をそれぞれ埋め込む前記絶縁膜上に前記導電膜からなる抵抗素子を配置する第5の工程とを有する半導体装置の製造方法であって、
隣接する前記溝の間隔を前記第5の工程で配置する抵抗素子の抵抗値の許容範囲に基づいて設定することを特徴とする半導体装置の製造方法。 - 半導体基板と、前記半導体基板の主面に配置された活性領域と、前記活性領域内に配置された複数の分離領域と、それぞれの分離領域上に一つずつ配置された抵抗素子と、を備え、前記分離領域は、前記活性領域に完全に囲まれている半導体装置であって、
前記複数の分離領域は、その分離領域の長手方向と垂直な方向に、互いに平行に配置されており、
さらに、前記複数の分離領域は、等間隔で配置されていることを特徴とする半導体装置。 - 半導体基板と、前記半導体基板の主面に配置された複数の分離領域と、それぞれの分離領域上に一つずつ配置された抵抗素子と、前記分離領域を完全に囲むように配置された活性領域と、を備え、前記分離領域は、互いに近接して配置されている半導体装置であって、
前記複数の分離領域は、その分離領域の長手方向と垂直な方向に、互いに平行に配置されており、
さらに、前記複数の分離領域は、等間隔で配置されていることを特徴とする半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001059948A JP4982921B2 (ja) | 2001-03-05 | 2001-03-05 | 半導体装置及びその製造方法 |
US09/960,495 US7045865B2 (en) | 2001-03-05 | 2001-09-24 | Semiconductor device with resistor elements formed on insulating film |
US11/384,244 US20060175679A1 (en) | 2001-03-05 | 2006-03-21 | Semiconductor device and method for manufacturing the same |
US12/007,496 US7821078B2 (en) | 2001-03-05 | 2008-01-11 | Semiconductor device having resistor elements and method for manufacturing the same |
US12/891,214 US8089136B2 (en) | 2001-03-05 | 2010-09-27 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001059948A JP4982921B2 (ja) | 2001-03-05 | 2001-03-05 | 半導体装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012036588A Division JP5582154B2 (ja) | 2012-02-22 | 2012-02-22 | 半導体装置及び半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002261244A JP2002261244A (ja) | 2002-09-13 |
JP2002261244A5 JP2002261244A5 (ja) | 2008-04-24 |
JP4982921B2 true JP4982921B2 (ja) | 2012-07-25 |
Family
ID=18919443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001059948A Expired - Fee Related JP4982921B2 (ja) | 2001-03-05 | 2001-03-05 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (4) | US7045865B2 (ja) |
JP (1) | JP4982921B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012124526A (ja) * | 2012-02-22 | 2012-06-28 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4982921B2 (ja) * | 2001-03-05 | 2012-07-25 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
US20040235258A1 (en) * | 2003-05-19 | 2004-11-25 | Wu David Donggang | Method of forming resistive structures |
US7135376B2 (en) * | 2003-12-24 | 2006-11-14 | Oki Electric Industry Co., Ltd. | Resistance dividing circuit and manufacturing method thereof |
KR100607806B1 (ko) * | 2004-12-31 | 2006-08-02 | 동부일렉트로닉스 주식회사 | 직류 컨버터의 출력 이득 균일도 개선 방법 |
CN102610606B (zh) * | 2005-04-26 | 2016-01-27 | 瑞萨电子株式会社 | 半导体装置及其制造方法、光接近处理方法 |
US7920403B2 (en) * | 2005-07-27 | 2011-04-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | ROM cell array structure |
JP4991134B2 (ja) | 2005-09-15 | 2012-08-01 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2007250705A (ja) * | 2006-03-15 | 2007-09-27 | Nec Electronics Corp | 半導体集積回路装置及びダミーパターンの配置方法 |
JP5005241B2 (ja) | 2006-03-23 | 2012-08-22 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP2009016686A (ja) * | 2007-07-06 | 2009-01-22 | Toshiba Corp | 高周波用トランジスタ |
US8598630B2 (en) | 2008-10-06 | 2013-12-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photo alignment mark for a gate last process |
JP2010109233A (ja) * | 2008-10-31 | 2010-05-13 | Renesas Technology Corp | 半導体装置 |
JP5601026B2 (ja) * | 2010-05-21 | 2014-10-08 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP5554736B2 (ja) * | 2011-03-09 | 2014-07-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9202914B2 (en) | 2012-03-14 | 2015-12-01 | United Microelectronics Corporation | Semiconductor device and method for fabricating the same |
JP2014220491A (ja) * | 2013-04-09 | 2014-11-20 | 富士電機株式会社 | 薄膜抵抗体群およびそれを内蔵した多層配線基板 |
US9379175B2 (en) | 2013-12-26 | 2016-06-28 | Mediatek Inc. | Integrated circuits and fabrication methods thereof |
US9761461B2 (en) * | 2014-04-16 | 2017-09-12 | Cirrus Logic, Inc. | Systems and methods for fabricating a polycrystaline semiconductor resistor on a semiconductor substrate |
US9911727B2 (en) | 2015-03-16 | 2018-03-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strapping structure of memory circuit |
US10340395B2 (en) * | 2017-05-01 | 2019-07-02 | Qualcomm Incorporated | Semiconductor variable capacitor using threshold implant region |
CN110739301B (zh) * | 2019-09-11 | 2021-11-16 | 芯创智(北京)微电子有限公司 | 一种扩散电阻的版图结构 |
TWI809384B (zh) * | 2020-04-28 | 2023-07-21 | 台灣積體電路製造股份有限公司 | 積體電路結構及其形成方法 |
US20210335991A1 (en) * | 2020-04-28 | 2021-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit with feol resistor |
US20220037312A1 (en) * | 2020-07-29 | 2022-02-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit device, method, layout, and system |
US20220238516A1 (en) * | 2021-01-25 | 2022-07-28 | Yanbiao Pan | Polysilicon resistor using reduced grain size polysilicon |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4384299A (en) * | 1976-10-29 | 1983-05-17 | Massachusetts Institute Of Technology | Capacitor memory and methods for reading, writing, and fabricating capacitor memories |
JPS5910581B2 (ja) * | 1977-12-01 | 1984-03-09 | 富士通株式会社 | 半導体装置の製造方法 |
US5135882A (en) * | 1989-07-31 | 1992-08-04 | Micron Technology, Inc. | Technique for forming high-value inter-nodal coupling resistance for rad-hard applications in a double-poly, salicide process using local interconnect |
US5418174A (en) * | 1992-06-26 | 1995-05-23 | Sgs-Thomson Microelectronics, Inc. | Method of forming radiation hard integrated circuits |
US5726084A (en) * | 1993-06-24 | 1998-03-10 | Northern Telecom Limited | Method for forming integrated circuit structure |
US5665633A (en) * | 1995-04-06 | 1997-09-09 | Motorola, Inc. | Process for forming a semiconductor device having field isolation |
JPH0964279A (ja) | 1995-08-28 | 1997-03-07 | Hitachi Ltd | 半導体集積回路装置 |
CA2179246C (en) * | 1995-09-20 | 2000-10-24 | Kris Iniewski | Polysilicon defined diffused resistor |
JPH10223750A (ja) * | 1997-02-06 | 1998-08-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
EP0844660B1 (en) * | 1996-11-26 | 2007-08-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
US5795807A (en) * | 1996-12-20 | 1998-08-18 | Advanced Micro Devices | Semiconductor device having a group of high performance transistors and method of manufacture thereof |
US6284599B1 (en) * | 1997-12-23 | 2001-09-04 | Texas Instruments Incorporated | Method to fabricate a semiconductor resistor in embedded flash memory application |
US6165861A (en) * | 1998-09-14 | 2000-12-26 | Taiwan Semiconductor Manufacturing Company | Integrated circuit polysilicon resistor having a silicide extension to achieve 100% metal shielding from hydrogen intrusion |
JP3023355B1 (ja) * | 1998-12-25 | 2000-03-21 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
JP3348070B2 (ja) * | 1999-04-21 | 2002-11-20 | 松下電器産業株式会社 | 半導体装置の製造方法 |
US6436747B1 (en) * | 1999-04-21 | 2002-08-20 | Matsushita Electtric Industrial Co., Ltd. | Method of fabricating semiconductor device |
US6232104B1 (en) * | 1999-08-17 | 2001-05-15 | Dade Behring Inc. | Detection of differences in nucleic acids by inhibition of spontaneous DNA branch migration |
TW471163B (en) * | 2000-08-17 | 2002-01-01 | United Microelectronics Corp | Manufacturing method and structure of thin film resistor having a high resistance value |
US6365481B1 (en) * | 2000-09-13 | 2002-04-02 | Advanced Micro Devices, Inc. | Isotropic resistor protect etch to aid in residue removal |
US6958523B2 (en) * | 2000-09-15 | 2005-10-25 | Texas Instruments Incorporated | On chip heating for electrical trimming of polysilicon and polysilicon-silicon-germanium resistors and electrically programmable fuses for integrated circuits |
JP2002184944A (ja) * | 2000-12-12 | 2002-06-28 | Mitsubishi Electric Corp | 半導体装置 |
JP4982921B2 (ja) * | 2001-03-05 | 2012-07-25 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP4803898B2 (ja) * | 2001-05-17 | 2011-10-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2001
- 2001-03-05 JP JP2001059948A patent/JP4982921B2/ja not_active Expired - Fee Related
- 2001-09-24 US US09/960,495 patent/US7045865B2/en not_active Expired - Lifetime
-
2006
- 2006-03-21 US US11/384,244 patent/US20060175679A1/en not_active Abandoned
-
2008
- 2008-01-11 US US12/007,496 patent/US7821078B2/en not_active Expired - Lifetime
-
2010
- 2010-09-27 US US12/891,214 patent/US8089136B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012124526A (ja) * | 2012-02-22 | 2012-06-28 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20020123202A1 (en) | 2002-09-05 |
US7821078B2 (en) | 2010-10-26 |
JP2002261244A (ja) | 2002-09-13 |
US8089136B2 (en) | 2012-01-03 |
US7045865B2 (en) | 2006-05-16 |
US20060175679A1 (en) | 2006-08-10 |
US20080116526A1 (en) | 2008-05-22 |
US20110012231A1 (en) | 2011-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4982921B2 (ja) | 半導体装置及びその製造方法 | |
KR100680415B1 (ko) | 반도체 소자의 제조 방법 | |
JP4836304B2 (ja) | 半導体装置 | |
KR100557994B1 (ko) | 매립 확장 콘택홀을 갖는 반도체 장치 및 그 제조방법 | |
KR100272166B1 (ko) | 소자분리영역에 형성된 더미 도전층을 갖춘반도체소자 및 그제조방법 | |
US6555463B2 (en) | Methods of fabricating buried digit lines | |
KR100652231B1 (ko) | 반도체 장치 및 그 제조방법 | |
JP4785623B2 (ja) | 半導体装置及びその製造方法 | |
JP4161195B2 (ja) | 半導体素子の製造方法および半導体素子 | |
JP6036896B2 (ja) | 半導体装置及びその製造方法 | |
JP5582154B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH1027799A (ja) | 半導体装置及びその製造方法 | |
JP2014187377A (ja) | 半導体装置及びその製造方法 | |
KR100590201B1 (ko) | 자기정렬 콘택 패드의 제조 방법 | |
JP4218926B2 (ja) | 半導体装置及びその製造方法 | |
JP3502362B2 (ja) | 半導体装置およびそのレイアウト方法 | |
KR100450665B1 (ko) | 정렬여유도를 증가시키는 자기정렬콘택 패드를 갖는 반도체소자 | |
US8692379B2 (en) | Integrated circuit connector access region | |
JPH08111419A (ja) | 半導体装置及びその製造方法 | |
JPH0451528A (ja) | 半導体装置及びその製造方法 | |
KR20030056001A (ko) | 반도체 소자 및 그 제조방법 | |
KR20050083453A (ko) | 저항소자를 구비하는 비휘발성 메모리 소자의 형성 방법 | |
KR20040002120A (ko) | 인덕터 및 그 제조방법 | |
KR20050000044A (ko) | 트렌치형 얼라인 키와 커패시터를 포함하는 반도체 소자의제조방법 | |
KR20000004453A (ko) | 반도체장치의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080304 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080304 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111102 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120222 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120229 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120409 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4982921 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |