JP2014220491A - 薄膜抵抗体群およびそれを内蔵した多層配線基板 - Google Patents

薄膜抵抗体群およびそれを内蔵した多層配線基板 Download PDF

Info

Publication number
JP2014220491A
JP2014220491A JP2014079301A JP2014079301A JP2014220491A JP 2014220491 A JP2014220491 A JP 2014220491A JP 2014079301 A JP2014079301 A JP 2014079301A JP 2014079301 A JP2014079301 A JP 2014079301A JP 2014220491 A JP2014220491 A JP 2014220491A
Authority
JP
Japan
Prior art keywords
thin film
film resistor
resistor group
resistors
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2014079301A
Other languages
English (en)
Inventor
正雄 窪田
Masao Kubota
正雄 窪田
松下 浩二
Koji Matsushita
浩二 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2014079301A priority Critical patent/JP2014220491A/ja
Publication of JP2014220491A publication Critical patent/JP2014220491A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H01C17/12Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques by sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】絶縁層上に形成した複数の薄膜抵抗体からなる薄膜抵抗体群であって、誤差を小さくできて、且つ、小型化できる薄膜抵抗体群と、この薄膜抵抗体群を含む小型で電気的特性に優れた多層配線基板を提供することにある。【解決手段】複数の薄膜抵抗体3,4からなる薄膜抵抗体群100において、複数の薄膜抵抗体3,4をジグザグ状で屈曲した互いに噛み合うパターンで形成することにより、任意に選定した2つの薄膜抵抗体3,4の抵抗値の比の値の設計値比に対する誤差を小さくすることができる。また、デットスペースが減少するので薄膜抵抗体群100の占有面積を小さくすることができる。この薄膜抵抗体群100を搭載することによって、小型で電気特性の優れた多層配線基板300が実現できる。【選択図】 図1

Description

この発明は、絶縁層上に配置される複数の薄膜抵抗体からなる薄膜抵抗体群であって、互いの薄膜抵抗体の抵抗値のばらつきを小さくできる薄膜抵抗群およびそれを内蔵した多層配線基板に関する。
近年、電子機器の小型化、軽量化が進む中で、従来のプリント板に代わり、基板にシリコンなどの半導体基板を用い、その上に配線層、絶縁層、及びそれに内蔵される配線や薄膜抵抗、コンデンサなどの受動素子である電子部品を微細加工技術によって直接形成した多層配線基板(支持基板はシリコン基板)を使用するようになってきた。
薄膜抵抗体は、半導体基板上に配置される絶縁層上にスパッタリングなどにより所定の膜厚の抵抗薄膜を全面に成膜し、フォトリソグラフィー技術により所望のフォトレジスト・パターンを形成した後、露出した抵抗薄膜をウエットエッチングもしくはドライエッチングによりエッチングし、最後にフォトレジストを除去することにより所定の抵抗パターン(薄膜抵抗体)に形成して出来上がる。薄膜抵抗体の抵抗値は、膜の組成、膜厚、抵抗パターンの形状(幅、長さ)などにより調整される。
この薄膜抵抗体は絶縁層に一定の幅の長い帯状(長尺状)に形成する場合、占有面積を小さくして大きな抵抗値を得るために、薄膜抵抗体をジグザク状に屈曲したパターンで配置することが多い。
この薄膜抵抗体は反転増幅器や非反転増幅器など各種の集積回路(IC)などに用いられる。
図6は、反転増幅器700の要部回路図である。反転増幅器700の基準電圧端子REFにオペアンプ701の入力端子(+)が接続され、反転増幅器700の入力端子INに入力抵抗Ri(Riは抵抗値も示す)を介してオペアンプ701の入力端子(−)が接続され、反転増幅器700の出力端子OUTにフィードバック抵抗Rf(Rfは抵抗値も示す)を介してオペアンプ701の出力端子outが接続される。この反転増幅器700から出力される出力電圧Voutは入力電圧Vinの(−Rf/Ri)倍に増幅される。つまり2つの抵抗の抵抗値の比の値であるRf/Riが反転増幅器700のゲインとなる。Rf=Riではゲインは1であり、Rf>Riではゲインは1より大きくなる。
反転増幅回路700の出力電圧Voutを高精度に制御するためには、この抵抗値の比の値であるRf/Riの設計値(基準値)に対して形成後の抵抗値の比の値を小さなばらつきに抑える必要がある。この抵抗値の比の値のばらつきは、入力抵抗Riとフィードバック抵抗Rfの抵抗値の比の値(設計値比)に対する誤差になる。
図7は、2つの薄膜抵抗体53,54で構成される薄膜抵抗体群500を絶縁層52上に配置する場合の要部平面図である。2つのジグザグ状の屈曲したパターンの薄膜抵抗体53,54が互いに離れて配置されている。尚、図中の符号で55〜58はパッド電極である。
図8は、図7の薄膜抵抗体群500を内蔵する多層配線基板600の要部断面図である。
この多層配線基板600は、支持基板としての半導体基板51と、半導体基板51上に配置される1層目の絶縁層52と、1層目の絶縁層52上に配置され2つの薄膜抵抗体53,54からなる薄膜抵抗体群500および1層目の図示しない配線導体と、薄膜抵抗体群500上に配置される2層目の絶縁層59と、2層目の絶縁層59上に配置される2層目の配線導体60および図示しないコンデンサなどの電子部品とを備える。尚、図8では、2層目の配線導体60が上から見て薄膜抵抗体群500の一部と重なるように配置された構成例を示したが、2層目の配線導体60は上から見て薄膜抵抗体群500と重ならないように配置される場合もある。
特許文献1には、2つのジグザグ状の屈曲したパターンの抵抗体が向かい合うように並列に形成されている例が記載されている。
また、特許文献2〜8には、1つのジグザグ状の屈曲したパターンの抵抗体について記載されている。
特開平1−251601号公報 特開2011−86750号(図2など参照) 特開2006−80322号(図4など参照) 特表2005−504438号(図1など参照) 特開2001−44001号(図2など参照) 特開平9−92938号(図2など参照) 特開昭61−287201号(第1図など参照) 特開昭61−218157号(第1図など参照)
図7および図8に示す前記の薄膜抵抗体群500を形成する工程で、図7および図8に示すように薄膜抵抗体53,54が互いに離れて配置されている場合には、製造工程上のばらつきにより、Cの箇所での薄膜抵抗体53の厚さや線幅や膜質に対してDの箇所での薄膜抵抗体54の厚さや線幅や膜質にばらつきが生じる。このばらつきが生じると、2つの薄膜抵抗体53,54の抵抗値の比の値にばらつきが生じる。このばらつきは2つの抵抗値の比の値の設計値比に対する誤差となる。この誤差が大きくなると、図6に示す反転増幅器のゲインにばらつきが生じて、高精度な出力電圧Voutを出力することが困難になる。
つぎに、上述の誤差について詳細に説明する。前記した2つの薄膜抵抗体53,54の抵抗値の比の値の設計値比に対する誤差とは、2つの薄膜抵抗体における形成後の抵抗値の比の値と抵抗値の設計値(基準値)の比の値との差の、抵抗値の設計値(基準値)の比の値を基準とした百分率をいう。抵抗値の設計値が同一値の場合は、抵抗値の設計値の比の値は1である。形成後の抵抗値の比の値が1と異なり、例えば1.02になった場合には(1.02−1)÷1×100=0.02×100=2%の誤差となる。つまり、((形成後の抵抗値の比−抵抗値の設計値の比の値)÷抵抗値の設計値の比の値)×100(%)が設計値の比の値に対する形成後の比の値の誤差となる。
さらに詳細に説明する。2つの薄膜抵抗体53,54の抵抗値の設計値をR1,R2としたとき、形成後の薄膜抵抗体53,54の抵抗値がR1×a,R2×bになるものとする。このa,bは、抵抗値の設計値に対する形成後の抵抗値のばらつきであり、製造工程ばらつきから生じるものである。
抵抗値の設計値の比の値はR1/R2、形成後の抵抗値の比の値は(R1×a)/(R2×b)であるから、誤差=((((R1×a)/(R2×b))−(R1/R2))÷(R1/R2))×100=((a/b)−1)×100(%)となる。但し、a,bはばらつきの大きさを示し、ここでは、a≧bとする。
形成後の両者の抵抗値のばらつきが同じである場合、つまり、a=bの場合(製造工程ばらつきが同じ傾向を示す場合)は、誤差はゼロとなり、誤差が生じないことになる。また、形成後の両者の抵抗値のばらつきの差異が大きくなる場合、つまり、a/bの値が大きくなると、誤差は大きくなる。
前記の2つの薄膜抵抗体53,54は、図7および図8に示すように、互いに離して形成されているため、形成後の両者の抵抗値の間には製造ばらつきが反映されて大きな差が生じやすい。そのため、誤差が大きくなりやすい。ここでは、設計値の比の値に対する誤差について説明したが、設計値ではなく、ある基準値に対する誤差の場合もある。
また、図7および図8では、2つの薄膜抵抗体53,54の間に挟まれた箇所Tはデットスペースになるため、薄膜抵抗体群500の占有面積が大きくなる。その結果、この薄膜抵抗体群500を含む多層配線基板600の小型化が困難になる。
また、特許文献1〜8では、ジグザグ状の屈曲した薄膜抵抗体が複数互いに平行して噛み合うように配置された例については記載されていない。
この発明の目的は、前記の課題を解決して、絶縁層上に形成した複数の薄膜抵抗体からなる薄膜抵抗体群であって、誤差を小さくできて、且つ、小型化できる薄膜抵抗体群を提供することにある。
また、この薄膜抵抗体群を含む小型で電気的特性に優れた多層配線基板を提供することにある。
前記の目的を達成するために、特許請求の範囲の請求項1に記載の発明によれば、絶縁層上に配置される複数の薄膜抵抗体からなる薄膜抵抗体群において、前記薄膜抵抗体が帯状に並んで配置され、且つ、互いの薄膜抵抗体の少なくとも一部が噛み合うように蛇行して配置される構成とする。
また、特許請求の範囲の請求項2に記載の発明によれば、絶縁層上に配置される複数の薄膜抵抗体からなる薄膜抵抗体群において、前記薄膜抵抗体の平面パターンがジグザグ状の屈曲した形状をしており、前記薄膜抵抗体が、互いに噛み合うように配置される構成とする。
また、特許請求の範囲の請求項3に記載の発明によれば、請求項1または2に記載した薄膜抵抗体群において、前記絶縁層上に、前記薄膜抵抗体群が配置される薄膜抵抗体領域と、前記薄膜抵抗体領域を囲む周囲領域とが設けられ、前記周囲領域に周囲領域用のダミーパターンが配置される構成とする。
また、特許請求の範囲の請求項4に記載の発明によれば、請求項1または2に記載した薄膜抵抗体群において、前記薄膜抵抗体群を構成する前記複数の薄膜抵抗体同士の間のスペースにスペース用のダミーパターンが配置される構成とする。
また、特許請求の範囲の請求項5に記載の発明によれば、請求項1または2に記載した薄膜抵抗体群において、前記絶縁層上に、前記薄膜抵抗体群が配置される薄膜抵抗体領域と、前記薄膜抵抗体領域を囲む周囲領域とが設けられ、前記周囲領域に周囲領域用のダミーパターンが配置されるとともに、前記薄膜抵抗体群を構成する前記複数の薄膜抵抗体同士の間のスペースにスペース用のダミーパターンが配置される構成とする。
また、特許請求の範囲の請求項6に記載の発明によれば、半導体基板と、該半導体基板上に配置される第1層目の絶縁層と、該第1層目の絶縁層上に少なくとも配置される前記請求項1ないし5のいずれか1項に記載した薄膜抵抗体群と、該薄膜抵抗体群上に配置される第2層目の絶縁層と、該第2層目の絶縁層上に少なくとも配置される配線導体と、を有する構成の多層配線基板とする。
また、特許請求の範囲の請求項7に記載の発明によれば、絶縁基板と、該絶縁板上に少なくとも配置される前記請求項1ないし5のいずれか1項に記載した薄膜抵抗体群と、該薄膜抵抗体群上に配置される絶縁層と、該絶縁層上に少なくとも配置される配線導体と、を有する構成の多層配線基板とする。
また、特許請求の範囲の請求項8に記載の発明によれば、請求項6に記載の発明において、前記半導体基板に半導体素子が形成されているとよい。
この発明によれば、複数の薄膜抵抗体からなる薄膜抵抗体群において、複数の薄膜抵抗体を互いに噛み合うパターンで形成することにより、任意に選定した2つの薄膜抵抗体の抵抗値の比の値の設計値比に対する誤差を小さくすることができる。また、デットスペースが減少するので薄膜抵抗体群の占有面積を小さくすることができる。
また、この薄膜抵抗体群を搭載することによって、小型で電気特性の優れた多層配線基板が実現できる。
この発明の実施例1に係る薄膜抵抗体群100の要部平面図である。 この発明の実施例2に係る薄膜抵抗体群200の要部平面図であり、(a)は幅Wを変えた場合の薄膜抵抗体群200aの平面図、(b)は長さLを変えた場合の薄膜抵抗体群200bの平面図である。 この発明の実施例3に係る多層配線基板300の構成図であり、(a)は要部平面図、(b)は(a)のY−Y線で切断した要部断面図である。 この発明の実施例4に係る薄膜抵抗体群1100の要部平面図である。 この発明の実施例5に係る薄膜抵抗体群1200の要部平面図である。 反転増幅器700の要部回路図である。 2つの薄膜抵抗体53,54で構成される薄膜抵抗体群500を絶縁層52上に配置する場合の要部平面図である。 図7の薄膜抵抗体群500を内蔵する多層配線基板600の要部断面図である。
実施の形態を以下の実施例で説明する。
図1は、この発明の実施例1に係る薄膜抵抗体群100の要部平面図である。絶縁層2上に形成される2つの薄膜抵抗体3,4からなる薄膜抵抗体群100において薄膜抵抗体3,4は帯状(長尺状)をしており、互いに平行してジグザグ状の屈曲したパターンが互いに噛み合うように構成されている。また、前記の薄膜抵抗体3,4の端部にはパッド電極5,6,7,8が配置されている。また、図1は、2つの薄膜抵抗体3,4の抵抗値が等しい場合を示し、薄膜抵抗体3,4の幅、長さ、屈曲したパターンは両者で同じである。
前記の2つの薄膜抵抗体3,4は、絶縁層2上にスパッタリングなどにより所定の膜厚の抵抗膜(例えば、ニクロム膜、ポリシリコン膜およびカーボン膜など)を全面に成膜し、フォトリソグラフィー技術により互いに噛み合ったジグザク状の屈曲したフォトレジスト・パターンを形成した後、露出した抵抗膜をウエットエッチングもしくはドライエッチングによりエッチングし、最後にフォトレジストを除去することにより形成される。
この2つの噛み合う薄膜抵抗体3,4は互いに近接して配置されるため、製造工程における両者の間での膜厚、パターン形状(幅や長さ)などのばらつきは小さくなる。また、製造工程で生じるばらつきは両者で同じ傾向になり、薄膜抵抗体3,4の抵抗値の比の値の設計値比に対する誤差は小さくなる。
つまり、2つの薄膜抵抗体3,4の製造工程での膜厚や線幅のばらつきは、2つの薄膜抵抗体に等しく作用するため、2つの薄膜抵抗体3,4の抵抗値の比の値の設計値比に対する誤差を従来の構成より減少させることができる。
また、2つの薄膜抵抗体3,4は互いに噛み合って配置されるために、従来の構成で生じていたデットスペース(図7における箇所T)が無くなり、占有面積はより小さくなる。
図2は、この発明の実施例2に係る薄膜抵抗体群200の要部平面図であり、同図(a)は幅Wを変えた場合の薄膜抵抗体群200aの平面図、同図(b)は長さLを変えた場合の薄膜抵抗体群200bの平面図である。尚、同図(b)において、薄膜抵抗体3bの長さLはパッド電極5,6の間の点線で示す長さである。
同図(a)において、抵抗値の高い方の薄膜抵抗体3aの幅Wを狭くする。この場合も、2つの薄膜抵抗体3a,4はジグザグ状の屈曲したパターンが互いに噛み合って形成される。両者の配置が近接しているため、製造工程での膜厚、パターン形状(幅や長さ)などの両者間での差のばらつきは小さくなり、2つの薄膜抵抗体3a,4の抵抗値の比の値の設計値比に対する誤差は小さくなる。但し、線幅Wが狭くなる場合(例えば、数十μm程度)は、フォトリソグラフィーのエッチングによるサイドエッチ量が無視できなくなり、形成された薄膜抵抗体3aの幅Wのばらつきが顕著になる。そのため、線幅Wを変えて抵抗値を違える方法では線幅Wが狭くなると両者の線幅の違いによる影響により薄膜抵抗体3a,4の抵抗値の比の値の設計値比に対する誤差が大きくなる。
同図(b)において、抵抗値の低い方の薄膜抵抗体3bの長さLを短くする。この場合も、2つの薄膜抵抗体3b,4aはジグザグ状の屈曲したパターンがAの箇所で互いに部分的に噛み合って形成される。両者の配置が近接しているため、製造工程での膜厚、パターン形状(幅や長さ)など両者間での差は小さくなり、2つの薄膜抵抗体3b,4aの抵抗値の比の値の設計値比に対する誤差は小さくなる。しかし、Bの箇所では噛み合っていないため、図1の場合に比べて誤差は大きくなる。
前記の実施例1および実施例2では2つの薄膜抵抗体からなる薄膜抵抗体群100.200の例を示したが、さらに3本以上の薄膜抵抗体からなる薄膜抵抗体群の場合も同様の効果が得られる。また、前記の実施例1および実施例2では、薄膜抵抗体のパターンは直角に屈曲した例を挙げたが、円弧を描いて屈曲する場合もある。
図3は、この発明の実施例3に係る多層配線基板300の構成図であり、同図(a)は要部平面図、同図(b)は同図(a)のY−Y線で切断した要部断面図である。
多層配線基板300は、シリコンなどの半導体基板1(上層の支持基板となる)と、半導体基板1上に配置される1層目の絶縁層2と、1層目の絶縁層2上に配置される互いに平行してジグザグ状に屈曲し互いに噛み合う2つの薄膜抵抗体3,4で構成される薄膜抵抗体群100および図示しない1層目の配線とを備える。ここで、薄膜抵抗体群100は実施例1で述べたものである。
そして、多層配線基板300は、さらに、薄膜抵抗体群100上に配置される2層目の絶縁層9と、2層目の絶縁層9上に配置される2層目の配線導体10および図示しない電子部品(無しの場合もある)とを備える。
また、この構成では薄膜抵抗体群100は第1層目の絶縁層2と第2層目の絶縁層9に挟まれており、この2つの絶縁層2,9を合わせて一つの絶縁層と見做した場合には、この一つの絶縁層内に薄膜抵抗体群100が内蔵された構成と見做すことができる。
前記したように、実施例1に係る薄膜抵抗体群100では、2つの薄膜抵抗体3,4の抵抗値の比の値の設計値比に対する誤差が従来の構成より減少しているとともに、占有面積も従来の構成より小さくなっている。
このため、薄膜抵抗体群100を搭載した実施例3に係る多層配線基板300は小型で電気特性の優れた多層配線基板となっている。
また、前記の半導体基板1に図示しない半導体素子を形成することにより半導体素子を備えた各種装置を構成することができるが、多層配線基板として実施例3に係る多層配線基板300を適用することにより各種装置の小型化を図ることができる。
尚、ここでは薄膜抵抗体群100を搭載する多層配線基板における絶縁層の層数として2層の絶縁層2,9の場合を示したが、層数はこれに限るものではなく3層以上の場合もある。また、多層配線基板300の支持基板としてガラス基板やセラミックス基板のような絶縁基板を用いてもよく、この場合は1層目の絶縁層2は省いても構わない。
尚、多層配線基板に、実施例1に係る薄膜抵抗体群100の代わりに、実施例2に係る薄膜抵抗体群200として抵抗値の高い方の薄膜抵抗体3aの幅Wを狭くした薄膜抵抗体群200aまたは抵抗値の低い方の薄膜抵抗体3bの長さLを短くした薄膜抵抗体群200bが搭載される場合も同様の効果が得られる。
図4は、この発明の実施例4に係る薄膜抵抗体群1100の要部平面図である。図4において、絶縁層2上に形成される2つの薄膜抵抗体3,4は帯状(長尺状)をしており、互いに平行してジグザグ状の屈曲したパターンが互いに噛み合うようにして実施例1と同様な薄膜抵抗体群100を構成している。また、薄膜抵抗体3,4の端部にはパッド電極5,6,7,8が配置されている。また、図4は、実施例1に係る薄膜抵抗体群100と同様に、2つの薄膜抵抗体3,4の抵抗値が等しい場合を示し、薄膜抵抗体3,4の幅、長さ、屈曲したパターンは両者で同じである。
図4においては、絶縁層2上における薄膜抵抗体群100の外側、すなわち薄膜抵抗体群100が配置される薄膜抵抗体領域を囲む周囲領域に、帯状(長尺状)をしたダミーパターン21,22,23が周囲領域用のダミーパターンとして配置されており、薄膜抵抗体群100にダミーパターン21,22,23を加えた構成全体として薄膜抵抗体群1100を形成している。なお、ダミーパターン21,22,23も薄膜抵抗体3,4と同様な薄膜抵抗により形成されている。
ダミーパターン21,22,23のうち、ダミーパターン21,22は、薄膜抵抗体群100により近接した位置に、薄膜抵抗体3,4およびパッド電極5,6,7,8とは分離されるようにして、直角に屈曲したパターンとして配置されており、薄膜抵抗体3,4とは電気的に絶縁されている。また、ダミーパターン21とダミーパターン22とは、薄膜抵抗体3,4の各パッド電極6,7の箇所で、互いに分離され、電気的にも互いに絶縁されたパターンとなっている。ダミーパターン23は、ダミーパターン21,22のさらに外側に、ダミーパターン21,22およびパッド電極6,7とは分離されるようにして配置されており、ダミーパターン21,22とは電気的に絶縁されている。また、ダミーパターン23は、連続した矩形枠状のパターンとなっている。
また、実施例4に係る薄膜抵抗体群1100においては、周辺領域用のダミーパターン21,22,23の幅寸法は薄膜抵抗体3,4の幅寸法と同じ寸法とすることが好適であるが、本発明はこのような構成に限定されるものではない。
また、実施例4に係る薄膜抵抗体群1100においては、隣接する周辺領域用のダミーパターン同士の間隔寸法(例えばダミーパターン21とダミーパターン23との間隔寸法など)、及び、周辺領域用のダミーパターンと薄膜抵抗体との間隔寸法(例えばダミーパターン21と薄膜抵抗体3との間隔寸法など)は、薄膜抵抗体3,4同士の間隔寸法と同じ寸法になるように、ダミーパターン21,22,23を配置することが好適であるが、本発明はこのような構成に限定されるものではない。
前記の2つの薄膜抵抗体3,4は、実施例1と同様に、絶縁層2上にスパッタリングなどにより所定の膜厚の抵抗膜(例えば、ニクロム膜、ポリシリコン膜およびカーボン膜など)を全面に成膜し、フォトリソグラフィー技術により互いに噛み合ったジグザク状の屈曲したフォトレジスト・パターンを形成した後、露出した抵抗膜をウエットエッチングもしくはドライエッチングによりエッチングし、最後にフォトレジストを除去することにより形成される。
実施例4では、ダミーパターン21,22,23も、薄膜抵抗体3,4と同じ形成材料を用いている。そして、上記のフォトレジスト・パターンとして、薄膜抵抗体3,4に対応する互いに噛み合ったジグザク状の屈曲したパターンの外側に、ダミーパターン21,22,23に対応するパターンも設けておくことにより、薄膜抵抗体3,4の上記形成工程においてダミーパターン21,22,23も同時に形成することができる。
実施例4に係る薄膜抵抗体群1100は、実施例1に係る薄膜抵抗体群100と同様な効果を奏することができる。すなわち、実施例4に係る薄膜抵抗体群1100では、絶縁層2上に形成される2つの薄膜抵抗体3,4は、互いに平行してジグザグ状の屈曲したパターンが互いに噛み合うようにして薄膜抵抗体群100を構成しており、2つの噛み合う薄膜抵抗体3,4が互いに近接して配置されるため、製造工程における両者の間での膜厚、パターン形状(幅や長さ)などのばらつきは小さくなる。また、製造工程で生じるばらつきは両者で同じ傾向になり、薄膜抵抗体3,4の抵抗値の比の値の設計値比に対する誤差は小さくなる。
つまり、2つの薄膜抵抗体3,4の製造工程での膜厚や線幅のばらつきは、2つの薄膜抵抗体に等しく作用するため、2つの薄膜抵抗体3,4の抵抗値の比の値の設計値比に対する誤差を従来の構成より減少させることができる。
また、2つの薄膜抵抗体3,4は互いに噛み合って配置されるために、従来の構成で生じていたデットスペース(図7における箇所T)が無くなり、占有面積はより小さくなる。
一方、絶縁層2上に配置される薄膜抵抗体のパターンの疎密により、薄膜抵抗体の形成工程におけるウエットエッチング液の液回り性が異なり、これによりエッチングの進行のし易さが異なる。すなわち、実施例1に係る薄膜抵抗体群100では、図1に示される薄膜抵抗体群100の全体のうち、周辺部分、例えば領域E1のように薄膜抵抗体のパターンの疎な部分では、中央部分、例えば領域E2のように薄膜抵抗体のパターンの密な部分に比べ、ウエットエッチング液の液回り性が良いため、エッチングが進行しやすい。このようなウエットエッチングの不均一性は、薄膜抵抗体の線幅のばらつきの原因となり、結果として、薄膜抵抗体群100を構成する薄膜抵抗体3,4の抵抗値のばらつき、あるいは設計値に対する誤差の原因となる。
上記の問題点に関し、実施例4に係る薄膜抵抗体群1100では、図4に示されるように、薄膜抵抗体群100の外側、すなわち薄膜抵抗体群100が配置される薄膜抵抗体領域を囲む周囲領域に薄膜抵抗体3,4と同様な薄膜抵抗からなるダミーパターン21,22,23を周囲領域用のダミーパターンとして配置していることにより、薄膜抵抗体群100の全体のうち、周辺部分、例えば領域F1における薄膜抵抗体のパターンの密度も、中央部分、例えば領域F2における薄膜抵抗体のパターンの密度と同程度となっている。このため、実施例4に係る薄膜抵抗体群1100では、薄膜抵抗体群100の全体にわたって薄膜抵抗体のパターンの密度の差がより小さくなり、薄膜抵抗体群100の全体にわたってエッチングがより均一に進行するようになる。これによって、薄膜抵抗体群100を構成する薄膜抵抗体3,4の抵抗値のばらつき、あるいは設計値に対する誤差がより小さくなるので、薄膜抵抗体3,4の抵抗値の比の値の設計値比に対する誤差をより小さくすることができる。
また、薄膜抵抗体の形成工程においてウエットエッチングの代わりにドライエッチングを適用する場合でも、実施例4に係る薄膜抵抗体群1100では、ダミーパターン21,22,23を周囲領域用のダミーパターンとして配置していることにより、上述のようなウエットエッチングを適用する場合の効果と同様な効果が得られる。
なお、実施例4では、2つの薄膜抵抗体3,4からなる薄膜抵抗体群100の外側にダミーパターン21,22,23を配置した構成例を示したが、さらに、3本以上の薄膜抵抗体からなる薄膜抵抗体群の外側にダミーパターンを配置した構成とすることもでき、このような構成でも周囲領域用のダミーパターンを配置したことによる同様な効果が得られる。また、実施例4では、薄膜抵抗体のパターンは直角に屈曲した例を挙げたが、円弧を描いて屈曲する場合もある。
また、上述の実施例2では、薄膜抵抗体群200として、抵抗値の高い方の薄膜抵抗体3aの幅Wを狭くした薄膜抵抗体群200aの構成(図2(a)参照)、および、抵抗値の低い方の薄膜抵抗体3bの長さLを短くした薄膜抵抗体群200bの構成(図2(b)参照)を示したが、絶縁層2上における薄膜抵抗体群200aまたは薄膜抵抗体群200bの外側に実施例4におけるダミーパターン21,22,23と同様な周囲領域用のダミーパターンが配置された構成とすることもできる。
また、上述の実施例3に係る多層配線基板300における薄膜抵抗体群として、薄膜抵抗体群100の代わりに、実施例4に係る薄膜抵抗体群1100が搭載された構成とすることもできる。
また、さらに、上述の実施例3に係る多層配線基板300における薄膜抵抗体群として、絶縁層2上に、薄膜抵抗体群100の代わりに、実施例2に係る薄膜抵抗体群200aまたは薄膜抵抗体群200bが搭載されるとともに、薄膜抵抗体群200aまたは薄膜抵抗体群200bの外側に、実施例4におけるダミーパターン21,22,23と同様な周囲領域用のダミーパターンが配置された構成とすることもできる。
図5は、この発明の実施例5に係る薄膜抵抗体群1200の要部平面図である。図5において、絶縁層2上に形成される2つの薄膜抵抗体3c,4aは帯状(長尺状)をしており、薄膜抵抗体3c,4aのジグザグ状の屈曲したパターンが互いに部分的に噛み合うようにして薄膜抵抗体群200cを構成している。なお、薄膜抵抗体3c,4aの幅寸法W1,W2は両者で同じである。また、薄膜抵抗体3c,4aの端部にはパッド電極5,6,7,8が配置されている。
図5の領域A1は、2つの薄膜抵抗体3c,4aのジグザグ状の屈曲したパターンが互いに部分的に噛み合って形成される箇所を示しており、図2(b)の領域Aに対応するものである。また、図5の領域B1は、2つの薄膜抵抗体3c,4aのジグザグ状の屈曲したパターンが互いに噛み合っていない箇所を示しており、図2(b)の領域Bに対応するものである。
図5における薄膜抵抗体群200cは、2つの薄膜抵抗体3c,4aの抵抗値が異なる構成であって、抵抗値の低い方の薄膜抵抗体3cの長さL1を抵抗値の高い方の薄膜抵抗体4aの長さより短くしており、この点では、図2(b)における薄膜抵抗体群200bと同様である。図5において、薄膜抵抗体3cの長さL1はパッド電極5,6の間の点線で示す長さである。
パッド電極の配設位置など薄膜抵抗体群の基本的なパターンは変更しないで薄膜抵抗体群を構成する各薄膜抵抗体の抵抗値を調整するため、各薄膜抵抗体の屈曲部の長さを調整する場合がある。図5は、薄膜抵抗体3cの抵抗値をより低い方に調整するため、薄膜抵抗体4aと噛み合う箇所の屈曲部をより短くした場合を示しており、図5の領域A1における薄膜抵抗体3cの屈曲部分の外周と薄膜抵抗体4aの屈曲部分の内周との間の間隔寸法D1は、図2(b)の領域Aにおける対応する間隔寸法Dより大きくなっている。そして、図5におけるダミーパターン27を配置しない場合、領域A1における薄膜抵抗体3cの屈曲部分の外周と薄膜抵抗体4aの屈曲部分の内周との間には、他の箇所における薄膜抵抗体3c,4a同士間の間隔寸法D2より大きな間隔寸法D1を有するスペースが形成される。
上記スペースにおける間隔寸法D1と他の箇所における間隔寸法D2との差異の程度にもよるが、絶縁層2上に配置される薄膜抵抗体群200cの全体のうち、上記スペースおよびその周辺部分では、薄膜抵抗体のパターンが他の領域に比べて疎であることにより、ウエットエッチング液の液回り性が良いため、エッチングが進行しやすい。このようなウエットエッチングの不均一性は、薄膜抵抗体の線幅のばらつきの原因となり、結果として、薄膜抵抗体群200cを構成する薄膜抵抗体3c,4aの抵抗値のばらつき、あるいは設計値に対する誤差の原因となる。
上記の問題点への対策として、実施例5に係る薄膜抵抗体群1200においては、図5の領域A1における薄膜抵抗体3cの屈曲部分の外周と薄膜抵抗体4aの屈曲部分の内周との間の上記スペースに、帯状(長尺状)をしたダミーパターン27を、スペース用のダミーパターンとして、その長手方向が図5における上下方向となるように、薄膜抵抗体3c,4aとは分離され、電気的に絶縁されるようにして配置している。
このため、パッド電極の配設位置など薄膜抵抗体群の基本的なパターンは変更しないで薄膜抵抗体群を構成する各薄膜抵抗体の抵抗値を調整するため、各薄膜抵抗体の屈曲部の長さを調整することにより、上記スペースにおける間隔寸法D1が他の箇所における間隔寸法D2より大きくなっている場合であっても、実施例5に係る薄膜抵抗体群1200においては、薄膜抵抗体群200cの全体のうち、上記スペースおよびその周辺部分における薄膜抵抗体のパターンの密度も、他の領域における薄膜抵抗体のパターンの密度と同程度となっている。これにより、実施例5に係る薄膜抵抗体群1200では、薄膜抵抗体群200cの全体にわたって薄膜抵抗体のパターンの密度の差がより小さくなり、薄膜抵抗体群200cの全体にわたってエッチングがより均一に進行するようになる。これによって、薄膜抵抗体群200cを構成する薄膜抵抗体3c,4aの抵抗値のばらつき、あるいは設計値に対する誤差がより小さくなるので、薄膜抵抗体3c,4aの抵抗値の比の値の設計値比に対する誤差をより小さくすることができる。
なお、実施例5に係る薄膜抵抗体群1200におけるスペース用のダミーパターン27の幅寸法W3は薄膜抵抗体3c,4aの幅寸法W1=W2と同じ寸法とすることが好適であるが、本発明はこのような構成に限定されるものではない。また、スペース用のダミーパターン27と薄膜抵抗体3c,4aとの間隔寸法D3,D4はいずれも薄膜抵抗体3c,4a同士の間隔寸法D2と同じ寸法になるようにすることが好適であるが、本発明はこのような構成に限定されるものではない。また、さらに、スペース用のダミーパターン27の長手方向の両端と薄膜抵抗体4aとの間隔寸法D5も、薄膜抵抗体3c,4a同士の間隔寸法D2と同じ寸法になるようにすることが好適であるが、本発明はこのような構成に限定されるものではない。
図5の領域A1における薄膜抵抗体3cの屈曲部分の外周と薄膜抵抗体4aの屈曲部分の内周との間のスペースの間隔寸法D1と、スペース用のダミーパターン27の幅寸法W3、および、ダミーパターン27と薄膜抵抗体3c,4aとの間隔寸法D3,D4との間には、D1=W3+D3+D4の関係がある。このため、薄膜抵抗体3cの屈曲部の長さを調整する場合、上記スペースの間隔寸法D1は、薄膜抵抗体3c,4aの幅寸法W1=W2、および、薄膜抵抗体3c,4a同士の間隔寸法D2との間に、D1=(1×W1)+(2×D2)の関係が有るように設定することが好適であるが、本発明はこのような構成に限定されるものではない。
また、上記スペースに配設するスペーサ用のダミーパターン27の個数は図5に示される1個に限定されるものではなく、上記スペースの間隔寸法D1に合わせて2個以上配設する構成とすることもできる。
例えば、図5には示していないが、幅寸法W3のダミーパターン27を図5における左右方向に間隔寸法D6を空けて2個並べて配設する構成では、間隔寸法D6は薄膜抵抗体3c,4a同士の間隔寸法D2と同じ寸法になるようにすることが好適である。このような2個並設の構成では、スペースの間隔寸法D1と、ダミーパターン27の幅寸法W3、ダミーパターン27と薄膜抵抗体3c,4aとの間隔寸法D3,D4、および、2個のダミーパターン27同士の間隔寸法D6との間には、D1=(2×W3)+D3+D4+D6の関係がある。このため、薄膜抵抗体3cの屈曲部の長さを調整する場合、上記スペースの間隔寸法D1は、薄膜抵抗体3c,4aの幅寸法W1=W2、および、薄膜抵抗体3c,4a同士の間隔寸法D2との間に、D1=(2×W1)+(3×D2)の関係が有るように設定することが好適であるが、本発明はこのような構成に限定されるものではない。
また、ダミーパターン27を図5における左右方向に間隔を空けて3個以上並べて配設する構成でも、上記スペースの間隔寸法D1の設定の仕方は同様である。ダミーパターン27を図5における左右方向に間隔を空けてN個(ここでNは2以上の整数)並べて配設する構成では、上記スペースの間隔寸法D1は、薄膜抵抗体3c,4aの幅寸法W1=W2、および、薄膜抵抗体3c,4a同士の間隔寸法D2との間に、D1=(N×W1)+((N+1)×D2)の関係が有るように設定することが好適であるが、本発明はこのような構成に限定されるものではない。
また、図5においては、スペース用のダミーパターンとして帯状(長尺状)をしたダミーパターン27を配置する構成を示したが、本発明はこのような構成に限定されるものではなく、例えば図5の領域A1における薄膜抵抗体3cの屈曲部分の外周と薄膜抵抗体4aの屈曲部分の内周との間のスペースに矩形枠状をしたダミーパターンを配置する構成とすることもできる。上記スペースに矩形枠状のダミーパターンを配置する構成では、矩形枠における各辺のダミーパターン部の幅寸法は、薄膜抵抗体3c,4aの幅寸法W1=W2と同じ寸法とすることが好適である。また、上記スペースに矩形枠状のダミーパターンを配置する構成では、ダミーパターンと薄膜抵抗体3c,4aとの間隔寸法は、いずれも薄膜抵抗体3c,4a同士の間隔寸法D2と同じ寸法になるようにすることが好適である。また、上記スペースに矩形枠状のダミーパターンを配置する構成では、矩形枠内の空白部の寸法としては、図5における上下方向の寸法は薄膜抵抗体3c,4a同士の間隔寸法D2と同じ寸法になるようにすることが好適であり、図5における左右方向の寸法は薄膜抵抗体3c,4a同士の間隔寸法D2と同じ寸法またはD2より大きい寸法になるようにすることが好適である。
また、図5においては、薄膜抵抗体3cの抵抗値をより低い方に調整するため、薄膜抵抗体4aと噛み合う箇所の屈曲部をより短くすることにより、領域A1における薄膜抵抗体3cの屈曲部分の外周と薄膜抵抗体4aの屈曲部分の内周との間に、他の箇所における薄膜抵抗体3c,4a同士間の間隔寸法D2より大きな間隔寸法D1を有するスペースが形成される場合に対応する構成を示したが、本発明は、このような構成に限定されものではない。例えば、薄膜抵抗体3cの抵抗値をより高い方に調整するため、薄膜抵抗体4aと噛み合う箇所の屈曲部をより長くする場合は、図5における領域B1およびその近傍箇所において、薄膜抵抗体3cの屈曲部分の内周と薄膜抵抗体4aの屈曲部分の外周との間に、他の箇所における薄膜抵抗体3c,4a同士間の間隔寸法D2より大きな間隔寸法を有するスペースが形成されるので、このスペースにスペース用のダミーパターンを配置する。また、薄膜抵抗体4aの抵抗値をより低い方あるいはより高い方に調整するため、薄膜抵抗体3cと噛み合う箇所の屈曲部をより短くあるいはより長くする場合も同様である。
また、図5に示される薄膜抵抗体群1200においては、薄膜抵抗体3c,4aの幅寸法W1,W2が両者で同じである構成を示したが、本発明のようなスペース用のダミーパターンを配置する構成は、薄膜抵抗体3c,4aの幅寸法W1,W2が互いに異なる構成にも適用することができる。
また、実施例5に係る薄膜抵抗体群1200においては、絶縁層2上における薄膜抵抗体群200cの外側、すなわち薄膜抵抗体群200cが配置される薄膜抵抗体領域を囲む周囲領域にも、帯状(長尺状)をしたダミーパターン24,25,26が周囲領域用のダミーパターンとして配置されており、この点は、実施例4に係る薄膜抵抗体群1000と同様である。
また、実施例5における薄膜抵抗体3c,4a、および、ダミーパターン24,25,26,27の形成材料、形成方法は、実施例4で述べた、薄膜抵抗体3,4、および、ダミーパターン21,22,23の形成材料、形成方法と同様である。
また、実施例5に係る薄膜抵抗体群1200における、周辺領域用のダミーパターン24,25,26の幅寸法、隣接する周辺領域用のダミーパターン同士の間隔寸法(例えばダミーパターン24とダミーパターン26との間隔寸法など)、および、周辺領域用のダミーパターンと薄膜抵抗体との間隔寸法(例えばダミーパターン24と薄膜抵抗体4aとの間隔寸法など)は、実施例4に係る薄膜抵抗体群1100と同様にして設定することができる。
なお、本発明は、図5に示される薄膜抵抗体群1200の構成に限定されるものではなく、例えばダミーパターンとしてスペース用のダミーパターン27だけを配置した構成とすることもできる。
1 半導体基板
2 絶縁層、1層目の絶縁層
3,3a,3b,3c,4,4a 薄膜抵抗体
5〜8 パッド電極
9 2層目の絶縁層
10 配線導体
21,22,23,24,25,26,27 ダミーパターン
100,200,1100,1200 薄膜抵抗体群
300 多層配線基板
W 線幅
L,L1 長さ

Claims (8)

  1. 絶縁層上に配置される複数の薄膜抵抗体からなる薄膜抵抗体群において、
    前記薄膜抵抗体が帯状に並んで配置され、且つ、互いの薄膜抵抗体の少なくとも一部が噛み合うように蛇行して配置されることを特徴とする薄膜抵抗体群。
  2. 絶縁層上に配置される複数の薄膜抵抗体からなる薄膜抵抗体群において、
    前記薄膜抵抗体の平面パターンがジグザグ状の屈曲した形状をしており、前記薄膜抵抗体が、互いに噛み合うように配置されることを特徴とする薄膜抵抗体群。
  3. 請求項1または2に記載した薄膜抵抗体群において、前記絶縁層上に、前記薄膜抵抗体群が配置される薄膜抵抗体領域と、前記薄膜抵抗体領域を囲む周囲領域とが設けられ、前記周囲領域に周囲領域用のダミーパターンが配置されることを特徴とする薄膜抵抗体群。
  4. 請求項1または2に記載した薄膜抵抗体群において、前記薄膜抵抗体群を構成する前記複数の薄膜抵抗体同士の間のスペースにスペース用のダミーパターンが配置されることを特徴とする薄膜抵抗体群。
  5. 請求項1または2に記載した薄膜抵抗体群において、前記絶縁層上に、前記薄膜抵抗体群が配置される薄膜抵抗体領域と、前記薄膜抵抗体領域を囲む周囲領域とが設けられ、前記周囲領域に周囲領域用のダミーパターンが配置されるとともに、前記薄膜抵抗体群を構成する前記複数の薄膜抵抗体同士の間のスペースにスペース用のダミーパターンが配置されることを特徴とする薄膜抵抗体群。
  6. 半導体基板と、該半導体基板上に配置される第1層目の絶縁層と、該第1層目の絶縁層上に少なくとも配置される請求項1ないし5のいずれか1項に記載した薄膜抵抗体群と、該薄膜抵抗体群上に配置される第2層目の絶縁層と、該第2層目の絶縁層上に少なくとも配置される配線導体と、を有することを特徴とする多層配線基板。
  7. 絶縁基板と、該絶縁板上に少なくとも配置される請求項1ないし5のいずれか1項に記載した薄膜抵抗体群と、該薄膜抵抗体群上に配置される絶縁層と、該絶縁層上に少なくとも配置される配線導体と、を有することを特徴とする多層配線基板。
  8. 前記半導体基板に半導体素子が形成されることを特徴とする請求項6に記載の多層配線基板。
JP2014079301A 2013-04-09 2014-04-08 薄膜抵抗体群およびそれを内蔵した多層配線基板 Withdrawn JP2014220491A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014079301A JP2014220491A (ja) 2013-04-09 2014-04-08 薄膜抵抗体群およびそれを内蔵した多層配線基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013081298 2013-04-09
JP2013081298 2013-04-09
JP2014079301A JP2014220491A (ja) 2013-04-09 2014-04-08 薄膜抵抗体群およびそれを内蔵した多層配線基板

Publications (1)

Publication Number Publication Date
JP2014220491A true JP2014220491A (ja) 2014-11-20

Family

ID=51938642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014079301A Withdrawn JP2014220491A (ja) 2013-04-09 2014-04-08 薄膜抵抗体群およびそれを内蔵した多層配線基板

Country Status (1)

Country Link
JP (1) JP2014220491A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180054257A (ko) * 2016-11-15 2018-05-24 삼성전기주식회사 저항체를 포함하는 전자 부품
WO2023085026A1 (ja) * 2021-11-12 2023-05-19 ローム株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6120003U (ja) * 1984-07-09 1986-02-05 株式会社アドバンテスト 薄膜抵抗器
JPS63310219A (ja) * 1987-06-11 1988-12-19 Nec Corp 並列比較形a−d変換回路
JPH07245303A (ja) * 1994-03-08 1995-09-19 Fujitsu Ltd 金属薄膜抵抗体の製造方法
JPH08223042A (ja) * 1995-02-16 1996-08-30 Sanyo Electric Co Ltd 逐次比較型adコンバータの集積回路
JPH08241959A (ja) * 1995-03-02 1996-09-17 Toshiba Corp 半導体装置
JP2002261244A (ja) * 2001-03-05 2002-09-13 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2010177506A (ja) * 2009-01-30 2010-08-12 Nec Corp 配線基板及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6120003U (ja) * 1984-07-09 1986-02-05 株式会社アドバンテスト 薄膜抵抗器
JPS63310219A (ja) * 1987-06-11 1988-12-19 Nec Corp 並列比較形a−d変換回路
JPH07245303A (ja) * 1994-03-08 1995-09-19 Fujitsu Ltd 金属薄膜抵抗体の製造方法
JPH08223042A (ja) * 1995-02-16 1996-08-30 Sanyo Electric Co Ltd 逐次比較型adコンバータの集積回路
JPH08241959A (ja) * 1995-03-02 1996-09-17 Toshiba Corp 半導体装置
JP2002261244A (ja) * 2001-03-05 2002-09-13 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2010177506A (ja) * 2009-01-30 2010-08-12 Nec Corp 配線基板及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180054257A (ko) * 2016-11-15 2018-05-24 삼성전기주식회사 저항체를 포함하는 전자 부품
JP2018082141A (ja) * 2016-11-15 2018-05-24 サムソン エレクトロ−メカニックス カンパニーリミテッド. 抵抗体を含む電子部品
KR102527722B1 (ko) * 2016-11-15 2023-05-02 삼성전기주식회사 저항체를 포함하는 전자 부품
WO2023085026A1 (ja) * 2021-11-12 2023-05-19 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP6551305B2 (ja) 積層インダクタ
US10153079B2 (en) Laminated coil component and method of manufacturing the same
JP5275393B2 (ja) 積層型セラミックコンデンサ
US7408435B2 (en) Coil component
JP2010165780A (ja) 薄膜抵抗素子の製造方法
US9576732B2 (en) Multilayer ceramic capacitor and mounting board therefor
CN103443635A (zh) 具有改进的相位精度的电阻分压器
JP2014220491A (ja) 薄膜抵抗体群およびそれを内蔵した多層配線基板
JP5817954B1 (ja) 部品内蔵基板
KR20150128149A (ko) 공통 모드 필터 및 그 제조 방법
CN107452460B (zh) 电子部件
JP6175504B2 (ja) スイッチ
JP2006165380A (ja) 可変容量コンデンサ
WO2011058826A1 (ja) 可変容量装置
TWI517768B (zh) 電性膜體之製造方法
JP4738182B2 (ja) 薄膜コンデンサ
KR20200052359A (ko) 인덕터 스택 구조
US20070120266A1 (en) Chip resistor
JP2007165358A (ja) チップ型コンデンサ
WO2024014212A1 (ja) 電子部品
JP4178896B2 (ja) Lr複合部品
JP2009111265A (ja) 半導体装置
KR101558132B1 (ko) 박막형 코일 부품 및 그 제조 방법
JP6319572B2 (ja) アンテナ装置
JP2003059725A (ja) Lr複合部品

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20180327