KR20200052359A - 인덕터 스택 구조 - Google Patents
인덕터 스택 구조 Download PDFInfo
- Publication number
- KR20200052359A KR20200052359A KR1020207010411A KR20207010411A KR20200052359A KR 20200052359 A KR20200052359 A KR 20200052359A KR 1020207010411 A KR1020207010411 A KR 1020207010411A KR 20207010411 A KR20207010411 A KR 20207010411A KR 20200052359 A KR20200052359 A KR 20200052359A
- Authority
- KR
- South Korea
- Prior art keywords
- inductor
- planar
- stack structure
- layers
- metal layer
- Prior art date
Links
- 239000002184 metal Substances 0.000 claims abstract description 84
- 229910052751 metal Inorganic materials 0.000 claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 3
- 239000010453 quartz Substances 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/002—Details of via holes for interconnecting the layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
본 출원은 인덕터 스택 구조에 관한 것이며, 해당 인덕터 스택 구조는: 기판, 적어도 두 층의 금속층, 스루홀을 포함하되; 적어도 두 층의 금속층은 기판의 일측에 순차적으로 스택되고, 각 층의 금속층은 적어도 제 1 평면 인덕터를 포함하며; 스루홀은 임의의 인접하는 두 층의 금속층 사이에 위치하고, 서로 다른 금속층의 제 1 평면 인덕터는 스루홀을 통해 전기적으로 연결되며; 여기서, 스루홀의 두께는 금속층의 두께보다 크다.
Description
본 출원의 실시예는 집적회로 기술에 관한 것이며, 예를 들어 인덕터 스택 구조에 관한 것이다.
전자제품이 날로 발전함에 따라, 다양한 유형의 소자의 연구 개발은 고집적화, 다기능의 방향으로 발전하며, 따라서, 소자의 집적회로 구조에 대한 요구도 날로 높아지고 있다.
집적회로를 설계함에 있어서, 인덕터의 설계는 항상 난제였다. 현단계에서 집적회로 중의 인덕터에는 두가지 문제점이 항상 존재하고 있는데, 하나는 인덕터의 품질계수(즉 Q값)가 비교적 낮아, 회로 성능에 영향을 미치는 것이고; 다른 하나는 인덕터 면적이 커서 회로집적도, 크기 및 제조비용에 영향을 주는 것이다.
본 출원은 인덕터의 품질계수와 인덕터의 인덕턴스 값이 모두 비교적 높은 상태를 유지하면서, 인덕터의 면적이 작고, 집적회로의 면적을 감소시키는 인덕터 스택 구조를 제공한다.
본 출원에서 제공한 인덕터 스택 구조는 기판(substrate), 적어도 두 층의 금속층, 스루홀(through hole)을 포함하되,
상기 적어도 두 층의 금속층은 상기 기판의 일측에 순차적으로 스택되고, 각 층의 상기 금속층은 적어도 제 1 평면 인덕터를 포함하며;
상기 스루홀은 임의의 인접하는 두 층의 상기 금속층 사이에 위치하고, 서로 다른 상기 금속층의 상기 제 1 평면 인덕터는 상기 스루홀을 통해 전기적으로 연결되며;
여기서, 상기 스루홀의 두께는 상기 금속층의 두께보다 크다.
일 실시예에서, 서로 다른 상기 금속층의 상기 제 1 평면 인덕터는 직렬되거나 병렬된다.
일 실시예에서, 임의의 인접하는 두 층의 상기 금속층의 상기 제 1 평면 인덕터의 상기 기판에서의 수직 투영은 교차 중첩된다.
일 실시예에서, 임의의 인접하는 두 층의 상기 금속층의 상기 제 1 평면 인덕터가 대응되게 교차 중첩되는 부분은 같은 전류 방향을 갖는다.
일 실시예에서, 적어도 한 층의 상기 금속층은 제 2 평면 인덕터를 더 포함하되, 상기 제 2 평면 인덕터와 상기 제 1 평면 인덕터는 절연되고, 상기 제 2 평면 인덕터와 임의의 상기 제 1 평면 인덕터의 상기 기판에서의 수직 투영은 교차 중첩되지 않는다.
일 실시예에서, 상기 제 1 평면 인덕터는 평면 나선 구조이다.
일 실시예에서, 상기 스루홀은 금속기둥을 포함한다.
일 실시예에서, 상기 인덕터 스택 구조는 기능소자를 더 포함하되, 상기 기능소자는 상기 기판과 상기 기판에 가장 근접한 상기 금속층 사이에 위치하고;
상기 기능소자는 트랜지스터, 다이오드, 저항, 인덕터, 커패시터와 음파소자 중의 적어도 1종을 포함한다.
일 실시예에서, 상기 금속층은 전기도금(Electroplating) 공정을 통해 제조된다.
일 실시예에서, 상기 기판의 재질은 실리콘, 석영, 사파이어와 유리 중의 1종이다.
본 출원에서 제공한 인덕터 스택 구조는, 제 1 평면 인덕터를 포함하는 금속층을 다층으로 설치하여, 인덕터 스택 구조의 인덕턴스 값을 증가하고, 금속층 두께보다 큰 두께를 갖는 스루홀을 통해 서로 다른 금속층의 제 1 평면 인덕터를 연결하여, 서로 다른 제 1 평면 인덕터 사이의 간섭을 감소할 수 있으며, 관련 기술의 방안에 비해, 서로 다른 금속층의 제 1 평면 인덕터 사이의 상호 인덕턴스를 크게 낮추지 않은 상황에서, 서로 다른 금속층 사이의 기생 커패시터를 대폭 낮출 수 있어, 인덕터가 비교적 작은 면적을 가지면서도 비교적 높은 인덕턴스 값과 품질계수를 유지하도록 하며, 집적회로의 면적을 감소시킬 수 있다.
도 1은 일 실시예에서 제공한 인덕터 스택 구조의 구조 개략도이다.
도 2는 일 실시예에서 제공한 다른 인덕터 스택 구조의 구조 개략도이다.
도 3은 일 실시예에서 제공한 또 다른 인덕터 스택 구조의 구조 개략도이다.
도 2는 일 실시예에서 제공한 다른 인덕터 스택 구조의 구조 개략도이다.
도 3은 일 실시예에서 제공한 또 다른 인덕터 스택 구조의 구조 개략도이다.
본 출원은 2018 년 4월 13일자로 중국특허청에 제출한 출원번호가 201810331302.5인 중국특허출원, 및 출원번호가 201820525282.0인 중국특허출원의 우선권을 주장하며, 상기 출원의 전부 내용은 인용을 통해 본 출원에 통합된다.
이하에서는, 도면과 실시예를 결합하여 본 출원을 추가로 상세히 설명한다. 여기서 기술한 구체적인 실시예는 본 출원을 해석하기 위한 것일 뿐, 본 출원을 한정하는 것이 아님을 이해할 수 있을 것이다. 이외, 설명할 필요가 있는 것은, 기술의 편의를 위해, 도면에서는 전체구조가 아닌 본 출원과 관련된 부분만 도시하였다.
도 1은 일 실시예에서 제공한 인덕터 스택 구조의 구조 개략도이다. 도 1을 참조하면, 본 출원의 실시예에서 제공한 인덕터 스택 구조는 기판(10), 적어도 두 층의 금속층(20), 스루홀(30)을 포함하되, 적어도 두 층의 금속층(20)은 기판(10)의 일측에 순차적으로 스택되고, 각 층의 금속층(20)은 적어도 제 1 평면 인덕터(21)를 포함하며; 스루홀(30)은 임의의 인접하는 두 층의 금속층(20) 사이에 위치하고, 서로 다른 금속층(20)의 제 1 평면 인덕터(21)는 스루홀(30)을 통해 전기적으로 연결되며; 여기서, 스루홀(30)의 두께는 금속층(20)의 두께보다 크다.
기판(10)은 해당 인덕터 스택 구조의 금속층(20)을 지지하는 작용을 하며, 일 실시예에서, 기판(10)의 재질은 실리콘, 석영, 사파이어 및 유리 중의 1종일 수 있다. 실제 수요에 따라, 기타 재질의 재료를 사용하여 기판(10)을 형성할 수 있음을 이해할 수 있다.
기판(10)에 금속층(20)을 형성할 수 있고, 일 실시예에서, 금속층(20)은 전기도금 공정을 통해 제조될 수 있다. 설명할 필요가 있는 것은, 전기도금 공정을 통해 금속층(20)을 제조하는 것은 본 실시예에서 제공한 하나의 예시일 뿐, 기타 공정을 통해 금속층(20)을 제조할 수도 있다.
집적회로에서, 인덕터의 설치에 대한 요구가 비교적 높으며, 일부 응용에서는 집적회로에서 인덕터가 비교적 높은 인덕턴스 값을 가지도록 요구할 뿐만 아니라, 고집적화를 구현하기 위해 집적회로의 면적을 줄이도록 요구한다.
일반적인 상황에서, 보다 높은 품질계수(즉 Q값)를 갖는 인덕터를 얻기 위해, 서로 다른 금속층(20)의 제 1 평면 인덕터(21)를 제 1 평면 인덕터(21)와 유사한 형상을 갖는 스루홀(30)을 통해 전기적으로 연결하여, 서로 다른 금속층(20)의 제 1 평면 인덕터(21)가 병렬되도록 하며, 다시 말해서, 실질상 인덕터 코일의 두께를 증가하여, Q값을 증가한다. 그러나, 금속층(20)의 두께가 증가하는 동시에, 단위 면적 내의 인덕턴스 값은 따라서 떨어지게 된다. 이러한 상황에서 설계사는 반드시 단위 면적 내의 인덕턴스 값과 Q값에서 취사선택하여야 한다. 따라서, 같은 면적 내에서 인덕턴스 값과 Q값의 동기 상승을 구현하는 것은 하나의 난제로 되었다.
집적회로의 면적을 감소하고 인덕터의 인덕턴스 값과 품질계수를 향상시키기 위해, 기판(10) 상에 제 1 평면 인덕터(21)를 포함하는 금속층(20)을 두 층으로 설치하며, 서로 다른 제 1 평면 인덕터(21) 사이에 상호 인덕턴스가 발생할 수 있어, 인덕터의 인덕턴스 값이 증가하게 된다. 서로 다른 제 1 평면 인덕터(21) 사이의 기생 커패시터를 감소하기 위해, 서로 다른 제 1 평면 인덕터(21) 사이를 스루홀(30)을 통해 연결하고, 스루홀(30)의 두께를 금속층(20)의 두께보다 크게하여, 서로 다른 제 1 평면 인덕터(21) 사이에 비교적 높은 상호 인덕턴스를 발생시킬 수 있고 또한 두 층의 금속층 사이의 기생 커패시터를 대폭 감소시킴으로써, 해당 인덕터 스택 구조의 인덕턴스 값과 품질계수를 증가시킨다.
서로 다른 금속층(20) 사이 및 스루홀(30)과 각각의 제 1 평면 인덕터(21) 사이에 불필요한 전기적 연결이 이루어지는 것을 방지하기 위해, 서로 다른 금속층(20) 사이에 절연층을 설치할 수 있고, 절연층은 스루홀을 커버할 수 있으며, 이로써 해당 인덕터 스택 구조에서 단락 등 현상이 발생되는 것을 방지하고, 해당 인덕터 스택 구조가 정상적으로 작동할 수 있도록 보장한다.
설명할 필요가 있는 것은, 인덕터의 품질계수를 유지하고, 해당 인덕터 스택 구조의 전기전도 성능을 확보하기 위해, 스루홀(30)은 높은 전기전도도를 갖는 금속으로 형성될 수 있다. 일 실시예에서, 스루홀(30)은 금속기둥을 포함할 수 있다. 예시적으로, 스루홀(30)은 구리기둥이다.
본 실시예에서 제공한 인덕터 스택 구조는, 서로 다른 층의 금속층에 제 1 평면 인덕터를 각각 설치하고, 두께가 금속층의 두께보다 큰 스루홀을 통해 서로 다른 제 1 평면 인덕터를 연결하여, 인덕터의 인덕턴스 값과 품질계수를 모두 높게 유지하면서도, 인덕터의 면적은 증가되지 않으므로, 집적회로의 면적을 감소할 수 있다.
계속하여 도 1을 참조하면, 일 실시예에서, 제 1 평면 인덕터(21)는 평면 나선 구조일 수 있다.
설명할 필요가 있는 것은, 평면 나선 인덕터는 쉽게 정합되고, 비용이 낮으므로, 제 1 평면 인덕터를 평면 나선 구조로 설치할 수 있다. 그러나 제 1 평면 인덕터가 평면 나선 구조인 것은 본 실시예에서 제공한 하나의 예시일 뿐, 본 출원을 한정하는 것이 아니며, 제 1 평면 인덕터(21)는 기타 형상의 구조를 갖는 평면 인덕터일 수 있다.
일 실시예에서, 서로 다른 금속층(20)의 제 1 평면 인덕터(21)는 직렬되거나 병렬될 수 있다.
실제 수요에 따라 서로 다른 층의 금속층(20)의 제 1 평면 인덕터(21)는 스루홀(30)을 통해 연결될 수 있고, 서로 다른 제 1 평면 인덕터(21) 사이는 직렬 연결되거나, 병렬 연결될 수 있으며, 일부가 직렬 연결되고 일부가 병렬 연결될 수도 있다.
계속하여 도 1을 참조하면, 서로 다른 제 1 평면 인덕터(21)가 직렬될 경우, 해당 인덕터 스택 구조의 전체 인덕턴스 값은 모든 제 1 평면 인덕터(21)의 인덕턴스 값을 더한 합이며, 해당 인덕터 스택 구조에서 비교적 큰 인덕턴스 값이 필요할 경우, 서로 다른 제 1 평면 인덕터(21)를 직렬 연결할 수 있다.
일 실시예에서, 임의의 인접하는 두 층의 금속층(20)의 제 1 평면 인덕터(21)의 기판(10) 상의 수직 투영은 교차 중첩될 수 있다.
서로 다른 제 1 평면 인덕터(21)의 기판(10) 상의 수직 투영이 교차 중첩될 경우, 각 금속층(20)의 기판(10) 상의 수직 투영 면적을 감소시켜, 기판과 해당 인덕터 스택 구조의 면적을 감소시킴으로써, 집적회로의 면적을 감소시킬 수 있다.
일 실시예에서, 임의의 인접하는 두 층의 금속층(20)의 제 1 평면 인덕터(21)가 대응되게 교차 중첩되는 부분은 동일한 전류 방향을 갖는다.
인접하는 제 1 평면 인덕터(21) 사이에 일정한 거리가 있을 경우, 제 1 평면 인덕터(21) 사이에서 상호 인덕턴스가 발생할 수 있고, 인접하는 제 1 평면 인덕터(21)가 같은 전류(I)방향을 갖고, 기판(10)에 수직되는 방향에서 교차 중첩되는 영역이 있을 경우, 인접하는 제 1 평면 인덕터(21)는 같은 방향의 자기장을 갖는다. 따라서 제 1 평면 인덕터(21)의 자속이 증가되어, 제 1 평면 인덕터(21) 사이의 상호 인덕턴스 값이 증가되며, 해당 인덕터 스택 구조의 전체 인덕턴스 값이 증가된다.
예시적으로, 금속층이 두 층으로 설치되고, 금속층의 면적은 같으며, 모두 길이가 0.68mm, 너비가 0.74mm인 경우, 각 층의 금속층의 두께를 6μm로 설치한다. 관련 기술에서 스루홀의 두께는 2μm이고, 스루홀 및 두 층의 금속층의 제 1 평면 인덕터의 기판에서의 수직 투영은 완전히 중첩되며, 즉, 두개의 제 1 평면 인덕터는 제 1 평면 인덕터와 유사한 형상을 갖는 스루홀을 통해 병렬된다. 본 실시예는 두께가 20μm인 스루홀을 사용하여 두개의 제 1 평면 인덕터를 직렬 연결하고, 예시적으로, 스루홀은 구리기둥이며, 두개의 제 1 평면 인덕터가 같은 방향의 전류를 갖도록 한다(도 1을 참조). 표 1은 관련 기술과 본 실시예의 인덕터의 인덕턴스 값과 품질계수이다.
| 길이(mm) | 너비(mm) | 면적(mm2) | 인덕턴스 값(nH@1GHz) | Q값(@1GHz) | |
| 관련 기술 | 0.68 | 0.74 | 0.5032 | 1.52 | 57.9 |
| 본 실시예 | 0.68 | 0.74 | 0.5032 | 3.3 | 61.7 |
주의할 점: 인덕턴스 값의 단위는 nH이고, 측정 주파수는 1GHz이며, 표시 방식은 nH@1GHz이다. Q값은 무차원이고, 측정 주파수는 1GHz이며, 표시 방식은 @1GHz이다. 표 1을 참조하면, 관련 기술의 설치구조에 비해, 본 실시예에서는, 두께가 금속층보다 큰 스루홀을 통해 서로 다른 금속층의 제 1 평면 인덕터를 연결하여 인덕터 스택 구조의 인덕터의 인덕턴스 값을 대폭 증가할 수 있고, 인덕터의 품질계수가 거의 변하지 않도록 유지할 수 있다. 즉, 본 실시예에서 제공한 기술방안은, 같은 면적에서, 인덕터의 품질계수가 비교적 높은 상태를 유지하면서, 인덕터 스택 구조의 인덕터의 인덕턴스 값을 증가할 수 있다.
| 스루홀의 두께(μm) | 인덕턴스 값(nH@1GHz) | Q값(@1GHz) | |
| 관련 기술 | 2 | 1.52 | 57.9 |
| 본 실시예 | 2 | 3.56 | 35.5 |
| 5 | 3.41 | 47.0 | |
| 10 | 3.38 | 57.5 | |
| 20 | 3.30 | 61.7 | |
| 40 | 3.16 | 62.7 |
표 2는 스루홀의 두께가 다를 경우, 관련 기술과 본 실시예의 인덕터의 인덕턴스 값과 품질계수이다. 여기서, 스루홀의 두께 이외, 표 2의 각 실험 파라미터와 표 1의 실험 파라미터는 같다.
설명할 필요가 있는 것은, 본 실시예에서 스루홀의 두께는 인덕터의 성능에 일정한 영향을 미친다. 상기 각 파라미터를 모두 변경하지 않고, 본 실시예의 스루홀의 두께만을 변경하여 인덕터 스택 구조의 성능을 향상시키도록 스루홀의 두께 범위를 확정한다.
스루홀의 두께를 변경할 경우, 인덕터의 인덕턴스 값과 품질계수는 모두 변경되고, 스루홀의 두께가 관련 기술의 스루홀의 두께와 같을 경우, 인덕턴스 값은 대폭 증가되지만, 기생 커패시터가 과도하게 크므로, 인덕터의 품질계수가 크게 떨어진다. 인덕턴스 값과 품질계수를 모두 비교적 높은 값으로 유지하기 위해, 스루홀의 두께를 금속층의 두께보다 크게 설치할 수 있다.
따라서, 본 실시예는, 스루홀의 두께를 금속층의 두께보다 크게 설치함으로써, 집적회로의 면적을 감소시키는 동시에, 비교적 높은 인덕턴스 값과 품질계수를 유지하는 것을 확보할 수 있다.
도 2는 일 실시예에서 제공한 다른 인덕터 스택 구조의 구조 개략도이다. 도 2를 참조하면, 일 실시예에서, 적어도 한 층의 금속층(20)은 제 2 평면 인덕터(22)를 더 포함하되, 제 2 평면 인덕터(22)와 제 1 평면 인덕터(21)는 절연되고, 제 2 평면 인덕터(22)와 임의의 제 1 평면 인덕터(21)의 기판에서의 수직 투영은 교차 중첩되지 않는다.
같은 금속층(20)에 두개의 평면 인덕터가 존재할 경우, 제 2 평면 인덕터(22)와, 이와 같은 금속층(20)에 위치한 제 1 평면 인덕터(21)는 각각 기타 소자에 연결될 수 있도록 서로 절연되게 설치함으로써, 상응한 기능을 구현하고 간섭을 감소할 수 있다.
설명할 필요가 있는 것은, 기판(10)의 수직 방향에서, 인접하는 금속층(20)의 제 1 평면 인덕터(21)가 동시에 해당 금속층(20)의 제 1 평면 인덕터(21) 및 제 2 평면 인덕터(22)와 교차 중첩되는 영역을 형성할 경우, 인덕터 사이에 상호 간섭이 존재하게 되어, 해당 인덕터 스택 구조의 성능에 영향을 미친다. 따라서, 해당 인덕터 스택 구조의 성능을 확보하기 위해, 인덕터 스택 구조의 인덕터를 일일이 대응되게 설치해야 하며, 즉 인접하는 금속층(20)의 평면 인덕터와 하나의 평면 인덕터의 기판(20) 상의 수직 투영이 교차 중첩될 수 있도록 설치하여, 같은 금속층(20)의 제 1 평면 인덕터(21) 및 제 2 평면 인덕터(22)와, 인접하는 금속층(20)의 제 1 평면 인덕터(21)의 기판(10) 상의 수직 투영이 동시에 교차 중첩되는 것을 방지한다.
도 3은 일 실시예에서 제공한 또 다른 인덕터 스택 구조의 구조 개략도이다. 도 3을 참조하면, 일 실시예에서, 인덕터 스택 구조는 기능소자(40)를 더 포함할 수 있으며, 기능소자(40)는 기판(10)과 기판(10)에 가장 근접한 금속층(20) 사이에 위치하고; 기능소자(40)는 트랜지스터, 다이오드, 저항, 인덕터, 커패시터 및 음파소자 중의 적어도 1종을 포함한다.
설명할 필요가 있는 것은, 기능소자(40)는 기타 위치, 예를 들어, 임의의 두 층의 금속층(20) 사이에 설치될 수도 있으나, 기능소자(40)가 비교적 좋은 평탄 성능을 갖는 영역에 설치되어야 하는 점을 감안하면, 이를 기판(10)과 기판(10)에 가장 근접한 금속층(20) 사이에 설치할 수 있다.
인덕터 스택 구조에 기능소자(40)를 설치하여 일정한 기설정된 기능을 구현하도록 할 수 있으며, 실제 수요에 따라 기능소자(40)의 구체적인 구조를 확정할 수 있으며, 기능소자가 트랜지스터, 커패시터 또는 음파소자 등 소자인 것은 본 실시예의 구체적인 예시일 뿐, 본 출원을 한정하는 것이 아니며, 기능소자는 기타 소자, 예를 들어 칩 등일 수도 있다.
Claims (10)
- 기판, 적어도 두 층의 금속층, 스루홀을 포함하되;
상기 적어도 두 층의 금속층은 상기 기판의 일측에 순차적으로 스택되고, 각 층의 상기 금속층은 적어도 제 1 평면 인덕터를 포함하며;
상기 스루홀은 임의의 인접하는 두 층의 상기 금속층 사이에 위치하고, 서로 다른 상기 금속층의 상기 제 1 평면 인덕터는 상기 스루홀을 통해 전기적으로 연결되며;
여기서, 상기 스루홀의 두께는 상기 금속층의 두께보다 큰 것을 특징으로 하는 인덕터 스택 구조. - 제1항에 있어서,
서로 다른 상기 금속층의 상기 제 1 평면 인덕터는 직렬되거나 병렬되는 것을 특징으로 하는 인덕터 스택 구조. - 제1항에 있어서,
임의의 인접하는 두 층의 상기 금속층의 상기 제 1 평면 인덕터의 상기 기판에서의 수직 투영은 교차 중첩되는 것을 특징으로 하는 인덕터 스택 구조. - 제3항에 있어서,
임의의 인접하는 두 층의 상기 금속층의 상기 제 1 평면 인덕터가 대응되게 교차 중첩되는 부분은 같은 전류 방향을 갖는 것을 특징으로 하는 인덕터 스택 구조. - 제1항에 있어서,
적어도 한 층의 상기 금속층은 제 2 평면 인덕터를 더 포함하되, 상기 제 2 평면 인덕터와 상기 제 1 평면 인덕터는 절연되고, 상기 제 2 평면 인덕터와 임의의 상기 제 1 평면 인덕터의 상기 기판에서의 수직 투영은 교차 중첩되지 않는 것을 특징으로 하는 인덕터 스택 구조. - 제1항에 있어서,
상기 제 1 평면 인덕터는 평면 나선 구조인 것을 특징으로 하는 인덕터 스택 구조. - 제1항에 있어서,
상기 스루홀은 금속기둥을 포함하는 것을 특징으로 하는 인덕터 스택 구조. - 제1항에 있어서,
기능소자를 더 포함하되, 상기 기능소자는 상기 기판과 상기 기판에 가장 근접한 상기 금속층 사이에 위치하고;
상기 기능소자는 트랜지스터, 다이오드, 저항, 인덕터, 커패시터와 음파소자 중의 적어도 1종을 포함하는 것을 특징으로 하는 인덕터 스택 구조. - 제1항에 있어서,
상기 금속층은 전기도금 공정을 통해 제조되는 것을 특징으로 하는 인덕터 스택 구조. - 제1항에 있어서,
상기 기판의 재질은 실리콘, 석영, 사파이어와 유리 중의 1종인 것을 특징으로 하는 인덕터 스택 구조.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810331302.5A CN108346642A (zh) | 2018-04-13 | 2018-04-13 | 一种电感堆叠结构 |
| CN201810331302.5 | 2018-04-13 | ||
| CN201820525282.0 | 2018-04-13 | ||
| CN201820525282.0U CN207993862U (zh) | 2018-04-13 | 2018-04-13 | 一种电感堆叠结构 |
| PCT/CN2018/108197 WO2019196354A1 (zh) | 2018-04-13 | 2018-09-28 | 电感堆叠结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20200052359A true KR20200052359A (ko) | 2020-05-14 |
Family
ID=68163884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207010411A KR20200052359A (ko) | 2018-04-13 | 2018-09-28 | 인덕터 스택 구조 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11631516B2 (ko) |
| JP (1) | JP2021510935A (ko) |
| KR (1) | KR20200052359A (ko) |
| WO (1) | WO2019196354A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11670583B2 (en) * | 2020-06-04 | 2023-06-06 | Microchip Technology Incorporated | Integrated inductor with a stacked metal wire |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU7373696A (en) * | 1995-09-25 | 1997-04-17 | Allied-Signal Inc. | Planar electronic network |
| US5849355A (en) * | 1996-09-18 | 1998-12-15 | Alliedsignal Inc. | Electroless copper plating |
| JP4200631B2 (ja) * | 2000-03-29 | 2008-12-24 | 沖電気工業株式会社 | オンチップ・コイルとその製造方法 |
| JP2001308538A (ja) * | 2000-04-26 | 2001-11-02 | Matsushita Electric Ind Co Ltd | インダクタ内蔵多層配線板 |
| US7262680B2 (en) | 2004-02-27 | 2007-08-28 | Illinois Institute Of Technology | Compact inductor with stacked via magnetic cores for integrated circuits |
| JP4544181B2 (ja) * | 2006-03-03 | 2010-09-15 | セイコーエプソン株式会社 | 電子基板、半導体装置および電子機器 |
| JP2009266908A (ja) | 2008-04-23 | 2009-11-12 | Sony Corp | 半導体装置の製造方法、及び半導体装置 |
| CN101752226A (zh) | 2008-12-09 | 2010-06-23 | 上海华虹Nec电子有限公司 | 集成电路中的电感及制作方法 |
| CN102087907A (zh) | 2009-12-08 | 2011-06-08 | 上海华虹Nec电子有限公司 | 利用金属对齐以增强互感的叠层电感 |
| KR101472633B1 (ko) | 2012-10-16 | 2014-12-15 | 삼성전기주식회사 | 하이브리드 적층기판, 그 제조방법 및 패키지 기판 |
| US8941212B2 (en) | 2013-02-06 | 2015-01-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Helical spiral inductor between stacking die |
| JP5585740B1 (ja) | 2013-03-18 | 2014-09-10 | 株式会社村田製作所 | 積層型インダクタ素子および通信装置 |
| JP2014232837A (ja) | 2013-05-30 | 2014-12-11 | イビデン株式会社 | 配線板 |
| US9449753B2 (en) | 2013-08-30 | 2016-09-20 | Qualcomm Incorporated | Varying thickness inductor |
| CN108346642A (zh) | 2018-04-13 | 2018-07-31 | 安徽云塔电子科技有限公司 | 一种电感堆叠结构 |
-
2018
- 2018-09-28 KR KR1020207010411A patent/KR20200052359A/ko not_active Application Discontinuation
- 2018-09-28 JP JP2020538816A patent/JP2021510935A/ja active Pending
- 2018-09-28 US US16/754,798 patent/US11631516B2/en active Active
- 2018-09-28 WO PCT/CN2018/108197 patent/WO2019196354A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021510935A (ja) | 2021-04-30 |
| US20200303109A1 (en) | 2020-09-24 |
| US11631516B2 (en) | 2023-04-18 |
| WO2019196354A1 (zh) | 2019-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9648794B2 (en) | Wiring board and electronic apparatus | |
| US10117334B2 (en) | Magnetic assembly | |
| WO2017170535A1 (ja) | 回路モジュール | |
| US9620448B1 (en) | Power module | |
| CN108346642A (zh) | 一种电感堆叠结构 | |
| US11756989B2 (en) | Capacitor integrated structure | |
| JP6628007B2 (ja) | 電子部品 | |
| US10608609B2 (en) | LC filter and method of manufacturing LC filter | |
| US7489218B2 (en) | Inductor structure | |
| US20130250528A1 (en) | Circuit module | |
| JP2012094584A (ja) | 半導体装置用基板及び半導体装置 | |
| KR20010049422A (ko) | 고주파 모듈 | |
| KR20200052359A (ko) | 인덕터 스택 구조 | |
| US9583555B2 (en) | Semiconductor device having inductor | |
| JP2005167468A (ja) | 電子装置および半導体装置 | |
| JP2001308538A (ja) | インダクタ内蔵多層配線板 | |
| WO2018008422A1 (ja) | Ｅｓｄ保護機能付きインダクタ | |
| JP5617614B2 (ja) | コイル内蔵基板 | |
| JP5138260B2 (ja) | チップ型電子部品 | |
| US6709977B2 (en) | Integrated circuit having oversized components and method of manafacture thereof | |
| JP2021057867A (ja) | 通信モジュール | |
| JP6083143B2 (ja) | チップインダクタ内蔵配線基板 | |
| KR20210111837A (ko) | 집적 인덕터 구조 및 집적 회로 | |
| CN108231749B (zh) | 一种无源器件堆叠结构及其制作方法 | |
| CN110648999A (zh) | 具有电磁带隙结构的封装基板以及采用其的半导体封装 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |