CN101752226A - 集成电路中的电感及制作方法 - Google Patents
集成电路中的电感及制作方法 Download PDFInfo
- Publication number
- CN101752226A CN101752226A CN200810044069A CN200810044069A CN101752226A CN 101752226 A CN101752226 A CN 101752226A CN 200810044069 A CN200810044069 A CN 200810044069A CN 200810044069 A CN200810044069 A CN 200810044069A CN 101752226 A CN101752226 A CN 101752226A
- Authority
- CN
- China
- Prior art keywords
- inductance
- integrated circuit
- metal
- layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明公开了集成电路中电感的制作方法,包括以下步骤:1,在介质层上淀积一层金属;2,采用光刻工艺定义出电感的图形;3,进行金属层刻蚀,去除光刻胶,形成金属线圈;4,接着淀积介质层,并在介质层上形成通孔;5,填充通孔的填充金属;6,重复步骤1)至步骤5)以增加电感的层数,直到形成最后一层金属线圈。集成电路中的电感,包含多层相互平行的金属线圈,相邻金属线圈通过连接接触孔相连接。利用本发明方法制作的集成电路电感包括多层金属线圈,增强了电感的磁场强度。
Description
技术领域
本发明涉及集成电路制造工艺,特别涉及一种集成电路中的电感以及电感的制作方法。
背景技术
目前集成电路中电感的制造方法一般是利用某金属层,在单层制作出由金属线围绕多圈成的电感。惯常用的金属电感的版图如图1所示。
已有技术中,可以在单层制备一个电感,也可以制备多个电感,现在已,在单层中制备2个电感为例说明已有技术中制作电感的方法,其步骤如图2所示,包括以下步骤:第一步,如图3a所示,在介质层上淀积一层金属,一般用金属铝,沿着图3a中的A-A的剖面如图3b所示;第二步,如图4所示,采用光刻工艺定义出2个电感的图形,即在金属层上上光刻胶,然后做金属层光刻,接着进行显影;第三步,进行金属层刻蚀,去除光刻胶,在介质层上形成2个金属线圈,如图5a所示,沿着图5a的B-B剖面图如图5b所示。在一个金属层上可以制作单个电感,也可以制作多个电感。但是采用已有技术方法制作出的电感只在单层金属上,而且没有磁芯,在一定面积上得到的磁场强度有限。
发明内容
本发明所要解决的技术问题是提供一种集成电路中的金属电感能够增加集成电路中金属电感的磁场强度,为此本发明还提供这种集成电路中的金属的制作方法。
为解决上述技术问题,本发明集成电路中电感的制作方法的技术方案是,包括以下步骤:
1)在介质层上淀积一层金属;
2)采用光刻工艺定义出电感的图形;
3)进行金属层刻蚀,去除光刻胶,形成金属线圈;
4)接着淀积介质层,并在介质层上形成通孔;
5)填充通孔的填充金属;
6)重复步骤1)至步骤5)以增加电感的层数,直到形成最后一层金属线圈。
作为本发明集成电路中电感的制作方法的进一步改进是,在步骤1)之前先淀积一层蚀刻阻挡层,在步骤6)完成电感的制作之后,还包括以下步骤:
7)在最后一层金属线圈上淀积一层介质层;
8)采用光刻工艺定义磁芯通孔;
9)刻蚀磁芯通孔直至蚀刻阻挡层,并去除光刻胶;
10)填充磁芯的金属,形成集成电路电感中的磁芯。
本发明集成电路中的电感的技术方案是,包含多层相互平行的金属线圈,相邻金属线圈通过接触孔相连接。
作为本集成电路中的电感的进一步改进是,金属线圈中包括一个或多个磁芯。
本发明集成电路中电感的制作方法在制作完成一层金属线圈之后,再淀积介质层,再形成一层金属线圈,相邻的金属线圈通过在介质层中形成的接触孔相连接。由上述方法制作的集成电路中的电感,其产生的磁场为已有技术中电感的数倍。当在电感的金属线圈中增加磁芯时,更增强了电感产生的磁场。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明:
图1为已有技术中常用的集成电路电感的版图;
图2为已有技术中制作集成电路电感流程示意图;
图3至图5为已有技术中制作集成电路电感结构示意图;
图6为本发明集成电路中电感制作流程示意图;
图7至图12为本发明集成电路中电感制作过程结构示意图;
图13为本发明集成电路中电感简化的结构示意图;
图14至图17为本发明中磁芯制作过程结构示意图;
图18为本发明实施例中磁芯制作流程示意图;
图19为包含两个磁芯的集成电路电感结构示意图。
图中附图标记为
具体实施方式
如图6所示,本发明集成电路中电感的制作方法,整个过程都是在硅衬底上完成,硅衬底未在附图中体现,本发明包括以下步骤:
第一步,如图7所示,在介质层上淀积一层金属,一般采用金属铝,当然在淀积金属层之前采用溅射的方法形成金属阻挡层。
第二步,如图8所示,采用光刻工艺定义出电感的图形。即在整个金属层上涂布光刻胶,然后利用光刻掩膜版进行光刻,可以采用正性光刻胶,也可以采用负性光刻胶,最后再进行显影,形成所需要的电感图形。此处的电感图形由版图确定,可以为任意形状形成的环形,例如方的,圆的,三角的等。在一层金属层上可以定义单个也可以定义多个电感图形。
第三步,如图9所示,进行金属层刻蚀,去除光刻胶,形成金属线圈。根据上一步的定义可以在同一层面上形成单个电感线圈,也可以在同一层面上形成多个电感线圈,本实施例中以在单个层面上形成单个电感线圈为例。
第四步,如图10所示,首先淀积一层刻蚀阻挡层,然后在刻蚀阻挡层上再淀积一层介质层,并在介质层上形成金属线圈层间通孔;介质层厚度为一般的后段制程介质层厚度,为微米量级。形成上述通孔的过程也可以采用通孔光刻,刻蚀的常规手段进行。通孔的大小与金属线的宽度相当。
第五步,如图11所示,填充金属线圈层间通孔的填充金属,形成金属线圈层间接触孔。一般所填充的金属为钨。当然,在通孔填充金属之前会进行常规的进行金属阻挡层的淀积。在完成通孔金属填充之后,还要进行研磨,除去通孔区域外的金属,这些工艺步骤在附图中都没有具体体现。
然后,重复上述步骤1)至步骤5)以增加电感的层数,直到形成最后一层金属线圈。例如,接着,在集成电路电感的最后一层金属线圈上淀积金属曾,也向当于步骤4)所形成的介质层上淀积金属层,然后进行光刻和刻蚀进行金属线圈,得到两层相互平行的金属线圈,金属线圈之间通过接触孔相连接,其结构如图12所示。通过重复上述步骤可以形成多层金属线圈的集成电路中的电感,从而加磁场强度。利用本发明方法,不仅可以制作如图12所示的包括两层金属线圈的电感,而且可以重复后面的步骤制作任意多层金属线圈的电感。
例如,如果要制作包括三层金属线圈的集成电路中的电感时,简单说明的步骤如下:
1)在介质层上淀积一层金属;
2)采用光刻工艺定义出电感的图形;
3)进行金属层刻蚀,去除光刻胶,形成金属线圈;
4)接着淀积介质层,并在介质层上形成通孔;
5)填充通孔的填充金属;
6)接着淀积金属层;
7)采用光刻工艺定义出电感的图形;
8)进行金属层刻蚀,去除光刻胶,形成金属线圈。
采用上述的步骤就制作出包括三层金属线圈的集成电路中的电感。如果要继续增加金属线圈的层数,则在步骤8)的基础上,再进行如下的步骤:
9)淀积金属层间介质层,并在介质层上形成通孔;
10)填充通孔的填充金属;
11)接着淀积金属层;
12)采用光刻工艺定义出电感的图形;
13)进行金属层刻蚀,去除光刻胶,形成金属线圈。
利用本发明方法所得到的集成电路中的电感,当只制作了两层金属线圈时,其结构如图12所示,最下面为介质层和金属阻挡层(图中未显示金属阻挡层),第一层金属线圈,第二层金属线圈,在第一层金属线圈和第二层金属线圈中有金属层间介质层,也可以简称为介质层,在介质层中形成有接触孔,连接第一层金属线圈和第二层金属线圈,形成双层的集成电路电感。为了清楚的说明集成电路中金属电感的结构,如图13所示,包括上下层金属线圈,以接触孔相连接。
为了达到增强磁场的目的,所述的多层金属线圈,其环绕的方向应该使得形成的磁场方向相同,即多层金属线圈的电流方向应该一致,同为顺时针或者同为逆时针,这样才能保证所形成的磁场方向一致,满足增加磁场强度的目的。如图12所示,当上层金属中电流流向为顺时针,下层金属中的电流流向也为顺时针,磁场方向下,两层金属线圈则形成两倍的向下的磁场。当上层金属中电流流向为逆时针,下层金属中的电流流向也为逆时针,磁场方向下,两层金属线圈则形成两倍的向上的磁场。当金属线圈有n层,n为大于1的自然数,则形成n倍的磁场强度。
为了达到增强磁场的效果,本发明还提供一种实施例,在集成电路电感中增加磁芯。本实施例以两层金属线圈的集成电路电感为例说明磁芯的制作方法。
如图19所示,为了后续的磁芯通孔刻蚀工艺,还包括以下步骤:
首先,如图14所示,要在最初的介质层下淀积一层刻蚀阻挡层,一般可以采用氮化硅作为刻蚀阻挡层。
然后,按照本发明中集成电路电感的制作方法形成多层金属线圈的电感,所形成电感的结构本体于图13的一致,但是在最底层包括一层刻蚀阻挡层,其结构如图15所示。
如图16所示,在集成电路电感中的多层线圈的最后一层线圈完成之后,在其上淀积一层介质层,通过掩膜板定义需要做电感磁芯的区域,做电感线圈中通孔光刻,将通孔区域打开,然后做蚀刻直至蚀刻阻挡层,最后去除光刻胶,这样形成电感磁芯通孔。
如图17所示,填充磁芯的金属阻挡层和磁芯铁磁体金属,形成集成电路电感中的磁芯。填充磁芯金属时要淀积金属阻挡层,然后做化学机械研磨或者回刻蚀的手段,去除电感通孔区域外的金属。
重复上述的步骤可以在集成电路的金属线圈中形成多个电感磁芯。如过需要形成两个金属磁芯,其简要的步骤如下:首先淀积一层刻蚀阻挡层,然后形成多层金属线圈的电感,集成电路电感中的多层线圈的最后一层线圈完成之后,在其上淀积一层介质层,形成电感磁芯通孔,填充磁芯的金属形成磁芯,然后继续在介质层上定义电感磁芯通孔,然后填充金属形成磁芯。
即采用本发明方法制作的电感其结构如图17所示,最下层的刻蚀阻挡层,下层金属线圈和上层金属线圈之间通过接触孔相连接,上下层金属线圈之间为介质层,接触孔也是穿透该介质层的,上层金属线圈的上面还包括一层介质层,在电感线圈中间还包括磁芯。该电感磁芯可以为一个或者多个。如图18所示,当电感磁芯为两个时,集成电路中的电感其他结构不变,而金属线圈中间包括两个磁芯。在金属线圈中形成多个磁芯能进一步增加集成电路中电感的磁场强度。而多段不互连的磁芯,可以减小磁芯中的涡流。
磁芯可以按照上述流程,在金属线圈完成后一次制作,也可以分段制作。在完成磁芯的制作之后,可以直接继续再做上层图形,也可以再淀积一层介质层,再做上层图形。
本发明通过形成多层金属线圈以及在集成电路电感的金属线圈中间制作磁芯或者多个并行的磁芯,从而增强集成电路电感的磁场强度,并且减少磁芯中的涡流。
Claims (10)
1.一种集成电路中电感的制作方法,其特征在于,包括以下步骤:
1)在介质层上淀积一层金属;
2)采用光刻工艺定义出电感的图形;
3)进行金属层刻蚀,去除光刻胶,形成金属线圈;
4)接着淀积介质层,并在介质层上形成通孔;
5)填充通孔的填充金属;
6)重复步骤1)至步骤5)以增加电感的层数,直到形成最后一层金属线圈。
2.根据权利要求1所述的集成电路中电感的制作方法,其特征在于,步骤1)中在介质层上淀积的金属为铝。
3.根据权利要求1所述的集成电路中电感的制作方法,其特征在于,步骤5)中通孔的填充金属为钨。
4.根据权利要求1所述的集成电路中电感的制作方法,其特征在于,步骤2)中的电感图形由版图确定。
5.根据权利要求1所述的集成电路中电感的制作方法,其特征在于,在步骤1)之前先淀积一层蚀刻阻挡层,在步骤6)完成电感的制作之后,还包括以下步骤:
7)在最后一层金属线圈上淀积一层介质层;
8)采用光刻工艺定义磁芯通孔;
9)刻蚀磁芯通孔直至蚀刻阻挡层,并去除光刻胶;
10)填充磁芯的金属,形成集成电路电感中的磁芯。
6.根据权利要求5所述的集成电路中电感的制作方法,其特征在于,在集成电路电感金属线圈中的不同位置重复步骤8)至步骤10),形成集成电路电感金属线圈中多个并行的磁芯。
7.根据权利要求5所述的集成电路中电感的制作方法,其特征在于,步骤10)中填充磁芯的金属为钴。
8.根据权利要求5所述的集成电路中电感的制作方法,其特征在于,步骤8)中的磁芯通孔由版图确定。
9.一种集成电路中的电感,其特征在于,包含多层相互平行的金属线圈,相邻金属线圈通过连接接触孔相连接。
10.根据权利要求9所述的集成电路中的电感,其特征在于,金属线圈中包括一个或多个磁芯。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810044069A CN101752226A (zh) | 2008-12-09 | 2008-12-09 | 集成电路中的电感及制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810044069A CN101752226A (zh) | 2008-12-09 | 2008-12-09 | 集成电路中的电感及制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101752226A true CN101752226A (zh) | 2010-06-23 |
Family
ID=42478980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810044069A Pending CN101752226A (zh) | 2008-12-09 | 2008-12-09 | 集成电路中的电感及制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101752226A (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102569032A (zh) * | 2012-01-16 | 2012-07-11 | 中国科学院上海微系统与信息技术研究所 | 多层金属化薄膜叠加制作电感元件的方法 |
DE102012018013A1 (de) | 2012-09-12 | 2014-03-13 | X-Fab Semiconductor Foundries Ag | Spiralförmige, integrierbare Spulen mit zentrischen Anschlüssen in planarer grabenisolierter Siliziumhalbleitertechnologie |
CN107946236A (zh) * | 2017-11-22 | 2018-04-20 | 华进半导体封装先导技术研发中心有限公司 | 一种晶圆级封装线路层互连集成电感及其制造方法 |
CN108231747A (zh) * | 2016-12-21 | 2018-06-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法、电子装置 |
CN108346642A (zh) * | 2018-04-13 | 2018-07-31 | 安徽云塔电子科技有限公司 | 一种电感堆叠结构 |
CN110108382A (zh) * | 2019-04-26 | 2019-08-09 | 南京邮电大学 | 双层电感式无源无线温度传感器 |
WO2019196354A1 (zh) * | 2018-04-13 | 2019-10-17 | 安徽云塔电子科技有限公司 | 电感堆叠结构 |
CN111052426A (zh) * | 2017-08-11 | 2020-04-21 | 应用材料公司 | 具有磁芯电感器的半导体基板及其制造方法 |
CN113539650A (zh) * | 2020-04-17 | 2021-10-22 | 深南电路股份有限公司 | 印刷线路板内加工电感器件的方法及印刷线路板 |
-
2008
- 2008-12-09 CN CN200810044069A patent/CN101752226A/zh active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102569032B (zh) * | 2012-01-16 | 2014-05-28 | 中国科学院上海微系统与信息技术研究所 | 多层金属化薄膜叠加制作电感元件的方法 |
CN102569032A (zh) * | 2012-01-16 | 2012-07-11 | 中国科学院上海微系统与信息技术研究所 | 多层金属化薄膜叠加制作电感元件的方法 |
DE102012018013A1 (de) | 2012-09-12 | 2014-03-13 | X-Fab Semiconductor Foundries Ag | Spiralförmige, integrierbare Spulen mit zentrischen Anschlüssen in planarer grabenisolierter Siliziumhalbleitertechnologie |
DE102012018013B4 (de) * | 2012-09-12 | 2014-09-18 | X-Fab Semiconductor Foundries Ag | Spiralförmige, integrierbare Spulen mit zentrischen Anschlüssen in planarer grabenisolierter Siliziumhalbleitertechnologie |
CN108231747A (zh) * | 2016-12-21 | 2018-06-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法、电子装置 |
CN111052426A (zh) * | 2017-08-11 | 2020-04-21 | 应用材料公司 | 具有磁芯电感器的半导体基板及其制造方法 |
CN111052426B (zh) * | 2017-08-11 | 2024-01-23 | 应用材料公司 | 具有磁芯电感器的半导体基板及其制造方法 |
CN107946236A (zh) * | 2017-11-22 | 2018-04-20 | 华进半导体封装先导技术研发中心有限公司 | 一种晶圆级封装线路层互连集成电感及其制造方法 |
CN107946236B (zh) * | 2017-11-22 | 2020-06-02 | 华进半导体封装先导技术研发中心有限公司 | 一种晶圆级封装线路层互连集成电感及其制造方法 |
CN108346642A (zh) * | 2018-04-13 | 2018-07-31 | 安徽云塔电子科技有限公司 | 一种电感堆叠结构 |
WO2019196354A1 (zh) * | 2018-04-13 | 2019-10-17 | 安徽云塔电子科技有限公司 | 电感堆叠结构 |
US11631516B2 (en) | 2018-04-13 | 2023-04-18 | Anhui Yunta Electronic Technologies Co., Ltd. | Inductor stack structure |
CN110108382A (zh) * | 2019-04-26 | 2019-08-09 | 南京邮电大学 | 双层电感式无源无线温度传感器 |
CN113539650A (zh) * | 2020-04-17 | 2021-10-22 | 深南电路股份有限公司 | 印刷线路板内加工电感器件的方法及印刷线路板 |
CN113539650B (zh) * | 2020-04-17 | 2024-01-05 | 深南电路股份有限公司 | 印刷线路板内加工电感器件的方法及印刷线路板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101752226A (zh) | 集成电路中的电感及制作方法 | |
US7498918B2 (en) | Inductor structure | |
CN101494112B (zh) | 一种线圈电感的形成方法 | |
US7250842B1 (en) | MEMS inductor with very low resistance | |
EP0778593B1 (en) | Method for realizing magnetic circuits in an integrated circuit | |
US5372967A (en) | Method for fabricating a vertical trench inductor | |
US6433665B2 (en) | High efficiency thin film inductor | |
JP2004524696A (ja) | Icデバイス用の集積トロイダル・コイル・インダクタ | |
CN102087909A (zh) | 内外径电流补偿的多路径叠层电感 | |
CN101447275A (zh) | 螺旋电感结构及其制备方法与封装结构 | |
US20070077395A1 (en) | Thin film device and thin film inductor | |
TWI279009B (en) | A thin film multi-layer high Q transformer formed in a semiconductor substrate | |
US11942428B2 (en) | Inductors with through-substrate via cores | |
US20100024202A1 (en) | Enhanced On-Chip Inductance Structure Utilizing Silicon Through Via Technology | |
US8531002B2 (en) | Apparatus and method for wafer level fabrication of high value inductors on semiconductor integrated circuits | |
US11948719B2 (en) | Nanomagnetic inductor cores, inductors and devices incorporating such cores, and associated manufacturing methods | |
CN104977548A (zh) | 一种多孔铁芯结构微型磁通门传感器 | |
US20130062729A1 (en) | Forming a ferromagnetic alloy core for high frequency micro fabricated inductors and transformers | |
US20120013429A1 (en) | Multilayer inductor and method of manufacturing the same | |
CN100359597C (zh) | 存储单元构件及生产方法 | |
US7229908B1 (en) | System and method for manufacturing an out of plane integrated circuit inductor | |
CN104409441B (zh) | 运用多导体硅通孔的三维螺线管式电感与变压器结构 | |
US8338913B2 (en) | Semiconductor inductor with a serpentine shaped conductive wire interlaced with a serpentine shaped ferromagnetic core | |
CN101740195A (zh) | 半导体螺线管电感及其制作方法 | |
JP2019527476A (ja) | インダクタ構造体およびインダクタ構造体を形成する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100623 |