CN102569032B

CN102569032B - 多层金属化薄膜叠加制作电感元件的方法

Info

Publication number: CN102569032B
Application number: CN201210012849.1A
Authority: CN
Inventors: 韩梅; 罗乐; 徐高卫; 王双福
Original assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Current assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Priority date: 2012-01-16
Filing date: 2012-01-16
Publication date: 2014-05-28
Anticipated expiration: 2032-01-16
Also published as: CN102569032A

Abstract

本发明涉及一种多层金属化薄膜叠加制作电感元件的方法，其特征在于在基板或衬底上溅射种子层，光刻形成掩膜，电镀金属形成第一层金属互连传输线及第一电感金属层，去除光刻胶及种子层；旋涂光敏介质层，曝光显影形成金属互连通孔及第二电感金属沟槽图形，第二电感金属沟槽图形与第一电感线图形相同，退火，等离子体干刻去除显影残余部分，电镀金属形成金属互连通孔及第二电感线金属层；形成第二层金属互连线及第三电感金属层，并形成最外层金属通孔；从而形成多层金属化薄膜叠加的电感元件。本发明与圆片级封装中重布线工艺兼容，在不增加工艺步骤的情况下，低成本制造出的电感比传统圆片级集成电感金属层更厚即寄生电阻更小，从而提高了电感的品质因数。

Description

多层金属化薄膜叠加制作电感元件的方法

技术领域

本发明涉及多层金属化薄膜叠加制作电感元件的方法，更确切地说涉及圆片级封装中无源器件的制造，可用于重布线层(RDL)工艺制作电感元件的方法。

背景技术

随着无线通信的发展，射频微波电路在无线个人通讯，无线局域网(WLAN)，卫星通信，汽车电子中得到了广泛应用。越来越多的功能正持续不断的被集成到各种手持设备中，同时设备的尺寸也在不停的缩小。小型化，低成本，低耗能，高性能的需求正在持续增加。

电感在电路中大量使用，在匹配网络，滤波器，低噪声放大器中起着重要作用。传统电感件从面积到成本均已制约着集成电路的发展。集成无源器件以其小型化、薄膜型、寄生参数少及可靠性高的优点满足了当今电子产品低成本、重量轻、集成度高，超薄的需求，对改善芯片性能效果显著。

由于传统的封装成本较高，无法满足充分体现嵌入式无源器件的优越性。圆片级芯片尺寸封装(WLCSP)以其低成本，小尺寸在电子产品中得到了广泛应用，Amkor(Ultra CSPTM)、Fraunhofer、Fujitsu(Super CSPTM)、Form Factor(WowTM，MOSTTM)等多家公司和研究机构都有自己的圆片级封装技术。在圆片级封装中埋置无源器件能够很好的满足小型化，低成本，低功耗等要求。

在圆片级封装中埋置无源器件的方法有多种，其中一种是在制作重布线层(RDL)的同时，利用重布线工艺制作无源器件。这种方法在不增加原有封装工艺步骤的情况下集成了无源器件，降低了成本。但是这种方法做出来的电感厚度与重布线层(RDL)金属厚度一致，由于RDL工艺中的金属层厚度对于集成电感来说较薄，较薄的金属层厚度会带来较大的寄生电阻，从而降低电感品质因数。为了克服这个问题，通常的做法是增加集成电感金属线的线宽，但这往往会导致电感所占面积增大，且会引入较大的寄生电容。针对这个问题，本发明拟提供一种方法能在不改变原有封装工艺步骤的情况下，利用多层金属化薄膜叠加制作出比通常做法更厚的电感金属线。从而使所制作的电感金属线在不增加线宽的条件下就可以满足品质因数要求，减小了电感所占面积及寄生电容。该种方法制作的电感与相同工艺条件下通常方法制作的电感相比，寄生电阻更小，品质因数更大。

发明内容

为了适应产品的小型化，低成本化发展需求，本发明提供一种多层金属化薄膜叠加制造电感元件的方法。该方法制作的电感元件增厚了电感金属线，其厚度为传统制作方法的2倍以上，且可进一步优化，减小电感元件的电阻，从而使电感元件达到更高品质因数，提高了电感元件性能。

本发明所采取的技术方案是：利用电镀形成第一层金属互连传输线及第一层电感金属，然后通过光敏介质曝光显影退火形成金属通孔及第二层电感金属沟槽，最后用金属或导电材料填充通孔及沟槽，从而形成多层金属化薄膜叠加的电感元件。所述的方法可在圆片级封装中重布线层工艺兼容，同时形成比RDL金属薄膜厚度大的电感金属层，所制作的电感金属层厚度比普通方法厚，因而在减小无源器件面积、降低封装成本方面有很大潜力。

本发明的具体工艺步骤如下：

A.利用溅射、光刻和电镀工艺形成金属互连线及电感图形

(a)在基板或衬底上溅射种子层；

(b)旋涂光刻胶，曝光显影，形成第一金属互连线及第一层电感图形的掩膜。

(c)电镀金属，优选为铜，形成第一层金属互连线及第一层电感图形；

(d)溶解阻挡层光刻胶，刻蚀残留种子层。

B.光刻工艺形成介质层

(a)旋涂光敏介质，可为光敏聚酰亚胺或光敏BCB；

(b)软烘，曝光显影，形成金属互连通孔及附加电感图形沟槽，第二层电感图形与第一层电感图形相同，退火；

(c)等离子体干刻去除显影残余部分。

D.电镀填充金属互连通孔及第二层电感图形

以第一层金属互连线及第一层电感图形金属作为种子层电镀形成金属互连通孔及第二层电感图形金属。

第一层电感图形和第二层电感图形互通共同确定电感元件结构。

根据具体的RDL工艺布线层数以及电感元件品质因数的要求，可重复A、B、C三个步骤以形成更厚的电感图形。

所述的方法形成金属互连传输线为两层以上；形成的电感金属层为三层以上。第一层、第二层或第三层电感金属层的厚度为0.5-20μm；形状为圆螺旋形、多边螺旋形或折线形。第一层、第二层或第三层电感金属层的厚度为3μm。

本发明简化了工艺步骤，提高了电感元件性能，减小了元件尺寸，在圆片级封装集成无缘器件领域有很大潜力。

本发明涉及一种多层金属化薄膜叠加制作电感元件的方法，其特征在于在基板或衬底上溅射种子层，光刻形成掩膜，电镀金属形成第一层金属互连传输线及第一电感金属，去除光刻胶及种子层；旋涂光敏介质层，曝光显影形成金属互连通孔及第二电感金属沟槽图形，第二电感金属沟槽图形同第一电感线图形相同，退火，等离子体干刻去除显影残余部分，电镀金属形成金属互连通孔及第二电感线金属层；形成第二层金属互连线及第三电感金属；形成最外层金属通孔；从而形成多层金属化薄膜叠加的电感元件。本发明与圆片级封装中重布线工艺兼容，在不增加工艺步骤的情况下，低成本制造出的电感比传统圆片级集成电感金属层更厚即寄生电阻更小，从而提高了电感的品质因数。本发明提供的方法是多层金属化薄膜叠加的电感元件和金属传输线是同时形成的。

附图说明

图1是传统工艺的双层金属线RDL重布线层的截面图。

图2(a)是本发明实施例所述的双层金属线的包含电感元件的RDL重布线层的俯视图(b)为(a)的截面图。

图3利用溅射、光刻和电镀工艺形成金属互连线及电感图形。(a)电镀种子层，(b)光刻显影形成阻挡层，(c)电镀形成金属层，(d)除去光刻胶和残余种子层。

图4光刻工艺形成介质层。(a)旋涂低介电常数光敏介质，(b)曝光显影形成金属通孔。

图5电镀填充金属互连通孔及第一层附加电感图形。

图6形成第二层金属互连线及电感图形。

图7形成保护层。

图中101基板，102阻挡层，103金属互连传输线，104光敏介质层，105电感金属层，106种子层，107光刻胶，108电感金属层沟槽，109金属通孔，103(a)和103(b)分别为第一层和第二层金属传输线，105(a)、105(b)和105(c)分别为第一层、第二层和第三层电感金属层。

具体实施方式

为了能使本发明的优点和积极效果得到充分体现，下面结合附图和实施例对本发明实质性特点和显著的进步作进一步说明。

在图1中，金属传输线103通过薄膜工艺沉积在基板101上，基板101可以是埋置有芯片的标准硅片，高阻硅基板，玻璃基板或eWLB(埋置圆片级球栅阵列)封装工艺中的埋置有芯片的低K模塑材料。钝化阻挡层102可以是SiO₂、低K介质或二者的分层组合，用于减小金属传输线103与基板101之间的耦合，使基板101平坦化或者保护埋置有芯片的基板101。介质层104优选为低K介质，如聚酰亚胺或者BCB。

在图2中，第一电感金属层105(a)与第一金属互连传输线103(a)同步工艺淀积，第二和第三电感金属层105(b)和105(c)也分别与金属通孔109和第二金属互连传输线103(b)同步工艺淀积。这样在不增加任何工艺步骤的情况下，本发明实现了金属重布线层与电感金属层的同时完成。第一、第二和第三电感金属层105(a)、105(b)和105(c)具有相同的电感图形，且相互连通，三层金属电感层共同构成电感元件。本实施例中电感的厚度为第一、第二和第三电感层105(a)、105(b)和105(c)的厚度之和，从而得到了比金属传输线103更高的厚度，减小了电感的电阻，提高了品质因数。显然，本实施例中的电感图形为三层，根据实际情况，电感图形可以做到多层。

图3到图7是形成双层金属线的包含电感元件的RDL重布线层的各步骤示意图。

图3为第一金属层形成的流程示意图。(a)首先在基板或衬底上溅射种子层106，所述的种子层106为TiW/Cu，其中TiW作粘附层，Cu为种子层。 (b)旋涂光刻胶107，曝光显影形成图形。(c)电镀金属Cu，形成第一层金属传输线103(a)和第一层电感金属层105(a)。(d)溶解阻挡层光刻胶107，刻蚀电镀残留种子层106。形成第一层金属传输线103(a)和第一层电感金属层105(b)形成。

图4为介质层的形成示意图。(a)旋涂低K光敏介质104，可为聚酰亚胺或BCB，前烘使介质层稳定。(b)曝光显影形成金属通孔109和第二层电感金属层沟槽108，退火固化，等离子体干法刻蚀去除显影残余部分。

图5以第一层金属传输线103(a)和第一层电感金属层105(a)金属表面为种子层，电镀填充图4中的通孔和沟槽，形成第一层与第二层金属互连线之间的金属化通孔109和第二层电感金属层105(b)。

图6中的第二层金属传输线103(b)和第三层电感金属层105(c)采用图3中的流程电镀沉积。从而三层电感金属层105(a)、105(b)、105(c)共同构成电感元件。必须强调指出的是上述示意图中的金属分层画出是为了区分不同工艺步骤沉积的金属，实际上金属层间并未分层，所以105(a)、105(b)、105(c)间并无接触电阻。

图7，旋涂介质，退火固化，形成外层保护介质层104。

同时，应指出在图6的工艺之后图7的工艺之前，可以重复图4到图6的工艺以形成两层以上的金属互连传输线及三层以上的电感金属层。

最后，需强调的是本发明提供的方法是多层金属化薄膜叠加的电感元件和金属互连线是同时形成的。

Claims

1.一种多层金属化薄膜叠加制作电感元件的方法，其特征在于在基板或衬底上溅射种子层，光刻形成掩膜，电镀金属形成第一层金属互连传输线及第一电感金属层，去除光刻胶及种子层；旋涂光敏介质层，曝光显影形成金属互连通孔及第二电感金属沟槽图形，第二电感沟槽图形与第一电感图形相同，退火，等离子体干刻去除显影残余部分，电镀金属填充所述金属互连通孔以及形成第二电感金属层；形成第二层金属互连线及第三电感金属层；形成最外层金属通孔；从而形成多层金属化薄膜叠加的电感金属；所述的金属互连线和多层金属化薄膜叠加的电感元件是同时形成的。

2.按权利要求1所述的方法，其特征在于具体步骤是：

A.利用溅射、光刻和电镀工艺形成金属互连传输线及电感图形：

(a)在基板或衬底上溅射种子层；

(b)旋涂光刻胶，曝光显影，形成第一金属互连线及第一层电感图形的掩膜；

(c)电镀金属铜，形成第一层金属互连传输线及第一层电感图形；

(d)溶解阻挡层光刻胶，刻蚀残留种子层；

B.光刻工艺形成介质层：

(a)旋涂光敏介质，可为光敏聚酰亚胺或光敏BCB;

(b)软烘，曝光显影,形成金属互连通孔及附加电感图形沟槽，第二层电感图形与第一层电感图形相同，退火；

(c)等离子体干刻去除显影残余部分；

C.电镀填充金属互连通孔及第二层电感图形：

以第一层金属互连传输线及第一层电感图形金属作为种子层电镀形成金属互连通孔及第二层电感图形金属；

3.按权利要求2所述的方法，其特征在于重复步骤A形成第二层金属互连传输线及第三层电感金属；三层金属电感层具有相同的电感图形，且相互连通，三层金属电感层共同构成电感元件。

4.按权利要求1-3中任一项所述的方法，其特征在于所形成的第一层、第二层或第三层电感金属层间并无接触电阻。

5.按权利要求1或2所述的方法，其特征在于形成金属互连传输线为两层以上；形成的电感金属层为三层以上。

6.按权利要求1或2所述的方法，其特征在于第一层、第二层或第三层电感金属层的厚度为0.5-20μm；形状为圆螺旋形、多边螺旋形或折线形。

7.按权利要求6所述的方法，其特征在于第一层、第二层或第三层电感金属层的厚度为3μm。

8.按权利要求1或2所述的方法，其特征在于与圆片级封装中重布线工艺兼容，同时形成比重布线层金属薄膜厚度大的电感金属层。

9.按权利要求8所述的方法，其特征在于所述重布线层工艺布线层数以及电感元件品质因素，可重复A、B、C三个步骤以形成更厚的电感元件。