CN111052426B - 具有磁芯电感器的半导体基板及其制造方法 - Google Patents

具有磁芯电感器的半导体基板及其制造方法 Download PDF

Info

Publication number
CN111052426B
CN111052426B CN201880058472.9A CN201880058472A CN111052426B CN 111052426 B CN111052426 B CN 111052426B CN 201880058472 A CN201880058472 A CN 201880058472A CN 111052426 B CN111052426 B CN 111052426B
Authority
CN
China
Prior art keywords
polymer layers
substrate
feature
patterned mask
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880058472.9A
Other languages
English (en)
Other versions
CN111052426A (zh
Inventor
P·索
Y·古
G·H·施
A·桑达拉江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN111052426A publication Critical patent/CN111052426A/zh
Application granted granted Critical
Publication of CN111052426B publication Critical patent/CN111052426B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种在具有堆叠的电感器线圈的基板上形成磁芯的方法包含以下步骤：蚀刻多个聚合物层以形成穿过该多个聚合物层的至少一个特征，其中该至少一个特征被设置在形成于该基板上的堆叠的电感器线圈的中心区域内；及将磁性材料沉积在该至少一个特征内。

Description

具有磁芯电感器的半导体基板及其制造方法
技术领域
本公开的实施例一般性地涉及处理基板的方法和根据此类方法制造的基板。具体地，本公开的实施例涉及具有带有金属芯的电感器的基板。
背景技术
在现代电子器件的制造中，增加的器件密度和减小的器件尺寸需要在此类高密度器件的封装或互连技术中有更严格的要求。通常地，现代电子产品的制造涉及到晶片级封装。晶片级封装可包含：建立用于提供内部和外部器件连接性(诸如，例如无线充电和芯片间通信)的电感器的扇入和扇出技术。建立电感器通常涉及到具有介电特性的聚合物材料和设置在聚合物材料内的电感器的使用。然而，发明人已经观察到目前的电感器的电感和质量因子(即，电感与孔隙率电阻的比)无法令人满意地满足目前的质量要求。
因此，发明人已经开发了用以制造半导体电感器的改进的技术。
发明内容
在本文中提供了用于在基板上建立具有磁芯的电感器的方法的实施例。在一些实施例中，一种在具有堆叠的电感器线圈的基板上形成磁芯的方法包含以下步骤：蚀刻多个聚合物层以形成穿过该多个聚合物层的至少一个特征，其中该至少一个特征被设置在形成于该基板上的堆叠的电感器线圈的中心区域内；及将磁性材料沉积在该至少一个特征内。
在一些实施例中，一种在用于封装应用的基板上形成磁芯的方法，包含以下步骤：在该基板的顶上形成堆叠的螺旋电感器线圈，其中该堆叠的螺旋电感器线圈被设置在多个聚合物层内；在最上面的聚合物层的顶上形成第一光刻胶；通过该第一光刻胶蚀刻该最上面的聚合物层的多个暴露部分以形成穿过该多个聚合物层的多个通孔；去除该第一光刻胶；在该最上面的聚合物层的顶上形成第二光刻胶；通过该第二光刻胶在该多个通孔内沉积磁性材料；及去除该第二光刻胶。
在一些实施例中，一种用于封装应用的基板包括：多个聚合物层，该多个聚合物层设置在基板基底的顶上；堆叠的螺旋电感器线圈，该堆叠的螺旋电感器线圈设置在该多个聚合物层内；及至少一个磁芯，该至少一个磁芯设置成穿过该多个聚合物层且在由该堆叠的螺旋电感器线圈的最内部的绕组限定的中心区域内。
在后文中描述了本公开的其他和进一步的实施例。
附图说明
可通过参照在随附附图中描绘的本公开的示例说明性的实施例来理解本公开的实施例(简短地于前文中概述且在后文中更为详细地讨论)。然而，随附附图仅示例说明本公开的典型的实施例，因而不被认为是对范围作出限制，对于本公开而言可允许其他的同等有效的实施例。
图1A根据本公开的至少一些实施例来描绘用于封装应用的基板的示意性的俯视图。
图1B描绘示例说明于图1中的基板的沿着线B-B’截取的示意性的横截面视图。
图2根据本公开的至少一些实施例来描绘在基板上形成磁芯的方法的流程图。
图3A至图3H根据本公开的至少一些实施例来示意性地描绘在基板上形成磁芯的诸个阶段的循序的侧视图。
图4根据本公开的至少一些实施例来描绘在基板上形成磁芯的方法的流程图。
图5A至图5G根据本公开的至少一些实施例来示意性地描绘在基板上形成磁芯的诸个阶段的循序的侧视图。
图6A根据本公开的至少一些实施例来描绘用于封装应用的基板的示意性的俯视图。
图6B根据本公开的至少一些实施例来描绘用于封装应用的基板的示意性的俯视图。
为了促进理解，在可能的情况中已经使用相同的组件符号来指定附图共享的相同的组件。附图并未按照比例来绘制且为了清楚起见可以被简化。一实施例的组件和特征可被有利地并入其他的实施例中，而无需进一步的详述。
具体实施方式
在本文中提供了用以在用于封装应用的基板上形成磁芯的方法的实施例。在本文中描述的方法有利地提供在基板上的至少一个磁芯的建立，该磁芯设置在中心区域内，该中心区域由电感器限定，该电感器设置在位于该基板的顶上的多个聚合物层内。如本文中公开的磁芯有利地提供改善的电感和质量因子(即，电感与孔隙率电阻的比)。因此，在本文中描述的方法可有利地使用于先进的扇入或扇出晶片级封装中。具有磁芯的本发明的电感器可有利地改善并入具有磁芯的本发明的电感器的电子装置的无线充电和芯片间通信。
图1A根据本公开的至少一些实施例来描绘用于封装应用的基板100的示意性的俯视图，该基板100具有多个聚合物层和设置在该多个聚合物层内的电感器。图1B是基板100的沿着线B-B’截取的示意性的横截面图。在一些实施例中，基板100包含：多个聚合物层108、堆叠的电感器线圈(例如，堆叠的螺旋电感器线圈102)、以及一或多个磁芯106(4个磁芯被显示在图1A中)，该堆叠的电感器线圈设置在该多个聚合物层108内，该一或多个磁芯106在中心区域107内穿过多个聚合物层108而设置，该中心区域107由堆叠的螺旋电感器线圈102的最内部的绕组105限定。尽管4个磁芯106被显示在图1A中，基板100可具有一或多个磁芯106。在一些实施例中，基板100包含多个磁芯106。在一些实施例中，如图6A中显示，多个磁芯亦可以通孔606的形式放置在堆叠的螺旋电感器线圈102的周围。在一些实施例中，如图6B中显示，磁芯亦可以沟槽604的形式放置在堆叠的螺旋电感器线圈102的周围。可使用与相关于磁芯106的制造来描述的那些类似的技术来制造通孔606和沟槽604。
发明人已经发现，当使用多于一个磁芯106时，磁芯的各自的磁场彼此放大并有利地提供更强的聚集磁场。基板100还可包含引线104A和104B，引线104A和104B耦接至堆叠的螺旋电感器线圈102的端部以将线圈耦接至另一器件或元件(例如，集成电路、电池等等)。
如图1B中示例说明的，堆叠的螺旋电感器线圈102形成在多个聚合物层108中且跨越多个聚合物层108。尽管5个层被显示在图1B中，基板100可包含在基板基底110的顶上形成的介于1和6个之间的聚合物层。每一磁芯106形成在特征中，该特征将最上面的聚合物层108A延伸至基板基底110。在一些实施例中，该特征是具有高深宽比的通孔(即，通孔深度大于通孔宽度)。在一些实施例中，至少一个磁芯106可由磁性材料形成，磁性材料诸如，例如铁(Fe)、镍(Ni)、锌(Zn)、镍铁(NiFe)、镍锌(NiZn)、镍锌铜(NiZnCu)、铝镍钴(AlNiCo)、钴钽锆(CoTaZr)、钴铌锆(CoNbZr)、钴锆氧化物(CoZrO2)、铁铪氮化物(FeHfN)、钴铁铪氧化物(CoFeHfO)等等中的一或多个。
在一些实施例中，基板基底110由在半导体制造工艺中使用的材料所构成。举例而言，基板基底110可包含：硅(Si)、锗、硅锗、掺杂或未掺杂的多晶硅、掺杂或未掺杂的硅、以及图案化或非图案化的绝缘体上硅(SOI)、环氧树脂成型化合物(epoxy mold compound)等等中的一或多个。基板基底110可具有各种尺寸，诸如，150mm、200mm、300mm或450mm的直径或其他的尺寸。此外，基板基底110可包含额外的材料层，或可具有形成在基板基底110中或形成在基板基底110上的一或多个完成的或部分完成的结构或器件。
图2根据本公开的至少一些实施例来描绘用于在具有堆叠的电感器线圈的基板上形成磁芯的方法200的流程图。在后文中根据描绘在图3A至图3H中的基板封装的诸个阶段来描述方法200。图3A至图3H中的每一者包含：针对于制造的特定阶段的示意性的侧视图。方法200可以在配置用于后文中描述的工艺的任何适当的处理腔室中执行。可被使用以执行本文公开的具有发明性的方法的示例性的处理腔室和系统可包括但不限于：可从加利福尼亚州的圣克拉拉的应用材料公司商业上获得的各种处理系统。亦可与在本文中提供的教示相结合来适当地使用其他的处理腔室，包括可从其他的制造商获得的处理腔室。
在基板(例如，在图3A中描绘的基板300)上执行方法200。在一些实施例中，基板300包含：形成在基板基底310的顶上的多个聚合物层308和形成在多个聚合物层308中的电感器线圈302。
方法一般性地在202处开始，并且如图3B中描绘，通过在多个聚合物层308的最上面的聚合物层308A的顶上形成第一图案化掩模层309而开始。在一些实施例中，聚合物层308可以是：聚苯恶唑(PBO)层、聚酰亚胺(PI)层、苯并环丁烯(BCB)层、环氧树脂层、或光敏材料层中的一或多个。第一图案化掩模层309经配置以促进将至少一个特征(例如，通孔)蚀刻至多个聚合物层中(如图3C中描绘)。在一些实施例中，第一图案化掩模层309经配置以促进4个特征的蚀刻。在一些实施例中，第一图案化掩模层309进一步地经配置以促进将至少一个额外的特征蚀刻至对应于多个通孔606或沟槽604的多个聚合物层中(在前文中相关于图6A和图6B进行讨论)。可根据适合用以形成能够提供用于限定在下层中的图案的适当的模板的掩模层的任何工艺来形成第一图案化掩模层309。在一些实施例中，第一图案化掩模层309可经由蚀刻工艺(例如，基于等离子体的干法蚀刻工艺)来形成。第一图案化掩模层309可以是任何适当的掩模材料(例如，光刻胶)。在一些实施例中，第一图案化掩模层309被提供以作为负性光刻胶。在一些实施例中，第一图案化掩模层309被提供以作为正性光刻胶。
如图3B中描绘，开口311穿过第一图案化掩模层309的一部分而形成。开口311中的每一者包含：由第一图案化掩模层309的部分限定的一或多个侧壁和由最上面的聚合物层308A的暴露的顶部部分限定的底部。尽管仅有2个开口311被显示，第一图案化掩模层309可包含多个开口，该多个开口对应于要在多个聚合物层308中形成的多个特征(例如，在后文中讨论的通孔313)。
接着在204处，并且如图3C中描绘，进一步地加深每一开口311以形成特征。在一些实施例中，特征是通孔313。通过蚀刻最上面的聚合物层308A的暴露部分穿过多个聚合物层308至基板基底310的顶表面来形成每一通孔313。在一些实施例中，蚀刻工艺可以是基于等离子体的干法蚀刻工艺。举例而言，多个聚合物层308中的每一者可经由第一图案化掩模层309的开口311暴露于蚀刻等离子体。蚀刻等离子体可从被使用以蚀刻聚合物的任何适当的气体(例如：含氧气体(例如：氧气(O2)))中形成。基于聚合物层308的厚度和蚀刻的特征的所欲的临界尺寸(例如，通孔313的临界尺寸(例如，通孔的宽度或直径))来选择等离子体条件和蚀刻速率。
接着在206处，并且如图3D中描绘，去除第一图案化掩模层309的剩余部分。可利用任何适当的方式(例如，通过剥除剂(例如，可从Tokyo Ohka Kogyo(TOK)获得的ST120光刻胶去除剂)或等离子体工艺(例如，氧气(O2)等离子体去除))来进行第一图案化掩模层309的去除。
第一图案化掩模层309的去除留下通孔313，通孔313具有等于多个聚合物层308的厚度的深度，并且每一通孔具有等于所欲的通孔宽度的宽度。每一通孔313的侧壁是垂直的或大致上垂直的。举例而言，在一些实施例中，每一通孔313的侧壁可具有大约80度至90度的垂直角度分布。每一通孔313的底部是基板基底310的暴露部分。
接着在208处，并且如图3E中描绘，将种子层315沉积在最上面的聚合物层308A的顶上和通孔313中(以及沉积在(如果存在的话)用以形成多个通孔606或沟槽604的额外的特征中)。种子层315可在任何适当的腔室(诸如，例如物理气相沉积(PVD)腔室)中被沉积。种子层315可由任何适当的材料(诸如，例如铜)形成。
接着在210处，并且如图3F中描绘，第二图案化掩模层317形成在种子层315的顶上。第二图案化掩模层317类似于在前文中讨论的第一图案化掩模层309，并且包含对应于通孔313(以及(任选地)用以形成多个通孔606或沟槽604的额外的特征)的位置的开口319。
接着在212处，并且如图3G中描绘，经由开口319在通孔313内沉积磁性材料，以在每一通孔313内形成磁芯306(例如，磁性材料填充通孔以形成磁芯306)。在一些实施例中，亦在至少一个额外的特征内沉积磁性材料，以形成呈多个通孔606或沟槽604的形式的至少一个磁芯。可通过任何适当的工艺来沉积磁性材料。举例而言，可通过PVD工艺来沉积磁性材料。磁性材料可以是在前文中相关于磁芯106所述及的材料中的任何者。
接着在214处，并且如图3H中描绘，以与去除第一图案化掩模层309相类似的方式来去除第二图案化掩模层317的剩余部分。在216处，并且亦如图3H中描绘，去除种子层315的暴露部分，留下具有设置在由堆叠的电感器线圈302限定的中心区域内的磁芯306的基板。在一些实施例中，基板亦可包含一或多个磁芯，该一或多个磁芯以多个通孔606或沟槽604的形式设置在堆叠的电感器线圈302的周围。
图4根据本公开的至少一些实施例来描绘用于在具有堆叠的电感器线圈的基板上形成磁芯的方法400的流程图。在后文中根据描绘在图5A至图5G中的基板封装的诸个阶段来描述方法400。图5A至图5G中的每一者包含：针对于制造的特定阶段的示意性的侧视图。可以在配置用于后文中描述的工艺的任何适当的处理腔室中执行方法400。在基板(例如，基板500)上执行方法400，该基板类似于基板300并且被描绘在图5A中。
方法400一般性地在402处开始，并且如图5B中描绘，通过在多个聚合物层508的最上面的聚合物层508A的顶上形成第一图案化掩模层509而开始。第一图案化掩模层509经配置以促进将特征(例如，通孔)蚀刻至多个聚合物层中(如图5C中描绘)。在一些实施例中，第一图案化掩模层509进一步地经配置以促进将至少一个额外的特征蚀刻至对应于多个通孔606或沟槽604的多个聚合物层中(在前文中相关于图6A和图6B进行讨论)。在一些实施例中，第一图案化掩模层509经配置以促进4个特征的蚀刻。可根据适合用以形成能够提供用于限定在下层中的图案的适当的模板的掩模层的任何工艺来形成第一图案化掩模层509。在一些实施例中，第一图案化掩模层509可通过光刻工艺(例如，旋转涂布工艺)形成。第一图案化掩模层509可以是任何适当的掩模材料(例如，光刻胶)。在一些实施例中，第一图案化掩模层509被提供以作为负性光刻胶。在一些实施例中，第一图案化掩模层509被提供以作为正性光刻胶。
如图5B中描绘，开口511穿过第一图案化掩模层509的一部分而形成。开口511中的每一者包含：由第一图案化掩模层509的部分限定的一或多个侧壁和由最上面的聚合物层508A的暴露的顶部部分限定的底部。尽管仅有2个开口511被显示，第一图案化掩模层509可包含多个开口，该多个开口对应于要在多个聚合物层508中形成的多个特征(例如，在后文中讨论的通孔513)。
接着在404处，并且如图5C中描绘，进一步地加深每一开口511以形成特征。在一些实施例中，特征是通孔513。通过蚀刻最上面的聚合物层508A的暴露部分穿过多个聚合物层508至基板基底510的顶表面来形成每一通孔513。在一些实施例中，蚀刻工艺可以是基于等离子体的干法蚀刻工艺。举例而言，多个聚合物层508中的每一者可经由第一图案化掩模层509的开口511暴露于蚀刻等离子体。蚀刻等离子体可从被使用以蚀刻聚合物的任何适当的气体(例如，含氧气体(例如，氧气(O2)))中形成。基于聚合物层508的厚度和蚀刻的特征的所欲的临界尺寸(例如，通孔513的临界尺寸(例如，通孔的宽度或直径))来选择等离子体条件和蚀刻速率。
接着在406处，并且如图5D中描绘，去除第一图案化掩模层509的剩余部分。可利用任何适当的方式(例如，通过剥除剂(例如，从Tokyo Ohka Kogyo(TOK)可获得的ST120光刻胶去除剂)或等离子体工艺(例如，氧气(O2)等离子体去除))来进行第一图案化掩模层509的去除。
接着在408处，并且如图5E中描绘，在最上面的聚合物层508A的顶上形成第二图案化掩模层517。第二图案化掩模层517类似于在前文中讨论的第一图案化掩模层509，并且包含对应于通孔513(以及(任选地)用以形成多个通孔606或沟槽604的额外的特征)的位置的开口519。
接着在410处，并且如图5F中描绘，经由开口519在第二图案化掩模层517的顶上和通孔513内沉积磁性材料515，以在每一通孔513内以及在(如果存在的话)用以形成多个通孔606或沟槽604的额外的特征内形成磁芯506(例如，磁性材料填充通孔以形成磁芯506)。可通过任何适当的工艺来沉积磁性材料。举例而言，可通过PVD工艺来沉积磁性材料。如前文中所述，磁性材料可以是在前文中相关于磁芯106述及的材料中的任何者。
接着在412处，并且如图5G中描绘，以与去除第一图案化掩模层509相类似的方式来去除第二图案化掩模层517的剩余部分，留下具有设置在中心区域内的磁芯506的基板，该中心区域由堆叠的电感器线圈502限定。在一些实施例中，基板亦可包含一或多个磁芯，该一或多个磁芯以多个通孔606或沟槽604的形式设置在堆叠的电感器线圈502的周围。
虽然前述者是关于本公开的一些实施例，但可以设想出其他和进一步的实施例而不偏离本公开的基本范围。

Claims (12)

1.一种在具有堆叠的电感器线圈的基板上形成磁芯的方法，包含以下步骤：
蚀刻多个聚合物层以形成穿过所述多个聚合物层的至少一个特征，其中所述至少一个特征设置在形成于所述基板上的堆叠的电感器线圈的中心区域内；及
在所述至少一个特征内沉积磁性材料，其中蚀刻所述多个聚合物层的步骤包含以下步骤：
在所述多个聚合物层中的最上面的聚合物层的顶上形成第一图案化掩模层；
通过所述第一图案化掩模层蚀刻所述最上面的聚合物层的暴露部分以形成穿过所述多个聚合物层的所述至少一个特征；及
去除所述第一图案化掩模层，且
其中沉积所述磁性材料的步骤包含以下步骤：
在所述最上面的聚合物层的顶上且在所述至少一个特征中沉积种子层；在所述种子层的顶上形成第二图案化掩模层；
通过所述第二图案化掩模层在所述至少一个特征内沉积所述磁性材料；
去除所述第二图案化掩模层；及
蚀刻所述种子层。
2.如权利要求1所述的方法，其中利用基于等离子体的干法蚀刻工艺来蚀刻所述最上面的聚合物层的所述暴露部分。
3.如权利要求1所述的方法，其中所述种子层包含铜。
4.如权利要求1-3中的任何一项所述的方法，进一步包含以下步骤：
蚀刻所述多个聚合物层以形成穿过所述多个聚合物层的至少一个额外的特征，其中所述至少一个额外的特征是设置在所述堆叠的电感器线圈的周围的沟槽或设置在所述堆叠的电感器线圈的周围的多个通孔；及
在所述至少一个额外的特征内沉积磁性材料。
5.如权利要求1-3中的任何一项所述的方法，其中所述至少一个特征是高深宽比的通孔。
6.如权利要求1-3中的任何一项所述的方法，其中通过物理气相沉积(PVD)工艺来沉积所述磁性材料。
7.如权利要求1-3中的任何一项所述的方法，其中所述磁性材料包含：铁(Fe)、镍(Ni)、锌(Zn)、镍铁(NiFe)、镍锌(NiZn)、镍锌铜(NiZnCu)、铝镍钴(AlNiCo)、钴钽锆(CoTaZr)、钴铌锆(CoNbZr)、钴锆氧化物(CoZrO2)、铁铪氮化物(FeHfN)、或钴铁铪氧化物(CoFeHfO)中的一或多个。
8.如权利要求1-3中的任何一项所述的方法，其中所述至少一个特征包含多个特征。
9.一种用于封装应用的基板，包括：
多个聚合物层，所述多个聚合物层设置在基板基底的顶上；
堆叠的螺旋电感器线圈，所述堆叠的螺旋电感器线圈设置在所述多个聚合物层内；及
至少一个磁芯，所述至少一个磁芯设置成穿过所述多个聚合物层且在由所述堆叠的螺旋电感器线圈限定的中心区域内，
其中，在所述至少一个磁芯的侧壁与所述多个聚合物层之间、以及所述至少一个磁芯的底表面与所述基板基底之间设置种子层。
10.如权利要求9所述的基板，进一步包含：以设置在所述堆叠的螺旋电感器线圈的周围的通孔的形式的多个磁芯。
11.如权利要求9所述的基板，进一步包含：以设置在所述堆叠的螺旋电感器线圈的周围的沟槽的形式的至少一个磁芯。
12.如权利要求9-11中的任何一项所述的基板，其中在所述中心区域内的至少一个磁芯是设置成穿过所述多个聚合物层且在所述中心区域内的多个磁芯。
CN201880058472.9A 2017-08-11 2018-08-08 具有磁芯电感器的半导体基板及其制造方法 Active CN111052426B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762544744P 2017-08-11 2017-08-11
US62/544,744 2017-08-11
US16/056,847 2018-08-07
US16/056,847 US11373803B2 (en) 2017-08-11 2018-08-07 Method of forming a magnetic core on a substrate
PCT/US2018/045807 WO2019032700A1 (en) 2017-08-11 2018-08-08 SEMICONDUCTOR SUBSTRATE HAVING MAGNETIC CORE INDUCTANCE COIL AND METHOD FOR MANUFACTURING SAME

Publications (2)

Publication Number Publication Date
CN111052426A CN111052426A (zh) 2020-04-21
CN111052426B true CN111052426B (zh) 2024-01-23

Family

ID=65271766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880058472.9A Active CN111052426B (zh) 2017-08-11 2018-08-08 具有磁芯电感器的半导体基板及其制造方法

Country Status (5)

Country Link
US (2) US11373803B2 (zh)
KR (1) KR102649176B1 (zh)
CN (1) CN111052426B (zh)
TW (2) TWI794266B (zh)
WO (1) WO2019032700A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11018215B2 (en) * 2019-03-14 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package and manufacturing method thereof
JP7323343B2 (ja) * 2019-06-17 2023-08-08 ローム株式会社 チップ部品
EP4115190A4 (en) * 2020-03-04 2024-04-03 Liquid Wire Inc DEFORMABLE INDUCTORS

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070116460A (ko) * 2006-06-05 2007-12-10 삼성전자주식회사 인덕터를 구비하는 반도체 소자 및 그 제조 방법
CN101320618A (zh) * 2008-03-25 2008-12-10 上海集成电路研发中心有限公司 集成于芯片上的电感器及相应的集成方法
JP2010123879A (ja) * 2008-11-21 2010-06-03 Shinko Electric Ind Co Ltd コイル構造体及びその製造方法
CN101752226A (zh) * 2008-12-09 2010-06-23 上海华虹Nec电子有限公司 集成电路中的电感及制作方法
CN102652348A (zh) * 2009-12-17 2012-08-29 Nxp股份有限公司 芯片级集成电感器及其制造方法
CN103000362A (zh) * 2012-12-07 2013-03-27 北京大学 一种基于柔性衬底的带磁芯的折叠螺旋电感的制备方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239744A (en) * 1992-01-09 1993-08-31 At&T Bell Laboratories Method for making multilayer magnetic components
US5793272A (en) 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor
US5801100A (en) * 1997-03-07 1998-09-01 Industrial Technology Research Institute Electroless copper plating method for forming integrated circuit structures
US6387819B1 (en) * 1998-04-29 2002-05-14 Applied Materials, Inc. Method for etching low K dielectric layers
US6264966B1 (en) 2000-02-22 2001-07-24 Concat, Ltd. Compounds with chelation affinity and selectivity for first transition elements and their use in cosmetics and personal care products, inhibition of metalloenzymes, and inhibition of reperfusion injury
US7075167B2 (en) * 2003-08-22 2006-07-11 Agere Systems Inc. Spiral inductor formed in a semiconductor substrate
KR100689665B1 (ko) * 2003-11-06 2007-03-08 삼성전자주식회사 시스템 온 칩용 인덕터의 제조 방법
KR20050059947A (ko) * 2003-12-15 2005-06-21 매그나칩 반도체 유한회사 반도체 소자의 인덕터 제조방법
US7262680B2 (en) * 2004-02-27 2007-08-28 Illinois Institute Of Technology Compact inductor with stacked via magnetic cores for integrated circuits
JP4769033B2 (ja) 2005-03-23 2011-09-07 スミダコーポレーション株式会社 インダクタ
US8378777B2 (en) 2008-07-29 2013-02-19 Cooper Technologies Company Magnetic electrical device
US20080079530A1 (en) * 2006-10-02 2008-04-03 Weidman Timothy W Integrated magnetic features
JP2011140106A (ja) * 2010-01-08 2011-07-21 Nagoya Institute Of Technology 変形可能な微小構造体の製造方法
US8513771B2 (en) 2010-06-07 2013-08-20 Infineon Technologies Ag Semiconductor package with integrated inductor
KR20120025236A (ko) * 2010-09-07 2012-03-15 삼성전기주식회사 적층형 인덕터 및 그 제조 방법
TWI436376B (zh) * 2011-09-23 2014-05-01 Inpaq Technology Co Ltd 多層螺旋結構之共模濾波器及其製造方法
US20130191882A1 (en) 2012-01-19 2013-07-25 Sap Ag Access control of remote communication interfaces based on system-specific keys
KR101531082B1 (ko) * 2012-03-12 2015-07-06 삼성전기주식회사 공통 모드 필터 및 이의 제조 방법
US9129940B2 (en) 2012-03-14 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. RF calibration through-chip inductive coupling
US9190389B2 (en) * 2013-07-26 2015-11-17 Infineon Technologies Ag Chip package with passives
US9293245B2 (en) * 2013-08-05 2016-03-22 Qualcomm Mems Technologies, Inc. Integration of a coil and a discontinuous magnetic core
US9530674B2 (en) * 2013-10-02 2016-12-27 Applied Materials, Inc. Method and system for three-dimensional (3D) structure fill
CN105659340B (zh) * 2014-01-15 2019-03-22 株式会社村田制作所 电路
US9613897B2 (en) * 2014-11-11 2017-04-04 Globalfoundries Singapore Pte. Ltd. Integrated circuits including magnetic core inductors and methods for fabricating the same
KR101627128B1 (ko) * 2014-12-02 2016-06-13 삼성전기주식회사 코일 부품
US10734331B2 (en) * 2017-08-16 2020-08-04 Texas Instruments Incorporated Integrated circuit with an embedded inductor or transformer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070116460A (ko) * 2006-06-05 2007-12-10 삼성전자주식회사 인덕터를 구비하는 반도체 소자 및 그 제조 방법
CN101320618A (zh) * 2008-03-25 2008-12-10 上海集成电路研发中心有限公司 集成于芯片上的电感器及相应的集成方法
JP2010123879A (ja) * 2008-11-21 2010-06-03 Shinko Electric Ind Co Ltd コイル構造体及びその製造方法
CN101752226A (zh) * 2008-12-09 2010-06-23 上海华虹Nec电子有限公司 集成电路中的电感及制作方法
CN102652348A (zh) * 2009-12-17 2012-08-29 Nxp股份有限公司 芯片级集成电感器及其制造方法
CN103000362A (zh) * 2012-12-07 2013-03-27 北京大学 一种基于柔性衬底的带磁芯的折叠螺旋电感的制备方法

Also Published As

Publication number Publication date
TW201921465A (zh) 2019-06-01
KR20200030627A (ko) 2020-03-20
KR102649176B1 (ko) 2024-03-20
WO2019032700A1 (en) 2019-02-14
TWI794266B (zh) 2023-03-01
US11373803B2 (en) 2022-06-28
US11791094B2 (en) 2023-10-17
CN111052426A (zh) 2020-04-21
US20190051454A1 (en) 2019-02-14
US20210233707A1 (en) 2021-07-29
TW202324524A (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
US11791094B2 (en) Semiconductor substrate having magnetic core inductor
US8470612B2 (en) Integrated circuits with magnetic core inductors and methods of fabrications thereof
TWI537995B (zh) 電感結構與其形成方法
US10290697B2 (en) Magnetic core inductor semiconductor structure and method
US7897472B2 (en) Apparatus and method for wafer level fabrication of high value inductors on semiconductor integrated circuits
KR101824847B1 (ko) 자기 코어, 인덕터 및 자기 코어 제조 방법
US9466659B2 (en) Fabrication of multilayer circuit elements
US10573444B2 (en) Stress control in magnetic inductor stacks
US7425485B2 (en) Method for forming microelectronic assembly
US7829425B1 (en) Apparatus and method for wafer level fabrication of high value inductors on semiconductor integrated circuits
US10784332B2 (en) Methods for producing integrated circuits with magnets and a wet etchant for the same
CN114094013A (zh) 嵌入式电感结构及其制作方法
US20210111243A1 (en) Semiconductor devices and methods of fabricating a semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant