TW201921465A - 具有磁芯電感器的半導體基板及其製作方法 - Google Patents

具有磁芯電感器的半導體基板及其製作方法

Info

Publication number
TW201921465A
TW201921465A TW107128006A TW107128006A TW201921465A TW 201921465 A TW201921465 A TW 201921465A TW 107128006 A TW107128006 A TW 107128006A TW 107128006 A TW107128006 A TW 107128006A TW 201921465 A TW201921465 A TW 201921465A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
polymer layers
patterned mask
polymer
Prior art date
Application number
TW107128006A
Other languages
English (en)
Other versions
TWI794266B (zh
Inventor
鵬 所
煜 顧
源輝 徐
艾文德 桑達羅傑
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201921465A publication Critical patent/TW201921465A/zh
Application granted granted Critical
Publication of TWI794266B publication Critical patent/TWI794266B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種在具有一堆疊的電感線圈的一基板上形成一磁芯的方法包含以下步驟：蝕刻複數個聚合物層以形成穿過該複數個聚合物層的至少一個特徵結構，其中該至少一個特徵結構被設置在形成於該基板上的一堆疊的電感線圈的一中心區域內；及將一磁性材料沉積在該至少一個特徵結構內。

Description

具有磁芯電感器的半導體基板及其製作方法
本揭露的實施例一般性地關於處理基板的方法和根據此些方法來製造的基板。特定地，本揭露的實施例關於具有帶有金屬芯的電感器的基板。
在現代的電子裝置的製造中，增加的裝置密度和減小的裝置尺寸需要在此些高密度的裝置的封裝或互連技術中有更嚴格的要求。通常地，現代電子產品的製造涉及到晶圓級封裝。晶圓級封裝可包含：建立用於提供內部和外部裝置連接(諸如為(例如)：無線充電和晶片間通訊)的電感器的扇入和扇出技術。建立電感器通常涉及到具有介電特性的聚合物材料和設置在聚合物材料內的電感器的使用。然而，發明人已經觀察到目前的電感器的電感和品質因數(意即，電感與孔隙率電阻的比例)無法令人滿意地滿足目前的品質要求。
因此，發明人已經開發了用以製造半導體電感器的改進的技術。
在本文中提供了用於在一基板上建立具有一磁芯的一電感器的方法的實施例。在一些實施例中，一種在具有一堆疊的電感線圈的一基板上形成一磁芯的方法包含以下步驟：蝕刻複數個聚合物層以形成穿過該複數個聚合物層的至少一個特徵結構，其中該至少一個特徵結構被設置在形成於該基板上的一堆疊的電感線圈的一中心區域內；及將一磁性材料沉積在該至少一個特徵結構內。
在一些實施例中，一種在用於封裝應用的一基板上形成一磁芯的方法，包含以下步驟：在該基板的頂上形成一堆疊的螺旋電感線圈，其中該堆疊的螺旋電感線圈被設置在複數個聚合物層內；在一最上面的聚合物層的頂上形成一第一光阻；藉由該第一光阻蝕刻該最上面的聚合物層的複數個暴露的部分以形成穿過該複數個聚合物層的複數個通孔；去除該第一光阻；在該最上面的聚合物層的頂上形成一第二光阻；藉由該第二光阻在該複數個通孔內沉積一磁性材料；及去除該第二光阻。
在一些實施例中，一種用於封裝應用的基板包含：複數個聚合物層，該複數個聚合物層設置在一基板基底的頂上；一堆疊的螺旋電感線圈，該堆疊的螺旋電感線圈設置在該複數個聚合物層內；及穿過該複數個聚合物層和在由該堆疊的螺旋電感線圈的最內部的繞組界定的一中心區域內設置的至少一個磁芯。
在後文中描述了本揭露的其他和另外的實施例。
在本文中提供了用以在用於封裝應用的基板上形成磁芯的方法的實施例。在本文中描述的方法有利地提供在一基板上的至少一個磁芯的建立，該磁芯設置在一中心區域內，該中心區域是由一電感器界定，該電感器設置在位於該基板的頂上的複數個聚合物層內。如同在本文中揭示的磁芯有利地提供改善的電感和品質因數(意即，電感與孔隙率電阻的比例)。因此，在本文中描述的方法可有利地使用於先進的扇入或扇出晶圓級封裝中。具有磁芯的本發明的電感器可有利地改善併入具有磁芯的本發明的電感器的電子裝置的無線充電和晶片間通訊。
第1A圖根據本揭露的至少一些實施例來描繪用於封裝應用的基板100的示意性的俯視圖，該基板100具有複數個聚合物層和設置在該複數個聚合物層內的電感器。第1B圖是基板100的沿著線段B-B’截取的示意性的橫截面圖。在一些實施例中，基板100包含：複數個聚合物層108、一堆疊的電感線圈(例如，堆疊的螺旋電感線圈102)，該堆疊的電感線圈設置在該複數個聚合物層108內，及一或多個磁芯106(4個磁芯被顯示在第1A圖中)，該一或多個磁芯106是穿過在一中心區域107內的複數個聚合物層108來設置，該中心區域107是由堆疊的螺旋電感線圈102的最內部的繞組105界定。儘管4個磁芯106被顯示在第1A圖中，基板100可具有一或多個磁芯106。在一些實施例中，基板100包含：複數個磁芯106。在一些實施例中，如同在第6A圖中顯示者，複數個磁芯亦可以通孔606的形式放置在堆疊的螺旋電感線圈102的周圍。在一些實施例中，如同在第6B圖中顯示者，磁芯亦可以溝槽604的形式放置在堆疊的螺旋電感線圈102的周圍。可使用與相關於磁芯106的製造來描述的彼些者類似的技術來製造通孔606和溝槽604。
發明人已經發現到當使用多於一個磁芯106時，磁芯的分別的磁場彼此放大並有利地提供更強的聚集磁場。基板100亦可包含：耦接至堆疊的螺旋電感線圈102的端部以將線圈耦接至另一裝置或元件(例如，積體電路、電池等等)的引線104A和104B。
如同在第1B圖中示例說明者，堆疊的螺旋電感線圈102形成在複數個聚合物層108中且跨越複數個聚合物層108。儘管5個層被顯示在第1B圖中，基板100可包含：在基板基底110的頂上形成的1至6個聚合物層。每一磁芯106形成在一特徵結構中，該特徵結構將最上面的聚合物層108A延伸至基板基底110。在一些實施例中，特徵結構是具有高的深寬比(意即，通孔深度大於通孔寬度)的通孔。在一些實施例中，至少一個磁芯106可由磁性材料(諸如為(例如)：鐵(Fe)、鎳(Ni)、鋅(Zn)、鎳鐵(NiFe)、鎳鋅(NiZn)、鎳鋅銅合金(NiZnCu)、鋁鎳鈷合金(AlNiCo)、鈷鉭鋯合金(CoTaZr)、鈷鈮鋯合金(CoNbZr)、鈷鋯氧化物(CoZrO2)、鐵鉿氮化物(FeHfN)、鈷鐵鉿氧化物(CoFeHfO)等等中的一或多個)形成。
在一些實施例中，基板基底110是由在半導體製造程序中使用的材料所構成。舉例而言，基板基底110可包含：矽(Si)、鍺、矽鍺、摻雜或未摻雜的多晶矽、摻雜或未摻雜的矽、以及在絕緣體(SOI)上的圖案化或非圖案化的矽、環氧樹脂成型材料(epoxy mold compound)等等中的一或多個。基板基底110可具有各種尺寸(例如，150mm、200mm、300mm或450mm的直徑或其他的尺寸)。此外，基板基底110可包含：額外的材料層，或可具有形成在基板基底110中或在基板基底110上的一或多個完成的或部分完成的結構或裝置。
第2圖根據本揭露的至少一些實施例來描繪用於在具有堆疊的電感線圈的基板上形成磁芯的方法200的流程圖。在後文中根據描繪在第3A圖至第3H圖中的基板封裝的階段來描述方法200。第3A圖至第3H圖中的每一者包含：針對於製造的特定的階段的示意性的側視圖。方法200可以在經配置以用於在後文中描述的程序的任何的適當的處理腔室中執行。可被使用以執行本文揭示的具有發明性的方法的示例性的處理腔室和系統可包含(但不限於)：可從加利福尼亞州的聖塔克拉拉的應用材料公司商業上獲得的各種處理系統。亦可與在本文中提供的教示相結合來適當地使用其他的處理腔室(其中包含可從其他的製造商獲得的處理腔室)。
在基板(例如，在第3A圖中描繪的基板300)上執行方法200。在一些實施例中，基板300包含：形成在基板基底310的頂上的複數個聚合物層308和形成在複數個聚合物層308中的電感線圈302。
方法一般性地在202處開始，並且如同在第3B圖中描繪者，藉由在複數個聚合物層308的最上面的聚合物層308A的頂上形成第一圖案化掩膜層309而開始。在一些實施例中，聚合物層308可為：聚苯噁唑(PBO)層、聚酰亞胺(PI)層、苯并環丁烯(BCB)層、環氧樹脂層，或光敏材料層中的一或多個。第一圖案化掩膜層309經配置以促進將至少一個特徵結構(例如，通孔)蝕刻至複數個聚合物層(如同在第3C圖中描繪者)中。在一些實施例中，第一圖案化掩膜層309經配置以促進4個特徵結構的蝕刻。在一些實施例中，第一圖案化掩膜層309進一步地經配置以促進將至少一個額外的特徵結構蝕刻至對應於複數個通孔606或溝槽604的複數個聚合物層(在前文中相關於第6A圖和第6B圖進行討論)中。可根據適合用以形成能夠提供用於界定在下層中的圖案的適當的模板的一掩膜層的任何的程序來形成第一圖案化掩膜層309。在一些實施例中，第一圖案化掩膜層309可經由蝕刻程序(例如，基於電漿的乾蝕刻程序)來形成。第一圖案化掩膜層309可為任何的適當的掩模材料(例如，光阻材料)。在一些實施例中，第一圖案化掩膜層309被提供以作為負光阻。在一些實施例中，第一圖案化掩膜層309被提供以作為正光阻。
如同在第3B圖中描繪者，開口311是穿過第一圖案化掩膜層309的一部分形成。開口311中的每一者包含：由第一圖案化掩膜層309的部分界定的一或多個側壁和由最上面的聚合物層308A的暴露的頂部部分界定的底部。儘管僅有2個開口311被顯示，第一圖案化掩膜層309可包含：複數個開口，該複數個開口對應於要在複數個聚合物層308中形成的複數個特徵結構(例如，在後文中討論的通孔313)。
接著在204處，並且如同在3C圖中描繪者，進一步地加深每一開口311以形成一特徵結構。在一些實施例中，特徵結構是通孔313。藉由穿過複數個聚合物層308將最上面的聚合物層308A的暴露的部分蝕刻至基板基底310的頂表面來形成每一通孔313。在一些實施例中，蝕刻程序可為：基於電漿的乾蝕刻程序。舉例而言，複數個聚合物層308中的每一者可經由第一圖案化掩膜層309的開口311暴露於蝕刻電漿。蝕刻電漿可從被使用以蝕刻聚合物的任何的適當的氣體(例如：含氧氣體(例如：氧氣(O2)))中形成。基於聚合物層308的厚度和蝕刻的特徵結構的所欲的臨界尺寸(例如，通孔313的臨界尺寸(例如，通孔的寬度或直徑))來選擇電漿條件和蝕刻速率。
接著在206處，並且如同在第3D圖中描繪者，去除第一圖案化掩膜層309的剩餘部分。可利用任何的適當的方式(例如，藉由剝除劑(例如，可從Tokyo Ohka Kogyo(TOK)獲得的ST120光阻材料去除劑)或電漿程序(例如，氧氣(O2)電漿去除))來進行第一圖案化掩膜層309的去除。
第一圖案化掩膜層309的去除留下通孔313，該等通孔具有等於複數個聚合物層308的厚度的深度，並且每一通孔具有等於所欲的通孔寬度的寬度。每一通孔313的側壁是垂直的或大致上垂直的。舉例而言，在一些實施例中，每一通孔313的側壁可具有大約80度至90度的垂直角度分佈。每一通孔313的底部是基板基底310的暴露的部分。
接著在208處，並且如同在第3E圖中描繪者，將種子層315沉積在最上面的聚合物層308A的頂上和在通孔313中(以及沉積在(如果存在的話)用以形成複數個通孔606或溝槽604的額外的特徵結構中)。種子層315可被沉積在任何的適當的腔室(諸如為(例如)：物理氣相沉積(PVD)腔室)中。種子層315可由任何的適當的材料(諸如為(例如)：銅)形成。
接著在210處，並且如同在第3F圖中描繪者，第二圖案化掩膜層317形成在種子層315的頂上。第二圖案化掩膜層317類似於在前文中討論的第一圖案化掩膜層309，並且包含：對應於通孔313(以及(可選擇地)用以形成複數個通孔606或溝槽604的額外的特徵結構)的位置的開口319。
接著在212處，並且如同在第3G圖中描繪者，磁性材料是經由開口319沉積在通孔313內以在每一通孔313內形成磁芯306(例如，磁性材料填充通孔以形成磁芯306)。在一些實施例中，磁性材料亦沉積在至少一個額外的特徵結構內以形成具有複數個通孔606或溝槽604的形式的至少一個磁芯。可藉由任何的適當的程序來沉積磁性材料。舉例而言，可藉由PVD程序來沉積磁性材料。磁性材料可為在前文中相關於磁芯106所述及的材料中的任何者。
接著在214處，並且如同在第3H圖中描繪者，以與去除第一圖案化掩膜層309相類似的方式來去除第二圖案化掩膜層317的剩餘部分。在216處，並且亦如同在第3H圖中描繪者，去除種子層315的暴露的部分，留下具有設置在由堆疊的電感線圈302界定的一中心區域內的磁芯306的基板。在一些實施例中，基板亦可包含：一或多個磁芯，該一或多個磁芯以複數個通孔606或溝槽604的形式設置在堆疊的電感線圈302的周圍。
第4圖根據本揭露的至少一些實施例來描繪：用於在具有堆疊的電感線圈的基板上形成磁芯的方法400的流程圖。在後文中根據描繪在第5A圖至第5G圖中的基板封裝的階段來描述方法400。第5A圖至第5G圖中的每一者包含：針對於製造的特定的階段的示意性的側視圖。可以在經配置以用於進行在後文中描述的程序的任何的適當的處理腔室中執行方法400。在一基板(例如，基板500)上執行方法400，該基板類似於基板300並且被描繪在第5A圖中。
方法400一般性地在402處開始，並且如同在第5B圖中描繪者，藉由在複數個聚合物層508的最上面的聚合物層508A的頂上形成第一圖案化掩膜層509而開始。第一圖案化掩膜層509經配置以促進將特徵結構(例如，通孔)蝕刻至複數個聚合物層(如同在第5C圖中描繪者)中。在一些實施例中，第一圖案化掩膜層509進一步地經配置以促進將至少一個額外的特徵結構蝕刻至對應於複數個通孔606或溝槽604的複數個聚合物層(在前文中相關於第6A圖和第6B圖進行討論)中。在一些實施例中，第一圖案化掩膜層509經配置以促進4個特徵結構的蝕刻。可根據適合用以形成能夠提供用於界定在下層中的圖案的適當的模板的掩膜層的任何的程序來形成第一圖案化掩膜層509。在一些實施例中，第一圖案化掩膜層509可藉由光刻程序(例如，旋轉塗佈程序)形成。第一圖案化掩膜層509可為任何的適當的掩模材料(例如，光阻材料)。在一些實施例中，第一圖案化掩膜層509被提供以作為負光阻。在一些實施例中，第一圖案化掩膜層509被提供以作為正光阻。
如同在第5B圖中描繪者，開口511是穿過第一圖案化掩膜層509的一部分形成。開口511中的每一者包含：由第一圖案化掩膜層509的部分界定的一或多個側壁和由最上面的聚合物層508A的暴露的頂部部分界定的底部。儘管僅有2個開口511被顯示，第一圖案化掩膜層509可包含：複數個開口，該複數個開口對應於要在複數個聚合物層508中形成的複數個特徵結構(例如，在後文中討論的通孔513)。
接著在404處，並且如同在第5C圖中描繪者，進一步地加深每一開口511以形成特徵結構。在一些實施例中，特徵結構是通孔513。藉由穿過複數個聚合物層508將最上面的聚合物層508A的暴露的部分蝕刻至基板基底510的頂表面來形成每一通孔513。在一些實施例中，蝕刻程序可為基於電漿的乾蝕刻程序。舉例而言，複數個聚合物層508中的每一者可經由第一圖案化掩膜層509的開口511暴露於蝕刻電漿。蝕刻電漿可從被使用以蝕刻聚合物的任何的適當的氣體(例如，含氧氣體(例如，氧氣(O2)))中形成。基於聚合物層508的厚度和蝕刻的特徵結構的所欲的臨界尺寸(例如，通孔513的臨界尺寸(例如，通孔的寬度或直徑))來選擇電漿條件和蝕刻速率。
接著在406處，並且如同在第5D圖中描繪者，去除第一圖案化掩膜層509的剩餘部分。可利用任何的適當的方式(例如，藉由剝除劑(例如，從Tokyo Ohka Kogyo(TOK)獲得的ST120光阻材料去除劑)或電漿程序(例如，氧氣(O2)電漿去除))來進行第一圖案化掩膜層509的去除。
接著在408處，並且如同在第5E圖中描繪者，在最上面的聚合物層508A的頂上形成第二圖案化掩膜層517。第二圖案化掩膜層517類似於在前文中討論的第一圖案化掩膜層509，並且包含：對應於通孔513(以及(可選擇地)用以形成複數個通孔606或溝槽604的額外的特徵結構)的位置的開口519。。
接著在410處，並且如同在第5F圖中描繪者，磁性材料515是經由開口519沉積在第二圖案化掩膜層517的頂上和在通孔513內，以在每一通孔513內(以及在(如果存在的話)用以形成複數個通孔606或溝槽604的額外的特徵結構內)形成磁芯506(例如，磁性材料填充通孔以形成磁芯506)。可藉由任何的適當的程序來沉積磁性材料。舉例而言，可藉由PVD程序來沉積磁性材料。如同在前文中述及者，磁性材料可為在前文中相關於磁芯106述及的材料中的任何者。
接著在412處，並且如同在第5G圖中描繪者，以與去除第一圖案化掩膜層509相類似的方式來去除第二圖案化掩膜層517的剩餘部分，留下具有設置在一中心區域內的磁芯506的基板，該中心區域是由堆疊的電感線圈502界定。在一些實施例中，基板亦可包含：以複數個通孔606或溝槽604的形式設置在堆疊的電感線圈502的周圍的一或多個磁芯。
雖然前述者係關於本揭露的一些實施例，可以設想出其他和另外的實施例，而不偏離本揭露的基本範疇。
100‧‧‧基板
102‧‧‧堆疊的螺旋電感線圈
104A-B‧‧‧引線
105‧‧‧繞組
106‧‧‧4個磁芯
107‧‧‧中心區域
108A‧‧‧聚合物層
110‧‧‧基板基底
200‧‧‧方法
202‧‧‧步驟
204‧‧‧步驟
206‧‧‧步驟
208‧‧‧步驟
210‧‧‧步驟
212‧‧‧步驟
214‧‧‧步驟
216‧‧‧步驟
300‧‧‧基板
302‧‧‧電感線圈
306‧‧‧磁芯
308A‧‧‧聚合物層
309‧‧‧第一圖案化掩膜
310‧‧‧基板基底
311‧‧‧開口
313‧‧‧通孔
315‧‧‧種子層
317‧‧‧第二圖案化掩膜層
319‧‧‧開口
400‧‧‧方法
402‧‧‧步驟
404‧‧‧步驟
406‧‧‧步驟
408‧‧‧步驟
410‧‧‧步驟
412‧‧‧步驟
500‧‧‧基板
502‧‧‧堆疊的電感線圈
506‧‧‧磁芯
508A‧‧‧聚合物層
509‧‧‧第一圖案化掩膜層
510‧‧‧基板基底
511‧‧‧開口
513‧‧‧通孔
515‧‧‧磁性材料
517‧‧‧第二圖案化掩膜層
519‧‧‧開口
可藉由參照在隨附圖式中描繪的本揭露的示例說明性的實施例來理解本揭露的實施例(簡短地於前文中概述和在後文中更為詳細地討論)。然而，隨附圖式僅示例說明本揭露的典型的實施例，因而不被認為是對範疇作出限制，對於本揭露而言可容許其他的同等有效的實施例。
第1A圖根據本揭露的至少一些實施例來描繪用於封裝應用的基板的示意性的俯視圖。
第1B圖描繪示例說明於第1圖中的基板的沿著線段B-B’截取的示意性的橫截面。
第2圖根據本揭露的至少一些實施例來描繪在基板上形成磁芯的方法的流程圖。
第3A圖至第3H圖根據本揭露的至少一些實施例來示意性地描繪在基板上形成磁芯的階段的循序的側視圖。
第4圖根據本揭露的至少一些實施例來描繪在基板上形成磁芯的方法的流程圖。
第5A圖至第5G圖根據本揭露的至少一些實施例來示意性地描繪在基板上形成磁芯的階段的循序的側視圖。
第6A圖根據本揭露的至少一些實施例來描繪用於封裝應用的基板的示意性的俯視圖。
第6B圖根據本揭露的至少一些實施例來描繪用於封裝應用的基板的示意性的俯視圖。
為了要促進理解，在可能的情況中已經使用相同的元件符號以指定給圖式共用的相同的元件。圖式並未按照比例來繪製且為了清楚起見可以被簡化。一實施例的元件和特徵可被有利地併入其他的實施例中，而無需進一步的詳述。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

Claims (20)

  1. 一種在具有一堆疊的電感線圈的一基板上形成一磁芯的方法，包含以下步驟： 蝕刻複數個聚合物層以形成穿過該複數個聚合物層的至少一個特徵結構，其中該至少一個特徵結構設置在形成於該基板上的一堆疊的電感線圈的一中心區域內；及將一磁性材料沉積在該至少一個特徵結構內。
  2. 如請求項1所述之方法，其中蝕刻該複數個聚合物層的步驟包含以下步驟： 在複數個聚合物層的一最上面的聚合物層的頂上形成一第一圖案化掩膜層； 經由該第一圖案化掩膜層蝕刻該最上面的聚合物層的一暴露的部分以形成穿過該複數個聚合物層的至少一個特徵結構；及 去除該第一圖案化掩膜層。
  3. 如請求項2所述之方法，其中該最上面的聚合物層的該暴露的部分是利用一基於電漿的乾蝕刻程序來蝕刻。
  4. 如請求項1所述之方法，其中沉積該磁性材料的步驟包含以下步驟： 在一最上面的聚合物層的頂上形成一第二圖案化掩膜層； 藉由該第二圖案化掩膜層在該至少一個特徵結構內沉積該磁性材料；及 去除該第二圖案化掩膜層。
  5. 如請求項4所述之方法，進一步包含以下步驟： 在形成該第二圖案化掩膜層之前，於該最上面的聚合物層的頂上且於該至少一個特徵結構中沉積一種子層，其中該第二圖案化掩膜層形成在該種子層的頂上；及 在去除該第二圖案化掩膜層之後蝕刻該種子層。
  6. 如請求項5所述之方法，其中該種子層包含：銅。
  7. 如請求項1-6中的任何一項所述之方法，進一步包含以下步驟： 蝕刻該複數個聚合物層以形成穿過該複數個聚合物層的至少一個額外的特徵結構，其中該至少一個額外的特徵結構是設置在該堆疊的電感線圈的周圍的一溝槽或設置在該堆疊的螺旋電感線圈的周圍的複數個通孔；及 在該至少一個額外的特徵結構內沉積一磁性材料。
  8. 如請求項1-6中的任何一項所述之方法，其中該至少一個特徵結構是具有高的深寬比的一通孔。
  9. 如請求項1-6中的任何一項所述之方法，其中該磁性材料是藉由一物理氣相沉積(PVD)程序來沉積。
  10. 如請求項1-6中的任何一項所述之方法，其中該磁性材料包含：鐵(Fe)、鎳(Ni)、鋅(Zn)、鎳鐵(NiFe)、鎳鋅(NiZn)、鎳鋅銅合金(NiZnCu)、鋁鎳鈷合金(AlNiCo)、鈷鉭鋯合金(CoTaZr)、鈷鈮鋯合金(CoNbZr)、鈷鋯氧化物(CoZrO2)、鐵鉿氮化物(FeHfN)，或鈷鐵鉿氧化物(CoFeHfO)中的一或多個。
  11. 如請求項1-6中的任何一項所述之方法，其中該至少一個特徵結構包含：複數個特徵結構。
  12. 一種在用於一封裝應用的一基板上形成一磁芯的方法，包含以下步驟： 在該基板的頂上形成一堆疊的螺旋電感線圈，其中該堆疊的螺旋電感線圈被設置在複數個聚合物層內； 在一最上面的聚合物層的頂上形成一第一光阻； 藉由該第一光阻蝕刻該最上面的聚合物層的複數個暴露的部分以形成穿過該複數個聚合物層的一或多個通孔； 去除該第一光阻； 在該最上面的聚合物層的頂上形成一第二光阻； 藉由該第二光阻在該一或多個通孔內沉積一磁性材料；及 去除該第二光阻。
  13. 如請求項12所述之方法，其中該一或多個通孔中的每一者具有一高的深寬比。
  14. 如請求項12所述之方法，其中該磁性材料是藉由一物理氣相沉積(PVD)程序來沉積。
  15. 如請求項12-14中的任何一項所述之方法，其中該磁性材料包含：鐵(Fe)、鎳(Ni)、鋅(Zn)、鎳鐵(NiFe)、鎳鋅(NiZn)、鎳鋅銅合金(NiZnCu)、鋁鎳鈷合金(AlNiCo)、鈷鉭鋯合金(CoTaZr)、鈷鈮鋯合金(CoNbZr)、鈷鋯氧化物(CoZrO2 )、鐵鉿氮化物(FeHfN)，或鐵鉿氮化物(CoFeHfO)中的一或多個。
  16. 如請求項12-14中的任何一項所述之方法，其中該一或多個通孔是複數個通孔。
  17. 如請求項12-14中的任何一項所述之方法，其中該最上面的聚合物層的該暴露的部分是利用一基於電漿的乾蝕刻程序來蝕刻。
  18. 一種用於一封裝應用的基板，包含： 複數個聚合物層，該複數個聚合物層設置在一基板基底的頂上； 一堆疊的螺旋電感線圈，該堆疊的螺旋電感線圈設置在該複數個聚合物層內；及 穿過該複數個聚合物層和在由該堆疊的螺旋電感線圈界定的一中心區域內設置的至少一個磁芯。
  19. 如請求項18所述之基板，進一步包含：複數個磁芯，該複數個磁芯具有設置在該堆疊的螺旋電感線圈的周圍的通孔的形式。
  20. 如請求項18所述之基板，進一步包含：至少一個磁芯，該至少一個磁芯具有設置在該堆疊的螺旋電感線圈的周圍的一溝槽的形式。
TW107128006A 2017-08-11 2018-08-10 具有磁芯電感器的半導體基板及其製作方法 TWI794266B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762544744P 2017-08-11 2017-08-11
US62/544,744 2017-08-11
US16/056,847 2018-08-07
US16/056,847 US11373803B2 (en) 2017-08-11 2018-08-07 Method of forming a magnetic core on a substrate

Publications (2)

Publication Number Publication Date
TW201921465A true TW201921465A (zh) 2019-06-01
TWI794266B TWI794266B (zh) 2023-03-01

Family

ID=65271766

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107128006A TWI794266B (zh) 2017-08-11 2018-08-10 具有磁芯電感器的半導體基板及其製作方法
TW112103451A TW202324524A (zh) 2017-08-11 2018-08-10 具有磁芯電感器的半導體基板及其製作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW112103451A TW202324524A (zh) 2017-08-11 2018-08-10 具有磁芯電感器的半導體基板及其製作方法

Country Status (5)

Country Link
US (2) US11373803B2 (zh)
KR (1) KR102649176B1 (zh)
CN (1) CN111052426B (zh)
TW (2) TWI794266B (zh)
WO (1) WO2019032700A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11018215B2 (en) * 2019-03-14 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package and manufacturing method thereof
JP7323343B2 (ja) * 2019-06-17 2023-08-08 ローム株式会社 チップ部品
KR20220163964A (ko) * 2020-03-04 2022-12-12 리퀴드 와이어 인크. 변형가능 인덕터들

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239744A (en) * 1992-01-09 1993-08-31 At&T Bell Laboratories Method for making multilayer magnetic components
US5793272A (en) 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor
US5801100A (en) * 1997-03-07 1998-09-01 Industrial Technology Research Institute Electroless copper plating method for forming integrated circuit structures
US6387819B1 (en) * 1998-04-29 2002-05-14 Applied Materials, Inc. Method for etching low K dielectric layers
US6264966B1 (en) 2000-02-22 2001-07-24 Concat, Ltd. Compounds with chelation affinity and selectivity for first transition elements and their use in cosmetics and personal care products, inhibition of metalloenzymes, and inhibition of reperfusion injury
US7075167B2 (en) * 2003-08-22 2006-07-11 Agere Systems Inc. Spiral inductor formed in a semiconductor substrate
KR100689665B1 (ko) * 2003-11-06 2007-03-08 삼성전자주식회사 시스템 온 칩용 인덕터의 제조 방법
KR20050059947A (ko) * 2003-12-15 2005-06-21 매그나칩 반도체 유한회사 반도체 소자의 인덕터 제조방법
US7262680B2 (en) * 2004-02-27 2007-08-28 Illinois Institute Of Technology Compact inductor with stacked via magnetic cores for integrated circuits
JP4769033B2 (ja) 2005-03-23 2011-09-07 スミダコーポレーション株式会社 インダクタ
KR20070116460A (ko) * 2006-06-05 2007-12-10 삼성전자주식회사 인덕터를 구비하는 반도체 소자 및 그 제조 방법
US8378777B2 (en) 2008-07-29 2013-02-19 Cooper Technologies Company Magnetic electrical device
US20080079530A1 (en) * 2006-10-02 2008-04-03 Weidman Timothy W Integrated magnetic features
CN101320618A (zh) * 2008-03-25 2008-12-10 上海集成电路研发中心有限公司 集成于芯片上的电感器及相应的集成方法
JP5113025B2 (ja) * 2008-11-21 2013-01-09 新光電気工業株式会社 コイル構造体及びその製造方法
CN101752226A (zh) * 2008-12-09 2010-06-23 上海华虹Nec电子有限公司 集成电路中的电感及制作方法
EP2337063B1 (en) * 2009-12-17 2013-10-23 Nxp B.V. On chip integrated inductor and manufacturing method therefor
JP2011140106A (ja) * 2010-01-08 2011-07-21 Nagoya Institute Of Technology 変形可能な微小構造体の製造方法
US8513771B2 (en) 2010-06-07 2013-08-20 Infineon Technologies Ag Semiconductor package with integrated inductor
KR20120025236A (ko) * 2010-09-07 2012-03-15 삼성전기주식회사 적층형 인덕터 및 그 제조 방법
TWI436376B (zh) * 2011-09-23 2014-05-01 Inpaq Technology Co Ltd 多層螺旋結構之共模濾波器及其製造方法
US20130191882A1 (en) 2012-01-19 2013-07-25 Sap Ag Access control of remote communication interfaces based on system-specific keys
KR101531082B1 (ko) * 2012-03-12 2015-07-06 삼성전기주식회사 공통 모드 필터 및 이의 제조 방법
US9129940B2 (en) 2012-03-14 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. RF calibration through-chip inductive coupling
CN103000362B (zh) * 2012-12-07 2016-02-24 北京大学 一种基于柔性衬底的带磁芯的折叠螺旋电感的制备方法
US9190389B2 (en) * 2013-07-26 2015-11-17 Infineon Technologies Ag Chip package with passives
US9293245B2 (en) * 2013-08-05 2016-03-22 Qualcomm Mems Technologies, Inc. Integration of a coil and a discontinuous magnetic core
US9530674B2 (en) * 2013-10-02 2016-12-27 Applied Materials, Inc. Method and system for three-dimensional (3D) structure fill
WO2015107922A1 (ja) * 2014-01-15 2015-07-23 株式会社村田製作所 電気回路
US9613897B2 (en) * 2014-11-11 2017-04-04 Globalfoundries Singapore Pte. Ltd. Integrated circuits including magnetic core inductors and methods for fabricating the same
KR101627128B1 (ko) * 2014-12-02 2016-06-13 삼성전기주식회사 코일 부품
US10734331B2 (en) * 2017-08-16 2020-08-04 Texas Instruments Incorporated Integrated circuit with an embedded inductor or transformer

Also Published As

Publication number Publication date
TW202324524A (zh) 2023-06-16
CN111052426A (zh) 2020-04-21
WO2019032700A1 (en) 2019-02-14
US20210233707A1 (en) 2021-07-29
KR20200030627A (ko) 2020-03-20
US11373803B2 (en) 2022-06-28
TWI794266B (zh) 2023-03-01
US11791094B2 (en) 2023-10-17
CN111052426B (zh) 2024-01-23
US20190051454A1 (en) 2019-02-14
KR102649176B1 (ko) 2024-03-20

Similar Documents

Publication Publication Date Title
US11791094B2 (en) Semiconductor substrate having magnetic core inductor
US8709831B2 (en) Integrated circuits with magnetic core inductors and methods of fabrications thereof
TWI537995B (zh) 電感結構與其形成方法
TWI674685B (zh) 半導體結構及方法
US10573444B2 (en) Stress control in magnetic inductor stacks
TWI666757B (zh) 具有整合式電感器的半導體結構
US20100068864A1 (en) Apparatus and method for wafer level fabrication of high value inductors on semiconductor integrated circuits
US8754500B2 (en) Plated lamination structures for integrated magnetic devices
WO2022151691A1 (zh) 半导体结构及其制作方法
KR20160104540A (ko) 자기 코어, 인덕터 및 자기 코어 제조 방법
US20110025443A1 (en) Apparatus and method for wafer level fabrication of high value inductors on semiconductor integrated circuits
US20220386052A1 (en) Mems microphone and preparation method therefor
TW201740586A (zh) 半導體裝置
EP3393966B1 (en) A method for manufacturing a hollow mems structure
KR20150095593A (ko) Ge-함유 반도체 장치에의 컨택 형성
CN116052981B (zh) 磁性薄膜电感及其制备方法
CN114094013A (zh) 嵌入式电感结构及其制作方法
US20190296100A1 (en) Methods for producing integrated circuits with magnets and a wet etchant for the same
TW202324603A (zh) 半導體裝置與其製造方法