JP5585740B1 - 積層型インダクタ素子および通信装置 - Google Patents

積層型インダクタ素子および通信装置 Download PDF

Info

Publication number
JP5585740B1
JP5585740B1 JP2014021305A JP2014021305A JP5585740B1 JP 5585740 B1 JP5585740 B1 JP 5585740B1 JP 2014021305 A JP2014021305 A JP 2014021305A JP 2014021305 A JP2014021305 A JP 2014021305A JP 5585740 B1 JP5585740 B1 JP 5585740B1
Authority
JP
Japan
Prior art keywords
pad electrodes
inductor element
axis direction
multilayer inductor
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014021305A
Other languages
English (en)
Other versions
JP2014207432A (ja
Inventor
智哉 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014021305A priority Critical patent/JP5585740B1/ja
Priority to US14/205,406 priority patent/US9287625B2/en
Priority to GB1404392.1A priority patent/GB2524049B/en
Priority to TW103204395U priority patent/TWM488734U/zh
Priority to CN201420766501.6U priority patent/CN204497002U/zh
Priority to CN201410095593.4A priority patent/CN104064318B/zh
Priority to CN201420118908.8U priority patent/CN203966717U/zh
Priority to CN201611004235.3A priority patent/CN107068330B/zh
Priority to FR1452129A priority patent/FR3003404B1/fr
Priority to TW103109632A priority patent/TWI642071B/zh
Application granted granted Critical
Publication of JP5585740B1 publication Critical patent/JP5585740B1/ja
Publication of JP2014207432A publication Critical patent/JP2014207432A/ja
Priority to US15/012,931 priority patent/US10262783B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/02—Casings
    • H01F27/027—Casings specially adapted for combination of signal type inductors or transformers with electronic circuits, e.g. mounting on printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
    • H01Q7/06—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop with core of ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
    • H01Q7/06—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop with core of ferromagnetic material
    • H01Q7/08—Ferrite rod or like elongated core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

【課題】厚みを薄くすることができる、積層型インダクタ素子を提供する。
【解決手段】積層型インダクタ素子１０は、磁性体層１２ａを含む積層体１２と、積層体１２に設けられ、磁性体層１２ａを磁性体コアとするコイル状導体パターンと、積層体１２の一方主面に形成された複数の第１パッド電極１４ａと、前記複数の第１パッド電極１４ａに対して対称形となるように積層体１２の他方主面に形成された複数の第２パッド電極１４ｂとを備え、前記コイル状導体パターンの一端および他端が前記複数の第１パッド電極１４ａのうちの２つにそれぞれ電気的に接続されており、前記複数の第２パッド電極１４ｂはいずれも電気的に開放されている。
【選択図】図１

Description

この発明は、積層型インダクタ素子に関し、特に、磁性体層および非磁性体層を積層してなる積層体と、インダクタの一部をなして磁性体層の両主面に形成された導体パターンとを備える、積層型インダクタ素子に関する。
この発明はまた、このような積層型インダクタ素子を用いた通信装置に関する。
この種の積層型インダクタ素子およびその製造方法の一例が、特開２００９−１１１１９７号公報（段落００５２参照）（特許文献１）および特開２００９−２３１３３１号公報（段落００３３，００４０参照）（特許文献２）に開示されている。特許文献１によれば、焼結フェライト基板の少なくとも片面に、粘着フィルムが設けられる。また、積層体に屈曲性を付与するために、基板に割れが入れられる。ここで、割れが入ると透磁率が低下するが、割れの状態により透磁率が変化する。このため、溝は規則性を持たせて基板に形成され、この溝の部分に割れが入れられる。これによって、屈曲性を付与しつつ、割れが入った後の磁気特性を安定させることができる。
また、特許文献２によれば、セラミック基板を積層体の個片に分割するべく、分割溝がセラミック基板に形成される。具体的には、分割溝は、所望の圧力でセラミック基板の他方主面に押し当てられたスクライブ刃を移動させることで形成される。続いて、保護シートを介してセラミック基板の一方主面に押し当てられたローラが、セラミック基板に沿って移動される。これによって、セラミック基板が変形して分割溝が開き、セラミック基板が分割溝に沿って分割される。
特開２００９−１１１１９７号公報（段落００５２参照） 特開２００９−２３１３３１号公報（段落００３３，００４０参照）
しかし、焼成前の段階で基板に溝を形成すると、基板をなす一方主面および他方主面の非対称性に起因して焼成時に反りが発生する。この反りは、基板をブレイク（個辺化）して得られる各素子の平坦性（コプラナリティ）を損ない、薄型化を妨げる要因となり得る。
それゆえに、この発明の主たる目的は、厚みを薄くすることができる、積層型インダクタ素子、および通信装置を提供することである。
この発明に従う積層型インダクタ素子(10：実施例で相当する参照符号。以下同じ)は、磁性体層(12a)を含む積層体(12)と、積層体に設けられ、磁性体層を磁性体コアとするコイル状導体パターン(16, 16, …, 18, 18,…)と、積層体の一方主面に形成された複数の第１パッド電極(14a, 14a, …)と、複数の第１パッド電極に対して対称形となるように積層体の他方主面に形成された複数の第２パッド電極(14b, 14b, …)とを備え、コイル状導体パターンの一端および他端が複数の第１パッド電極のうちの２つにそれぞれ電気的に接続されており、前記複数の第２パッド電極はいずれも電気的に開放されている。
好ましくは、積層体は前記積層体の積層方向から見た形状が矩形状であり、複数の第１パッド電極は積層体の長手方向に沿って２列に形成される。
好ましくは、複数の第１パッド電極の個数は３以上であり、前記複数の第１パッド電極のうち前記コイル状導体パターンに接続されていないパッド電極はいずれも電気的に開放されている。
好ましくは、前記積層体は、前記磁性体層の両主面に重ねるように配置された非磁性体層を含む。
この発明に従う積層型インダクタ素子の製造方法は、第１最外層(BS1,BS1’)および第２最外層(BS4, BS4’)で磁性体層(BS2~BS3, BS2’~BS3’)を挟み込む構造を有する集合基板を分割ユニット毎に分割して積層型インダクタ素子(10)を製造する方法であって、第１最外層を貫通する複数の第１ビアホール(HL1, HL1, …, HL1’, HL1’, …)を形成する第１の工程と、第１最外層の上面または磁性体層の下面に複数の第１導体パターン(16, 16, …)を形成する第２の工程と、磁性体層を貫通する複数の第２ビアホール(HL2, HL2, …, HL3, HL3, …, HL2’, HL2’, …, HL3’, HL3’, …)を形成する第３の工程と、磁性体層の上面または第２最外層の下面に複数の第２導体パターン(18, 18, …)を形成する第４の工程と、第１最外層の下面に複数の第１パッド電極(14a, 14a, …)を形成して２つの第１パッド電極を２つの第１ビアホールを介して複数の第１導体パターンの２点にそれぞれ接続する作業を分割ユニット毎に行う第５の工程と、複数の第１パッド電極に対して対称形となるように第２最外層の上面に複数の第２パッド電極(14b, 14b, …)を形成する第６の工程と、複数の第２ビアホールを介して複数の第１導体パターンおよび複数の第２導体パターンを分割ユニット毎に螺旋状に接続して複数のインダクタを作製する第７の工程とを備える。
好ましくは、分割ユニットを定義するラインにスクライバ(26)の刃を当てて集合基板の長手方向および短手方向に溝を形成する第９の工程がさらに備えられる。
或る局面では、集合基板の主面は長方形をなし、第９の工程は、第１深さを有する第１溝を長方形の長辺に沿って形成する工程、および第１深さよりも浅い第２深さを有する第２溝を長方形の短辺に沿って形成する工程を含む。
他の局面では、第９の工程に先立って集合基板を焼成する第１０の工程がさらに備えられる。
好ましくは、第５の工程は複数の第１ビアホールに第１導電材料(PS1, PS1’)を充填する工程を含み、第７の工程は複数の第２ビアホールに第２導電材料(PS2, PS2’)を充填する工程を含む。
好ましくは、集合基板の厚みは０．６ｍｍ以下である。
この発明によれば、複数の積層型インダクタ素子にブレイクする前段階の集合基板には、第１パッド電極および第２パッド電極の各々を形成する材料と積層体を形成する材料との間の熱膨張係数の相違に起因する残留応力が発生する。ただし、積層体の両主面に形成された第１パッド電極および第２パッド電極は対称形をなす。したがって、残留応力に起因する集合基板の反りが抑制され、ブレイクによって得られる積層型インダクタ素子の薄型化が可能となる。また、残留応力が発生していることから、ブレイクラインは、第１パッド電極および第２パッド電極を避けるように積層体の厚み方向に走る。これによって、ブレイク不良が低減される。
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
この実施例の積層型インダクタ素子を分解した状態を示す分解図である。 （Ａ）は積層型インダクタ素子を形成するセラミックシートＳＨ１の一例を示す平面図であり、（Ｂ）は積層型インダクタ素子を形成するセラミックシートＳＨ３の一例を示す平面図である。 （Ａ）はセラミックシートＳＨ１の下面に形成されるパッド電極の一例を示す図解図であり、（Ｂ）は積層型インダクタ素子を形成するセラミックシートＳＨ４の一例を示す平面図である。 この実施例の積層型インダクタ素子の外観を示す斜視図である。 図４に示す積層型インダクタ素子のＡ−Ａ′断面図である。 （Ａ）はセラミックシートＳＨ１の製造工程の一部を示す工程図であり、（Ｂ）はセラミックシートＳＨ１の製造工程の他の一部を示す工程図である。 （Ａ）はセラミックシートＳＨ１の製造工程のその他の一部を示す工程図であり、（Ｂ）はセラミックシートＳＨ１の製造工程のさらにその他の一部を示す工程図である。 （Ａ）はセラミックシートＳＨ２の製造工程の一部を示す工程図であり、（Ｂ）はセラミックシートＳＨ２の製造工程の他の一部を示す工程図であり、（Ｃ）はセラミックシートＳＨ２の製造工程のその他の一部を示す工程図である。 （Ａ）はセラミックシートＳＨ３の製造工程の一部を示す工程図であり、（Ｂ）はセラミックシートＳＨ３の製造工程の他の一部を示す工程図である。 （Ａ）はセラミックシートＳＨ３の製造工程のその他の一部を示す工程図であり、（Ｂ）はセラミックシートＳＨ３の製造工程のさらにその他の一部を示す工程図である。 （Ａ）はセラミックシートＳＨ４の製造工程の一部を示す工程図であり、（Ｂ）はセラミックシートＳＨ４の製造工程の他の一部を示す工程図である。 パッド電極が印刷されたキャリアフィルムの一例を示す平面図である。 （Ａ）は積層型インダクタ素子の製造工程の一部を示す工程図であり、（Ｂ）は積層型インダクタ素子の製造工程の他の一部を示す工程図であり、（Ｃ）は積層型インダクタ素子の製造工程のその他の一部を示す工程図である。 （Ａ）は積層型インダクタ素子の製造工程のさらにその他の一部を示す工程図であり、（Ｂ）は積層型インダクタ素子の製造工程の他の一部を示す工程図であり、（Ｃ）は積層型インダクタ素子の製造工程のその他の一部を示す工程図であり、（Ｄ）は積層型インダクタ素子の製造工程のさらにその他の一部を示す工程図である。 （Ａ）は他の実施例におけるセラミックシートＳＨ１の製造工程の一部を示す工程図であり、（Ｂ）は他の実施例におけるセラミックシートＳＨ１の製造工程の他の一部を示す工程図である。 （Ａ）は他の実施例におけるセラミックシートＳＨ１の製造工程のその他の一部を示す工程図であり、（Ｂ）は他の実施例におけるセラミックシートＳＨ１の製造工程のさらにその他の一部を示す工程図である。 （Ａ）は他の実施例におけるセラミックシートＳＨ２の製造工程の一部を示す工程図であり、（Ｂ）は他の実施例におけるセラミックシートＳＨ２の製造工程の他の一部を示す工程図である。 （Ａ）は他の実施例におけるセラミックシートＳＨ２の製造工程のその他の一部を示す工程図であり、（Ｂ）は他の実施例におけるセラミックシートＳＨ２の製造工程のさらにその他の一部を示す工程図である。

（Ａ）は他の実施例におけるセラミックシートＳＨ３の製造工程の一部を示す工程図であり、（Ｂ）は他の実施例におけるセラミックシートＳＨ３の製造工程の他の一部を示す工程図である。 （Ａ）は他の実施例におけるセラミックシートＳＨ３の製造工程のその他の一部を示す工程図であり、（Ｂ）は他の実施例におけるセラミックシートＳＨ３の製造工程のさらにその他の一部を示す工程図である。 （Ａ）は他の実施例におけるセラミックシートＳＨ４の製造工程の一部を示す工程図であり、（Ｂ）は他の実施例におけるセラミックシートＳＨ４の製造工程の他の一部を示す工程図である。 （Ａ）は他の実施例における積層型インダクタ素子の製造工程の一部を示す工程図であり、（Ｂ）は他の実施例における積層型インダクタ素子の製造工程の他の一部を示す工程図であり、（Ｃ）は他の実施例における積層型インダクタ素子の製造工程のその他の一部を示す工程図である。 （Ａ）は他の実施例における積層型インダクタ素子の製造工程のさらにその他の一部を示す工程図であり、（Ｂ）は他の実施例における積層型インダクタ素子の製造工程の他の一部を示す工程図であり、（Ｃ）は他の実施例における積層型インダクタ素子の製造工程のその他の一部を示す工程図である。 さらに他の実施例の積層型インダクタ素子を分解した状態を示す分解図である。 積層型インダクタ素子の最下面および最上面に形成されるパッド電極の配列の第１の例の説明図である。 積層型インダクタ素子の最下面および最上面に形成されるパッド電極の配列の第２の例の説明図である。 積層型インダクタ素子の最下面および最上面に形成されるパッド電極の配列の第３の例の説明図である。 積層型インダクタ素子の最下面および最上面に形成されるパッド電極の配列の第４の例の説明図である。 積層型インダクタ素子の最下面および最上面に形成されるパッド電極の配列の第５の例の説明図である。 通信装置の透視斜視図である。 通信装置に備わった積層型インダクタ素子から磁界が発生する様子の説明図である。 通信装置の回路図である。 積層型インダクタ素子を備えるＳＤカードの概念図である。 積層型インダクタ素子を備えるＳＤカードを機器に挿入する様子の説明図である。
図１を参照して、この実施例の積層型インダクタ素子１０は、１３．５６ＭＨｚ帯における無線通信用のアンテナ素子として利用され、各々の主面が長方形をなして積層されたセラミックシートＳＨ１〜ＳＨ４を含む。セラミックシートＳＨ１〜ＳＨ４の各々の主面のサイズは互いに一致し、セラミックシートＳＨ１およびＳＨ４は非磁性体を有する一方、セラミックシートＳＨ２〜ＳＨ３は磁性体を有する。
この結果、積層体１２は直方体をなす。また、セラミックシートＳＨ２〜ＳＨ３によって磁性体層１２ａが形成され、セラミックシートＳＨ１によって非磁性体層１２ｂが形成され、そしてセラミックシートＳＨ４によって非磁性体層１２ｃがそれぞれ形成される。つまり、積層型インダクタ素子１０をなす積層体１２は、磁性体層１２ａが非磁性体層１２ｂおよび１２ｃによって挟持された積層構造を有する。積層体１２の主面（＝上面または下面）をなす長方形の長辺および短辺はそれぞれＸ軸およびＹ軸に沿って延び、積層体１２の厚みはＺ軸に沿って増大する。
図２（Ａ）〜図２（Ｂ）に示すように、セラミックシートＳＨ１の上面には５つの線状導体１６，１６，…が形成され、セラミックシートＳＨ３の上面には６つの線状導体１８，１８，…が形成される。また、図３（Ａ）〜図３（Ｂ）に示すように、セラミックシートＳＨ１の下面には１２個のパッド電極１４ａ，１４ａ，…が形成され、セラミックシートＳＨ４の上面には１２個のパッド電極１４ｂ，１４ｂ，…が形成される。なお、セラミックシートＳＨ２の上面には線状導体が存在せず、磁性体が上面の全体にわたって現われる。
図２（Ａ）を参照して、コイル状導体パターンの一部を構成する線状導体１６は、Ｙ軸に対して斜め方向に延びる姿勢で、Ｘ軸方向に距離Ｄ１を隔てて並ぶ。線状導体１６の長さ方向両端は、セラミックシートＳＨ１の上面のＹ軸方向両端よりも内側に留まる。また、Ｘ軸方向両側の２つの線状導体１６，１６は、セラミックシートＳＨ１の上面のＸ軸方向両端よりも内側に配置される。
図２（Ｂ）を参照して、コイル状導体パターンの一部を構成する線状導体１８は、Ｙ軸に沿って延びる姿勢で、Ｘ軸方向に距離Ｄ１を隔てて並ぶ。線状導体１８の長さ方向両端も、セラミックシートＳＨ３の上面のＹ軸方向両端よりも内側に留まる。Ｘ軸方向両側の２つの線状導体１８，１８もまた、セラミックシートＳＨ３の上面のＸ軸方向両端よりも内側に配置される。
線状導体１６の一方端から他方端までのＸ軸方向における距離は、“Ｄ１”に相当する。また、線状導体１６の一方端の位置はＺ軸方向から眺めて線状導体１８の一方端と重なる位置に調整され、線状導体１６の他方端の位置はＺ軸方向から眺めて線状導体１８の他方端と重なる位置に調整される。さらに、線状導体１６の数は、線状導体１８の数よりも１つ少ない。
したがって、Ｚ軸方向から眺めると、線状導体１６および１８はＸ軸方向に交互に並ぶ。また、線状導体１６の一方端は線状導体１８の一方端と重なり、線状導体１６の他方端は線状導体１８の他方端と重なる。
図３（Ａ）を参照して、１２個のパッド電極１４ａ，１４ａ，…の各々の主面は矩形をなし、かつ主面のサイズは互いに一致する。このうち、６個のパッド電極１４ａ，１４ａ，…はＹ軸方向における正側端部よりもやや内側をＸ軸に沿って均等な間隔で延び、残りの６個のパッド電極１４ａ，１４ａ，…はＹ軸方向における負側端部よりもやや内側をＸ軸に沿って均等な間隔で延びる。
また、Ｘ軸方向において最も負側に存在するパッド電極１４ａからセラミックシートＳＨ１のＸ軸方向における負側端部までの距離は、Ｘ軸方向において最も正側に存在するパッド電極１４ａからセラミックシートＳＨ１のＸ軸方向における正側端部までの距離と一致する。さらに、Ｙ軸方向において最も負側に存在するパッド電極１４ａからセラミックシートＳＨ１のＹ軸方向における負側端部までの距離は、Ｙ軸方向において最も正側に存在するパッド電極１４ａからセラミックシートＳＨ１のＹ軸方向における正側端部までの距離と一致する。
したがって、セラミックシートＳＨ１の主面のＹ軸方向における中央をＸ軸に沿って延びる直線を基準としたとき、この直線よりもＹ軸方向における負側の６個のパッド電極１４ａ，１４ａ，…は、この直線よりもＹ軸方向における正側の６個のパッド電極１４ａ，１４ａ，…に対して線対称に形成される。
また、セラミックシートＳＨ１の主面のＸ軸方向における中央をＹ軸に沿って延びる直線を基準としたとき、この直線よりもＸ軸方向における負側の６個のパッド電極１４ａ，１４ａ，…は、この直線よりもＸ軸方向における正側の６個のパッド電極１４ａ，１４ａ，…に対して線対称に形成される。
図３（Ｂ）を参照して、１２個のパッド電極１４ｂ，１４ｂ，…の各々の主面は矩形をなし、かつ主面のサイズは互いに一致する。このうち、６個のパッド電極１４ｂ，１４ｂ，…はＹ軸方向における正側端部よりもやや内側をＸ軸に沿って均等な間隔で延び、残りの６個のパッド電極１４ｂ，１４ｂ，…はＹ軸方向における負側端部よりもやや内側をＸ軸に沿って均等な間隔で延びる。
また、Ｘ軸方向において最も負側に存在するパッド電極１４ｂからセラミックシートＳＨ４のＸ軸方向における負側端部までの距離は、Ｘ軸方向において最も正側に存在するパッド電極１４ｂからセラミックシートＳＨ４のＸ軸方向における正側端部までの距離と一致する。さらに、Ｙ軸方向において最も負側に存在するパッド電極１４ｂからセラミックシートＳＨ４のＹ軸方向における負側端部までの距離は、Ｙ軸方向において最も正側に存在するパッド電極１４ｂからセラミックシートＳＨ４のＹ軸方向における正側端部までの距離と一致する。
したがって、セラミックシートＳＨ４の主面のＹ軸方向における中央をＸ軸に沿って延びる直線を基準としたとき、この直線よりもＹ軸方向における負側の６個のパッド電極１４ｂ，１４ｂ，…は、この直線よりもＹ軸方向における正側の６個のパッド電極１４ｂ，１４ｂ，…に対して線対称に形成される。
また、セラミックシートＳＨ４の主面のＸ軸方向における中央をＹ軸に沿って延びる直線を基準としたとき、この直線よりもＸ軸方向における負側の６個のパッド電極１４ｂ，１４ｂ，…は、この直線よりもＸ軸方向における正側の６個のパッド電極１４ｂ，１４ｂ，…に対して線対称に形成される。
パッド電極１４ｂの主面のサイズはパッド電極１４ａの主面のサイズとも一致し、セラミックシートＳＨ４の主面におけるパッド電極１４ｂ，１４ｂ，…の配置態様はセラミックシートＳＨ１の主面におけるパッド電極１４ａ，１４ａ，…の配置態様と一致する。したがって、パッド電極１４ｂ，１４ｂ，…は、パッド電極１４ａ，１４ａ，に対して鏡像対称形に形成される。また、Ｚ軸方向から眺めたとき、各々の線状導体１８の両端は、Ｙ軸に沿って並ぶ２つのパッド電極１４ａ，１４ａと重なり、さらにＹ軸に沿って並ぶ２つのパッド電極１４ｂ，１４ｂとも重なる。
図１に戻って、ビアホール導体２０ａ，２０ａ…は、線状導体１６，１６，…の一方端（Ｙ軸方向における正側端部）の位置で、磁性体層１２ａをＺ軸方向に貫通する。また、ビアホール導体２０ｂ，２０ｂ…は、線状導体１６，１６，…の他方端（Ｙ軸方向における負側端部）の位置で、磁性体層１２ａをＺ軸方向に貫通する。このビアホール導体２０ａ，２０ａ…は、コイル状導体パターンの一部を構成する。
線状導体１６，１６，…は図２（Ａ）に示す要領で形成され、線状導体１８，１８，…は図２（Ｂ）に示す要領で形成されるため、ビアホール導体２０ａ，２０ａ，…は、セラミックシートＳＨ３の上面においてＸ軸方向の負側から始まる５つの線状導体１８，１８，…の一方端（Ｙ軸方向における正側端部）と接続される。また、ビアホール導体２０ｂ，２０ｂ，…は、セラミックシートＳＨ３の上面においてＸ軸方向の正側から始まる５つの線状導体１８，１８，…の他方端（Ｙ軸方向における負側端部）と接続される。
この結果、線状導体１６，１６，…および線状導体１８，１８，…は螺旋状に接続され、これによってＸ軸を巻回軸とするコイル導体（巻回体）が形成される。コイル導体の内側には磁性体が存在するため、コイル導体はインダクタとして機能する。この場合、磁性体層であるセラミックシートＳＨ２，ＳＨ３の一部が磁性体コアとなる。
また、ビアホール導体２２ａは、Ｘ軸方向において最も正側に存在する線状導体１８の一方端の位置で、磁性体層１２ａおよび非磁性体層１２ｂをＺ軸方向に貫通する。同様に、ビアホール導体２２ｂは、Ｘ軸方向において最も負側に存在する線状導体１８の他方端の位置で、磁性体層１２ａおよび非磁性体層１２ｂをＺ軸方向に貫通する。
ビアホール導体２２ａは、Ｘ軸方向における最も正側でかつＹ軸方向における正側に存在するパッド電極１４ａと接続される。また、ビアホール導体２２ｂは、Ｘ軸方向における最も負側でかつＹ軸方向における負側に存在するパッド電極１４ａと接続される。これによって、インダクタの異なる２点が２つのパッド電極１４ａ，１４ａとそれぞれ接続される。
こうして作製された積層体１２つまり積層型インダクタ素子１０は、図４に示す外観を有する。また、この積層型インダクタ素子１０のＡ−Ａ′断面は図５に示す構造を有する。
なお、セラミックシートＳＨ１およびＳＨ４は非磁性（比透磁率：１）のフェライトを材料とし、熱膨張係数は“８．５”〜“９．０”の範囲の値を示す。また、セラミックシートＳＨ２〜ＳＨ３は磁性（比透磁率：１００〜１２０）のフェライトを材料とし、熱膨張係数は“９．０”〜“１０．０”の範囲の値を示す。さらに、パッド電極１４ａおよび１４ｂ，線状導体１６および１８，ビアホール導体２０ａ〜２０ｂ，２２ａ〜２２ｂは、銀を材料とし、熱膨張係数は“２０”を示す。
セラミックシートＳＨ１は、図６（Ａ）〜図６（Ｂ）および図７（Ａ）〜図７（Ｂ）に示す要領で作製される。まず、非磁性のフェライト材料からなるセラミックグリーンシートがマザーシートＢＳ１として用意される（図６（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線は切り出し位置を示す。この破線によって定義される複数の矩形の各々を“分割ユニット”と定義する。
次に、複数の貫通孔ＨＬ１，ＨＬ１，…が破線の交点近傍に対応してマザーシートＢＳ１に形成され（図６（Ｂ）参照）、導電ペーストＰＳ１が貫通孔ＨＬ１に充填される（図７（Ａ）参照）。充填された導電ペーストＰＳ１は、ビアホール導体２２ａまたは２２ｂをなす。導電ペーストＰＳ１の充填が完了すると、線状導体１６，１６，…に相当する導体パターンがマザーシートＢＳ１の上面に印刷される（図７（Ｂ）参照）。
セラミックシートＳＨ２は、図８（Ａ）〜図８（Ｃ）に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックグリーンシートがマザーシートＢＳ２として用意される（図８（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線は切り出し位置を示す。次に、複数の貫通孔ＨＬ２，ＨＬ２，…がＸ軸方向に延びる破線に沿ってマザーシートＢＳ２に形成され（図８（Ｂ）参照）、ビアホール導体２０ａ，２０ｂ，２２ａまたは２２ｂをなす導電ペーストＰＳ２が貫通孔ＨＬ２に充填される（図８（Ｃ）参照）。
セラミックシートＳＨ３は、図９（Ａ）〜図９（Ｂ）および図１０（Ａ）〜図１０（Ｂ）に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックグリーンシートがマザーシートＢＳ３として用意される（図９（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線は切り出し位置を示す。
次に、複数の貫通孔ＨＬ３，ＨＬ３，…がＸ軸方向に延びる破線に沿ってマザーシートＢＳ３に形成され（図９（Ｂ）参照）、導電ペーストＰＳ３が貫通孔ＨＬ３に充填される（図１０（Ａ）参照）。充填された導電ペーストＰＳ３は、ビアホール導体２０ａ，２０ｂ，２２ａまたは２２ｂをなす。導電ペーストＰＳ３の充填が完了すると、線状導体１８，１８，…に相当する導体パターンがマザーシートＢＳ３の上面に印刷される（図１０（Ｂ）参照）。
セラミックシートＳＨ４は、図１１（Ａ）〜図１１（Ｂ）に示す要領で作製される。まず、非磁性のフェライト材料からなるセラミックグリーンシートがマザーシートＢＳ４として用意される（図１１（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線は切り出し位置を示す。次に、パッド電極１４ｂ，１４ｂ，…に相当する導体パターンが、マザーシートＢＳ４の上面に印刷される（図１１（Ｂ）参照）。
パッド電極１４ａ，１４ａ，…に相当する導体パターンは、図１２に示す要領でキャリアフィルム２４に印刷される。キャリアフィルム２４の主面のサイズは、マザーシートＢＳ１〜ＢＳ４の主面のサイズと一致する。また、Ｘ軸方向およびＹ軸方向に延びる複数の破線は、マザーシートＢＳ１〜ＢＳ４に描かれた複数の破線にそれぞれ対応する。上述の要領で作成されたマザーシートＢＳ１〜ＢＳ４は、この順序で積層されかつ圧着される（図１３（Ａ）参照）。このとき、各シートの積層位置は、各シートに割り当てられた破線がＺ軸方向から眺めて重なるように調整される。続いて、図１２に示すキャリアフィルム２４が用意され（図１３（Ｂ）参照）、キャリアフィルム２４に形成された導体パターンがマザーシートＢＳ１の下面に転写される（図１３（Ｃ）参照）。
導体パターンの転写が完了すると、キャリアフィルム２４が剥離され（図１４（Ａ）参照）、生の集合基板が作製される。作製された集合基板の厚みは、０．６ｍｍ以下に抑えられる。作製された集合基板は焼成され（図１４（Ｂ）参照）、その後に１次スクライビングおよび２次スクライビングを施される（図１４（Ｃ）〜図１４（Ｄ）参照）。
１次スクライビングではＸ軸方向に延びる破線に沿ってスクライバ２６の刃が当てられ、２次スクライビングではＹ軸方向に延びる破線に沿ってスクライバ２６の刃が当てられる。また、１次スクライビングおよび２次スクライビングのいずれにおいても、溝は集合基板の上面に形成される。ただし、１次スクライビングによって形成された溝は非磁性体層１２ｂにまで達する一方、２次スクライビングによって形成された溝は磁性体層１２ａに達するに留まる。これはスクライバ２６の刃を当てる際の刃圧を調整することにより、意図的に深さを調整して生じさせた先行クラックによる溝である。スクライビングが完了すると、集合基板は分割ユニット毎にブレイクされ、これによって複数の積層型インダクタ素子１０，１０，…が得られる。
以上の説明から分かるように、積層体１２は、磁性体層１２ａとその両主面に形成される非磁性体層１２ｂ，１２ｃとを含む。線状導体１６，１６，…，１８，１８，…は、積層体１２の長手方向を巻回軸とするインダクタの一部をなして、磁性体層１２ａの両主面に形成される。パッド電極１４ａ，１４ａ，…は積層体１２の上面に形成され、パッド電極１４ｂ，１４ｂ，…はパッド電極１４ａ，１４ａ，…に対して対称形となるように積層体１２の下面に形成される。インダクタの互いに異なる２点はそれぞれ、異なる２つのパッド電極１４ａ，１４ａに電気的に接続される。
また、積層型インダクタ素子１０は、非磁性のマザーシートＢＳ１およびＢＳ４で磁性のマザーシートＢＳ２およびＢＳ３を挟み込む構造を有する集合基板を分割ユニット毎にブレイクすることで製造される。集合基板は、以下の要領で作製される。
まず、Ｚ軸方向に延びる貫通孔ＨＬ１，ＨＬ１，…がマザーシートＢＳ１に形成され（図６（Ｂ）参照）、線状導体１６，１６，…に相当する導体パターンがマザーシートＢＳ１の上面に形成される（図７（Ｂ）参照）。また、Ｚ軸方向に延びる貫通孔ＨＬ２，ＨＬ２，…がマザーシートＢＳ２に形成され（図８（Ｂ）参照）、Ｚ軸方向に延びる貫通孔ＨＬ３，ＨＬ３，…がマザーシートＢＳ３に形成され（図９（Ｂ）参照）、そして線状導体１８，１８，…に相当する導体パターンがマザーシートＢＳ３の上面に形成される（図１０（Ｂ）参照）。
さらに、複数のパッド電極１４ａ，１４ａ，…が印刷されたキャリアフィルム２４がマザーシートＢＳ１の下面に用意され、各分割ユニットを形成する２つのパッド電極１４ａ，１４ａが、対応する２つの貫通孔ＨＬ１，ＨＬ１を介して線状導体１６，１６の２点にそれぞれ接続される（図１３（Ｃ）参照）。なお、パッド電極１４ｂ，１４ｂ，…は、パッド電極１４ａ，１４ａ，…に対して対称形となるように、マザーシートＢＳ４の上面に形成される（図１１（Ｂ）参照）。インダクタは、貫通孔ＨＬ２，ＨＬ３を介して線状導体１６および１８を分割ユニット毎に螺旋状に接続することで形成される（図１３（Ａ）参照）。
こうして作製された集合基板は、焼成の後に１次スクライビングおよび２次スクライビングを施され（図１４（Ｂ）〜図１４（Ｄ）参照）、これらのスクライビングによって形成された溝に沿ってブレイクされる。
焼成後の集合基板には、パッド電極１４ａ，１４ｂおよび線状導体１６，１８を形成する材料と磁性体層１２ａまたは非磁性体層１２ｂ，１２ｃを形成する材料との間の熱膨張係数の相違に起因する残留応力が発生する。ただし、この実施例では、積層体１２の両主面に形成されたパッド電極１４ａおよび１４ｂが鏡像対称形をなす。したがって、残留応力に起因する集合基板の反りが抑制され、ブレイクによって得られる積層型インダクタ素子１０の薄型化が可能となる。
なお、薄型化は、ＮＦＣ(Near Field Communication)用のセキュアＩＣとともに積層型インダクタ素子１０をＳＩＭカード或いはマイクロＳＩＭカードに内蔵する場合に好適である。
また、残留応力が発生していることから、ブレイクラインは、パッド電極１４ａおよび１４ｂを避けるように積層体１２の厚み方向に走る。これによって、ブレイク不良が低減される。
さらに、焼成前の段階では溝は存在しないため、磁性体層は露出しておらず、磁性体層へのめっきの析出を回避することができる。また、積層型インダクタ素子１０をプリント基板に実装する際にダミーのパッド電極１４ａ（インダクタと接続されていないパッド電極１４ａ）をはんだ付けに利用することで、積層型インダクタ素子１０とプリント基板との接触点数が増大する。これによって、積層型インダクタ素子１０の落下強度やまげ強度を高めることができる。
続いて、他の実施例における積層型インダクタ素子１０の製造方法を説明する。セラミックシートＳＨ１は、図１５（Ａ）〜図１５（Ｂ）および図１６（Ａ）〜図１６（Ｂ）に示す要領で作製される。まず、非磁性のフェライト材料からなるセラミックグリーンシートがマザーシートＢＳ１′として用意される（図１５（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線は切り出し位置を示す。
次に、複数の貫通孔ＨＬ１′，ＨＬ１′，…が破線の交点近傍に対応してマザーシートＢＳ１′に形成され（図１５（Ｂ）参照）、導電ペーストＰＳ１′が貫通孔ＨＬ１′に充填される（図１６（Ａ）参照）。充填された導電ペーストＰＳ１′は、ビアホール導体２２ａまたは２２ｂをなす。導電ペーストＰＳ１′の充填が完了すると、パッド電極１４ａ，１４ａ，…に相当する導体パターンがマザーシートＢＳ１′の下面に印刷される（図１６（Ｂ）参照）。
セラミックシートＳＨ２は、図１７（Ａ）〜図１７（Ｂ）および図１８（Ａ）〜図１８（Ｂ）に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックグリーンシートがマザーシートＢＳ２′として用意される（図１７（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線は切り出し位置を示す。次に、複数の貫通孔ＨＬ２′，ＨＬ２′，…がＸ軸方向に延びる破線に沿ってマザーシートＢＳ２′に形成され（図１７（Ｂ）参照）、ビアホール導体２０ａ，２０ｂ，２２ａまたは２２ｂをなす導電ペーストＰＳ２′が貫通孔ＨＬ２′に充填される（図１８（Ａ）参照）。導電ペーストＰＳ２′の充填が完了すると、線状導体１６，１６，…に相当する導体パターンがマザーシートＢＳ２′の下面に印刷される（図１８（Ｂ）参照）。
セラミックシートＳＨ３は、図１９（Ａ）〜図１９（Ｂ）および図２０（Ａ）〜図２０（Ｂ）に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックグリーンシートがマザーシートＢＳ３′として用意される（図１９（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線は切り出し位置を示す。
次に、複数の貫通孔ＨＬ３′，ＨＬ３′，…がＸ軸方向に延びる破線に沿ってマザーシートＢＳ３′に形成され（図１９（Ｂ）参照）、導電ペーストＰＳ３′が貫通孔ＨＬ３′に充填される（図２０（Ａ）参照）。充填された導電ペーストＰＳ３′は、ビアホール導体２０ａ，２０ｂ，２２ａまたは２２ｂをなす。導電ペーストＰＳ３′の充填が完了すると、線状導体１８，１８，…に相当する導体パターンがマザーシートＢＳ３′の上面に印刷される（図２０（Ｂ）参照）。
セラミックシートＳＨ４は、図２１（Ａ）〜図２１（Ｂ）に示す要領で作製される。まず、非磁性のフェライト材料からなるセラミックグリーンシートがマザーシートＢＳ４′として用意される（図２１（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線は切り出し位置を示す。次に、パッド電極１４ｂ，１４ｂ，…に相当する導体パターンが、マザーシートＢＳ４′の上面に印刷される（図２１（Ｂ）参照）。
マザーシートＢＳ１′およびＢＳ２′は、マザーシートＢＳ２′の下面がマザーシートＢＳ１′の上面と対向する姿勢で積層されかつ圧着される（図２２（Ａ）参照）。このとき、各シートの積層位置は、各シートに割り当てられた破線がＺ軸方向から眺めて重なるように調整される。
同様に、マザーシートＢＳ３′およびＢＳ４′は、マザーシートＢＳ３′の上面がマザーシートＢＳ４′の下面と対向する姿勢で積層されかつ圧着される（図２２（Ｂ）参照）。このときも、各シートの積層位置は、各シートに割り当てられた破線がＺ軸方向から眺めて重なるように調整される。
続いて、マザーシートＢＳ１′およびＢＳ２′に基づく積層体の上下方向が反転され、マザーシートＢＳ３′およびＢＳ４′に基づく積層体が追加的に積層されかつ圧着される（図２２（Ｃ）参照）。このとき、マザーシートＢＳ３′の下面はマザーシートＢＳ２′の上面と対向し、各シートに割り当てられた破線がＺ軸方向から眺めて重なるように積層位置が調整される。こうして、厚みが０．６ｍｍ以下に抑えられた生の集合基板が作製される。作製された集合基板は焼成され（図２３（Ａ）参照）、その後に１次スクライビングおよび２次スクライビングを施される（図２３（Ｂ）〜図２３（Ｃ）参照）。
１次スクライビングではＸ軸方向に延びる破線に沿ってスクライバ２６の刃が当てられ、２次スクライビングではＹ軸方向に延びる破線に沿ってスクライバ２６の刃が当てられる。また、１次スクライビングおよび２次スクライビングのいずれにおいても、溝は集合基板の上面に形成される。ただし、１次スクライビングによって形成された溝は非磁性体層１２ｂにまで達する一方、２次スクライビングによって形成された溝は磁性体層１２ａに達するに留まる。スクライビングが完了すると、集合基板は分割ユニット毎にブレイクされ、これによって複数の積層型インダクタ素子１０，１０，…が得られる。
この実施例においても、焼成後の集合基板には、パッド電極１４ａ，１４ｂおよび線状導体１６，１８を形成する材料と磁性体層１２ａまたは非磁性体層１２ｂ，１２ｃを形成する材料との間の熱膨張係数の相違に起因する残留応力が発生する。ただし、積層体１２の両主面に形成されたパッド電極１４ａおよび１４ｂは鏡像対称形をなすため、残留応力に起因する集合基板の反りが抑制され、ブレイクによって得られる積層型インダクタ素子１０の薄型化が可能となる。
なお、上述の実施例では、線状導体１６はＹ軸に対して斜め方向に延びる一方、線状導体１８はＹ軸方向に延びる。しかし、線状導体１６および１８がビアホール導体２０ａおよび２０ｂによってコイル状に接続される限り、線状導体１６および１８の延在方向はこの実施例と異なってもよい。
また、上述の実施例では、線状導体１８，１８，…に相当する導体パターンをマザーシートＢＳ３またはＢＳ３′の上面に印刷するようにしている。しかし、線状導体１８に相当する導電パターンは、マザーシートＢＳ４またはＢＳ４′の下面に印刷するようにしてもよい。
さらに、この実施例では、セラミックシートＳＨ２およびＳＨ３を積層して磁性体層１２ａを形成するようにしている。しかし、磁性体層セラミックシートＳＨ２に相当する複数のセラミックシートとセラミックシートＳＨ３とを積層して磁性体層１２ａを形成するようにしてもよい。
図１〜図５に示した積層型インダクタ素子の実施例では、磁性体層を積層することによってコイル状導体パターンが形成される際に、このコイル状導体パターンの巻回軸が、磁性体層の主面と平行であったが、これはあくまで一例であり、たとえば図２４に示すように磁性体層の主面に垂直であってもよい。図２４に示した例では、巻回軸は図中上下方向となっている。
図２４に示した例では、下から順に、非磁性体層１２ｂと、磁性体層１２ａと、非磁性体層１２ｂと、非磁性体層１２ｂとが積層されている。積層体の全体は直方体をなす。図２４において最も下側にある非磁性体層１２ｂの下面には複数のパッド電極１４ａが２列で配置されている。図２４においては、説明の便宜のために、最も下側にある非磁性体層１２ｂの下面におけるパッド電極の配列の様子をさらに下方に投影して表示している。これらのパッド電極１４ａの配列の条件については、図３（Ａ）を参照して説明したものと同様である。図３（Ａ）では長手方向に沿って６個のパッド電極１４ａが並んでいるが、図２４に示した例では、長手方向に沿って並ぶパッド電極１４ａの個数は５個である。長手方向に並ぶパッド電極１４ａの個数はあくまで一例として示すものであって、これらの個数に限らない。
磁性体層１２ａの上面には渦巻状の面内導体１９ａが形成されている。磁性体層１２ａの上側に隣接する非磁性体層１２ｂの上面には、渦巻状の面内導体１９ｂが形成されている。ただし、積層方向から見たとき、面内導体１９ａと面内導体１９ｂとは完全に一致するわけではなく占める位置が異なっており、積層方向から見たとき、面内導体１９ａの一端と面内導体１９ｂの一端とが重なり合うような位置関係となっている。図２４において最も上側にある非磁性体層１２ｂの上面には複数のパッド電極１４ｂが２列で配置されている。これらのパッド電極１４ｂの配列の条件については、図３（Ｂ）を参照して説明したものと同様である。長手方向に並ぶパッド電極１４ｂの個数はあくまで一例として示すものであって、これらの個数に限らない。
面内導体１９ａの一端は、磁性体層１２ａの上側に隣接する非磁性体層１２ｂを貫通するように設けられたビアホール導体２０ｃによって、面内導体１９ｂの一端と電気的に接続される。面内導体１９ａの他端は、最下面に設けられた複数のパッド電極１４ａのうちの１つであるパッド電極１４ａ１と、他のビアホール導体によって電気的に接続される。面内導体１９ｂの他端は、最下面に設けられた複数のパッド電極１４ａのうちの他の１つであるパッド電極１４ａ２と、さらに他のビアホール導体によって電気的に接続される。
この結果、面内導体１９ａと、ビアホール導体２０ｃと、面内導体１９ｂとはコイル状に接続され、これによって、積層方向に巻回軸を有するコイル導体が形成される。こうして作製された積層体つまり積層型インダクタ素子は、外観においては、図４に示したものとほぼ同様となる。ただし、図４ではセラミックシートＳＨ２，ＳＨ３の２層が磁性体であったので、斜視図においても磁性体を示すドットハッチングの部分が積層体の側面に２層分の厚みとして表れていたが、図２４では磁性体層１２ａは１層のみであるので、積層体の側面に表れる磁性体部分の厚みは異なる。
なお、積層体の最下面および最上面に形成されるパッド電極の配列パターンはここまでに説明したものに限られない。たとえば図２５〜図２９に示すようなものであってもよい。図２５〜図２９においては、説明の便宜のために、最も下側にある非磁性体層１２ｂの下面におけるパッド電極の配列の様子をさらに下方に投影して表示している。
図２５に示すように、積層体の最上面に配置される複数のパッド電極１４ｂを大小２種類の混成としてもよい。長手方向の両端には積層体の短手方向に延在する短冊形のパッド電極１４ｂが配置されており、２つの短冊形のパッド電極１４ｂに挟まれた中間部分には、ほぼ正方形のパッド電極１４ｂが配置されている。積層体の最下面に配置される複数のパッド電極１４ａについても同様である。
図２５に示した例では、積層体の最上面に配置される複数のパッド電極１４ｂは形状の大小にかかわらずいずれも電気的に開放されている。最下面に配置される複数のパッド電極１４ａのうち長手方向の両端にある２つの短冊形のパッド電極１４ａ１，１４ａ２は、積層体内部に形成されるコイル導体と電気的に接続されており、それ以外のパッド電極１４ａは電気的に開放されている。
図２６に示すように、積層体の最上面に配置される複数のパッド電極１４ｂをすべて積層体の短手方向に延在する短冊形としてもよい。積層体の最下面に配置される複数のパッド電極１４ａについても同様である。
図２６に示した例では、積層体の最上面に配置される複数のパッド電極１４ｂはいずれも電気的に開放されている。最下面に配置される複数のパッド電極１４ａのうち長手方向の両端にある２つの短冊形のパッド電極１４ａ１，１４ａ２は、積層体内部に形成されるコイル導体と電気的に接続されており、それ以外のパッド電極１４ａは電気的に開放されている。
図２７に示すように、積層体の最上面に配置される複数のパッド電極１４ｂの個数を２つのみとして、長手方向の両端に１つずつ配置するのみとしてもよい。この例では、パッド電極１４ｂは短冊形となっているが、これはあくまで一例であり、短冊形とは限らない。積層体の最下面に配置される複数のパッド電極１４ａについても同様である。
図２７に示した例では、積層体の最上面および最下面の両方において、中央部分にはパッド電極が配置されていない構成となっている。このような構成であってもよい。図２７に示した例では、積層体の最上面に配置される２つのパッド電極１４ｂはいずれも電気的に開放されている。最下面に配置される２つの短冊形のパッド電極１４ａ１，１４ａ２は、積層体内部に形成されるコイル導体と電気的に接続されている。
図２８に示すように、積層体の最下面と最上面とでパッド電極の配列や個数が異なる構成であってもよい。図２８に示した例では、最下面に配置される複数のパッド電極１４ａの配列は、２×５の合計１０個となっているが、最上面に配置される複数のパッド電極１４ｂの配列は２×３の合計６個となっている。このように個数が異なっていてもよい。
図２９に示すように、最上面に比べて最下面の方がパッド電極の数が少ない構成であってもよい。図２９に示した例では、最下面に配置される複数のパッド電極１４ａの配列は、２×３の合計６個となっているが、最上面に配置される複数のパッド電極１４ｂの配列は２×５の合計１０個となっている。
図２８および図２９に示した各例では、積層体の最上面に配置される複数のパッド電極１４ｂはいずれも電気的に開放されている。最下面に配置される複数のパッド電極１４ａのうち２つのパッド電極１４ａ１，１４ａ２は、積層体内部に形成されるコイル導体と電気的に接続されており、それ以外のパッド電極１４ａは電気的に開放されている。
図２８および図２９では、側面における磁性体層１２ａと非磁性体層１２ｂとの表れ方が、図２５〜図２７に比べて変わっている。積層体の最上面または最下面におけるパッド電極の構成の変化に合わせて、このように積層体全体の厚みの中での磁性体層と非磁性体層との並べ方や厚みの比率を適宜変更してもよい。
ここまでの各実施の形態にいえることであるが、図面などに示された積層体に含まれる磁性体層１２ａおよび非磁性体層１２ｂの層数は、当然、あくまで一例であってこれに限られるものではない。また、非磁性体層は必ずしも設けられる必要はなく、積層体の全ての層を磁性体層で構成してもよい。
ここまで説明してきた積層体は、既に述べているように、積層型インダクタ素子となるものである。このような積層型インダクタ素子はたとえば無線通信用のアンテナ素子として用いることができる。その使用例について以下説明する。
図３０に、通信装置の一例を示す。この通信装置は、携帯通信端末５１である。図３０は、携帯通信端末５１を主に裏側から見た透視斜視図である。携帯通信端末５１は、筐体５２を備えている。図３０では筐体５２の一部である裏側部分５２ｂが上側に見えている。筐体５２の内部にはプリント配線基板５３が収容されている。プリント配線基板５３の一辺の近傍には、これまでに説明してきた構成の積層型インダクタ素子５４が設置されている。この例では、プリント配線基板５３の２つの主表面のうち携帯通信端末５１の裏側を向く面に積層型インダクタ素子５４が設置されている。積層型インダクタ素子５４としては、図１〜図５に示した積層型インダクタ素子１０と同様に、積層体の長手方向を巻回軸とする構成のものを用いた。携帯通信端末５１を側方から見たところを図３１に示す。筐体５２は、表側部分５２ａと裏側部分５２ｂとを備える。プリント配線基板５３の端部に設置された積層型インダクタ素子５４からは、図３１に示すような磁界強度分布が発生する。この磁界によって、携帯通信端末５１は近距離無線通信（Near Field Communication）（「ＮＦＣ」ともいう。）が可能となる。なお、通信装置としての携帯通信端末５１の内部では、図３２に示されるような回路が構成されている。すなわち、この通信装置は、積層型インダクタ素子５４と、無線周波数集積回路（Radio Frequency Integrated Circuit）（「ＲＦＩＣ」ともいう。）５５とを備える。ＲＦＩＣ５５から見れば、積層型インダクタ素子５４と電気的に並列にコンデンサ５６が接続されている。
図３３に、ＳＤカードの一例を示す。ＳＤカード５８は、プリント配線基板５３と、アンテナ素子として使用されうる積層型インダクタ素子５４とを備える。この積層型インダクタ素子５４としては、積層体の短手方向を巻回軸とする積層型インダクタ素子を用いた。図３４に示すように、ＳＤカード５８を機器５９に挿入すると、機器５９は、外部とのＮＦＣによる通信が可能となる。たとえ機器５９がＮＦＣ用のアンテナを備えないとしても、ＳＤカード５８を機器５９に挿入することによって、機器５９は、ＮＦＣ用のアンテナを備える機器として使用することができる。ＳＤカード５８は、ＳＤ規格に基づくいずれかのカードである代わりに、これに類似する他の規格のフラッシュメモリのカードであってもよい。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
１０ 積層型インダクタ素子（アンテナコイル素子）、１２ 積層体、１２ａ 磁性体層、１２ｂ，１２ｃ 非磁性体層、１４ａ，１４ａ１，１４ａ２，１４ｂ パッド電極、１６，１８ 線状導体、１９ａ，１９ｂ 面内導体、２０ａ，２０ｂ，２０ｃ，２２ａ，２２ｂ ビアホール導体、５１ 携帯通信端末、５２ 筐体、５２ａ 表側部分、５２ｂ 裏側部分、５３ プリント配線基板、５４ 積層型インダクタ素子、５５ 高周波特性集積回路（ＲＦＩＣ）、５６ コンデンサ、５８ ＳＤカード、５９ 機器、ＳＨ１〜ＳＨ４ セラミックシート。

Claims (8)

  1. 磁性体層を含む積層体と、前記積層体に設けられ、前記磁性体層を磁性体コアとするコイル状導体パターンと、
    前記積層体の一方主面に形成された複数の第１パッド電極と、
    前記複数の第１パッド電極に対して対称形となるように前記積層体の他方主面に形成された複数の第２パッド電極と、
    を備え、
    前記コイル状導体パターンの一端および他端が前記複数の第１パッド電極のうちの２つにそれぞれ電気的に接続されており、前記複数の第２パッド電極はいずれも電気的に開放されている、積層型インダクタ素子。
  2. 前記積層体は前記積層体の積層方向から見た形状が矩形状であり、前記複数の第１パッド電極は前記積層体の長手方向に沿って２列に形成される、請求項１に記載の積層型インダクタ素子。
  3. 前記複数の第１パッド電極の個数は３以上であり、前記複数の第１パッド電極のうち前記コイル状導体パターンに接続されていないパッド電極は電気的に開放されている、請求項１または２に記載の積層型インダクタ素子。
  4. 前記積層体は、前記磁性体層の両主面に重ねるように配置された非磁性体層を含む、請求項１ないし３のいずれかに記載の積層型インダクタ素子。
  5. 前記コイル状導体パターンは、前記磁性体層の主面と平行な方向に巻回軸を有する、請求項１ないし３のいずれかに記載の積層型インダクタ素子。
  6. 前記積層体は前記積層体の積層方向から見た形状が矩形状であり、前記巻回軸は、前記矩形状の長手方向に平行である、請求項５に記載の積層型インダクタ素子。
  7. 前記コイル状導体パターンはコイルアンテナとして動作する、請求項１ないし６のいずれかに記載の積層型インダクタ素子。
  8. 請求項７に記載の積層型インダクタ素子と、無線周波数集積回路とを備える、通信装置。
JP2014021305A 2013-03-18 2014-02-06 積層型インダクタ素子および通信装置 Expired - Fee Related JP5585740B1 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2014021305A JP5585740B1 (ja) 2013-03-18 2014-02-06 積層型インダクタ素子および通信装置
GB1404392.1A GB2524049B (en) 2013-03-18 2014-03-12 Stack-type inductor element and method of manufacturing the same, and communication device
US14/205,406 US9287625B2 (en) 2013-03-18 2014-03-12 Stack-type inductor element and method of manufacturing the same, and communication device
CN201420766501.6U CN204497002U (zh) 2013-03-18 2014-03-14 层叠型电感元件以及通信装置
CN201410095593.4A CN104064318B (zh) 2013-03-18 2014-03-14 层叠型电感元件及其制造方法、以及通信装置
CN201420118908.8U CN203966717U (zh) 2013-03-18 2014-03-14 层叠型电感元件以及通信装置
TW103204395U TWM488734U (zh) 2013-03-18 2014-03-14 積層型電感器元件及通訊裝置
CN201611004235.3A CN107068330B (zh) 2013-03-18 2014-03-14 层叠型电感元件及其制造方法、以及通信装置
FR1452129A FR3003404B1 (fr) 2013-03-18 2014-03-14 Element inducteur de type pile, son procede de fabrication, et dispositif de communication
TW103109632A TWI642071B (zh) 2013-03-18 2014-03-14 積層型電感器元件及其製造方法以及通訊裝置
US15/012,931 US10262783B2 (en) 2013-03-18 2016-02-02 Stack-type inductor element and method of manufacturing the same, and communication device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013054613 2013-03-18
JP2013054613 2013-03-18
JP2014021305A JP5585740B1 (ja) 2013-03-18 2014-02-06 積層型インダクタ素子および通信装置

Publications (2)

Publication Number Publication Date
JP5585740B1 true JP5585740B1 (ja) 2014-09-10
JP2014207432A JP2014207432A (ja) 2014-10-30

Family

ID=50554970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014021305A Expired - Fee Related JP5585740B1 (ja) 2013-03-18 2014-02-06 積層型インダクタ素子および通信装置

Country Status (6)

Country Link
US (2) US9287625B2 (ja)
JP (1) JP5585740B1 (ja)
CN (4) CN104064318B (ja)
FR (1) FR3003404B1 (ja)
GB (1) GB2524049B (ja)
TW (2) TWI642071B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016163212A1 (ja) * 2015-04-09 2016-10-13 株式会社村田製作所 インダクタ素子、コイルアンテナ、アンテナ装置、カード型情報媒体および電子機器

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013165421A1 (en) * 2012-05-03 2013-11-07 Intel Corporation Modular antenna for near field coupling integration into metallic chassis devices
JP5585740B1 (ja) * 2013-03-18 2014-09-10 株式会社村田製作所 積層型インダクタ素子および通信装置
CN207124291U (zh) 2015-02-03 2018-03-20 株式会社村田制作所 天线装置以及电子设备
TWI603531B (zh) * 2015-04-29 2017-10-21 佳邦科技股份有限公司 通訊模組
TWI583046B (zh) * 2015-05-06 2017-05-11 佳邦科技股份有限公司 用於通訊模組的天線結構及其製作方法
CN106299633B (zh) * 2015-05-15 2019-05-14 佳邦科技股份有限公司 用于通信模块的天线结构及其制作方法
US11031173B2 (en) 2015-12-02 2021-06-08 Tdk Corporation Coil component, method of making the same, and power supply circuit unit
JP2017103354A (ja) * 2015-12-02 2017-06-08 Tdk株式会社 コイル部品及び電源回路ユニット
TWI587573B (zh) * 2015-12-07 2017-06-11 昌澤科技有限公司 晶片訊號元件之製作方法
US9911723B2 (en) * 2015-12-18 2018-03-06 Intel Corporation Magnetic small footprint inductor array module for on-package voltage regulator
JPWO2017110460A1 (ja) * 2015-12-25 2018-05-31 株式会社村田製作所 低背インダクタ
KR101658011B1 (ko) * 2016-01-08 2016-09-20 주식회사 아모텍 적층형 안테나 모듈
KR102314729B1 (ko) * 2016-01-08 2021-10-19 주식회사 아모텍 적층형 안테나 모듈
CN109416973A (zh) * 2016-05-26 2019-03-01 宾夕法尼亚州大学理事会 层叠磁芯
KR101862480B1 (ko) * 2016-11-24 2018-05-29 삼성전기주식회사 무선 통신 안테나 및 이를 포함하는 웨어러블 기기
CN108879083B (zh) * 2017-05-09 2020-05-26 昌泽科技有限公司 芯片信号元件的制作方法
JP6705567B2 (ja) * 2017-11-30 2020-06-03 株式会社村田製作所 多層基板、多層基板の実装構造、多層基板の製造方法、および電子機器の製造方法
US11817239B2 (en) * 2017-12-15 2023-11-14 Qualcomm Incorporated Embedded vertical inductor in laminate stacked substrates
CN107993820A (zh) * 2017-12-26 2018-05-04 广东工业大学 一种嵌入式电感线圈及其制作方法
US11631516B2 (en) 2018-04-13 2023-04-18 Anhui Yunta Electronic Technologies Co., Ltd. Inductor stack structure
CN110416773A (zh) * 2018-04-29 2019-11-05 深南电路股份有限公司 一种连接器及电子装置
US20200000548A1 (en) * 2018-07-02 2020-01-02 Covidien Lp Method and apparatus related to fabricated wireless transponder devices to be used in medical procedures
CN109273216B (zh) * 2018-08-31 2020-08-07 漳州科华技术有限责任公司 一种电感封装结构、方法及系统和存储介质
CN113363069B (zh) * 2021-04-23 2023-01-17 深圳市信维通信股份有限公司 一种电感制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270428A (ja) * 2001-03-09 2002-09-20 Fdk Corp 積層チップインダクタ
JP2003059722A (ja) * 2001-08-10 2003-02-28 Murata Mfg Co Ltd 積層型インダクタ及びその製造方法
WO2010113751A1 (ja) * 2009-03-31 2010-10-07 戸田工業株式会社 複合ｒｆタグ、該複合ｒｆタグを設置した工具
WO2013038752A1 (ja) * 2011-09-14 2013-03-21 株式会社村田製作所 インダクタ素子およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3610881B2 (ja) * 2000-05-22 2005-01-19 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP2002175917A (ja) 2000-12-08 2002-06-21 Tokin Corp 積層インダクタおよびその製造方法
KR101187172B1 (ko) 2007-03-07 2012-09-28 도다 고교 가부시끼가이샤 페라이트 성형 시트, 소결 페라이트 기판 및 안테나 모듈
JP5194717B2 (ja) * 2007-10-31 2013-05-08 戸田工業株式会社 フェライト成形シート、焼結フェライト基板およびアンテナモジュール
JP5217494B2 (ja) * 2007-05-08 2013-06-19 旭硝子株式会社 人工媒質、その製造方法およびアンテナ装置
CN102842425B (zh) * 2007-10-23 2016-05-25 株式会社村田制作所 层叠型电子元器件及其制造方法
KR100982639B1 (ko) * 2008-03-11 2010-09-16 (주)창성 연자성 금속분말이 충전된 시트를 이용한 적층형 파워인덕터
JP2009231331A (ja) 2008-03-19 2009-10-08 Murata Mfg Co Ltd 積層体の製造方法
WO2010082579A1 (ja) * 2009-01-14 2010-07-22 株式会社村田製作所 電子部品及びその製造方法
WO2010116819A1 (ja) * 2009-04-07 2010-10-14 株式会社村田製作所 電子部品の製造方法
JP5472153B2 (ja) * 2010-12-24 2014-04-16 株式会社村田製作所 アンテナ装置、アンテナ付きバッテリーパックおよび通信端末装置
CN103764592B (zh) 2011-09-02 2016-04-20 株式会社村田制作所 铁氧体陶瓷组合物、陶瓷电子部件及陶瓷电子部件的制造方法
JP5585740B1 (ja) * 2013-03-18 2014-09-10 株式会社村田製作所 積層型インダクタ素子および通信装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270428A (ja) * 2001-03-09 2002-09-20 Fdk Corp 積層チップインダクタ
JP2003059722A (ja) * 2001-08-10 2003-02-28 Murata Mfg Co Ltd 積層型インダクタ及びその製造方法
WO2010113751A1 (ja) * 2009-03-31 2010-10-07 戸田工業株式会社 複合ｒｆタグ、該複合ｒｆタグを設置した工具
WO2013038752A1 (ja) * 2011-09-14 2013-03-21 株式会社村田製作所 インダクタ素子およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016163212A1 (ja) * 2015-04-09 2016-10-13 株式会社村田製作所 インダクタ素子、コイルアンテナ、アンテナ装置、カード型情報媒体および電子機器

Also Published As

Publication number Publication date
US9287625B2 (en) 2016-03-15
GB2524049B (en) 2016-10-05
CN104064318B (zh) 2017-01-11
FR3003404A1 (fr) 2014-09-19
CN104064318A (zh) 2014-09-24
JP2014207432A (ja) 2014-10-30
TW201440090A (zh) 2014-10-16
CN107068330B (zh) 2019-12-24
US20160148740A1 (en) 2016-05-26
TWM488734U (zh) 2014-10-21
GB2524049A (en) 2015-09-16
CN107068330A (zh) 2017-08-18
CN203966717U (zh) 2014-11-26
FR3003404B1 (fr) 2018-04-06
US20140266949A1 (en) 2014-09-18
TWI642071B (zh) 2018-11-21
CN204497002U (zh) 2015-07-22
GB201404392D0 (en) 2014-04-23
US10262783B2 (en) 2019-04-16

Similar Documents

Publication Publication Date Title
JP5585740B1 (ja) 積層型インダクタ素子および通信装置
JP7155499B2 (ja) 積層型電子部品およびその製造方法
US8410887B2 (en) Built-in-coil substrate
JP5921074B2 (ja) 積層基板の製造方法
JP5713148B2 (ja) 磁性体コア内蔵樹脂多層基板の製造方法
JP2004128506A (ja) 積層型コイル部品及びその製造方法
US9406438B2 (en) Stack-type inductor element and method of manufacturing the same
JP5305042B2 (ja) 積層型電子部品の製造方法
US11508513B2 (en) Coil-embedded ceramic substrate
JP3189995U (ja) 積層型アンテナ素子
JP5867762B2 (ja) インダクタ素子
JP5674077B2 (ja) インダクタ素子
WO2014147881A1 (ja) 積層型インダクタ素子およびその製造方法
JP2002064016A (ja) 積層インダクタ
JP6132027B2 (ja) 積層型インダクタ素子の製造方法、および積層型インダクタ素子
JP6562158B2 (ja) 積層トロイダルコイルおよびその製造方法
JP6024826B2 (ja) 積層型インダクタ素子とその製造方法
CN104685586B (zh) 电感元件
JP2018060904A (ja) コイル内蔵基板およびモジュール
JPH08264364A (ja) インダクタンス部品の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140707

R150 Certificate of patent or registration of utility model

Ref document number: 5585740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees