JP2018060904A - コイル内蔵基板およびモジュール - Google Patents

Abstract

【課題】 コイル導体に対する応力が緩和されるとともに、隣接するコイル導体間のマイグレーションが抑制された、上下両主面の平坦性が高いコイル内蔵基板を提供する。【解決手段】 同一の層間に設けられた第１コイル導体２と第２コイル導体３との間に、層の異なるセラミック層（たとえばセラミック層１ｅと１ｆ）どうしが接触することによって形成された壁面５を間に挟んで複数の空隙４ａ、４ｂが形成され、第１コイル導体２、第２コイル導体３の長手方向に対して垂直な断面を含む積層体１の断面を見た場合に、セラミック層１ａ〜１ｎの積層方向に、第１コイル導体２または第２コイル導体３と、壁面５を間に挟んだ複数の空隙４ａ、４ｂとが、交互に配置されるようにする。【選択図】 図２

Description

本発明はコイル内蔵基板に関し、更に詳しくは、同一の層間において隣接するコイル導体間に応力を緩和するための空隙を設けているにもかかわらず、隣接するコイル導体間のマイグレーションが抑制された、上下両主面の平坦性が高いコイル内蔵基板に関する。

また、本発明は、上記本発明のコイル内蔵基板の少なくとも一方の主面に電子部品を実装したモジュールに関する。

本発明のコイル内蔵基板に対して参考となる従来のコイル内蔵基板が、特許文献１（特開２０１５-１１１７３４号公報）に開示されている。

図９に、特許文献１に開示されたコイル内蔵基板１０００を示す。ただし、コイル内蔵基板１０００は、複数のセラミック層（磁性体フェライトシート、非磁性体フェライトシート）が積層された積層体を備え、図９は、各層に形成された導体パターンを示した、いわゆる積図である。すなわち、コイル内蔵基板１０００は、下から順番に（１）〜（１４）のセラミック層が積層されている。

コイル内蔵基板１０００は、積層体の内部に、コイル導体１０１ａ〜１０１ｇが、ビア導体１０２によって順番に接続されたコイルを備えている。

コイル導体１０１ａ〜１０１ｇは、１層ごとに交互に配置された、径の大きいコイル導体１０１ａ、１０１ｃ、１０１ｅ、１０１ｇと、径の小さいコイル導体１０１ｂ、１０１ｄ、１０１ｆとに分類することができる。

積層体を構成する所定のセラミック層には、上下両主面間を貫通して形成された多数の孔からなる貫通孔群（層間空洞）１０３ａ〜１０３ｆが設けられている。貫通孔群１０３ａ〜１０３ｆは、積層体の内部において、透磁率を局所的に調整するために設けられている。すなわち、貫通孔群１０３ａ〜１０３ｆを設けることにより、その部分の透磁率は局所的に低下する。

貫通孔群１０３ａは、径の大きいコイル導体１０１ａと１０１ｃとの間に設けられている。貫通孔群１０３ｂは、径の小さいコイル導体１０１ｂと１０１ｄとの間に設けられている。貫通孔群１０３ｃは、径の大きいコイル導体１０１ｃと１０１ｅとの間に設けられている。貫通孔群１０３ｄは、径の小さいコイル導体１０１ｄと１０１ｆとの間に設けられている。貫通孔群１０３ｅは、径の大きいコイル導体１０１ｅと１０１ｇとの間に設けられている。貫通孔群１０３ｆは、径の小さいコイル導体１０１ｆの直上に設けられている。

なお、特許文献１には詳しくは説明されていないが、貫通孔群１０３ａ〜１０３ｆは、コイル導体１０１ａ〜１０１ｇに対する応力緩和の役割も果たしている。

すなわち、セラミック層が積層された積層体の内部に、線路状のコイル導体を形成したコイル内蔵基板においては、セラミック層を形成する材料の線膨張係数とコイル導体を形成する材料の線膨張係数とが異なることによって、焼成時にセラミック層とコイル導体との間に応力が発生し、焼成後も残留した応力がコイルのインダクタンス値を低下させてしまうという問題があった。また、個々のコイル内蔵基板ごとに、セラミック層とコイル導体との間の応力の大きさにばらつきがあると、個々のコイル内蔵基板ごとに、コイルのインダクタンス値がばらついてしまうという問題があった。

貫通孔群１０３ａ〜１０３ｆは、セラミック層の内部に形成された空隙であるため、設けることによって、コイル導体１０１ａ〜１０１ｇに加わる応力を小さくする機能を備えている。すなわち、貫通孔群１０３ａ〜１０３ｆは、コイル導体１０１ａ〜１０１ｇに対する応力を緩和する役割を果たし、内蔵されたコイルのインダクタンス値の低下を抑制している。

特開２０１５-１１１７３４号公報

特許文献１に開示されたコイル内蔵基板１０００には、次のような課題があった。

まず、コイル内蔵基板１０００は、貫通孔群１０３ａ〜１０３ｆにより、コイル導体１０１ａ〜１０１ｇに対する応力が緩和されているが、応力を緩和する程度が低かった。すなわち、貫通孔群１０３ａ〜１０３ｆは、セラミック層の内部に形成された空隙ではあるが、コイル導体１０１ａ〜１０１ｇと直接には接していないため、コイル導体１０１ａ〜１０１ｇに加わる応力を十分には緩和することができなかった。したがって、内蔵されたコイルのインダクタンス値の低下を十分に抑制することができなかった。

また、コイル内蔵基板１０００は、コイル導体１０１ａ〜１０１ｇが、セラミック層の１つの層間に、それぞれ１つずつ配置されたものであり、かつ、それぞれのターン数が１ターン程度であり、積層体の容積を十分に活用してコイルを形成しているとは言えなかった。たとえば、セラミック層の１つの層間に、複数のコイル導体を設けるか、あるいは、たとえ１つのコイル導体を設ける場合であっても１ターンを超えたターン数にすれば、積層体の容積を有効に活用することができる。しかしながら、コイル内蔵基板１０００は、積層体の容積を十分に活用していなかった。

また、コイル内蔵基板１０００は、積層体の上下両主面の平坦性が低いという問題があった。すなわち、コイル内蔵基板１０００は、セラミック層の層間にコイル導体１０１ａ〜１０１ｇを設けているため、積層体の上下両主面に、コイル導体１０１ａ〜１０１ｇの厚みに起因する凹凸が発生してしまう場合があった。なお、径の大きいコイル導体１０１ａ、１０１ｃ、１０１ｅ、１０１ｇと重なるように貫通孔群１０３ａ、１０３ｃ、１０３ｅが設けられ、径の小さいコイル導体１０１ｂ、１０１ｄ、１０１ｆと重なるように貫通孔群１０３ｂ、１０３ｄ、１０３ｆが設けられているが、これらの貫通孔群１０３ａ〜１０３ｆは、多数の孔によって構成されたものではあるが、それぞれが独立した細孔であり、しかもセラミック層の上下主面間を貫通して縦方向に形成されたものであるため、コイル導体１０１ａ〜１０１ｇの厚みをほとんど吸収することができなかった。すなわち、コイル内蔵基板１０００には、貫通孔群１０３ａ〜１０３ｆでコイル導体１０１ａ〜１０１ｇの厚みに起因する凹凸をほとんど吸収することができず、積層体の上下両主面の平坦性が低いという問題があった。

そして、コイル内蔵基板１０００は、上下両主面の平坦性が低いため、一方の主面上に形成したランド電極に電子部品を実装してモジュールを作製しようとした場合に、主面に凹凸があることによって電子部品を実装できない場合があった。

本発明は、上述した従来の課題を解決するためになされたものであり、その手段として本発明のコイル内蔵基板（請求項１に記載されたコイル内蔵基板）は、複数のセラミック層が上下方向に積層された積層体と、セラミック層の層間に設けられた線路状のコイル導体と、セラミック層の上下両主面間を貫通して設けられたビア導体と、を備え、異なる層間に設けられたコイル導体がビア導体によって接続されて、積層体内にコイルが形成されたものであって、コイル導体は、少なくとも第１コイル導体と第２コイル導体とを含み、コイルは、少なくとも、第１コイルがビア導体によって接続された第１コイルと、第２コイル導体がビア導体によって接続された第２コイルとを含み、同一の層間に設けられた第１コイル導体と第２コイル導体との間には、層の異なるセラミック層どうしが接触することによって形成された壁面を間に挟んで複数の空隙が形成され、コイル導体の長手方向に対して垂直な断面を含む積層体の断面を見た場合に、セラミック層の積層方向に、コイル導体と、壁面を間に挟んだ複数の空隙とが、交互に配置されたものとした。

なお、同一の層間に設けられた第１コイル導体の電位と第２コイル導体の電位とが異なっていても良い。同一の層間に設けられた第１コイル導体の電位と第２コイル導体の電位が異なると、コイル内蔵基板を高湿度下や硫黄ガス下で使用したような場合に、空隙を介して第１コイル導体と第２コイル導体との間でマイグレーションが発生する虞があるが、本発明においては、空隙と空隙との間に、層の異なるセラミック層どうしが接触することによって形成された壁面が設けられているため、マイグレーションの発生が抑制されている。

また、本発明のもう１つのコイル内蔵基板（請求項３に記載されたコイル内蔵基板）は、上述した課題を解決するために、複数のセラミック層が上下方向に積層された積層体と、セラミック層の層間に設けられた線路状のコイル導体と、セラミック層の上下両主面間を貫通して設けられたビア導体と、を備え、異なる層間に設けられたコイル導体がビア導体によって接続されて、積層体内にコイルが形成されたものであって、少なくとも１つの層間において、コイル導体は、１ターンを超えるターン数からなるスパイラル状に形成され、同一の層間に設けられたターン数の異なるコイル導体どうしの間には、層の異なるセラミック層どうしが接触することによって形成された壁面を間に挟んで複数の空隙が形成され、コイル導体の長手方向に対して垂直な断面を含む積層体の断面を見た場合に、セラミック層の積層方向に、コイル導体と、壁面を間に挟んだ複数の空隙とが、交互に配置されたものとした。

なお、同一の層間に設けられたターン数の異なる隣接する１対のコイル導体においては、一方のコイル導体の電位と、他方のコイル導体の電位とが異なっている。同一の層間に設けられたターン数の異なるコイル導体の電位が異なると、コイル内蔵基板を高湿度下で使用したような場合に、空隙を介してコイル導体間でマイグレーションが発生する虞があるが、本発明においては、空隙と空隙との間に、層の異なるセラミック層どうしが接触することによって形成された壁面が設けられているため、マイグレーションの発生が抑制されている。

また、セラミック層の少なくとも一部のものが、磁性体セラミック層であることが好ましい。この場合には、内蔵されたコイルのインダクタンス値を大きくすることができる。

本発明のコイル内蔵基板の少なくとも一方の主面に電子部品を実装することによって、モジュールを作製することができる。たとえば、本発明のコイル内蔵基板の主面に、スイッチング半導体やコンデンサなどの電子部品を実装することによって、ＤＣ-ＤＣコンバータを作製することができる。

本発明のコイル内蔵基板は、コイル導体に直接に接するように形成された空隙によって、セラミック層とコイル導体との間の応力が緩和されており、コイルが大きなインダクタンス値を備えている。

また、本発明のコイル内蔵基板は、同一の層間に設けられた第１コイル導体と第２コイル導体との間や、同一の層間に設けられたターン数の異なるコイル導体どうしの間に、空隙が設けられているが、空隙と空隙との間に、層の異なるセラミック層どうしが接触することによって形成された壁面が設けられているため、コイル内蔵基板を高湿度下で使用したような場合においても、マイグレーションの発生が抑制されている。

また、本発明のコイル内蔵基板は、コイル導体の長手方向に対して垂直な断面を含む積層体の断面を見た場合に、セラミック層の積層方向に、コイル導体と、壁面を間に挟んだ複数の空隙とが、交互に配置されており、コイル導体の厚みを、壁面を間に挟んだ複数の空隙によって吸収することができるため、上下両主面の平坦性が高い。すなわち、空隙と空隙との間には壁面が形成されてはいるが、上下方向から押圧されると壁面としての機能は維持したまま容易に変形するものであるため、本発明のコイル内蔵基板においては、層間に設けられたコイル導体の厚みを、壁面を間に挟んだ複数の空隙によって吸収することができる。

また、本発明のコイル内蔵基板は、同一の層間に２種類以上のコイル導体を含むか、１種類である場合においてもコイル導体が１ターンを超えるターン数からなるスパイラル状に形成されているため、積層体の容積が有効に活用されている。

一方、本発明のモジュールは、本発明のコイル内蔵基板を使用しているため、本発明のコイル内蔵基板の効果を享有している。

第１実施形態にかかるコイル内蔵基板１００を示す斜視図である。 コイル内蔵基板１００の断面図であり、図１のＸ-Ｘ部分を示している。 コイル内蔵基板１００の断面図であり、図１のＹ-Ｙ部分および図２のＺ-Ｚ部分を示している。 コイル内蔵基板１００の製造方法の一例における一工程での、セラミックグリーンシート１ｅ’、１ｆ’、１ｇ’をそれぞれ示す、平面図および断面図である。 第２実施形態にかかるコイル内蔵基板２００を示す断面図である。 コイル内蔵基板２００の断面図であり、図５のＸ-Ｘ部分を示している。 第３実施形態にかかるコイル内蔵基板３００を示す断面図である。 第４実施形態にかかるＤＣ‐ＤＣコンバータ４００を示す断面図である。 特許文献１に記載されたコイル内蔵基板１０００を示す積図である。

以下、図面とともに、本発明を実施するための形態について説明する。

なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、実施形態の理解を助けるためのものであり、必ずしも厳密に描画されていない場合がある。たとえば、描画された構成要素ないし構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。

［第１実施形態］
図１〜図３に、第１実施形態にかかるコイル内蔵基板１００を示す。ただし、図１はコイル内蔵基板１００の斜視図である。図２はコイル内蔵基板１００の断面図であり、図１のＸ-Ｘ部分を示している。図３もコイル内蔵基板１００の断面図であり、図１のＹ-Ｙ部分および図２のＺ-Ｚ部分を示している。

コイル内蔵基板１００は、積層体１を備えている。

積層体１は、図２に示すように、下から順番に、第１非磁性体部１Ｓと、磁性体部１Ｔと、第２非磁性体部１Ｕが積層された構造からなる。

本実施形態においては、第１非磁性体部１Ｓは、低透磁率または非磁性のセラミックからなる、３層のセラミック層１ａ〜１ｃが積層されて形成されている。第２非磁性体部１Ｕも、低透磁率または非磁性のセラミック層である３層のセラミック層１ｌ〜１ｎが積層されて形成されている。セラミック層１ａ〜１ｃ、１ｌ〜１ｎの材料には、たとえば、非磁性フェライトセラミックや、アルミナおよびガラスを主成分とする絶縁性ガラスセラミックなどを用いることができる。

また、本実施形態においては、磁性体部１Ｔは、セラミック層１ａ〜１ｃ、１ｌ〜１ｎよりも透磁率が大きい磁性体のセラミック層である、８層のセラミック層１ｄ〜１ｋが積層されて形成されている。セラミック層１ｄ〜１ｋの材料には、たとえば、磁性フェライトセラミックなどを用いることができる。

積層体１は、図２、図３に示すように、所定の層間に、それぞれ、第１コイル導体２と、第２コイル導体３とが形成されている。具体的には、セラミック層１ｅとセラミック層１ｆとの間、セラミック層１ｆとセラミック層１ｇとの間、セラミック層１ｇとセラミック層１ｈとの間、セラミック層１ｈとセラミック層１ｉとの間、セラミック層１ｉとセラミック層１ｊとの間に、それぞれ、第１コイル導体２と第２コイル導体３とが形成されている。第１コイル導体２、第２コイル導体３の材料には、たとえば、銀や銅を主成分とした金属を用いることができる。

各層間に形成された第１コイル導体２、第２コイル導体３は、それぞれ、１ターンを超えるターン数の線路状の導体からなる。各層間において、第１コイル導体２と第２コイル導体３とは、相互に平行に配置されている。なお、第１コイル導体２、第２コイル導体３の具体的な形状は、配置される層間によって相互に異なっている。

所定のセラミック層には、図３に示すように、上下両主面間を貫通して、ビア導体６ａ、６ｂが形成されている。なお、ビア導体６ａ、６ｂの形成位置は、セラミック層ごとに異なっている。

異なる層間に設けられた複数の第１コイル導体２が、ビア導体６ａによって接続されて、積層体１の内部に第１コイルが形成されている。同様に、異なる層間に設けられた複数の第２コイル導体３が、ビア導体６ｂによって接続されて、積層体１の内部に第２コイルが形成されている。

積層体１の下側主面には、２対の端子電極７ａ、７ｂが形成されている。ただし、図２においては、１対の端子電極７ａ、７ｂのみが図示されている。一方の端子電極７ａ、７ｂには、第１コイルの端部がそれぞれ接続されている。他方の端子電極７ａ、７ｂには、第２コイルの端部がそれぞれ接続されている。端子電極７ａ、７ｂの材料には、たとえば、銀を主成分とした金属を用いることができる。本実施形態においては、端子電極７ａ、７ｂ上に、更に、ニッケルめっき層（図示せず）が形成され、更に、ニッケルめっき層上に錫めっき層（図示せず）が形成されている。

図２、図３に示すように、同一の層間に形成された第１コイル導体２と第２コイル導体３との間には、層の異なるセラミック層どうしが接触することによって形成された壁面５を間に挟んで、２個の空隙４ａ、４ｂが形成されている。たとえば、セラミック層１ｅとセラミック層１ｆとの間に形成された第１コイル導体２と第２コイル導体３との間には、セラミック層１ｅとセラミック層１ｆとが接触することによって形成された壁面５を間に挟んで、２個の空隙４ａ、４ｂが形成されている。

また、図２に示すように、第１コイル導体２、第２コイル導体３の長手方向に対して垂直な断面を含む積層体１の断面を見た場合、二点鎖線矢印Ｏで示すように、積層体１の積層方向に、第１コイル導体２と、壁面５を間に挟んだ空隙４ａ、４ｂとが、交互に配置されている。同様に、二点鎖線矢印Ｐで示すように、積層体１の積層方向に、第２コイル導体３と、壁面５を間に挟んだ空隙４ａ、４ｂとが、交互に配置されている。なお、積層体１の積層方向に、同一種類のコイル導体、たとえば第１コイル導体２、あるいは第２コイル導体３が統一して配置される必要はなく、第１コイル導体２と第２コイル導体３とが混在して配置されていても良い。具体的には、積層体１の積層方向に、下から順番に、たとえば、第１コイル導体２、壁面５を間に挟んだ空隙４ａ、４ｂ、第２コイル導体３、壁面５を間に挟んだ空隙４ａ、４ｂ、第１コイル導体２が配置されていても良い。

以上の構造からなる、第１実施形態にかかるコイル内蔵基板１００は、次のような特長を備えている。

コイル内蔵基板１００は、第１コイル導体２、第２コイル導体３に直接に接するように形成された空隙４ａ、４ｂによって、セラミック層１ｅ〜１ｊと第１コイル導体２、第２コイル導体３との間の応力が緩和されており、第１コイルおよび第２コイルが、それぞれ大きなインダクタンス値を備えている。

また、コイル内蔵基板１００は、同一の層間に設けられた第１コイル導体２と第２コイル導体３との間に、空隙４ａ、４ｂが設けられているが、空隙４ａと空隙４ｂとの間に、層の異なるセラミック層どうしが接触することによって形成された壁面５が設けられているため、高湿度下や硫黄ガス下で使用したような場合においても、第１コイル導体２と第２コイル導体３との間でのマイグレーションの発生が抑制されている。

また、コイル内蔵基板１００は、第１コイル導体２および第２コイル導体３の長手方向に対して垂直な断面を含む積層体１の断面を見た場合、図２の二点鎖線矢印Ｏや二点鎖線矢印Ｐで示すように、積層体１の積層方向に、第１コイル導体２または第２コイル導体３と、壁面５を間に挟んだ空隙４ａ、４ｂとが、交互に配置されているため、第１コイル導体２および第２コイル導体３の厚みが、壁面５を間に挟んだ空隙４ａ、４ｂによって吸収されている。したがって、コイル内蔵基板１００は、上下両主面の平坦性が高い。

また、コイル内蔵基板１００は、積層体１の内部に第１コイルと第２コイルとが内蔵されており、積層体１の容積が有効に活用されている。

以上の構造および特長からなる、第１実施形態にかかるコイル内蔵基板１００は、たとえば、次の方法で製造することができる。

まず、低透磁率または非磁性のセラミック層であるセラミック層１ａ〜１ｃ、１ｌ〜１ｎを形成するためのセラミックグリーンシート１ａ’〜１ｃ’、１ｌ’〜１ｎ’と、磁性体のセラミック層であるセラミック層１ｄ〜１ｋを形成するためのセラミックグリーンシート１ｄ’〜１ｋ’とを、それぞれ作製する。具体的には、所定の成分からなるセラミックスラリーを作製し、ダイコーター法やドクターブレード法を用いて、所定の膜厚からなるセラミックグリーンシートを作製する。

セラミックグリーンシート１ａ’〜 １ｎ’のうち、所定のセラミックグリーンシートに対して、レーザ光を照射して、ビア導体６ａ、６ｂを形成するための貫通孔を形成する。続いて、形成した貫通孔に導電性ペーストを充填する。

次に、セラミックグリーンシート１ｅ’〜 １ｉ’の上側主面に、導電性ペーストをスクリーン印刷して、第１コイル導体２を形成するためのコイル導体ペーストパターン２’と、第２コイル導体３を形成するためのコイル導体ペーストパターン３’とを形成する。

図４に、上側主面にコイル導体ペーストパターン２’、３’が形成された、セラミックグリーンシート１ｅ’、１ｆ’ 、１ｇ’の平面図と断面図とをそれぞれ示す。なお、各断面図は、各平面図のＡ-Ａ部分を示している。なお、セラミックグリーンシート１ｈ’、１ｉ’については図示を省略するが、同様に、上側主面にコイル導体ペーストパターン２’、３’が形成されている。

また、セラミックグリーンシート１ａ’の下側主面に、導電性ペーストをスクリーン印刷して、端子電極７ａ、７ｂを形成するための導体ペーストパターンを形成する。

次に、セラミックグリーンシート１ｅ’〜 １ｉ’に形成したコイル導体ペーストパターン２’、３’それぞれの両肩部分に沿って、空隙４ａ、４ｂを形成するための熱消失性ペースト４’をスクリーン印刷する。熱消失性ペースト４’には、たとえば、熱によって消失するカーボンペーストや樹脂ペーストなどを使用することができる。なお、コイル導体ペーストパターン２’に沿って形成される熱消失性ペースト４’と、コイル導体ペーストパターン３’に沿って形成される熱消失性ペースト４’との間には、焼成後に壁面５が形成されるように、所定の隙間を設けておくことが必要である。図４のセラミックグリーンシート１ｅ’、１ｆ’ 、１ｇ’の平面図および断面図に、印刷された熱消失性ペースト４’を示す。

次に、セラミックグリーンシート１ａ’〜 １ｎ’を順番に積層し、加圧して、未焼成積層体１’（図示せず）を作製する。

次に、未焼成積層体１’を所定のプロファイルで焼成し、積層体１を作製する。この焼成時に、熱消失性ペースト４’が消失し、同一の層間に設けられた第１コイル導体２と第２コイル導体３との間に、壁面５を間に挟んで２個の空隙４ａ、４ｂが形成される。

最後に、積層体１の下側主面に形成された端子電極７ａ、７ｂ上に、ニッケルめっき層（図示せず）および錫めっき層（図示せず）を形成し、コイル内蔵基板１００を完成させる。

［第２実施形態］
図５、図６に、第２実施形態にかかるコイル内蔵基板２００を示す。図５はコイル内蔵基板２００の断面図である。図６もコイル内蔵基板２００の断面図であり、図５のＸ-Ｘ部分を示している。

第２実施形態にかかるコイル内蔵基板２００は、第１実施形態にかかるコイル内蔵基板１００の構成の一部分に変更を加えた。具体的には、コイル内蔵基板１００では、積層体１の所定の層間に、それぞれ、２種類の第１コイル導体２と第２コイル導体３とを形成した。コイル内蔵基板２００は、これに変更を加えて、各層間に、１種類のコイル導体８のみを形成した。ただし、各層間のコイル導体８は、それぞれ、２.５ターンずつ巻回したスパイラル状に形成されている。すなわち、各コイル導体８は、１ターン目のコイル導体８ａと、２ターン目のコイル導体８ｂと、３ターン目のコイル導体８ｃとが接続されたものからなる。

コイル内蔵基板２００においては、異なる層間に設けられた複数のコイル導体８が、ビア導体６ａによって接続されて、積層体１内に１つのコイルが形成されている。

コイル内蔵基板２００においては、１ターン目のコイル導体８ａと２ターン目のコイル導体８ｂとの間に、層の異なるセラミック層どうしが接触することによって形成された壁面５を間に挟んで、２個の空隙４ａ、４ｂが形成されている。また、同様に、２ターン目のコイル導体８ｂと３ターン目のコイル導体８ｃとの間にも、層の異なるセラミック層どうしが接触することによって形成された壁面５を間に挟んで、２個の空隙４ａ、４ｂが形成されている。

コイル内蔵基板２００の使用時において、各層間に形成されたコイル導体８は、１ターン目のコイル導体８ａの電位と２ターン目のコイル導体８ｂの電位とが異なり、２ターン目のコイル導体８ｂの電位と３ターン目のコイル導体８ｃの電位とが異なる。そして、１ターン目のコイル導体８ａと２ターン目のコイル導体８ｂとの間に空隙４ａ、４ｂが形成され、２ターン目のコイル導体８ｂと３ターン目のコイル導体８ｃとの間にも空隙４ａ、４ｂが形成されている。しかしながら、コイル内蔵基板２００は、空隙４ａと空隙４ｂとの間に、層の異なるセラミック層どうしが接触することによって壁面５が形成されているため、高湿度下で使用したような場合においても、１ターン目のコイル導体８ａと２ターン目のコイル導体８ｂとの間や、２ターン目のコイル導体８ｂと３ターン目のコイル導体８ｃとの間でのマイグレーションの発生が抑制されている。

また、コイル内蔵基板２００は、コイル導体８（コイル導体８ａ、８ｂ、８ｃ）に直接に接するように形成された空隙４ａ、４ｂによって、セラミック層１ｅ〜１ｊとコイル導体８との間の応力が緩和されており、内蔵されたコイルが大きなインダクタンス値を備えている。

また、コイル内蔵基板２００、コイル導体８の長手方向に対して垂直な断面を含む積層体１の断面を見た場合、積層体１の積層方向に、コイル導体８と、壁面５を間に挟んだ空隙４ａ、４ｂとが、交互に配置されているため、コイル導体８の厚みが、壁面５を間に挟んだ空隙４ａ、４ｂによって吸収されている。したがって、コイル内蔵基板２００は、上下両主面の平坦性が高い。

また、コイル内蔵基板２００は、層間に配置されたコイル導体８が、それぞれ、１ターンを超えるターン数からなるスパイラル状に形成されており、積層体１の容積が有効に活用されている。

［第３実施形態］
図７に、第３実施形態にかかるコイル内蔵基板３００を示す。図７はコイル内蔵基板３００の断面図である。

第３実施形態にかかるコイル内蔵基板３００は、第１実施形態にかかるコイル内蔵基板１００の構成の一部分に変更を加えた。具体的には、コイル内蔵基板１００では、８層の磁性体のセラミック層であるセラミック層１ｄ〜１ｋを積層して磁性体部１Ｔを構成したが、コイル内蔵基板３００では、そのうちのセラミック層１ｇを、低透磁率または非磁性のセラミック層であるセラミック層１１ｇに置換えた。

コイル内蔵基板３００は、磁性体部１Ｔに、１層の低透磁率または非磁性のセラミックからなるセラミック層１１ｄを設けているため、内蔵されたコイル６の直流重畳特性が改善されている。

［第４実施形態］
図８に、第４実施形態にかかるＤＣ‐ＤＣコンバータ４００を示す。図８はＤＣ‐ＤＣコンバータ４００の断面図である。

ＤＣ‐ＤＣコンバータ４００は、第１実施形態にかかるコイル内蔵基板１００の上側主面にランド電極１９を形成し、ランド電極１９に、スイッチング半導体２０ａやコンデンサ２０ｂなどの電子部品を実装したモジュールである。ＤＣ‐ＤＣコンバータ５００は、スイッチング半導体２０ａ、コンデンサ２０ｂや、コイル内蔵基板１００に内蔵された第１コイルや第２コイルを使って、ＤＣ‐ＤＣコンバータ回路が構成されている。

ＤＣ‐ＤＣコンバータ４００は、上下両主面の平坦性が高いコイル内蔵基板１００を使用しているため、上側主面に形成されたランド電極１９に、スイッチング半導体２０ａやコンデンサ２０ｂなどの電子部品が高い精度で実装されている。

以上、第１実施形態〜第３実施形態にかかるコイル内蔵基板１００〜３００、および第４実施形態にかかるＤＣ‐ＤＣコンバータ４００（コイル内蔵基板１００を使用）について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って、種々の変更を加えることができる。

たとえば、コイル内蔵基板１００、２００では、積層体１を構成するセラミック層１ａ〜１ｃ、１ｌ〜１ｎの材料に低透磁率または非磁性のセラミックを使用し、セラミック層１ｄ〜１ｋの材料に磁性体のセラミックを使用した。しかしながら、積層体１を構成するセラミック層１ａ〜１ｎの材料の種類は任意であり、上記の内容には限定されない。

また、第１実施形態にかかるコイル内蔵基板１００では、層間に、２種類の第１コイル導体２と第２コイル導体３とを形成したが、コイル導体の種類は更に多くても良く、たとえば同一の層間に第３コイル導体が追加されても良い。

また、第１実施形態にかかるコイル内蔵基板１００の製造方法においては、コイル導体ペーストパターン２’、３’の印刷されたセラミックグリーンシート１ｅ’〜１ｉ’の上側主面の中央部分に、厚みを調整するためのセラミックペーストを塗布（印刷）するなどしても良い。

また、第４実施形態においては、本発明のモジュールの一例として、ＤＣ‐ＤＣコンバータ４００を示した。しかしながら、本発明のモジュールはＤＣ‐ＤＣコンバータには限定されず、任意であり、他の種類のモジュールであっても良い。

１・・・積層体
１Ｓ・・・第１非磁性体部
１Ｔ・・・磁性体部
１Ｕ・・・第２非磁性体部
１ａ〜１ｃ、１ｌ〜１ｎ、１１ｇ・・・低透磁率または非磁性のセラミック層
１ｄ〜１ｋ・・・磁性体のセラミック層
２・・・第１コイル導体
３・・・第２コイル導体
４ａ、４ｂ・・・空隙
５・・・壁面
６ａ、６ｂ・・・ビア導体
７ａ、７ｂ・・・端子電極
８・・・コイル導体
８ａ・・・１ターン目のコイル導体
８ｂ・・・２ターン目のコイル導体
８ｃ・・・３ターン目のコイル導体
１９・・・ランド電極
２０ａ・・・スイッチング半導体（電子部品）
２０ｂ・・・コンデンサ（電子部品）
１ａ’〜１ｎ’・・・セラミックグリーンシート
２’・・・コイル導体ペーストパターン（第１コイル導体用）
３’・・・コイル導体ペーストパターン（第２コイル導体用）
４’・・・熱消失性ペースト
１００、２００、３００・・・コイル内蔵基板
４００・・・ＤＣ‐ＤＣコンバータ（モジュール）

Claims (6)

1. 複数のセラミック層が上下方向に積層された積層体と、
   前記セラミック層の層間に設けられた線路状のコイル導体と、
   前記セラミック層の上下両主面間を貫通して設けられたビア導体と、を備え、
   異なる層間に設けられた前記コイル導体が前記ビア導体によって接続されて、前記積層体内にコイルが形成されたコイル内蔵基板であって、
   前記コイル導体は、少なくとも第１コイル導体と第２コイル導体とを含み、
   前記コイルは、少なくとも、前記第１コイルが前記ビア導体によって接続された第１コイルと、前記第２コイル導体が前記ビア導体によって接続された第２コイルとを含み、
   同一の層間に設けられた前記第１コイル導体と前記第２コイル導体との間には、層の異なる前記セラミック層どうしが接触することによって形成された壁面を間に挟んで複数の空隙が形成され、
   前記コイル導体の長手方向に対して垂直な断面を含む前記積層体の断面を見た場合に、前記セラミック層の積層方向に、前記コイル導体と、前記壁面を間に挟んだ複数の前記空隙とが、交互に配置されているコイル内蔵基板。
2. 同一の層間に設けられた、前記第１コイル導体の電位と、前記第２コイル導体の電位とが異なる、請求項１に記載されたコイル内蔵基板。
3. 複数のセラミック層が上下方向に積層された積層体と、
   前記セラミック層の層間に設けられた線路状のコイル導体と、
   前記セラミック層の上下両主面間を貫通して設けられたビア導体と、を備え、
   異なる層間に設けられた前記コイル導体が前記ビア導体によって接続されて、前記積層体内にコイルが形成されたコイル内蔵基板であって、
   少なくとも１つの層間において、前記コイル導体は、１ターンを超えるターン数からなるスパイラル状に形成され、
   同一の層間に設けられたターン数の異なる前記コイル導体どうしの間には、層の異なる前記セラミック層どうしが接触することによって形成された壁面を間に挟んで複数の空隙が形成され、
   前記コイル導体の長手方向に対して垂直な断面を含む前記積層体の断面を見た場合に、前記セラミック層の積層方向に、前記コイル導体と、前記壁面を間に挟んだ複数の前記空隙とが、交互に配置されているコイル内蔵基板。
4. 同一の層間に設けられたターン数の異なる隣接する１対の前記コイル導体において、一方の前記コイル導体の電位と、他方の前記コイル導体の電位とが異なる、請求項３に記載されたコイル内蔵基板。
5. 前記セラミック層の少なくとも一部のものが、磁性体セラミック層である、請求項１ないし４のいずれか１項に記載されたコイル内蔵基板。
6. 請求項１ないし５のいずれか１項に記載されたコイル内蔵基板と、前記コイル内蔵基板の少なくとも一方の主面に実装された電子部品と、を備えたモジュール。

Images