JP6024826B2 - 積層型インダクタ素子とその製造方法 - Google Patents

Description

この発明は、積層型インダクタ素子に関し、特に、ループ状に延在する導体パターンが形成された主面を各々が有して積層されかつ少なくとも一部のセラミック層が磁性セラミック層である複数のセラミック層を含む積層体と、導体パターンとともにインダクタをなすべく積層体の厚み方向に形成されたビアホール導体とを有する、積層型インダクタ素子に関する。

この発明はまた、このような積層型インダクタ素子を製造する製造方法に関する。

積層セラミックコンデンサは、内部電極が印刷された主面を各々が有する複数のセラミックシートを積層することで作製される。積み増された内部電極の厚みは積層されるセラミックシートの数の増大に伴って増大するため、セラミックシートの積層・圧着時に内部電極の積み倒れが発生するリスクは、積層されるセラミックシートの数に増大に伴って増大する。このような積み倒れは、内部電極の厚みと同じ厚みを有するセラミックペーストを内部電極を回避するようにセラミックシートの主面に塗布し、その後にセラミックシートを積層・圧着することで防止することができる。

コイル内蔵型フェライト多層基板（積層型インダクタ素子）についても、大電流用途向け或いは低直流抵抗成分向けのものが求められ始め、それに伴ってコイル導体の厚みが漸進的に増大する傾向にある。したがって、上述の積層セラミックコンデンサが持つ課題と同じ課題が積層型インダクタ素子についても懸念されている。

特開平１１−９７２７２号公報 特開２００９−１１７６６５号公報 特開２０１１−２３４０５号公報

しかし、積層セラミックコンデンサで採用されている対策と同じ対策を積層型インダクタ素子においても採用しようとすると、次のような問題が生じてしまう。つまり、積層型インダクタ素子では複数のセラミックシートの各々に形成された導体パターンはループ（螺旋）をなすため、ループの内側の領域にセラミックペーストが十分に塗布されず、積層・圧着時にノンラミネーションやデラミネーションが生じるおそれがある。

それゆえに、この発明の主たる目的は、焼成時の構造欠陥を生じ難くすることができる、積層型インダクタ素子およびその製造方法を提供することである。

この発明に従う積層型インダクタ素子は、ループ状に延在する導体パターンが形成された主面を各々が有して積層されかつ少なくとも一部のセラミック層が磁性セラミック層である複数のセラミック層を含む積層体と、導体パターンとともにインダクタをなすべく積層体の厚み方向に形成されたビアホール導体とを有する積層型インダクタ素子であって、導体パターンは、延在方向に直交する断面が階段の形状をなす第１延在部と、延在方向に直交する断面が階段の頭頂部を切り欠いた形状をなす第２延在部とを有し、複数のセラミック層の各々は、導体パターンが印刷されたセラミックグリーンシートと、階段の頭頂部の中央を回避しかつ階段の頭頂部の端に重なるようにセラミックグリーンシートの主面に塗布されたセラミックペーストとを素材とした焼結体である。

好ましくは、複数のセラミック層の各々の主面は矩形をなし、第２延在部は主面をなす１つの辺の長さ方向中央部に沿って延在する。

好ましくは、セラミックペーストはスクリーン印刷によって塗布されたペーストである。

好ましくは、第１延在部は導体パターンの延在方向に間欠的に設けられた複数の部分延在部を含み、第２延在部は複数の部分延在部の間に設けられる。

好ましくは、第２延在部はセラミックペーストを塗布するときに導体パターンをなすループの内側に発生した気泡を排出するための部分に相当する。

好ましくは、積層体は最外層に積層された非磁性セラミック層をさらに含む。

この発明に従う積層型インダクタ素子の製造方法は、少なくとも一部のセラミックグリーンシートが磁性セラミックグリーンシートである複数のセラミックグリーンシートの各々の主面に第１線幅を有する第１導体パターンをループ状に印刷する第１工程と、第１線幅よりも細い第２線幅を有する第２導体パターンを第１導体パターン上に間欠的に印刷する第２工程と、第２導体パターンの幅方向における中央部を回避しかつ第２導体パターンの幅方向における端部に重なるようにセラミックペーストを複数のセラミックグリーンシートの各々の主面に塗布する第３工程と、第１導体パターンとともにインダクタをなすビアホール導体を複数のセラミックグリーンシートの少なくとも一部に形成する第４工程と、第４工程の後に複数のセラミックグリーンシートを積層・圧着して積層体を作製する第５工程と、積層体を焼成する第６工程とを有する。

好ましくは、第３工程はスクリーン印刷によってセラミックペーストを塗布する工程であり、第２導体パターンは印刷方向の終端側に相当する位置で欠落する。

好ましくは、第６工程に先立って非磁性セラミックグリーンシートを最外層に積層・圧着する第７工程がさらに備えられる。

この発明に従う積層型インダクタ素子によれば、セラミックグリーンシートにはループ状に延在する導体パターンが印刷され、導体パターンは第１延在部および第２延在部を有するところ、延在方向に直交する断面は、第１延在部において階段をなし、第２延在部において階段の頭頂部を切り欠いた形状をなす。セラミックペーストは、階段の頭頂部の中央を回避しかつ階段の頭頂部の端に重なるように、セラミックグリーンシートに塗布される。

したがって、セラミックペーストを塗布するときにループの内側に発生した気泡は第２延在部を経てループの外側に排出され、積層方向に連続する２つのセラミックグリーンシートはセラミックペーストによって強く密着する。これによって、焼成時の構造欠陥が生じ難くなる。

この発明に従う積層型インダクタ素子の製造方法によれば、第１線幅を有する第１導体パターンはセラミックグリーンシートにループ状に印刷され、第１線幅よりも小さい第２線幅を有する第２導体パターンは第１導体パターン上に間欠的に印刷される。セラミックペーストは、第２導体パターンの幅方向における中央部を回避しかつ第２導体パターンの幅方向における端部に重なるように、セラミックグリーンシートに塗布される。

したがって、セラミックペーストを塗布するときにループの内側に発生した気泡は第２導体パターンが欠落した位置からループの外側に排出され、積層方向に連続する２つのセラミックグリーンシートはセラミックペーストによって強く密着する。これによって、焼成時の構造欠陥が生じ難くなる。

この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。

この実施例の積層型インダクタ素子を分解した状態を示す分解図である。 （Ａ）は積層型インダクタ素子を形成するセラミック層ＳＨ０の一例を示す平面図であり、（Ｂ）は積層型インダクタ素子を形成するセラミック層ＳＨ１の一例を示す平面図であり、（Ｃ）は積層型インダクタ素子を形成するセラミック層ＳＨ２の一例を示す平面図であり、（Ｄ）はセラミック層ＳＨ０のＡ−Ａ断面を示す断面図であり、（Ｅ）はセラミック層ＳＨ１のＢ−Ｂ断面を示す断面図であり、（Ｆ）はセラミック層ＳＨ２のＣ−Ｃ断面を示す断面図である。 （Ａ）は積層型インダクタ素子を形成するセラミック層ＳＨ３の一例を示す平面図であり、（Ｂ）は積層型インダクタ素子を形成するセラミック層ＳＨ４の一例を示す平面図であり、（Ｃ）はセラミック層ＳＨ３のＤ−Ｄ断面を示す断面図であり、（Ｄ）はセラミック層ＳＨ４のＥ−Ｅ断面を示す断面図である。 （Ａ）は積層型インダクタ素子を形成するセラミック層ＳＨ５の一例を示す平面図であり、（Ｂ）は積層型インダクタ素子を形成するセラミック層ＳＨ６の一例を示す平面図であり、（Ｃ）はセラミック層ＳＨ５のＦ−Ｆ断面を示す断面図であり、（Ｄ）はセラミック層ＳＨ６のＧ−Ｇ断面を示す断面図である。 （Ａ）はセラミック層ＳＨ１に形成される導体パターンＣＰ１の構造の一例を示す平面図であり、（Ｂ）はセラミック層ＳＨ２に形成される導体パターンＣＰ２の構造の一例を示す平面図であり、（Ｃ）はセラミック層ＳＨ３に形成される導体パターンＣＰ３の構造の一例を示す平面図であり、（Ｄ）はセラミック層ＳＨ４に形成される導体パターンＣＰ４の構造の一例を示す平面図である。 この実施例の積層型インダクタ素子の外観を示す斜視図である。 図６に示す積層型インダクタ素子のＨ−Ｈ断面図である。 （Ａ）はセラミック層ＳＨ０に対応する焼成前のシートの製造工程の一部を示す工程図であり、（Ｂ）はセラミック層ＳＨ０に対応する焼成前のシートの製造工程の他の一部を示す工程図であり、（Ｃ）はセラミック層ＳＨ０に対応する焼成前のシートの製造工程のその他の一部を示す工程図である。 （Ａ）はセラミック層ＳＨ１に対応する焼成前のシートの製造工程の一部を示す工程図であり、（Ｂ）はセラミック層ＳＨ１に対応する焼成前のシートの製造工程の他の一部を示す工程図であり、（Ｃ）はセラミック層ＳＨ１に対応する焼成前のシートの製造工程のその他の一部を示す工程図であり、（Ｄ）はセラミック層ＳＨ１に対応する焼成前のシートの製造工程のさらにその他の一部を示す工程図であり、（Ｅ）はセラミック層ＳＨ１に対応する焼成前のシートの製造工程の他の一部を示す工程図であり、（Ｆ）はセラミック層ＳＨ１に対応する焼成前のシートの製造工程のその他の一部を示す工程図である。 （Ａ）はセラミック層ＳＨ２に対応する焼成前のシートの製造工程の一部を示す工程図であり、（Ｂ）はセラミック層ＳＨ２に対応する焼成前のシートの製造工程の他の一部を示す工程図であり、（Ｃ）はセラミック層ＳＨ２に対応する焼成前のシートの製造工程のその他の一部を示す工程図であり、（Ｄ）はセラミック層ＳＨ２に対応する焼成前のシートの製造工程のさらにその他の一部を示す工程図である。 （Ａ）はセラミック層ＳＨ２に対応する焼成前のシートの製造工程の他の一部を示す工程図であり、（Ｂ）はセラミック層ＳＨ２に対応する焼成前のシートの製造工程のその他の一部を示す工程図であり、（Ｃ）はセラミック層ＳＨ２に対応する焼成前のシートの製造工程のさらにその他の一部を示す工程図であり、（Ｄ）はセラミック層ＳＨ２に対応する焼成前のシートの製造工程の他の一部を示す工程図である。 （Ａ）はセラミック層ＳＨ３に対応する焼成前のシートの製造工程の一部を示す工程図であり、（Ｂ）はセラミック層ＳＨ３に対応する焼成前のシートの製造工程の他の一部を示す工程図であり、（Ｃ）はセラミック層ＳＨ３に対応する焼成前のシートの製造工程のその他の一部を示す工程図であり、（Ｄ）はセラミック層ＳＨ３に対応する焼成前のシートの製造工程のさらにその他の一部を示す工程図である。 （Ａ）はセラミック層ＳＨ３に対応する焼成前のシートの製造工程の他の一部を示す工程図であり、（Ｂ）はセラミック層ＳＨ３に対応する焼成前のシートの製造工程のその他の一部を示す工程図であり、（Ｃ）はセラミック層ＳＨ３に対応する焼成前のシートの製造工程のさらにその他の一部を示す工程図であり、（Ｄ）はセラミック層ＳＨ３に対応する焼成前のシートの製造工程の他の一部を示す工程図である。 （Ａ）はセラミック層ＳＨ４に対応する焼成前のシートの製造工程の一部を示す工程図であり、（Ｂ）はセラミック層ＳＨ４に対応する焼成前のシートの製造工程の他の一部を示す工程図であり、（Ｃ）はセラミック層ＳＨ４に対応する焼成前のシートの製造工程のその他の一部を示す工程図であり、（Ｄ）はセラミック層ＳＨ４に対応する焼成前のシートの製造工程のさらにその他の一部を示す工程図である。 （Ａ）はセラミック層ＳＨ４に対応する焼成前のシートの製造工程の他の一部を示す工程図であり、（Ｂ）はセラミック層ＳＨ４に対応する焼成前のシートの製造工程のその他の一部を示す工程図であり、（Ｃ）はセラミック層ＳＨ４に対応する焼成前のシートの製造工程のさらにその他の一部を示す工程図であり、（Ｄ）はセラミック層ＳＨ４に対応する焼成前のシートの製造工程の他の一部を示す工程図である。 （Ａ）はセラミック層ＳＨ５に対応する焼成前のシートの製造工程の一部を示す工程図であり、（Ｂ）はセラミック層ＳＨ５に対応する焼成前のシートの製造工程の他の一部を示す工程図であり、（Ｃ）はセラミック層ＳＨ５に対応する焼成前のシートの製造工程のその他の一部を示す工程図である。 （Ａ）はセラミック層ＳＨ６に対応する焼成前のシートの製造工程の一部を示す工程図であり、（Ｂ）はセラミック層ＳＨ６に対応する焼成前のシートの製造工程の他の一部を示す工程図であり、（Ｃ）はセラミック層ＳＨ６に対応する焼成前のシートの製造工程のその他の一部を示す工程図であり、（Ｄ）はセラミック層ＳＨ６に対応する焼成前のシートの製造工程のさらにその他の一部を示す工程図である。 （Ａ）は１層目の導体パターンを印刷する工程の一例を示す工程図であり、（Ｂ）は２層目の導体パターンを印刷する工程の一例を示す工程図であり、（Ｃ）はセラミックペーストを塗布する工程の一例を示す工程図である。 （Ａ）は１層目の導体パターンを印刷する工程の他の一例を示す工程図であり、（Ｂ）は２層目の導体パターンを印刷する工程の他の一例を示す工程図であり、（Ｃ）はセラミックペーストを塗布する工程の他の一例を示す工程図である。 （Ａ）は積層型インダクタ素子の製造工程の一部を示す工程図であり、（Ｂ）は積層型インダクタ素子の製造工程の他の一部を示す工程図であり、（Ｃ）は積層型インダクタ素子の製造工程のその他の一部を示す工程図である。

図１を参照して、この実施例の積層型インダクタ素子１０は、１３．５６ＭＨｚ帯における無線通信用のアンテナ素子として利用され、各々の主面が正方形をなして積層されたセラミック層ＳＨ１〜ＳＨ６を含む。セラミック層ＳＨ１〜ＳＨ６の各々の主面のサイズは互いに一致し、この順で積層される。また、セラミック層ＳＨ０，ＳＨ３およびＳＨ６は非磁性体を有する一方、残りのセラミック層ＳＨ１，ＳＨ２，ＳＨ４およびＳＨ５は磁性体を有する。

積層体１２は直方体をなし、セラミック層ＳＨ１〜ＳＨ２によって磁性体層１２ａが形成され、セラミック層ＳＨ４〜ＳＨ５によって磁性体層１２ｂが形成され、セラミック層ＳＨ０によって非磁性体層１２ｃが形成され、セラミック層ＳＨ３によって非磁性体層１２ｄが形成され、そしてセラミック層ＳＨ６によって非磁性体層１２ｅが形成される。

つまり、積層型インダクタ素子１０をなす積層体１２は、磁性体層１２ａが非磁性体層１２ｃおよび１２ｄによって挟持されかつ磁性体層１２ｂが非磁性体層１２ｄおよび１２ｅによって挟持された積層構造を有する。積層体１２の主面（＝上面または下面）をなす正方形の各辺はＸ軸またはＹ軸に沿って延び、積層体１２の厚みはＺ軸に沿って増大する。

図２（Ａ）を参照して、セラミック層ＳＨ０の上面には、下面にまで達するビアホール導体ＶＨ０ａおよびＶＨ０ｂが形成される。ビアホール導体ＶＨ０ａはＸ軸方向の負側端部でかつＹ軸方向の負側端部に相当する位置に設けられ、ビアホール導体ＶＨ０ｂはＸ軸方向の正側端部でかつＹ軸方向の正側端部に相当する位置に設けられる。セラミック層ＳＨ０の下面には、パッド電極１４ａおよび１４ｂが形成される。パッド電極１４ａはビアホール導体ＶＨ０ａを覆う位置に設けられ、パッド電極１４ｂはビアホール導体ＶＨ０ｂを覆う位置に設けられる。なお、セラミック層ＳＨ０のＡ−Ａ断面は図２（Ｄ）に示す構造を有する。

図２（Ｂ）を参照して、セラミック層ＳＨ１の上面には、下面にまで達するビアホール導体ＶＨ１ａおよびＶＨ１ｂとループ状の導体パターンＣＰ１とが形成される。ビアホール導体ＶＨ１ａは、セラミック層ＳＨ１をセラミック層ＳＨ０に積層したときにビアホール導体ＶＨ０ａと重なる位置に設けられる。また、ビアホール導体ＶＨ１ｂは、セラミック層ＳＨ１をセラミック層ＳＨ０に積層したときにビアホール導体ＶＨ０ｂと重なる位置に設けられる。

導体パターンＣＰ１をなすループは、セラミック層ＳＨ１の上面中央位置を始端としかつビアホール導体ＶＨ１ａの近傍の位置を終端として、セラミック層ＳＨ１の上面を時計回り方向に延在する。

導体パターンＣＰ１はまず、始端からＸ軸方向の負側に延び、セラミック層ＳＨ１の上面端部に達する前にＹ軸方向における正側に屈曲する。屈曲した導体パターンＣＰ１は、セラミック層ＳＨ１の上面端部に達する前にＸ軸方向の正側にさらに屈曲する。Ｘ軸方向の正側に延びた導体パターンＣＰ１はビアホール導体ＶＨ１ｂの近傍でＹ軸方向の負側に再度屈曲し、さらにセラミック層ＳＨ１の上面端部に達する前にＸ軸方向の負側に屈曲する。屈曲した導体パターンＣＰ１はその後、終端に達する。

図５（Ａ）に示すように、導体パターンＣＰ１は、１層目の導体パターンＣＰ１ａと２層目の導体パターンＣＰ１ｂとによって形成される。導体パターンＣＰ１ａは線幅Ｗ１を有する一方、導体パターンＣＰ１ｂは線幅Ｗ１よりも細い線幅Ｗ２を有する。また、導体パターンＣＰ１ｂは、導体パターンＣＰ１ａ上に重ねて形成され、かつ導体パターンＣＰ１ａの延在方向において部分的に欠落する。つまり、導体パターンＣＰ１ｂは、導体パターンＣＰ１ａの上を間欠的に延びる。

したがって、延在方向に直交する導体パターンＣＰ１の断面は、導体パターンＣＰ１ｂが存在する位置において階段の形状をなし、導体パターンＣＰ１ｂが存在しない位置において階段の頭頂部が切り欠かれた形状をなす。この結果、導体パターンＣＰ１は、階段形状をなす断面を各々が有する階段形状部ＲＧ１ａおよびＲＧ１ｂと、階段の頭頂部が切り欠かれた形状をなす断面を有する切り欠き形状部ＲＧ１ｃとに区分される。

階段形状部ＲＧ１ａは導体パターンＣＰ１の始端側に設けられ、階段形状部ＲＧ１ｂは導体パターンＣＰ１の終端側に設けられる。また、切り欠き形状部ＲＧ１ｃは、スクリーン印刷（後述）の際の印刷方向の終端側に設けられる。

図２（Ｂ）に戻って、導体パターンＣＰ１は、１層目の導体パターンＣＰ１ａがセラミック層ＳＨ１に埋め込まれ、２層目の導体パターンＣＰ１ｂがセラミック層ＳＨ１の上面に露出する態様で、セラミック層ＳＨ１に形成される。したがって、セラミック層ＳＨ１のＢ−Ｂ断面は、図２（Ｅ）に示す構造を有する。

図２（Ｃ）を参照して、セラミック層ＳＨ２の上面には、下面にまで達するビアホール導体ＶＨ２ａ〜ＶＨ２ｄとループ状の導体パターンＣＰ２とが形成される。ビアホール導体ＶＨ２ａは、セラミック層ＳＨ２をセラミック層ＳＨ１に積層したときにビアホール導体ＶＨ１ａと重なる位置に設けられる。また、ビアホール導体ＶＨ２ｂは、セラミック層ＳＨ２をセラミック層ＳＨ１に積層したときにビアホール導体ＶＨ１ｂと重なる位置に設けられる。さらに、ビアホール導体ＶＨ２ｃは、セラミック層ＳＨ２の上面中央位置に設けられる。また、ビアホール導体ＶＨ２ｄは、セラミック層ＳＨ２をセラミック層ＳＨ１に積層したときに導体パターンＣＰ１の終端と重なる位置に設けられる。

導体パターンＣＰ２をなすループは、ビアホール導体ＶＨ２ｄが形成された位置を始端としかつこの位置よりもＸ軸方向における正側にややずれた位置を終端として、セラミック層ＳＨ２の上面を時計回り方向に延在する。

導体パターンＣＰ２はまず、始端からＹ軸方向の正側に延び、セラミック層ＳＨ２の上面端部に達する前にＸ軸方向における正側に屈曲する。屈曲した導体パターンＣＰ２は、ビアホール導体ＶＨ２ｂの近傍でＹ軸方向の負側に再度屈曲し、さらにセラミック層ＳＨ２の上面端部に達する前にＸ軸方向の負側に屈曲する。屈曲した導体パターンＣＰ２はその後、終端に達する。

図５（Ｂ）に示すように、導体パターンＣＰ２は、１層目の導体パターンＣＰ２ａと２層目の導体パターンＣＰ２ｂとによって形成される。導体パターンＣＰ２ａは線幅Ｗ１を有する一方、導体パターンＣＰ２ｂは線幅Ｗ１よりも細い線幅Ｗ２を有する。また、導体パターンＣＰ２ｂは、導体パターンＣＰ２ａ上に重ねて形成され、かつ導体パターンＣＰ２ａの延在方向において部分的に欠落する。つまり、導体パターンＣＰ２ｂは、導体パターンＣＰ２ａの上を間欠的に延びる。

したがって、延在方向に直交する導体パターンＣＰ２の断面は、導体パターンＣＰ２ｂが存在する位置において階段の形状をなし、導体パターンＣＰ２ｂが存在しない位置において階段の頭頂部が切り欠かれた形状をなす。この結果、導体パターンＣＰ２は、階段形状をなす断面を各々が有する階段形状部ＲＧ２ａおよびＲＧ２ｂと、階段の頭頂部が切り欠かれた形状をなす断面を有する切り欠き形状部ＲＧ２ｃとに区分される。

階段形状部ＲＧ２ａは導体パターンＣＰ２の始端側に設けられ、階段形状部ＲＧ２ｂは導体パターンＣＰ２の終端側に設けられる。また、切り欠き形状部ＲＧ２ｃは、スクリーン印刷の際の印刷方向の終端側に設けられる。

図２（Ｃ）に戻って、導体パターンＣＰ２は、１層目の導体パターンＣＰ２ａがセラミック層ＳＨ２に埋め込まれ、２層目の導体パターンＣＰ２ｂがセラミック層ＳＨ２の上面に露出する態様で、セラミック層ＳＨ２に形成される。したがって、セラミック層ＳＨ２のＣ−Ｃ断面は、図２（Ｆ）に示す構造を有する。

図３（Ａ）を参照して、セラミック層ＳＨ３の上面には、下面にまで達するビアホール導体ＶＨ３ａ〜ＶＨ３ｄとループ状の導体パターンＣＰ３とが形成される。ビアホール導体ＶＨ３ａは、セラミック層ＳＨ３をセラミック層ＳＨ２に積層したときにビアホール導体ＶＨ２ａと重なる位置に設けられる。また、ビアホール導体ＶＨ３ｂは、セラミック層ＳＨ３をセラミック層ＳＨ２に積層したときにビアホール導体ＶＨ２ｂと重なる位置に設けられる。さらに、ビアホール導体ＶＨ３ｃは、セラミック層ＳＨ３の上面中央位置に設けられる。また、ビアホール導体ＶＨ３ｄは、セラミック層ＳＨ３をセラミック層ＳＨ２に積層したときに導体パターンＣＰ２の終端と重なる位置に設けられる。

導体パターンＣＰ３をなすループは、ビアホール導体ＶＨ３ｄが形成された位置を始端としかつこの位置よりもＸ軸方向における正側にややずれた位置を終端として、セラミック層ＳＨ３の上面を時計回り方向に延在する。

導体パターンＣＰ３はまず、始端からＸ軸方向の負側に延び、セラミック層ＳＨ３の上面端部に達する前にＹ軸方向における正側に屈曲する。屈曲した導体パターンＣＰ３は、セラミック層ＳＨ３の上面端部に達する前にＸ軸方向の正側にさらに屈曲する。Ｘ軸方向の正側に延びた導体パターンＣＰ３はビアホール導体ＶＨ３ｂの近傍でＹ軸方向の負側に再度屈曲し、さらにセラミック層ＳＨ３の上面端部に達する前にＸ軸方向の負側に屈曲する。屈曲した導体パターンＣＰ３はその後、終端に達する。

図５（Ｃ）に示すように、導体パターンＣＰ３は、１層目の導体パターンＣＰ３ａと２層目の導体パターンＣＰ３ｂとによって形成される。導体パターンＣＰ３ａは線幅Ｗ１を有する一方、導体パターンＣＰ３ｂは線幅Ｗ１よりも細い線幅Ｗ２を有する。また、導体パターンＣＰ３ｂは、導体パターンＣＰ３ａ上に重ねて形成され、かつ導体パターンＣＰ３ａの延在方向において部分的に欠落する。つまり、導体パターンＣＰ３ｂは、導体パターンＣＰ３ａの上を間欠的に延びる。

したがって、延在方向に直交する導体パターンＣＰ３の断面は、導体パターンＣＰ３ｂが存在する位置において階段の形状をなし、導体パターンＣＰ３ｂが存在しない位置において階段の頭頂部が切り欠かれた形状をなす。この結果、導体パターンＣＰ３は、階段形状をなす断面を各々が有する階段形状部ＲＧ３ａおよびＲＧ３ｂと、階段の頭頂部が切り欠かれた形状をなす断面を有する切り欠き形状部ＲＧ３ｃとに区分される。

階段形状部ＲＧ３ａは導体パターンＣＰ３の始端側に設けられ、階段形状部ＲＧ３ｂは導体パターンＣＰ３の終端側に設けられる。また、切り欠き形状部ＲＧ３ｃは、スクリーン印刷の際の印刷方向の終端側に設けられる。

図３（Ａ）に戻って、導体パターンＣＰ３は、１層目の導体パターンＣＰ３ａがセラミック層ＳＨ３に埋め込まれ、２層目の導体パターンＣＰ３ｂがセラミック層ＳＨ３の上面に露出する態様で、セラミック層ＳＨ３に形成される。したがって、セラミック層ＳＨ３のＤ−Ｄ断面は、図３（Ｃ）に示す構造を有する。

図３（Ｂ）を参照して、セラミック層ＳＨ４の上面には、下面にまで達するビアホール導体ＶＨ４ａ〜ＶＨ４ｄとループ状の導体パターンＣＰ４とが形成される。ビアホール導体ＶＨ４ａは、セラミック層ＳＨ４をセラミック層ＳＨ３に積層したときにビアホール導体ＶＨ３ａと重なる位置に設けられる。また、ビアホール導体ＶＨ４ｂは、セラミック層ＳＨ４をセラミック層ＳＨ３に積層したときにビアホール導体ＶＨ３ｂと重なる位置に設けられる。さらに、ビアホール導体ＶＨ４ｃは、セラミック層ＳＨ４の上面中央位置に設けられる。また、ビアホール導体ＶＨ４ｄは、セラミック層ＳＨ４をセラミック層ＳＨ３に積層したときに導体パターンＣＰ３の終端と重なる位置に設けられる。

導体パターンＣＰ４をなすループは、ビアホール導体ＶＨ４ｄが形成された位置を始端としかつこの位置よりもＸ軸方向における正側にややずれた位置を終端として、セラミック層ＳＨ４の上面を時計回り方向に延在する。

導体パターンＣＰ４はまず、始端からＸ軸方向の負側に延び、ビアホール導体ＶＨ４ａの近傍でＹ軸方向における正側に屈曲する。屈曲した導体パターンＣＰ４は、セラミック層ＳＨ４の上面端部に達する前にＸ軸方向の正側にさらに屈曲する。Ｘ軸方向の正側に延びた導体パターンＣＰ４はビアホール導体ＶＨ４ｂの近傍でＹ軸方向の負側に再度屈曲し、その後に終端に達する。

図５（Ｄ）に示すように、導体パターンＣＰ４は、１層目の導体パターンＣＰ４ａと２層目の導体パターンＣＰ４ｂとによって形成される。導体パターンＣＰ４ａは線幅Ｗ１を有する一方、導体パターンＣＰ４ｂは線幅Ｗ１よりも細い線幅Ｗ２を有する。また、導体パターンＣＰ４ｂは、導体パターンＣＰ４ａ上に重ねて形成され、かつ導体パターンＣＰ４ａの延在方向において部分的に欠落する。つまり、導体パターンＣＰ４ｂは、導体パターンＣＰ４ａの上を間欠的に延びる。

したがって、延在方向に直交する導体パターンＣＰ４の断面は、導体パターンＣＰ４ｂが存在する位置において階段の形状をなし、導体パターンＣＰ４ｂが存在しない位置において階段の頭頂部が切り欠かれた形状をなす。この結果、導体パターンＣＰ４は、階段形状をなす断面を各々が有する階段形状部ＲＧ４ａおよびＲＧ４ｂと、階段の頭頂部が切り欠かれた形状をなす断面を有する切り欠き形状部ＲＧ４ｃとに区分される。

階段形状部ＲＧ４ａは導体パターンＣＰ４の始端側に設けられ、階段形状部ＲＧ４ｂは導体パターンＣＰ４の終端側に設けられる。また、切り欠き形状部ＲＧ４ｃは、スクリーン印刷の際の印刷方向の終端側に設けられる。

図３（Ｂ）に戻って、導体パターンＣＰ４は、１層目の導体パターンＣＰ４ａがセラミック層ＳＨ４に埋め込まれ、２層目の導体パターンＣＰ４ｂがセラミック層ＳＨ４の上面に露出する態様で、セラミック層ＳＨ４に形成される。したがって、セラミック層ＳＨ４のＥ−Ｅ断面は、図３（Ｄ）に示す構造を有する。

図４（Ａ）を参照して、セラミック層ＳＨ５の上面には、下面にまで達するビアホール導体ＶＨ５ａ〜ＶＨ５ｄが形成される。ビアホール導体ＶＨ５ａは、セラミック層ＳＨ５をセラミック層ＳＨ４に積層したときにビアホール導体ＶＨ４ａと重なる位置に設けられる。また、ビアホール導体ＶＨ５ｂは、セラミック層ＳＨ５をセラミック層ＳＨ４に積層したときにビアホール導体ＶＨ４ｂと重なる位置に設けられる。さらに、ビアホール導体ＶＨ５ｃは、セラミック層ＳＨ５の上面中央位置に設けられる。また、ビアホール導体ＶＨ５ｄは、セラミック層ＳＨ５をセラミック層ＳＨ４に積層したときに導体パターンＣＰ４の終端と重なる位置に設けられる。なお、セラミック層ＳＨ５のＦ−Ｆ断面は図４（Ｃ）に示す構造を有する。

図４（Ｂ）を参照して、セラミック層ＳＨ６の上面には、下面にまで達するビアホール導体ＶＨ６ａ〜ＶＨ６ｄが形成される。ビアホール導体ＶＨ６ａは、セラミック層ＳＨ６をセラミック層ＳＨ５に積層したときにビアホール導体ＶＨ５ａと重なる位置に設けられる。また、ビアホール導体ＶＨ６ｂは、セラミック層ＳＨ６をセラミック層ＳＨ５に積層したときにビアホール導体ＶＨ５ｂと重なる位置に設けられる。さらに、ビアホール導体ＶＨ６ｃは、セラミック層ＳＨ６の上面中央位置に設けられる。また、ビアホール導体ＶＨ６ｄは、セラミック層ＳＨ６をセラミック層ＳＨ５に積層したときにビアホール導体ＶＨ５ｄと重なる位置に設けられる。

セラミック層ＳＨ６の上面には、パッド電極１６ａおよび１６ｂが形成される。パッド電極１６ａはビアホール導体ＶＨ６ｃを覆う位置に設けられ、パッド電極１６ｂはビアホール導体ＶＨ６ｄを覆う位置に設けられる。なお、セラミック層ＳＨ６のＧ−Ｇ断面は図４（Ｄ）に示す構造を有する。

セラミック層ＳＨ１〜ＳＨ６が上述のように構成されることから、導体パターンＣＰ１〜ＣＰ４，ビアホール導体ＶＨ２ｃ〜ＶＨ２ｄ，ＶＨ３ｃ〜ＶＨ３ｄ，ＶＨ４ｃ〜ＶＨ４ｄ，ＶＨ５ｃ〜ＶＨ５ｄはコイル状に接続され、これによってＺ軸を巻回軸とする巻回体が積層体１２の内部に形成される。巻回体の内側および外側には磁性体が存在するため、巻回体はインダクタとして機能する。また、導体パターンＣＰ１〜ＣＰ４のいずれも２層構造となっていることから、インダクタに大電流を流すことができ、或いはインダクタの直流抵抗成分を抑えることができる。

こうして作製された積層体１２つまり積層型インダクタ素子１０は、図６に示す外観を有する。また、この積層型インダクタ素子１０のＩ−Ｉ断面は図７に示す構造を有する。

なお、セラミック層ＳＨ０，ＳＨ３およびＳＨ６は非磁性（比透磁率：１）のフェライトを材料とし、熱膨張係数は“８．５”〜“９．０”の範囲の値を示す。また、セラミック層ＳＨ１，ＳＨ２，ＳＨ４およびＳＨ５は磁性（比透磁率：１００〜１２０）のフェライトを材料とし、熱膨張係数は“９．０”〜“１０．０”の範囲の値を示す。さらに、パッド電極１４ａ〜１４ｂ，１６ａ〜１６ｂ，導体パターンＣＰ１〜ＣＰ４，ビアホール導体ＶＨ０ａ〜ＶＨ０ｂ，ＶＨ１ａ〜ＶＨ１ｂ，ＶＨ２ａ〜ＶＨ２ｄ，ＶＨ３ａ〜ＶＨ３ｄ，ＶＨ４ａ〜ＶＨ４ｄ，ＶＨ５ａ〜ＶＨ５ｄ，ＶＨ６ａ〜ＶＨ６ｄは、銀を材料とし、熱膨張係数は“２０”を示す。

セラミック層ＳＨ０に対応する焼成前のシートは、図８（Ａ）〜図８（Ｃ）に示す要領で作製される。まず、非磁性のフェライト材料からなるセラミックグリーンシートがマザーシートＢＳ０として用意される（図８（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線は切り出し位置を示す。この破線によって定義される複数の矩形の各々を“分割ユニット”と定義する。

次に、貫通孔ＨＬ０ａおよびＨＬ０ｂが分割ユニット毎にマザーシートＢＳ０に形成される（図８（Ｂ）参照）。各分割ユニットに注目したとき、貫通孔ＨＬ０ａはＸ軸方向の負側端部でかつＹ軸方向の負側端部に相当する位置に設けられ、貫通孔ＨＬ０ｂはＸ軸方向の正側端部でかつＹ軸方向の正側端部に相当する位置に設けられる。貫通孔ＨＬ０ａおよびＨＬ０ｂにはその後、導電ペーストが充填される（図８（Ｃ）参照）。貫通孔ＨＬ０ａに充填された導電ペーストはビアホール導体ＶＨ０ａをなし、貫通孔ＨＬ０ｂに充填された導電ペーストはビアホール導体ＶＨ０ｂをなす。

セラミック層ＳＨ１に対応する焼成前のシートは、図９（Ａ）〜図９（Ｆ）に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックグリーンシートがマザーシートＢＳ１として用意される（図９（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線は切り出し位置を示す。

次に、線幅Ｗ１を有する導体パターンＣＰ１ａが各分割ユニットの上面にループ状に印刷され（図９（Ｂ）参照）、さらに線幅Ｗ２を有する導体パターンＣＰ１ｂが導体パターンＣＰ１ａの上に間欠的に印刷される（図９（Ｃ）参照）。導体パターンＣＰ１ａおよびＣＰ１ｂのいずれも、スクリーン印刷によって形成される。こうして作製された導体パターンＣＰ１は、延在方向に直交する断面が階段の形状をなす階段形状部ＲＧ１ａおよびＲＧ１ｂと、延在方向に直交する断面が階段の頭頂部を切り欠いた形状をなす切り欠き形状部ＲＧ１ｃとを有する。

導体パターンＣＰ１の印刷が完了すると、磁性のセラミックペーストがスクリーン印刷によってマザーシートＢＳ１の上面に塗布される（図９（Ｄ）参照）。セラミックペーストの厚みは図示しないスキージによって調整され、スキージはＹ軸方向において正側から負側に移動する。

こうして塗布されたセラミックペーストは、導体パターンＣＰ１ａを完全に覆い、さらに導体パターンＣＰ１ｂの幅方向の中央部を回避しかつ導体パターンＣＰ１ｂの幅方向の端部を覆う。つまり、セラミックペーストは、階段の頭頂部の中央を回避しかつ階段の頭頂部の端に重なるように、マザーシートＢＳ１の上面に塗布される。この結果、導体パターンＣＰ１の厚みの増大に起因する積層不良（積み倒れ）が回避される。

また、導体パターンＣＰ１ｂは印刷方向の終端側で欠落しているため、セラミックペーストを印刷する際にループの内側に発生した気泡は、欠落部を経てループの外側に排除される。この結果、マザーシートＢＳ１は後述するマザーシートＢＳ２と強く密着する。

塗布されたセラミックペーストが乾燥すると、貫通孔ＨＬ１ａおよびＨＬ１ｂが分割ユニット毎にマザーシートＢＳ１に形成される（図９（Ｅ）参照）。各分割ユニットに注目したとき、貫通孔ＨＬ１ａはＸ軸方向の負側端部でかつＹ軸方向の負側端部に相当する位置に設けられ、貫通孔ＨＬ１ｂはＸ軸方向の正側端部でかつＹ軸方向の正側端部に相当する位置に設けられる。貫通孔ＨＬ１ａおよびＨＬ１ｂにはその後、導電ペーストが充填される（図９（Ｆ）参照）。貫通孔ＨＬ１ａに充填された導電ペーストはビアホール導体ＶＨ１ａをなし、貫通孔ＨＬ１ｂに充填された導電ペーストはビアホール導体ＶＨ１ｂをなす。

セラミック層ＳＨ２に対応する焼成前のシートは、図１０（Ａ）〜図１０（Ｄ）および図１１（Ａ）〜図１１（Ｄ）に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックグリーンシートがマザーシートＢＳ２として用意される（図１０（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線は切り出し位置を示す。

次に、貫通孔ＨＬ２ｄが分割ユニット毎にマザーシートＢＳ２に形成される（図１０（Ｂ）参照）。各分割ユニットにおいて、貫通孔ＨＬ２ｄは上述の要領で作製された導体パターンＣＰ１の終端に相当する位置に形成される。形成された貫通孔ＨＬ２ｄには、導電ペーストが充填される（図１０（Ｃ）参照）。貫通孔ＨＬ２ｄに充填された導電ペーストは、ビアホール導体ＶＨ２ｄをなす。

続いて、線幅Ｗ１を有する導体パターンＣＰ２ａが各分割ユニットの上面にループ状に印刷され（図１０（Ｄ）参照）、さらに線幅Ｗ２を有する導体パターンＣＰ２ｂが導体パターンＣＰ２ａの上に間欠的に印刷される（図１１（Ａ）参照）。導体パターンＣＰ２ａおよびＣＰ２ｂはいずれも、ビアホール導体ＶＨ２ｄが形成された位置を始端とし、スクリーン印刷によって形成される。こうして作製された導体パターンＣＰ２は、延在方向に直交する断面が階段の形状をなす階段形状部ＲＧ２ａおよびＲＧ２ｂと、延在方向に直交する断面が階段の頭頂部を切り欠いた形状をなす切り欠き形状部ＲＧ２ｃとを有する。

導体パターンＣＰ２の印刷が完了すると、磁性のセラミックペーストがスクリーン印刷によってマザーシートＢＳ２の上面に塗布される（図１１（Ｂ）参照）。セラミックペーストの厚みは図示しないスキージによって調整され、スキージはＹ軸方向において正側から負側に移動する。

こうして塗布されたセラミックペーストは、導体パターンＣＰ２ａを完全に覆い、さらに導体パターンＣＰ２ｂの幅方向の中央部を回避しかつ導体パターンＣＰ２ｂの幅方向の端部を覆う。つまり、セラミックペーストは、階段の頭頂部の中央を回避しかつ階段の頭頂部の端に重なるように、マザーシートＢＳ２の上面に塗布される。この結果、導体パターンＣＰ２の厚みの増大に起因する積層不良（積み倒れ）が回避される。

また、導体パターンＣＰ２ｂは印刷方向の終端側で欠落しているため、セラミックペーストを印刷する際にループの内側に発生した気泡は、欠落部を経てループの外側に排除される。この結果、マザーシートＢＳ２は後述するマザーシートＢＳ３と強く密着する。

塗布されたセラミックペーストが乾燥すると、貫通孔ＨＬ２ａ〜ＨＬ２ｃが分割ユニット毎にマザーシートＢＳ２に形成される（図１１（Ｃ）参照）。各分割ユニットに注目したとき、貫通孔ＨＬ２ａはＸ軸方向の負側端部でかつＹ軸方向の負側端部に相当する位置に設けられ、貫通孔ＨＬ２ｂはＸ軸方向の正側端部でかつＹ軸方向の正側端部に相当する位置に設けられ、そして貫通孔ＨＬ２ｃは中央位置に設けられる。

貫通孔ＨＬ２ａ〜ＨＬ２ｃにはその後、導電ペーストが充填される（図１１（Ｄ）参照）。貫通孔ＨＬ２ａに充填された導電ペーストはビアホール導体ＶＨ２ａをなし、貫通孔ＨＬ２ｂに充填された導電ペーストはビアホール導体ＶＨ２ｂをなし、貫通孔ＨＬ２ｃに充填された導電ペーストはビアホール導体ＶＨ２ｃをなす。

セラミック層ＳＨ３に対応する焼成前のシートは、図１２（Ａ）〜図１２（Ｄ）および図１３（Ａ）〜図１３（Ｄ）に示す要領で作製される。まず、非磁性のフェライト材料からなるセラミックグリーンシートがマザーシートＢＳ３として用意される（図１２（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線は切り出し位置を示す。

次に、貫通孔ＨＬ３ｄが分割ユニット毎にマザーシートＢＳ３に形成される（図１２（Ｂ）参照）。各分割ユニットにおいて、貫通孔ＨＬ３ｄは上述の要領で作製されたビアホール導体ＶＨ２ｄに相当する位置に形成される。形成された貫通孔ＨＬ３ｄには、導電ペーストが充填される（図１２（Ｃ）参照）。貫通孔ＨＬ３ｄに充填された導電ペーストは、ビアホール導体ＶＨ３ｄをなす。

続いて、線幅Ｗ１を有する導体パターンＣＰ３ａが各分割ユニットの上面にループ状に印刷され（図１２（Ｄ）参照）、さらに線幅Ｗ２を有する導体パターンＣＰ３ｂが導体パターンＣＰ３ａの上に間欠的に印刷される（図１３（Ａ）参照）。導体パターンＣＰ３ａおよびＣＰ３ｂはいずれも、ビアホール導体ＶＨ３ｄが形成された位置を始端とし、スクリーン印刷によって形成される。こうして作製された導体パターンＣＰ３は、延在方向に直交する断面が階段の形状をなす階段形状部ＲＧ３ａおよびＲＧ３ｂと、延在方向に直交する断面が階段の頭頂部を切り欠いた形状をなす切り欠き形状部ＲＧ３ｃとを有する。

導体パターンＣＰ３の印刷が完了すると、非磁性のセラミックペーストがスクリーン印刷によってマザーシートＢＳ３の上面に塗布される（図１３（Ｂ）参照）。セラミックペーストの厚みは図示しないスキージによって調整され、スキージはＹ軸方向において正側から負側に移動する。

こうして塗布されたセラミックペーストは、導体パターンＣＰ３ａを完全に覆い、さらに導体パターンＣＰ３ｂの幅方向の中央部を回避しかつ導体パターンＣＰ３ｂの幅方向の端部を覆う。つまり、セラミックペーストは、階段の頭頂部の中央を回避しかつ階段の頭頂部の端に重なるように、マザーシートＢＳ３の上面に塗布される。この結果、導体パターンＣＰ３の厚みの増大に起因する積層不良（積み倒れ）が回避される。

また、導体パターンＣＰ３ｂは印刷方向の終端側で欠落しているため、セラミックペーストを印刷する際にループの内側に発生した気泡は、欠落部を経てループの外側に排除される。この結果、マザーシートＢＳ３は後述するマザーシートＢＳ４と強く密着する。

塗布されたセラミックペーストが乾燥すると、貫通孔ＨＬ３ａ〜ＨＬ３ｃが分割ユニット毎にマザーシートＢＳ３に形成される（図１３（Ｃ）参照）。各分割ユニットに注目したとき、貫通孔ＨＬ３ａはＸ軸方向の負側端部でかつＹ軸方向の負側端部に相当する位置に設けられ、貫通孔ＨＬ３ｂはＸ軸方向の正側端部でかつＹ軸方向の正側端部に相当する位置に設けられ、そして貫通孔ＨＬ３ｃは中央位置に設けられる。

貫通孔ＨＬ３ａ〜ＨＬ３ｃにはその後、導電ペーストが充填される（図１３（Ｄ）参照）。貫通孔ＨＬ３ａに充填された導電ペーストはビアホール導体ＶＨ３ａをなし、貫通孔ＨＬ３ｂに充填された導電ペーストはビアホール導体ＶＨ３ｂをなし、貫通孔ＨＬ３ｃに充填された導電ペーストはビアホール導体ＶＨ３ｃをなす。

セラミック層ＳＨ４に対応する焼成前のシートは、図１４（Ａ）〜図１４（Ｄ）および図１５（Ａ）〜図１５（Ｄ）に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックグリーンシートがマザーシートＢＳ４として用意される（図１４（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線は切り出し位置を示す。

次に、貫通孔ＨＬ４ｄが分割ユニット毎にマザーシートＢＳ４に形成される（図１４（Ｂ）参照）。各分割ユニットにおいて、貫通孔ＨＬ４ｄは上述の要領で作製された導体パターンＣＰ３の終端に相当する位置に形成される。形成された貫通孔ＨＬ４ｄには、導電ペーストが充填される（図１４（Ｃ）参照）。貫通孔ＨＬ４ｄに充填された導電ペーストは、ビアホール導体ＶＨ４ｄをなす。

続いて、線幅Ｗ１を有する導体パターンＣＰ４ａが各分割ユニットの上面にループ状に印刷され（図１４（Ｄ）参照）、さらに線幅Ｗ２を有する導体パターンＣＰ４ｂが導体パターンＣＰ４ａの上に間欠的に印刷される（図１５（Ａ）参照）。導体パターンＣＰ４ａおよびＣＰ４ｂはいずれも、ビアホール導体ＶＨ４ｄが形成された位置を始端とし、スクリーン印刷によって形成される。こうして作製された導体パターンＣＰ４は、延在方向に直交する断面が階段の形状をなす階段形状部ＲＧ４ａおよびＲＧ４ｂと、延在方向に直交する断面が階段の頭頂部を切り欠いた形状をなす切り欠き形状部ＲＧ４ｃとを有する。

導体パターンＣＰ４の印刷が完了すると、磁性のセラミックペーストがスクリーン印刷によってマザーシートＢＳ４の上面に塗布される（図１５（Ｂ）参照）。セラミックペーストの厚みは図示しないスキージによって調整され、スキージはＹ軸方向において正側から負側に移動する。

こうして塗布されたセラミックペーストは、導体パターンＣＰ４ａを完全に覆い、さらに導体パターンＣＰ４ｂの幅方向の中央部を回避しかつ導体パターンＣＰ４ｂの幅方向の端部を覆う。つまり、セラミックペーストは、階段の頭頂部の中央を回避しかつ階段の頭頂部の端に重なるように、マザーシートＢＳ４の上面に塗布される。この結果、導体パターンＣＰ４の厚みの増大に起因する積層不良（積み倒れ）が回避される。

また、導体パターンＣＰ４ｂは印刷方向の終端側で欠落しているため、セラミックペーストを印刷する際にループの内側に発生した気泡は、欠落部を経てループの外側に排除される。この結果、マザーシートＢＳ４は後述するマザーシートＢＳ５と強く密着する。

塗布されたセラミックペーストが乾燥すると、貫通孔ＨＬ４ａ〜ＨＬ４ｃが分割ユニット毎にマザーシートＢＳ４に形成される（図１５（Ｃ）参照）。各分割ユニットに注目したとき、貫通孔ＨＬ４ａはＸ軸方向の負側端部でかつＹ軸方向の負側端部に相当する位置に設けられ、貫通孔ＨＬ４ｂはＸ軸方向の正側端部でかつＹ軸方向の正側端部に相当する位置に設けられ、そして貫通孔ＨＬ４ｃは中央位置に設けられる。

貫通孔ＨＬ４ａ〜ＨＬ４ｃにはその後、導電ペーストが充填される（図１５（Ｄ）参照）。貫通孔ＨＬ４ａに充填された導電ペーストはビアホール導体ＶＨ４ａをなし、貫通孔ＨＬ４ｂに充填された導電ペーストはビアホール導体ＶＨ４ｂをなし、貫通孔ＨＬ４ｃに充填された導電ペーストはビアホール導体ＶＨ４ｃをなす。

セラミック層ＳＨ５に対応する焼成前のシートは、図１６（Ａ）〜図１６（Ｃ）に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックグリーンシートがマザーシートＢＳ５として用意される（図１６（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線は切り出し位置を示す。

次に、貫通孔ＨＬ５ａ〜ＨＬ５ｄが分割ユニット毎にマザーシートＢＳ５に形成される（図１６（Ｂ）参照）。各分割ユニットに注目したとき、貫通孔ＨＬ５ａはＸ軸方向の負側端部でかつＹ軸方向の負側端部に相当する位置に設けられ、貫通孔ＨＬ５ｂはＸ軸方向の正側端部でかつＹ軸方向の正側端部に相当する位置に設けられ、貫通孔ＨＬ５ｃは中央位置に設けられる。また、貫通孔ＨＬ５ｄは、上述の要領で作製された導体パターンＣＰ４の終端に相当する位置に形成される。

貫通孔ＨＬ５ａ〜ＨＬ５ｄにはその後、導電ペーストが充填される（図１６（Ｃ）参照）。貫通孔ＨＬ５ａに充填された導電ペーストはビアホール導体ＶＨ５ａをなし、貫通孔ＨＬ５ｂに充填された導電ペーストはビアホール導体ＶＨ５ｂをなす。また、貫通孔ＨＬ５ｃに充填された導電ペーストはビアホール導体ＶＨ５ｃをなし、貫通孔ＨＬ５ｄに充填された導電ペーストはビアホール導体ＶＨ５ｄをなす。

セラミック層ＳＨ６に対応する焼成前のシートは、図１７（Ａ）〜図１７（Ｄ）に示す要領で作製される。まず、非磁性のフェライト材料からなるセラミックグリーンシートがマザーシートＢＳ６として用意される（図１７（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線は切り出し位置を示す。

次に、貫通孔ＨＬ６ａ〜ＨＬ６ｄが分割ユニット毎にマザーシートＢＳ６に形成される（図１７（Ｂ）参照）。各分割ユニットに注目したとき、貫通孔ＨＬ６ａは上述の要領で形成されたビアホール導体ＶＨ５ａに相当する位置に設けられ、貫通孔ＨＬ６ｂは上述の要領で形成されたビアホール導体ＶＨ５ｂに相当する位置に設けられ、貫通孔ＨＬ６ｃは上述の要領で形成されたビアホール導体ＶＨ５ｃに相当する位置に設けられ、貫通孔ＨＬ６ｄは上述の要領で形成されたビアホール導体ＶＨ５ｄに相当する位置に設けられる。

貫通孔ＨＬ６ａ〜ＨＬ６ｄにはその後、導電ペーストが充填される（図１７（Ｃ）参照）。貫通孔ＨＬ６ａに充填された導電ペーストはビアホール導体ＶＨ６ａをなし、貫通孔ＨＬ６ｂに充填された導電ペーストはビアホール導体ＶＨ６ｂをなし、貫通孔ＨＬ６ｃに充填された導電ペーストはビアホール導体ＶＨ６ｃをなし、貫通孔ＨＬ６ｄに充填された導電ペーストはビアホール導体ＶＨ６ｄをなす。

こうしてビアホール導体ＶＨ６ａ〜ＶＨ６ｄが形成されると、パッド電極１６ａおよび１６ｂがマザーシートＢＳ６の上面に印刷される。パッド電極１６ａはビアホール導体ＶＨ６ｃを覆う位置に形成され、パッド電極１６ｂはビアホール導体ＶＨ６ｄを覆う位置に形成される。

なお、ＰＥＴフィルムＰＦ上に用意されたマザーシートＢＳ１，ＢＳ２またはＢＳ４に図１８（Ａ）に示す要領で導体パターンＣＰ１ａ，ＣＰ２ａまたはＣＰ４ａが印刷され、導体パターンＣＰ１ａ，ＣＰ２ａまたはＣＰ４ａの上に図１８（Ｂ）に示す要領で導体パターンＣＰ１ｂ，ＣＰ２ｂまたはＣＰ４ｂが印刷されたとき、磁性のセラミックペーストは図１８（Ｃ）に示すようにＹ軸方向の負側から正側に印刷される。導体パターンＣＰ１，ＣＰ２またはＣＰ４がなすループの内側に発生した気泡は、導体パターンＣＰ１ｂ，ＣＰ２ｂまたはＣＰ４ｂが欠落した部分（切り欠き形状部ＲＧ１ｃ，ＲＧ２ｃまたはＲＧ４ｃ）からループの外部に排除される。

また、ＰＥＴフィルムＰＦ上に用意されたマザーシートＢＳ３に図１９（Ａ）に示す要領で導体パターンＣＰ３ａが印刷され、導体パターンＣＰ３ａの上に図１９（Ｂ）に示す要領で導体パターンＣＰ３ｂが印刷されたとき、非磁性のセラミックペーストは図１９（Ｃ）に示すようにＹ軸方向の負側から正側に印刷される。導体パターンＣＰ３がなすループの内側に発生した気泡は、導体パターンＣＰ３ｂが欠落した部分（切り欠き形状部ＲＧ３ｃ）からループの外部に排除される。

マザーシートＢＳ０〜ＢＳ６をベースとして上述の要領で作成された焼成前のシートは、この順序で積層されかつ圧着される。このとき、各シートの積層位置は、各シートに割り当てられた破線がＺ軸方向から眺めて重なるように調整される。これによって、図２０（Ａ）に示す積層体基板ＬＢ１が作製される。作製された積層体基板ＬＢ１は、その後焼成される（図２０（Ｂ）参照）。これにより、各マザーシート（セラミックグリーンシート）ＢＳ０〜ＢＳ６、および、各磁性，非磁性のセラミックペーストが焼結し、積層体基板ＬＢ１が焼結体ＳＢ１となる。

焼成が完了すると、図２０（Ｃ）に示すように積層体基板ＬＢ１が上下方向において反転され、パッド電極１４ａおよび１４ｂが分割ユニット毎に積層体基板ＬＢ１の下面に形成される。図２０（Ｃ）には現れないが、パッド電極１４ａおよび１４ｂは、分割ユニット毎に設けられたビアホール導体ＶＨ０ａおよびＶＨ０ｂをそれぞれ覆うように形成される。積層体基板ＬＢ１は、パッド電極１４ａおよび１４ｂが形成された後に分割ユニット毎に個片化され、これによって複数の積層型インダクタ素子１０，１０，…が得られる。

以上の説明から分かるように、少なくとも一部の層が磁性を有するセラミック層ＳＨ１〜ＳＨ４の主面には、ループ状に延在する導体パターンＣＰ１〜ＣＰ４が形成される。積層体１２は、セラミック層ＳＨ１〜ＳＨ５を積層し、かつ非磁性のセラミック層ＳＨ０およびＳＨ６を最外層に積層することで得られる。積層体１２にはまた、導体パターンＣＰ１〜ＣＰ４とともにインダクタをなすべくＺ軸方向に延びるビアホール導体ＶＨ２ｃ〜ＶＨ２ｄ，ＶＨ３ｃ〜ＶＨ３ｄ，ＶＨ４ｃ〜ＶＨ４ｄが形成される。

ここで、導体パターンＣＰ１〜ＣＰ４は、延在方向に直交する断面が階段の形状をなす階段形状部ＲＧ１ａ〜ＲＧ４ａ，ＲＧ１ｂ〜ＲＧ４ｂと、延在方向に直交する断面が階段の頭頂部を切り欠いた形状をなす切り欠き形状部ＲＧ１ｃ〜ＲＧ４ｃとを有する。また、セラミック層ＳＨ１〜ＳＨ４は、導体パターンＣＰ１〜ＣＰ４が印刷されたセラミックグリーンシートと、階段の頭頂部の中央を回避しかつ階段の頭頂部の端に重なるようにセラミックグリーンシートの主面に塗布されたセラミックペーストとを素材とする。

したがって、セラミックペーストを塗布するときにループの内側に発生した気泡は切り欠き形状部ＲＧ１ｃ〜ＲＧ４ｃを経てループの外側に排出され、積層方向に連続する２つのセラミックグリーンシートはセラミックペーストによって強く密着する。これによって、焼成時の構造欠陥が生じ難くなる。また、導体パターンＣＰ１〜ＣＰ４の厚みとほぼ同じ厚みを有するセラミックペーストを導体パターンＣＰ１〜ＣＰ４の頭頂部を回避するようにセラミックグリーンシートの主面に塗布することで、導体パターンＣＰ１〜ＣＰ４の積み倒れを回避することができる。

なお、この実施例ではセラミック層ＳＨ３を非磁性としているが、セラミック層ＳＨ３は磁性であってもよい。

また、図１に示すセラミック層ＳＨ６の上面には、コンデンサや抵抗素子などの受動素子が実装され、これらの受動素子がパッド電極１６ａ，１６ｂおよびビアホール導体ＶＨ５ａ，ＶＨ５ｂと接続される。

さらに、この実施例では、セラミック層ＳＨ０〜ＳＨ６の主面の端部よりも内側を貫通するようにビアホール導体ＶＨ０ａ〜ＶＨ６ａ，ＶＨ０ｂ〜ＶＨ６ｂを形成するようにしているが、セラミック層ＳＨ０〜ＳＨ６の側面つまり積層体１２の側面に露出するようにビアホール導体を形成するようにしてもよい。

１０ …積層型インダクタ素子
ＳＨ０〜ＳＨ６ …セラミック層
１２ …積層体
１４ａ，１４ｂ，１６ａ，１６ｂ …パッド電極
ＢＳ０〜ＢＳ６ …マザーシート（セラミックグリーンシート）
ＣＰ１〜ＣＰ４ …導体パターン
ＶＨ０ａ〜ＶＨ０ｂ，ＶＨ１ａ〜ＶＨ１ｂ，ＶＨ２ａ〜ＶＨ２ｄ，ＶＨ３ａ〜ＶＨ３ｄ，ＶＨ４ａ〜ＶＨ４ｄ，ＶＨ５ａ〜ＶＨ５ｄ，ＶＨ６ａ〜ＶＨ６ｄ …ビアホール導体

Claims (9)

1. ループ状に延在する導体パターンが形成された主面を各々が有して積層されかつ少なくとも一部のセラミック層が磁性セラミック層である複数のセラミック層を含む積層体と、前記導体パターンとともにインダクタをなすべく前記積層体の厚み方向に形成されたビアホール導体とを有する積層型インダクタ素子であって、
   前記導体パターンは、延在方向に直交する断面が階段の形状をなす第１延在部と、前記延在方向に直交する断面が前記階段の頭頂部を切り欠いた形状をなす第２延在部とを有し、
   前記複数のセラミック層の各々は、前記導体パターンが印刷されたセラミックグリーンシートと、前記階段の頭頂部の中央を回避しかつ前記階段の頭頂部の端に重なるように前記セラミックグリーンシートの主面に塗布されたセラミックペーストとを素材とした焼結体である、積層型インダクタ素子。
2. 前記複数のセラミック層の各々の主面は矩形をなし、
   前記第２延在部は前記主面をなす１つの辺の長さ方向中央部に沿って延在する、請求項１記載の積層型インダクタ素子。
3. 前記セラミックペーストはスクリーン印刷によって塗布されたペーストである、請求項１または２記載の積層型インダクタ素子。
4. 前記第１延在部は前記導体パターンの延在方向に間欠的に設けられた複数の部分延在部を含み、
   前記第２延在部は前記複数の部分延在部の間に設けられる、請求項１ないし３のいずれかに記載の積層型インダクタ素子。
5. 前記第２延在部は前記セラミックペーストを塗布するときに前記導体パターンをなすループの内側に発生した気泡を排出するための部分に相当する、請求項１ないし４のいずれかに記載の積層型インダクタ素子。
6. 前記積層体は最外層に積層された非磁性セラミック層をさらに含む、請求項１ないし５のいずれかに記載の積層型インダクタ素子。
7. 少なくとも一部のセラミックグリーンシートが磁性セラミックグリーンシートである複数のセラミックグリーンシートの各々の主面に第１線幅を有する第１導体パターンをループ状に印刷する第１工程と、
   前記第１線幅よりも細い第２線幅を有する第２導体パターンを前記第１導体パターン上に間欠的に印刷する第２工程と、
   前記第２導体パターンの幅方向における中央部を回避しかつ前記第２導体パターンの幅方向における端部に重なるようにセラミックペーストを前記複数のセラミックグリーンシートの各々の主面に塗布する第３工程と、
   前記第１導体パターンとともにインダクタをなすビアホール導体を前記複数のセラミックグリーンシートの少なくとも一部に形成する第４工程と、
   前記第４工程の後に前記複数のセラミックグリーンシートを積層・圧着して積層体を作製する第５工程と、
   前記積層体を焼成する第６工程とを有する、積層型インダクタ素子の製造方法。
8. 前記第３工程はスクリーン印刷によって前記セラミックペーストを塗布する工程であり、
   前記第２導体パターンは印刷方向の終端側に相当する位置で欠落する、請求項７記載の積層型インダクタ素子の製造方法。
9. 前記第６工程に先立って非磁性セラミックグリーンシートを最外層に積層・圧着する第７工程をさらに備える、請求項７または８記載の積層型インダクタ素子の製造方法。

Images