CN105164768B - 层叠型电感元件及其制造方法 - Google Patents
层叠型电感元件及其制造方法 Download PDFInfo
- Publication number
- CN105164768B CN105164768B CN201480024157.6A CN201480024157A CN105164768B CN 105164768 B CN105164768 B CN 105164768B CN 201480024157 A CN201480024157 A CN 201480024157A CN 105164768 B CN105164768 B CN 105164768B
- Authority
- CN
- China
- Prior art keywords
- conductive pattern
- ceramic
- ceramic layer
- layer
- laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 53
- 239000000919 ceramic Substances 0.000 claims abstract description 287
- 239000004020 conductor Substances 0.000 claims abstract description 109
- 239000000463 material Substances 0.000 claims abstract description 19
- 239000002002 slurry Substances 0.000 claims description 45
- 238000007650 screen-printing Methods 0.000 claims description 16
- 238000007639 printing Methods 0.000 claims description 12
- 238000007599 discharging Methods 0.000 claims description 2
- 238000010304 firing Methods 0.000 description 52
- 238000005520 cutting process Methods 0.000 description 32
- 238000010276 construction Methods 0.000 description 16
- 229910000859 α-Fe Inorganic materials 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 8
- 238000000576 coating method Methods 0.000 description 8
- 238000005452 bending Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 239000003985 ceramic capacitor Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- 229920002799 BoPET Polymers 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 239000002320 enamel (paints) Substances 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 229910052573 porcelain Inorganic materials 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/04—Fixed inductances of the signal type with magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F3/00—Cores, Yokes, or armatures
- H01F3/10—Composite arrangements of magnetic circuits
- H01F3/14—Constrictions; Gaps, e.g. air-gaps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
本发明提供层叠型电感元件及其制造方法。在构成层叠体(12)的一部分的磁性或者非磁性的陶瓷层(SH1)～(SH4)的主面形成延伸成环状的导体图案(CP1)～(CP4)。在层叠体(12)还形成为了与导体图案(CP1)～(CP4)一起构成电感的沿Z轴方向延伸的通孔导体(VH2c)～(VH2d)、(VH3c)～(VH3d)、(VH4c)～(VH4d)。导体图案(CP1)～(CP4)的每一个图案具有被埋入层内部的第一层导体图案和在层上表面露出的第二层导体图案，第二层导体图案在延伸方向部分性地欠缺。陶瓷层(SH1)～(SH4)将印刷有导体图案(CP1)～(CP4)的陶瓷生片和避开第二层导体图案涂覆于陶瓷生片的主面的陶瓷浆料作为材料。
Description
技术领域
本发明涉及层叠型电感元件，特别是，涉及具有层叠体和通孔导体的层叠型电感元件，其中该层叠体包含分别具有形成有延伸成环状的导体图案的主面并层叠并且至少一部分陶瓷层是磁性陶瓷层的多个陶瓷层，该通孔导体为了与导体图案一起构成电感而形成在层叠体的厚度方向。
本发明还涉及制造这样的层叠型电感元件的制造方法。
背景技术
层叠陶瓷电容器通过层叠分别具有印刷有内部电极的主面的多个陶瓷片而制作。由于被追加的内部电极的厚度随着层叠的陶瓷片的数量的增大而增大，所以在陶瓷片的层叠、压接时产生内部电极的堆积倾斜的风险随着层叠的陶瓷片的数量增大而增大。能够通过以具有与内部电极的厚度相同的厚度的陶瓷浆料避开内部电极的方式涂覆于陶瓷片的主面，然后层叠、压接陶瓷片来防止这样的堆积倾斜。
对于线圈内置型铁素体多层基板(层叠型电感元件)，也开始寻求面向大电流用途或者面向低直流电阻成分的器件，伴随于此线圈导体的厚度处于逐步增大的趋势。因此，对于层叠型电感元件而言也担心与上述层叠陶瓷电容器所具有的技术问题相同的技术问题。
专利文献1：日本特开平11-97272号公报
专利文献2：日本特开2009-117665号公报
专利文献3：日本特开2011-23405号公报
然而，若在层叠型电感元件中也采用与在层叠陶瓷电容器中采用的对策相同的对策，则产生如下的问题。即，在层叠型电感元件中由于形成在多个陶瓷片的每一个陶瓷片的导体图案构成环(螺旋)，所以在环的内侧的区域不能充分地涂覆陶瓷浆料，而存在在层叠、压接时产生非层压、基板层间剥离的可能性。
发明内容
因此，本发明的主要目的是提供能够不容易产生烧制时的构造缺陷的层叠型电感元件及其制造方法。
根据本发明的层叠型电感元件是具有层叠体，其包含多个陶瓷层，所述多个陶瓷层分别具有形成有延伸成环状的导体图案的主面，所述多个陶瓷层被层叠且至少一部分陶瓷层是磁性陶瓷层；和通孔导体，所述通孔导体为了与所述导体图案一起构成电感而形成在所述层叠体的厚度方向，所述导体图案具有：第一延伸部，与延伸方向正交的剖面呈阶梯形状；和第二延伸部，与所述延伸方向正交的剖面呈将所述阶梯的顶部切口的形状，所述多个陶瓷层的每一个陶瓷层是将印刷有所述导体图案的陶瓷生片、和陶瓷浆料作为材料的烧结体，所述陶瓷浆料涂覆在所述陶瓷生片的主面，以便避开所述阶梯的顶部的中央且与所述阶梯的顶部的端部重合。
优选多个陶瓷层的每一个陶瓷层的主面呈矩形，所述第二延伸部沿着构成所述主面的一个边的长度方向中央部延伸。
优选陶瓷浆料是通过丝网印刷而被涂覆的浆料。
优选所述第一延伸部包含断续地设置在所述导体图案的延伸方向的多个部分延伸部，所述第二延伸部设置在所述多个部分延伸部之间。
优选所述第二延伸部相当于用于排出在涂覆所述陶瓷浆料时在构成所述导体图案的环的内侧产生的气泡的部分。
优选所述层叠体还包含层叠在最外层的非磁性陶瓷层。
根据本发明的层叠型电感元件的制造方法具有：在至少一部分陶瓷生片是磁性陶瓷生片的多个陶瓷生片的每一个陶瓷生片的主面，将具有第一线宽的第一导体图案印刷成环状的第一工序；将具有比所述第一线宽细的第二线宽的第二导体图案断续地印刷在所述第一导体图案上的第二工序；将陶瓷浆料涂覆于所述多个陶瓷生片的每一个陶瓷生片的主面，以便避开所述第二导体图案的宽度方向的中央部且与所述第二导体图案的宽度方向的端部重合的第三工序；将与所述第一导体图案一起构成电感的通孔导体形成在所述多个陶瓷生片的至少一部分的第四工序；在所述第四工序之后层叠、压接所述多个陶瓷生片制作层叠体的第五工序；以及对所述层叠体进行烧制的第六工序。
优选所述第三工序是通过丝网印刷而被涂覆所述陶瓷浆料的工序，所述第二导体图案在相当于印刷方向的终端侧的位置欠缺。
优选还具备先于所述第六工序将非磁性陶瓷生片层叠、压接在最外层的第七工序。
根据按照本发明的层叠型电感元件，在陶瓷生片上印刷延伸成环状的导体图案，在导体图案具有第一延伸部以及第二延伸部时，与延伸方向正交的剖面在第一延伸部呈阶梯，在第二延伸部呈将阶梯的顶部切口的形状。陶瓷浆料涂覆于陶瓷生片以便避开阶梯的顶部的中央且与阶梯的顶部的端部重合。
因此，在涂覆陶瓷浆料时在环的内侧产生的气泡经由第二延伸部排出到环的外侧，在层叠方向连续的两个陶瓷生片通过陶瓷浆料较强地紧贴。由此，不容易产生烧制时的构造缺陷。
根据按照本发明的层叠型电感元件的制造方法，具有第一线宽的第一导体图案在陶瓷生片上印刷成环状，具有比第一线宽小的第二线宽的第二导体图案断续地印刷在第一导体图案上。陶瓷浆料涂覆于陶瓷生片，以便避开第二导体图案的宽度方向的中央部且与第二导体图案的宽度方向的端部重合。
因此，在涂覆陶瓷浆料时在环的内侧产生的气泡从第二导体图案欠缺的位置排出到环的外侧，在层叠方向连续的两个陶瓷生片通过陶瓷浆料较强地紧贴。由此，不容易产生烧制时的构造缺陷。
本发明的上述目的、其它的目的、特征以及优点通过参照附图进行以下的实施例的详细的说明而变得更加明了。
附图说明
图1是表示将该实施例的层叠型电感元件分解后的状态的分解图。
图2(A)是表示形成层叠型电感元件的陶瓷层SH0的一个例子的俯视图，(B)是表示形成层叠型电感元件的陶瓷层SH1的一个例子的俯视图，(C)是表示形成层叠型电感元件的陶瓷层SH2的一个例子的俯视图，(D)是表示陶瓷层SH0的A-A剖面的剖视图，(E)是表示陶瓷层SH1的B-B剖面的剖视图，(F)是表示陶瓷层SH2的C-C剖面的剖视图。
图3(A)是表示形成层叠型电感元件的陶瓷层SH3的一个例子的俯视图，(B)是表示形成层叠型电感元件的陶瓷层SH4的一个例子的俯视图，(C)是表示陶瓷层SH3的D-D剖面的剖视图，(D)是表示陶瓷层SH4的E-E剖面的剖视图。
图4(A)是表示形成层叠型电感元件的陶瓷层SH5的一个例子的俯视图，(B)是表示形成层叠型电感元件的陶瓷层SH6的一个例子的俯视图，(C)是表示陶瓷层SH5的F-F剖面的剖视图，(D)是表示陶瓷层SH6的G-G剖面的剖视图。
图5(A)是表示形成在陶瓷层SH1的导体图案CP1的构造的一个例子的俯视图，(B)是表示形成在陶瓷层SH2的导体图案CP2的构造的一个例子的俯视图，(C)是表示形成在陶瓷层SH3的导体图案CP3的构造的一个例子的俯视图，(D)是表示形成在陶瓷层SH4的导体图案CP4的构造的一个例子的俯视图。
图6是表示该实施例的层叠型电感元件的外观的立体图。
图7是图6所示的层叠型电感元件的H-H剖视图。
图8(A)是表示与陶瓷层SH0对应的烧制前的片的制造工序的一部分的工序图，(B)是表示与陶瓷层SH0对应的烧制前的片的制造工序的另一部分的工序图，(C)是表示与陶瓷层SH0对应的烧制前的片的制造工序的其他部分的工序图。
图9(A)是表示与陶瓷层SH1对应的烧制前的片的制造工序的一部分的工序图，(B)是表示与陶瓷层SH1对应得烧制前的片的制造工序的另一部分的工序图，(C)是表示与陶瓷层SH1对应的烧制前的片的制造工序的其它一部分的工序图，(D)是表示与陶瓷层SH1对应的烧制前的片的制造工序的另一其它一部分的工序图，(E)是表示与陶瓷层SH1对应的烧制前的片的制造工序的其它一部分的工序图，(F)是表示与陶瓷层SH1对应的烧制前的片的制造工序的其它一部分的工序图。
图10(A)是表示与陶瓷层SH2对应的烧制前的片的制造工序的一部分的工序图，(B)是表示与陶瓷层SH2对应的烧制前的片的制造工序的另一部分的工序图，(C)是表示与陶瓷层SH2对应的烧制前的片的制造工序的其它一部分的工序图，(D)是表示与陶瓷层SH2对应的烧制前的片的制造工序的另一其它一部分的工序图。
图11(A)是表示与陶瓷层SH2对应的烧制前的片的制造工序的另一部分的工序图，(B)是表示与陶瓷层SH2对应的烧制前的片的制造工序的其它一部分的工序图，(C)是表示与陶瓷层SH2对应的烧制前的片的制造工序的另一其它一部分的工序图，(D)是表示与陶瓷层SH2对应的烧制前的片的制造工序的另一部分的工序图。
图12(A)表示与陶瓷层SH3对应的烧制前的片的制造工序的一部分的工序图，(B)是表示与陶瓷层SH3对应的烧制前的片的制造工序的另一部分的工序图，(C)是表示与陶瓷层SH3对应的烧制前的片的制造工序的其它一部分的工序图，(D)是表示与陶瓷层SH3对应的烧制前的片的制造工序的另一其它一部分的工序图。
图13(A)是表示与陶瓷层SH3对应的烧制前的片的制造工序的另一部分的工序图，(B)是表示与陶瓷层SH3对应的烧制前的片的制造工序的其它一部分的工序图，(C)是表示与陶瓷层SH3对应的烧制前的片的制造工序的另一其它一部分的工序图，(D)是表示与陶瓷层SH3对应的烧制前的片的制造工序的其它一部分的工序图。
图14(A)是表示与陶瓷层SH4对应的烧制前的片的制造工序的一部分的工序图，(B)是与陶瓷层SH4对应的烧制前的片的制造工序的另一部分的工序图，(C)是表示与陶瓷层SH4对应的烧制前的片的制造工序的其它一部分的工序图，(D)是表示与陶瓷层SH4对应的烧制前的片的制造工序的另一其它一部分的工序图。
图15(A)是表示与陶瓷层SH4对应的烧制前的片的制造工序的另一部分的工序图，(B)是表示与陶瓷层SH4对应的烧制前的片的制造工序的其它一部分的工序图，(C)是表示与陶瓷层SH4对应的烧制前的片的制造工序的另一其它一部分的工序图，(D)是表示与陶瓷层SH4对应的烧制前的片的制造工序的其它一部分的工序图。
图16(A)是表示与陶瓷层SH5对应的烧制前的片的制造工序的一部分的工序图，(B)是表示与陶瓷层SH5对应的烧制前的片的制造工序的另一部分的工序图，(C)是表示与陶瓷层SH5对应的烧制前的片的制造工序的其它一部分的工序图。
图17(A)是表示与陶瓷层SH6对应的烧制前的片的制造工序的一部分的工序图，(B)是表示与陶瓷层SH6对应的烧制前的片的制造工序的另一部分的工序图，(C)是表示与陶瓷层SH6对应的烧制前的片的制造工序的其它一部分的工序图，(D)是表示与陶瓷层SH6对应的烧制前的片的制造工序的另一其它一部分的工序图。
图18(A)是表示印刷第一层导体图案的工序的一个例子的工序图，(B)是表示印刷第二层导体图案的工序的一个例子的工序图，(C)是表示涂覆陶瓷浆料的工序的一个例子的工序图。
图19(A)是表示印刷第一层导体图案的工序的另一个例子的工序图，(B)是表示印刷第二层导体图案的工序的另一个例子的工序图，(C)是表示涂覆陶瓷浆料的工序的另一个例子的工序图。
图20(A)是表示层叠型电感元件的制造工序的一部分的工序图，(B)是表示层叠型电感元件的制造工序的另一部分的工序图，(C)是表示层叠型电感元件的制造工序的其它一部分的工序图。
具体实施方式
参照图1，本实施例的层叠型电感元件10作为13.56MHz频带中的无线通信用的天线元件而被利用，包含每一个的主面呈正方形并层叠的陶瓷层SH1～SH6。陶瓷层SH1～SH6的每一个陶瓷层的主面的尺寸相互一致，依次层叠。另外，陶瓷层SH0、SH3以及SH6具有非磁性体，另一方面剩余的陶瓷层SH1、SH2、SH4以及SH5具有磁性体。
层叠体12呈立方体，由陶瓷层SH1～SH2形成磁性体层12a，由陶瓷层SH4～SH5形成磁性体层12b，由陶瓷层SH0形成非磁性体层12c，由陶瓷层SH3形成非磁性体层12d，而且由陶瓷层SH6形成非磁性体层12e。
即，构成层叠型电感元件10的层叠体12具有磁性体层12a被非磁性体层12c以及12d夹着并且磁性体层12b被非磁性体层12d以及12e夹着的层叠构造。构成层叠体12的主面(＝上表面或者下表面)的正方形的各边沿着X轴或者Y轴延伸，层叠体12的厚度沿着Z轴增大。
参照图2(A)，在陶瓷层SH0的上表面形成达到下表面的通孔导体VH0a以及VH0b。通孔导体VH0a设置在相当于X轴方向的负侧端部且Y轴方向的负侧端部的位置，通孔导体VH0b设置在相当于X轴方向的正侧端部且Y轴方向的正侧端部的位置。在陶瓷层SH0的下表面形成焊盘电极14a以及14b。焊盘电极14a设置在覆盖通孔导体VH0a的位置，焊盘电极14b设置在覆盖通孔导体VH0b的位置。此外，陶瓷层SH0的A-A剖面具有图2(D)所示的构造。
参照图2(B)，在陶瓷层SH1的上表面形成到达下表面的通孔导体VH1a以及VH1b和环状的导体图案CP1。通孔导体VH1a设置在在将陶瓷层SH1层叠在陶瓷层SH0时与通孔导体VH0a重合的位置。另外，通孔导体VH1b设置在在将陶瓷层SH1层叠在陶瓷层SH0时与通孔导体VH0b重合的位置。
构成导体图案CP1的环将陶瓷层SH1的上表面中央位置作为始端并且将通孔导体VH1a的附近的位置作为终端，在陶瓷层SH1的上表面沿顺时针方向延伸。
导体图案CP1首先，从始端向X轴方向的负侧延伸，在到达陶瓷层SH1的上表面端部之前向Y轴方向的正侧弯曲。弯曲的导体图案CP1在到达陶瓷层SH1的上表面端部之前又向X轴方向的正侧弯曲。向X轴方向的正侧延伸的导体图案CP1在通孔导体VH1b的附近再次向Y轴方向的负侧弯曲，而且在到达陶瓷层SH1的上表面端部之前向X轴方向的负侧弯曲。之后弯曲的导体图案CP1到达终端。
如图5(A)所示，导体图案CP1由第一层导体图案CP1a和第二层导体图案CP1b形成。导体图案CP1a具有线宽W1，另一方面导体图案CP1b具有比线宽W1细的线宽W2。另外，导体图案CP1b以重叠的方式形成在导体图案CP1a上，并且在导体图案CP1a的延伸方向部分性地欠缺。即，导体图案CP1b在导体图案CP1a上断续地延伸。
因此，与延伸方向正交的导体图案CP1的剖面在导体图案CP1b所存在的位置呈阶梯形状，在导体图案CP1b未存在的位置呈阶梯的顶部被切口的形状。其结果，导体图案CP1被划分为分别具有呈阶梯形状的剖面的阶梯形状部RG1a以及RG1b、和具有呈阶梯的顶部被切口的形状的剖面的切口形状部RG1c。
阶梯形状部RG1a设置在导体图案CP1的始端侧，阶梯形状部RG1b设置在导体图案CP1的终端侧。另外，切口形状部RG1c设置在丝网印刷(后述)时的印刷方向的终端侧。
返回到图2(B)，导体图案CP1以第一层导体图案CP1a被埋入陶瓷层SH1，第二层导体图案CP1b在陶瓷层SH1的上表面露出的方式，形成在陶瓷层SH1。因此，陶瓷层SH1的B-B剖面具有图2(E)所示的构造。
参照图2(C)，在陶瓷层SH2的上表面形成到达下表面的通孔导体VH2a～VH2d和环状的导体图案CP2。通孔导体VH2a设置在在将陶瓷层SH2层叠在陶瓷层SH1时与通孔导体VH1a重合的位置。另外，通孔导体VH2b设置在在将陶瓷层SH2层叠在陶瓷层SH1时与通孔导体VH1b重合的位置。并且，通孔导体VH2c设置在陶瓷层SH2的上表面中央位置。另外，通孔导体VH2d设置在将陶瓷层SH2层叠在陶瓷层SH1时与导体图案CP1的终端重合的位置。
构成导体图案CP2的环将形成有通孔导体VH2d的位置作为始端并且比该位置稍微靠X轴方向的正侧的位置作为终端，在陶瓷层SH2的上表面沿顺时针方向延伸。
导体图案CP2首先，从始端向Y轴方向的正侧延伸，在达到陶瓷层SH2的上表面端部之前向X轴方向的正侧弯曲。弯曲的导体图案CP2在通孔导体VH2b的附近再次向Y轴方向的负侧弯曲，而且在达到陶瓷层SH2的上表面端部之前向X轴方向的负侧弯曲。弯曲的导体图案CP2之后到达终端。
如图5(B)所示，导体图案CP2由第一层导体图案CP2a和第二层导体图案CP2b形成。导体图案CP2a具有线宽W1，另一方面导体图案CP2b具有比线宽W1细的线宽W2。另外，导体图案CP2b以重叠的方式形成在导体图案CP2a上，并且在导体图案CP2a的延伸方向部分性地欠缺。即，导体图案CP2b在导体图案CP2a上断续地延伸。
因此，与延伸方向正交的导体图案CP2的剖面在导体图案CP2b所存在的位置呈阶梯形状，在导体图案CP2b未存在的位置呈阶梯的顶部被切口的形状。其结果，导体图案CP2被划分为分别具有呈阶梯形状的剖面的阶梯形状部RG2a以及RG2b、和具有呈阶梯的顶部被切口的形状的剖面的切口形状部RG2c。
阶梯形状部RG2a设置在导体图案CP2的始端侧，阶梯形状部RG2b设置在导体图案CP2的终端侧。另外，切口形状部RG2c设置在丝网印刷时的印刷方向的终端侧。
返回到图2(C)，导体图案CP2以第一层导体图案CP2a被埋入陶瓷层SH2，第二层导体图案CP2b在陶瓷层SH2的上表面露出的方式，形成在陶瓷层SH2。因此，陶瓷层SH2的C-C剖面具有图2(F)所示的构造。
参照图3(A)，在陶瓷层SH3的上表面形成达到下表面的通孔导体VH3a～VH3d和环状的导体图案CP3。通孔导体VH3a设置在在将陶瓷层SH3层叠在陶瓷层SH2时与通孔导体VH2a重合的位置。另外，通孔导体VH3b设置在在将陶瓷层SH3层叠在陶瓷层SH2时与通孔导体VH2b重合的位置。并且，通孔导体VH3c设置在陶瓷层SH3的上表面中央位置。另外，通孔导体VH3d设置在在将陶瓷层SH3层叠在陶瓷层SH2时与导体图案CP2的终端重合的位置。
构成导体图案CP3的环将形成有通孔导体VH3d的位置作为始端并且将比该位置稍微靠近X轴方向的正侧的位置作为终端，在陶瓷层SH3的上表面沿顺时针方向延伸。
导体图案CP3首先，从始端向X轴方向的负侧延伸，在达到陶瓷层SH3的上表面端部之前向Y轴方向的正侧弯曲。弯曲的导体图案CP3在到达陶瓷层SH3的上表面端部之前又向X轴方向的正侧弯曲。向X轴方向的正侧延伸的导体图案CP3在通孔导体VH3b的附近再次向Y轴方向的负侧弯曲，而且在到达陶瓷层SH3的上表面端部之前向X轴方向的负侧弯曲。弯曲的导体图案CP3之后到达终端。
如图5(C)所示，导体图案CP3由第一层导体图案CP3a和第二层导体图案CP3b形成。导体图案CP3a具有线宽W1，另一方面导体图案CP3b具有比线宽W1细的线宽W2。另外，导体图案CP3b以重叠的方式形成在导体图案CP3a上，并且在导体图案CP3a的延伸方向部分性地欠缺。即，导体图案CP3b在导体图案CP3a上断续地延伸。
因此，与延伸方向正交的导体图案CP3的剖面在导体图案CP3b所存在的位置呈阶梯形状，在导体图案CP3b未存在的位置呈阶梯的顶部被切口的形状。其结果，导体图案CP3被划分为分别具有呈阶梯形状的剖面的阶梯形状部RG3a以及RG3b、和具有阶梯的顶部被切口的形状的剖面的切口形状部RG3c。
阶梯形状部RG3a设置在导体图案CP3的始端侧，阶梯形状部RG3b设置在导体图案CP3的终端侧。另外，切口形状部RG3c设置在丝网印刷时的印刷方向的终端侧。
返回到图3(A)，导体图案CP3以第一层导体图案CP3a被埋入陶瓷层SH3，第二层导体图案CP3b在陶瓷层SH3的上表面露出的方式，形成在陶瓷层SH3。因此，陶瓷层SH3的D-D剖面具有图3(C)所示的构造。
参照图3(B)，在陶瓷层SH4的上表面形成达到下表面的通孔导体VH4a～VH4d和环状的导体图案CP4。通孔导体VH4a设置在在将陶瓷层SH4层叠在陶瓷层SH3时与通孔导体VH3a重合的位置。另外，通孔导体VH4b设置在在将陶瓷层SH4层叠在陶瓷层SH3时与通孔导体VH3b重合的位置。并且，通孔导体VH4c设置在陶瓷层SH4的上表面中央位置。另外，通孔导体VH4d设置在在将陶瓷层SH4层叠在陶瓷层SH3时与导体图案CP3的终端重合的位置。
构成导体图案CP4的环将形成有通孔导体VH4d的位置作为始端并且将比该位置稍微靠X轴方向的正侧的位置作为终端，在陶瓷层SH4的上表面沿顺时针方向延伸。
导体图案CP4首先，从始端向X轴方向的负侧延伸，在通孔导体VH4a的附近向Y轴方向的正侧弯曲。弯曲的导体图案CP4在到达陶瓷层SH4的上表面端部之前又向X轴方向的正侧弯曲。向X轴方向的正侧延伸的导体图案CP4在通孔导体VH4b的附近再次向Y轴方向的负侧弯曲，然后到达终端。
如图5(D)所示，导体图案CP4由第一层导体图案CP4a和第二层导体图案CP4b形成。导体图案CP4a具有线宽W1，另一方面导体图案CP4b具有比线宽W1细的线宽W2。另外，导体图案CP4b以重叠的方式形成在导体图案CP4a上，并且在导体图案CP4a的延伸方向部分性地欠缺。即，导体图案CP4b在导体图案CP4a上断续地延伸。
因此，与延伸方向正交的导体图案CP4的剖面在导体图案CP4b所存在的位置呈阶梯形状，导体图案CP4b未存在的位置呈阶梯的顶部被切口的形状。其结果，导体图案CP4被划分为分别具有呈阶梯形状的剖面的阶梯形状部RG4a以及RG4b、和具有呈阶梯的顶部被切口的形状的剖面的切口形状部RG4c。
阶梯形状部RG4a设置在导体图案CP4的始端侧，阶梯形状部RG4b设置在导体图案CP4的终端侧。另外，切口形状部RG4c设置在丝网印刷时的印刷方向的终端侧。
返回到图3(B)，导体图案CP4以第一层导体图案CP4a被埋入陶瓷层SH4，第二层导体图案CP4b在陶瓷层SH4的上表面露出的方式，形成在陶瓷层SH4。因此，陶瓷层SH4的E-E剖面具有图3(D)所示的构造。
参照图4(A)，在陶瓷层SH5的上表面形成到达下表面的通孔导体VH5a～VH5d。通孔导体VH5a设置在在将陶瓷层SH5层叠在陶瓷层SH4时与通孔导体VH4a重合的位置。另外，通孔导体VH5b设置在在将陶瓷层SH5层叠在陶瓷层SH4时与通孔导体VH4b重合的位置。并且，通孔导体VH5c设置在陶瓷层SH5的上表面中央位置。另外，通孔导体VH5d设置在在将陶瓷层SH5层叠在陶瓷层SH4时与导体图案CP4的终端重合的位置。此外，陶瓷层SH5的F-F剖面具有图4(C)所示的构造。
参照图4(B)，在陶瓷层SH6的上表面形成到达下表面的通孔导体VH6a～VH6d。通孔导体VH6a设置在在将陶瓷层SH6层叠在陶瓷层SH5时与通孔导体VH5a重合的位置。另外，通孔导体VH6b设置在在将陶瓷层SH6层叠在陶瓷层SH5时与通孔导体VH5b重合的位置。并且，通孔导体VH6c设置在陶瓷层SH6的上表面中央位置。另外，通孔导体VH6d设置在在将陶瓷层SH6层叠在陶瓷层SH5时与通孔导体VH5d重合的位置。
在陶瓷层SH6的上表面形成焊盘电极16a以及16b。焊盘电极16a设置在覆盖通孔导体VH6c的位置，焊盘电极16b设置在覆盖通孔导体VH6d的位置。此外，陶瓷层SH6的G-G剖面具有图4(D)所示的构造。
由于陶瓷层SH1～SH6以上述的方式构成，所以通过导体图案CP1～CP4、通孔导体VH2c～VH2d、VH3c～VH3d、VH4c～VH4d、VH5c～VH5d连接成螺旋状，以Z轴为卷绕轴的卷绕体形成在层叠体12的内部。由于在卷绕体的内侧以及外侧存在磁性体，所以卷绕体作为电感发挥功能。另外，由于导体图案CP1～CP4均为双层构造，所以能够向电感流入大电流，或者能够抑制电感的直流电阻成分。
这样制作的层叠体12即层叠型电感元件10具有图6所示的外观。另外，该层叠型电感元件10的I-I剖面具有图7所示的构造。
此外，陶瓷层SH0、SH3以及SH6以非磁性(相对磁导率：1)的铁素体为材料，热膨胀系数表示“8.5”～“9.0”的范围的值。另外，陶瓷层SH1、SH2、SH4以及SH5以磁性(相对磁导率：100～120)的铁素体为材料，热膨胀系数表示“9.0”～“10.0”的范围的值。并且，焊盘电极14a～14b、16a～16b、导体图案CP1～CP4、通孔导体VH0a～VH0b、VH1a～VH1b、VH2a～VH2d、VH3a～VH3d、VH4a～VH4d、VH5a～VH5d、VH6a～VH6d以银为材料，热膨胀系数表示“20”。
以图8(A)～图8(C)所示的要领制作与陶瓷层SH0对应的烧制前的片。首先，作为母片BS0准备由非磁性的铁素体材料构成的陶瓷生片(参照图8(A))。在这里，沿X轴方向以及Y轴方向延伸的多个虚线表示切割位置。将通过该虚线定义的多个矩形的每一个矩形定义为“分割单元”。
接下来，按照每个分割单元母片BS0形成贯通孔HL0a以及HL0b(参照图8(B))。在关注各分割单元时，贯通孔HL0a设置在相当于X轴方向的负侧端部且Y轴方向的负侧端部的位置，贯通孔HL0b设置在相当于X轴方向的正侧端部且Y轴方向的正侧端部的位置。之后向贯通孔HL0a以及HL0b填充导电浆料(参照图8(C))。被填充至贯通孔HL0a的导电浆料构成通孔导体VH0a，被填充至贯通孔HL0b的导电浆料构成通孔导体VH0b。
以图9(A)～图9(F)所示的要领制作与陶瓷层SH1对应的烧制前的片。首先，作为母片BS1准备由磁性的铁素体材料构成的陶瓷生片(参照图9(A))。在这里，沿X轴方向以及Y轴方向延伸的多个虚线表示切割位置。
接下来，在各分割单元的上表面将具有线宽W1的导体图案CP1a印刷成环状(参照图9(B))，而且在导体图案CP1a上断续地印刷具有线宽W2的导体图案CP1b(参照图9(C))。导体图案CP1a以及CP1b均通过丝网印刷形成。这样制作的导体图案CP1具有与延伸方向正交的剖面呈阶梯形状的阶梯形状部RG1a以及RG1b、和与延伸方向正交的剖面呈对阶梯的顶部进行了切口的形状的切口形状部RG1c。
若导体图案CP1的印刷完成，则将磁性的陶瓷浆料通过丝网印刷而被涂覆于母片BS1的上表面(参照图9(D))。陶瓷浆料的厚度通过未图示的刮刀调整，刮刀在Y轴方向从正侧向负侧移动。
这样涂覆的陶瓷浆料完全覆盖导体图案CP1a，而且避开导体图案CP1b的宽度方向的中央部并且覆盖导体图案CP1b的宽度方向的端部。即，陶瓷浆料涂覆于母片BS1的上表面，以便避开阶梯的顶部的中央且与阶梯的顶部的端部重合。其结果，避免由导体图案CP1的厚度的增大引起的层叠不良(堆积倾斜)。
另外，由于导体图案CP1b在印刷方向的终端侧欠缺，所以在印刷陶瓷浆料时在环的内侧产生的气泡经由欠缺部排出到环的外侧。其结果，母片BS1与后述的母片BS2较强地紧贴。
若涂覆的陶瓷浆料干燥，则按照每个分割单元在母片BS1形成贯通孔HL1a以及HL1b(参照图9(E))。在关注各分割单元时，贯通孔HL1a设置在相当于X轴方向的负侧端部且Y轴方向的负侧端部的位置，贯通孔HL1b设置在相当于X轴方向的正侧端部且Y轴方向的正侧端部的位置。之后向贯通孔HL1a以及HL1b填充导电浆料(参照图9(F))。被填充至贯通孔HL1a的导电浆料构成通孔导体VH1a，被填充至贯通孔HL1b的导电浆料构成通孔导体VH1b。
以图10(A)～图10(D)以及图11(A)～图11(D)所示的要领制作与陶瓷层SH2对应的烧制前的片。首先，作为母片BS2准备由磁性的铁素体材料构成的陶瓷生片(参照图10(A))。在这里，沿X轴方向以及Y轴方向延伸的多个虚线表示切割位置。
接下来，按照每个分割单元在母片BS2形成贯通孔HL2d(参照图10(B))。在各分割单元中，将贯通孔HL2d形成在与以上述要领制作的导体图案CP1的终端相当的位置。向所形成的贯通孔HL2d填充导电浆料(参照图10(C))。被填充至贯通孔HL2d的导电浆料构成通孔导体VH2d。
接着，在各分割单元的上表面将具有线宽W1的导体图案CP2a印刷成环状(参照图10(D))，而且在导体图案CP2a上断续地印刷具有线宽W2的导体图案CP2b(参照图11(A))。导体图案CP2a以及CP2b均将形成有通孔导体VH2d的位置作为始端，并通过丝网印刷形成。这样制作的导体图案CP2具有与延伸方向正交的剖面呈阶梯形状的阶梯形状部RG2a以及RG2b、和与延伸方向正交的剖面呈对阶梯的顶部进行了切口的形状的切口形状部RG2c。
若导体图案CP2的印刷完成，则将磁性的陶瓷浆料通过丝网印刷而被涂覆于母片BS2的上表面(参照图11(B))。陶瓷浆料的厚度通过未图示的刮刀调整，刮刀在Y轴方向从正侧向负侧移动。
这样涂覆的陶瓷浆料完全覆盖导体图案CP2a，而且避开导体图案CP2b的宽度方向的中央部并且覆盖导体图案CP2b的宽度方向的端部。即，陶瓷浆料涂覆于母片BS2的上表面，以便避开阶梯的顶部的中央且与阶梯的顶部的端部重合。其结果，避免由导体图案CP2的厚度的增大引起的层叠不良(堆积倾斜)。
另外，由于导体图案CP2b在印刷方向的终端侧欠缺，所以在印刷陶瓷浆料时在环的内侧产生的气泡经由欠缺部排出到环的外侧。其结果，母片BS2与后述的母片BS3较强地紧贴。
若涂覆的陶瓷浆料干燥，则按照每个分割单元在母片BS2形成贯通孔HL2a～HL2c(参照图11(C))。在关注各分割单元时，贯通孔HL2a设置在相当于X轴方向的负侧端部且Y轴方向的负侧端部的位置，贯通孔HL2b设置在相当于X轴方向的正侧端部且Y轴方向的正侧端部的位置，而且贯通孔HL2c设置在中央位置。
之后向贯通孔HL2a～HL2c填充导电浆料(参照图11(D))。被填充至贯通孔HL2a的导电浆料构成通孔导体VH2a，被填充至贯通孔HL2b的导电浆料构成通孔导体VH2b，被填充至贯通孔HL2c的导电浆料构成通孔导体VH2c。
以图12(A)～图12(D)以及图13(A)～图13(D)所示的要领制作与陶瓷层SH3对应的烧制前的片。首先，作为母片BS3准备由非磁性的铁素体材料构成的陶瓷生片(参照图12(A))。这里，沿X轴方向以及Y轴方向延伸的多个虚线表示切割位置。
接下来，按照每个分割单元在母片BS3形成贯通孔HL3d(参照图12(B))。在各分割单元，贯通孔HL3d形成在相当于以上述要领制作的通孔导体VH2d的位置。向所形成的贯通孔HL3d填充导电浆料(参照图12(C))。被填充至贯通孔HL3d的导电浆料构成通孔导体VH3d。
接着，在各分割单元的上表面将具有线宽W1的导体图案CP3a印刷成环状(参照图12(D))，而且在导体图案CP3a上断续地印刷具有线宽W2的导体图案CP3b(参照图13(A))。导体图案CP3a以及CP3b均以形成有通孔导体VH3d的位置作为始端，通过丝网印刷形成。这样制作的导体图案CP3具有与延伸方向正交的剖面呈阶梯形状的阶梯形状部RG3a以及RG3b、和与延伸方向正交的剖面呈对阶梯的顶部进行了切口的形状的切口形状部RG3c。
若导体图案CP3的印刷完成，则将非磁性的陶瓷浆料通过丝网印刷而被涂覆于母片BS3的上表面(参照图13(B))。陶瓷浆料的厚度通过未图示的刮刀调整，刮刀在Y轴方向从正侧向负侧移动。
这样涂覆的陶瓷浆料完全覆盖导体图案CP3a，而且避开导体图案CP3b的宽度方向的中央部并且覆盖导体图案CP3b的宽度方向的端部。即，陶瓷浆料涂覆于母片BS3的上表面，以便避开阶梯的顶部的中央且与阶梯的顶部的端部重合。其结果，避免由导体图案CP3的厚度的增大引起的层叠不良(堆积倾斜)。
另外，由于导体图案CP3b在印刷方向的终端侧欠缺，所以在印刷陶瓷浆料时在环的内侧产生的气泡经由欠缺部排出到环的外侧。其结果，母片BS3与后述的母片BS4较强地紧贴。
若涂覆的陶瓷浆料干燥，则按照每个分割单元在母片BS3形成贯通孔HL3a～HL3c(参照图13(C))。在关注各分割单元时，贯通孔HL3a设置在相当于X轴方向的负侧端部且Y轴方向的负侧端部的位置，贯通孔HL3b设置在相当于X轴方向的正侧端部且Y轴方向的正侧端部的位置，而且贯通孔HL3c设置在中央位置。
之后向贯通孔HL3a～HL3c填充导电浆料(参照图13(D))。被填充至贯通孔HL3a的导电浆料构成通孔导体VH3a，被填充至贯通孔HL3b的导电浆料构成通孔导体VH3b，被填充至贯通孔HL3c的导电浆料构成通孔导体VH3c。
以图14(A)～图14(D)以及图15(A)～图15(D)所示的要领制作与陶瓷层SH4对应的烧制前的片。首先，作为母片BS4准备由磁性的铁素体材料构成的陶瓷生片(参照图14(A))。在这里，沿X轴方向以及Y轴方向延伸的多个虚线表示切割位置。
接下来，按照每个分割单元在母片BS4形成贯通孔HL4d(参照图14(B))。在各分割单元中，贯通孔HL4d形成在相当于以上述要领制作的导体图案CP3的终端的位置。向所形成的贯通孔HL4d填充导电浆料(参照图14(C))。被填充至贯通孔HL4d的导电浆料构成通孔导体VH4d。
接着，在各分割单元的上表面将具有线宽W1的导体图案CP4a印刷成环状(参照图14(D))，而且在导体图案CP4a上断续地印刷具有线宽W2的导体图案CP4b(参照图15(A))。导体图案CP4a以及CP4b均以形成有通孔导体VH4d的位置作为始端，通过丝网印刷形成。这样制作的导体图案CP4具有与延伸方向正交的剖面呈阶梯形状的阶梯形状部RG4a以及RG4b、和与延伸方向正交的剖面呈对阶梯的顶部进行了切口的形状的切口形状部RG4c。
若导体图案CP4的印刷完成，则将磁性的陶瓷浆料通过丝网印刷而被涂覆于母片BS4的上表面(参照图15(B))。陶瓷浆料的厚度通过未图示的刮刀调整，刮刀在Y轴方向从正侧向负侧移动。
这样涂覆的陶瓷浆料完全覆盖导体图案CP4a，而且避开导体图案CP4b的宽度方向的中央部并且覆盖导体图案CP4b的宽度方向的端部。即，陶瓷浆料涂覆于母片BS4的上表面，以便避开阶梯的顶部的中央且与阶梯的顶部的端部重合。其结果，避免由导体图案CP4的厚度的增大引起的层叠不良(堆积倾斜)。
另外，由于导体图案CP4b在印刷方向的终端侧欠缺，所以在印刷陶瓷浆料时在环的内侧产生的气泡经由欠缺部排出到环的外侧。其结果，母片BS4与后述的母片BS5较强地紧贴。
若涂覆的陶瓷浆料干燥，则按照每个分割单元在母片BS4形成贯通孔HL4a～HL4c(参照图15(C))。在关注各分割单元时，贯通孔HL4a设置在相当于X轴方向的负侧端部且Y轴方向的负侧端部的位置，贯通孔HL4b设置在相当于X轴方向的正侧端部且Y轴方向的正侧端部的位置，而且贯通孔HL4c设置在中央位置。
之后向贯通孔HL4a～HL4c填充导电浆料(参照图15(D))。被填充至贯通孔HL4a的导电浆料构成通孔导体VH4a，被填充至贯通孔HL4b的导电浆料构成通孔导体VH4b，被填充至贯通孔HL4c的导电浆料构成通孔导体VH4c。
以图16(A)～图16(C)所示的要领制作与陶瓷层SH5对应的烧制前的片。首先，作为母片BS5准备由磁性的铁素体材料构成的陶瓷生片(参照)图16(A)。在这里，沿X轴方向以及Y轴方向延伸的多个虚线表示切割位置。
接下来，按照每个分割单元在母片BS5形成贯通孔HL5a～HL5d(参照图16(B))。在关注各分割单元时，贯通孔HL5a设置在相当于X轴方向的负侧端部且Y轴方向的负侧端部的位置，贯通孔HL5b设置在相当X轴方向的正侧端部且Y轴方向的正侧端部的位置，贯通孔HL5c设置在中央位置。另外，贯通孔HL5d形成在相当于以上述要领制作的导体图案CP4的终端的位置。
之后向贯通孔HL5a～HL5d填充导电浆料(参照图16(C))。被填充至贯通孔HL5a的导电浆料构成通孔导体VH5a，被填充至贯通孔HL5b的导电浆料构成通孔导体VH5b。另外，被填充至贯通孔HL5c的导电浆料构成通孔导体VH5c，被填充至贯通孔HL5d的导电浆料构成通孔导体VH5d。
以图17(A)～图17(D)所示的要领制作与陶瓷层SH6对应的烧制前的片。首先，作为母片BS6准备由非磁性的铁素体材料构成的陶瓷生片(参照图17(A))。这里，沿X轴方向以及Y轴方向延伸的多个虚线表示切割位置。
接下来，按照每个分割单元在母片BS6形成贯通孔HL6a～HL6d(参照图17(B))。在关注各分割单元时，贯通孔HL6a设置在相当于以上述要领形成的通孔导体VH5a的位置，贯通孔HL6b设置在相当于以上述要领形成的通孔导体VH5b的位置，贯通孔HL6c设置在相当于以上述要领形成的通孔导体VH5c的位置，贯通孔HL6d设置在相当于以上述要领形成的通孔导体VH5d的位置。
之后向贯通孔HL6a～HL6d填充导电浆料(参照图17(C))。被填充至贯通孔HL6a的导电浆料构成通孔导体VH6a，被填充至贯通孔HL6b的导电浆料构成通孔导体VH6b，被填充至贯通孔HL6c的导电浆料构成通孔导体VH6c，被填充至贯通孔HL6d的导电浆料构成通孔导体VH6d。
若这样形成通孔导体VH6a～VH6d，则将焊盘电极16a以及16b印刷于母片BS6的上表面。焊盘电极16a形成在覆盖通孔导体VH6c的位置，焊盘电极16b形成在覆盖通孔导体VH6d的位置。
此外，在PET薄膜PF上准备的母片BS1、BS2或者BS4以图18(A)所示的要领印刷了导体图案CP1a、CP2a或者CP4a，在导体图案CP1a、CP2a或者CP4a上以图18(B)所示的要领印刷了导体图案CP1b、CP2b或者CP4b时，从图18(C)所示Y轴方向的负侧向正侧印刷磁性的陶瓷浆料。在导体图案CP1、CP2或者CP4所构成的环的内侧产生的气泡从导体图案CP1b、CP2b或者CP4b欠缺的部分(切口形状部RG1c、RG2c或者RG4c)排出到环的外部。
另外，在PET薄膜PF上准备的母片BS3以图19(A)所示的要领印刷了导体图案CP3a，在导体图案CP3a上以图19(B)所示的要领印刷了导体图案CP3b时，从图19(C)所示Y轴方向的负侧向正侧印刷非磁性的陶瓷浆料。在导体图案CP3所构成的环的内侧产生的气泡从导体图案CP3b欠缺的部分(切口形状部RG3c)排出到环的外部。
依次层叠并且压接以母片BS0～BS6为基座以上述要领作成的烧制前的片。此时，将各片的层叠位置调整为从Z轴方向观察与分配至各片的虚线重合。由此，制作如图20(A)所示的层叠体基板LB1。之后对所制作的层叠体基板LB1进行烧制(参照图20(B))。由此，各母片(陶瓷生片)BS0～BS6、以及各磁性、非磁性的陶瓷浆料烧结，层叠体基板LB1成为烧结体SB1。
若烧制完成，则如图20(C)所示使层叠体基板LB1上下方向反转，焊盘电极14a以及14b按照每个分割单元形成在层叠体基板LB1的下表面。虽然在图20(C)中未显示，但焊盘电极14a以及14b形成为覆盖按照每个分割单元设置的通孔导体VH0a以及VH0b的每一个。层叠体基板LB1在形成有焊盘电极14a以及14b之后按照每个分割单元单片化，由此得到多个层叠型电感元件10、10、…。
由以上的说明可知，在至少一部分层具有磁性的陶瓷层SH1～SH4的主面形成延伸成环状的导体图案CP1～CP4。层叠体12通过层叠陶瓷层SH1～SH5，并且将非磁性的陶瓷层SH0以及SH6层叠在最外层而得到。在层叠体12还形成为了与导体图案CP1～CP4一起构成电感的沿Z轴方向延伸的通孔导体VH2c～VH2d、VH3c～VH3d、VH4c～VH4d。
在这里，导体图案CP1～CP4具有与延伸方向正交的剖面呈阶梯形状的阶梯形状部RG1a～RG4a、RG1b～RG4b、以及与延伸方向正交的剖面呈对阶梯的顶部进行了切口的形状的切口形状部RG1c～RG4c。另外，陶瓷层SH1～SH4将印刷有导体图案CP1～CP4的陶瓷生片、和涂覆于陶瓷生片的主面以便避开阶梯的顶部的中央且与阶梯的顶部的端部重合的陶瓷浆料作为材料。
因此，在涂覆陶瓷浆料时在环的内侧产生的气泡经由切口形状部RG1c～RG4c排出至环的外侧，在层叠方向连续的两个陶瓷生片通过陶瓷浆料较强地紧贴。由此，不容易产生烧制时的构造缺陷。另外，将具有与导体图案CP1～CP4的厚度大致相同的厚度的陶瓷浆料涂覆于陶瓷生片的主面以便避开导体图案CP1～CP4的顶部，从而能够避免导体图案CP1～CP4的堆积倾斜。
此外，在该实施例中将陶瓷层SH3作为非磁性，但陶瓷层SH3也可以为磁性。
另外，在图1所示的陶瓷层SH6的上表面安装电容器、电阻元件等无源元件，上述无源元件与焊盘电极16a、16b以及通孔导体VH5a、VH5b。
并且，在该实施例中，形成通孔导体VH0a～VH6a、VH0b～VH6b，以便贯通比陶瓷层SH0～SH6的主面的端部靠内侧，但也可以形成通孔导体，以便在陶瓷层SH0～SH6的侧面即层叠体12的侧面露出。
附图标记说明：10…层叠型电感元件；SH0～SH6…陶瓷层；12…层叠体；14a、14b、16a、16b…焊盘电极；BS0～BS6…母片(陶瓷生片)；CP1～CP4…导体图案；VH0a～VH0b、VH1a～VH1b、VH2a～VH2d、VH3a～VH3d、VH4a～VH4d、VH5a～VH5d、VH6a～VH6d…通孔导体。
Claims (9)
1.一种层叠型电感元件，具有：
层叠体，其包含多个陶瓷层，所述多个陶瓷层分别具有形成有延伸成环状的导体图案的主面，所述多个陶瓷层被层叠且至少一部分陶瓷层是磁性陶瓷层；和
通孔导体，所述通孔导体为了与所述导体图案一起构成电感而形成在所述层叠体的厚度方向，
所述导体图案具有：第一延伸部，与延伸方向正交的剖面呈阶梯的形状；和第二延伸部，与所述延伸方向正交的剖面呈将所述阶梯的顶部切口的形状，
所述多个陶瓷层的每一个陶瓷层是将印刷有所述导体图案的陶瓷生片、和陶瓷浆料作为材料的烧结体，所述陶瓷浆料涂覆在所述陶瓷生片的主面，以便避开所述阶梯的顶部的中央且与所述阶梯的顶部的端部重合。
2.根据权利要求1所述的层叠型电感元件，其中，
所述多个陶瓷层的每一个陶瓷层的主面呈矩形，
所述第二延伸部沿着构成所述主面的一个边的长度方向中央部延伸。
3.根据权利要求1或2所述的层叠型电感元件，其中，
所述陶瓷浆料是通过丝网印刷而被涂覆的浆料。
4.根据权利要求1或2所述的层叠型电感元件，其中，
所述第一延伸部包含断续地设置在所述导体图案的延伸方向的多个部分延伸部，
所述第二延伸部设置在所述多个部分延伸部之间。
5.根据权利要求1或2所述的层叠型电感元件，其中，
所述第二延伸部相当于用于排出在涂覆所述陶瓷浆料时在构成所述导体图案的环的内侧产生的气泡的部分。
6.根据权利要求1或2所述的层叠型电感元件，其中，
所述层叠体还包含层叠在最外层的非磁性陶瓷层。
7.一种层叠型电感元件的制造方法，具有：
在至少一部分陶瓷生片是磁性陶瓷生片的多个陶瓷生片的每一个陶瓷生片的主面，将具有第一线宽的第一导体图案印刷成环状的第一工序；
将具有比所述第一线宽细的第二线宽的第二导体图案断续地印刷在所述第一导体图案上的第二工序；
将陶瓷浆料涂覆于所述多个陶瓷生片的每一个陶瓷生片的主面，以便避开所述第二导体图案的宽度方向的中央部且与所述第二导体图案的宽度方向的端部重合的第三工序；
将与所述第一导体图案一起构成电感的通孔导体形成在所述多个陶瓷生片的至少一部分的第四工序；
在所述第四工序之后层叠、压接所述多个陶瓷生片制作层叠体的第五工序；以及
对所述层叠体进行烧制的第六工序。
8.根据权利要求7所述的层叠型电感元件的制造方法，其中，
所述第三工序是通过丝网印刷而被涂覆所述陶瓷浆料的工序，
所述第二导体图案在相当于印刷方向的终端侧的位置欠缺。
9.根据权利要求7或者8所记载的层叠型电感元件的制造方法，其中，
还具备先于所述第六工序将非磁性陶瓷生片层叠、压接在最外层的第七工序。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013-137850 | 2013-07-01 | ||
| JP2013137850 | 2013-07-01 | ||
| PCT/JP2014/067307 WO2015002115A1 (ja) | 2013-07-01 | 2014-06-30 | 積層型インダクタ素子とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105164768A CN105164768A (zh) | 2015-12-16 |
| CN105164768B true CN105164768B (zh) | 2017-06-30 |
Family
ID=52143691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201480024157.6A Active CN105164768B (zh) | 2013-07-01 | 2014-06-30 | 层叠型电感元件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6024826B2 (zh) |
| CN (1) | CN105164768B (zh) |
| WO (1) | WO2015002115A1 (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1523617A (zh) * | 2003-02-21 | 2004-08-25 | Tdk株式会社 | 高密度电感器及其制造方法 |
| CN1577655A (zh) * | 2003-07-15 | 2005-02-09 | 株式会社村田制作所 | 积层陶瓷电子器件及制作积层陶瓷电子器件的方法 |
| CN102971809A (zh) * | 2010-06-28 | 2013-03-13 | 株式会社村田制作所 | 层叠型陶瓷电子部件及其制造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0799725B2 (ja) * | 1986-11-13 | 1995-10-25 | 株式会社村田製作所 | 積層型チツプインダクタ |
| JPH04354177A (ja) * | 1991-05-31 | 1992-12-08 | Fujitsu Ltd | 印刷配線方法 |
| JP2004273859A (ja) * | 2003-03-10 | 2004-09-30 | Murata Mfg Co Ltd | 積層型電子部品の製造方法 |
| JP4737181B2 (ja) * | 2007-11-07 | 2011-07-27 | Ｔｄｋ株式会社 | 積層型インダクタ及びその製造方法 |
| JP4737182B2 (ja) * | 2007-11-07 | 2011-07-27 | Ｔｄｋ株式会社 | 積層型インダクタ及びその製造方法 |
| JP2011023405A (ja) * | 2009-07-13 | 2011-02-03 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
| JP5240221B2 (ja) * | 2010-03-25 | 2013-07-17 | Ｔｄｋ株式会社 | 積層型インダクタ、及び積層型インダクタの製造方法 |
-
2014
- 2014-06-30 JP JP2015525193A patent/JP6024826B2/ja active Active
- 2014-06-30 CN CN201480024157.6A patent/CN105164768B/zh active Active
- 2014-06-30 WO PCT/JP2014/067307 patent/WO2015002115A1/ja active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1523617A (zh) * | 2003-02-21 | 2004-08-25 | Tdk株式会社 | 高密度电感器及其制造方法 |
| CN1577655A (zh) * | 2003-07-15 | 2005-02-09 | 株式会社村田制作所 | 积层陶瓷电子器件及制作积层陶瓷电子器件的方法 |
| CN102971809A (zh) * | 2010-06-28 | 2013-03-13 | 株式会社村田制作所 | 层叠型陶瓷电子部件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015002115A1 (ja) | 2015-01-08 |
| JPWO2015002115A1 (ja) | 2017-02-23 |
| JP6024826B2 (ja) | 2016-11-16 |
| CN105164768A (zh) | 2015-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104064318B (zh) | 层叠型电感元件及其制造方法、以及通信装置 | |
| TWI425620B (zh) | 晶片型線圈零件 | |
| US8159322B2 (en) | Laminated coil | |
| JP5900373B2 (ja) | 電子部品 | |
| CN104021913B (zh) | 层叠线圈及其制造方法 | |
| TW200809882A (en) | Laminated coil component and method for manufacturing the same | |
| CN106935360A (zh) | 电子元器件 | |
| US20120062348A1 (en) | Laminated coil | |
| US20140253276A1 (en) | Laminated inductor | |
| JP2009117664A (ja) | 積層型インダクタ及びその製造方法 | |
| CN105453200B (zh) | 层叠线圈 | |
| CN106816266A (zh) | 层叠线圈部件 | |
| CN102592817A (zh) | 一种叠层线圈类器件的制造方法 | |
| JP7235088B2 (ja) | 積層型電子部品 | |
| CN107919220A (zh) | 层叠线圈部件的制造方法 | |
| JP6221250B2 (ja) | 積層コイル部品 | |
| JP4213679B2 (ja) | 積層型インダクタ | |
| JP5761610B2 (ja) | セラミック電子部品、及びセラミック電子部品の製造方法 | |
| JPH06224043A (ja) | 積層チップトランスとその製造方法 | |
| JP2009117665A (ja) | 積層型インダクタ及びその製造方法 | |
| JPH11273950A (ja) | 積層チップコイル部品 | |
| JP2007324554A (ja) | 積層インダクタ | |
| CN105164768B (zh) | 层叠型电感元件及其制造方法 | |
| JPH11265823A (ja) | 積層型インダクタ及びその製造方法 | |
| JP2014216370A (ja) | 積層型インダクタ素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |