CN1577655A

CN1577655A - 积层陶瓷电子器件及制作积层陶瓷电子器件的方法

Info

Publication number: CN1577655A
Application number: CNA2004100484203A
Authority: CN
Inventors: 高泽知生
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2003-07-15
Filing date: 2004-06-03
Publication date: 2005-02-09
Also published as: US20050018382A1; JP2005038904A; KR100679937B1; US6924972B2; KR20050008536A; TW200503601A

Abstract

一种积层陶瓷电子器件包括通过叠置多个陶瓷坯片形成的包含螺线管区域，所述陶瓷坯片用于限定多孔率约为30％－80％的内层；还包括叠置多个陶瓷坯片形成外层区域，所述陶瓷坯片用于限定多孔率约为10％或更小的外层。将多个外电极设置于烧结陶瓷叠层的右端表面和左端表面上。即多个外电极设置于各外层中的最外陶瓷片的主表面上。

Description

积层陶瓷电子器件及制作积层陶瓷电子器件的方法

技术领域

本发明涉及积层陶瓷电子器件，具体地说，涉及一种积层陶瓷电子器件，如积层电感器、积层电容器和LC组合积层器件，以及一种用于制作积层陶瓷电子器件的方法。

背景技术

近年来，在高频下工作的电子器件已经变得很普遍。需要可以在千兆赫兹(GHz)下工作的电感器、LC组合器件、LR组合器件、LCR组合器件等。

然而，在用于高频工作的电感器中，与电感器并联的寄生电容严重地影响电感器的阻抗。具体地说，在GHz频率条件下，0.01pF至0.1pF量级的小寄生电容就会明显地影响所述阻抗。因此，要通过减小这种寄生电容而实现所需要的特性，就需同时减小用作磁性材料之铁氧体的介电常数。然而，由于铁氧体结构的原因，比如把铁氧体的介电常数减小14-13或者更小，是特别困难的。

于是，曾提出一种通过使磁性材料与诸如树脂和玻璃之类介电常数较小的材料混合而减小介电常数的方法。在这样的由磁性材料与诸如树脂和玻璃等非磁性材料组成的磁复合物中，磁性材料的晶粒被非磁性材料所覆盖，从而阻断磁路。结果，使导磁率明显地下降。

日本未审专利申请公开No.55-52300公开了一种多孔率为20-70％的多孔性烧结铁氧体，用作电磁波吸收体，这种多孔性烧结铁氧体因其多孔性高，所以它的介电常数较小。由于这种多孔性烧结铁氧体具有连续的磁路，所以多孔性烧结铁氧体电磁性质的变化并不是很陡然的。这就是说，即使在这种多孔性烧结铁氧体具有很高的多孔性时，铁氧体的晶粒也是彼此连接的。于是，与通过使铁氧体粉末与绝缘材料混合而制得的铁氧体复合物相比，铁氧体复合导磁率的频率分散性方面变化减小。

日本未审专利申请公开No.11-67575公开了一种陶瓷电子器件，设有陶瓷和多个被置于陶瓷内的内电极，陶瓷具有多个直径为1μm-3μm的小孔，并且其多孔率为3-30％(体积)。这些小孔可以减小陶瓷的介电常数，以改善所述陶瓷电子器件的阻抗特性。

当比如铁磁体类的烧结陶瓷包含多个小孔时，通过涂敷电极糊形成外电极，所述电极糊通过这些小孔扩散到烧结陶瓷内部。结果，各外电极凹陷，同时引起外电极的机械强度及电连接可靠性变差。另外，由于在整个烧结陶瓷内提供有这些小孔，如果烧结陶瓷是由铁氧体制成的，则磁导率降低。因此，当烧结的铁氧体为螺线管元件时，就会使泄漏通量增大，因此不能实现高阻抗。

发明内容

为克服上述问题，本发明的优选实施例提供一种积层陶瓷电子器件，其中外电极的强度和可靠性都不变差，并且泄漏通量低，还提供一种制作这种新型积层陶瓷电子器件的方法。

本发明第一优选实施例的积层陶瓷电子器件包括，具有多个陶瓷层和多个内电极的陶瓷叠层，以及多个外电极，每个外电极都设在陶瓷叠层中最外面的陶瓷层的相应主表面上，包含多个小孔的各陶瓷层，至少在陶瓷叠层最外陶瓷层的多孔率低于其它陶瓷层的多孔率。

陶瓷叠层的最外陶瓷层最好具有大约10％体积或更小的多孔率。

由于上述这种积层陶瓷电子器件的最外层具有相对较小的多孔率，所以，在形成外电极的过程中，为外电极所涂敷的糊剂很难通过小孔扩散到烧结陶瓷叠层的内部。

由于多孔率较小之铁氧体陶瓷层的导磁率较高，所以，当烧结的铁氧体包含烧结铁氧体内的螺线管元件时，泄漏通量就会减小。结果，可在低频下实现高阻抗。

按照本发明的另一种优选实施例，一种制作积层陶瓷电子器件的的方法，包括如下步骤，制备用以限定外层的第一种陶瓷片，每个第一种陶瓷片都由陶瓷材料和粘合剂组成；制备用以限定内层的第二种陶瓷层，每个第二种陶瓷片都由陶瓷材料、粘合剂和小孔形成介质组成；形成内电极，所述每个内电极形成于相应的第二种陶瓷层表面上；通过叠置所述第一种陶瓷片和第二种陶瓷片形成陶瓷叠层；以及形成外电极，每个外电极形成于陶瓷叠层之最外陶瓷片的相应外表面上。

按照这种方法，可以有效地制作提供有陶瓷叠层的积层陶瓷电子器件，其中外层陶瓷片的多孔率低于内层陶瓷片的多孔率。

从以下参照附图对本发明各优选实施例的详细描述，将使本发明的其它特点、要素、步骤。特征和优点变得愈为清晰。

附图说明

图1是本发明一种优选实施例积层陶瓷电子器件的分解透视图；

图2是图1所示积层陶瓷电子器件透视图；

图3是说明图2所示积层陶瓷电子器件的陶瓷层的局部放大剖面图；

图4是图2所示积层陶瓷电子器件的剖面图。

具体实施方式

以下将参照附图描述包括积层陶瓷电子器件和制作积层陶瓷电子器件方法的优选实施例。在第一优选实施例中，将描述一种积层电感器，作为积层陶瓷电子器件的举例，但本发明并不限于此。

如图1所示，积层电感器1包括用以形成内层的陶瓷坯片12和用以形成外层的陶瓷坯片13，每个陶瓷坯片12设有用于各内层连接的通孔6和用于形成螺线管的导电图样，每个陶瓷坯片13设有引出通孔8。

最好通过下述过程制备用以形成外层的陶瓷坯片13。混合氧化镍、氧化锌和氧化铜，并在800℃温度下煅烧比如一个小时。随后，伴随着干燥，用球磨机将所得的混合物磨碎，制得平均颗粒尺寸约为2μm的Ni-Zn-Cu基铁氧体材料(混合的氧化物粉末)。

将这种铁氧体材料、溶剂、粘合剂以及分散剂混合成糊剂。然后，由所得的糊剂通过医用刮片过程，制备厚度比如约为40μm的陶瓷坯片13。

最好通过如下过程制备用以形成内层的陶瓷坯片12。混合氧化镍、氧化锌和氧化铜，并在800℃温度下煅烧比如一个小时。然后，伴随着干燥，用球磨机将所得的混合物磨碎，制得平均颗粒尺寸约为2μm的Ni-Zn-Cu基铁氧体材料(混合的氧化物粉末)。

将这种所得的铁氧体材料、球形聚合物、溶剂、粘合剂以及分散剂混合成糊剂，所述球形聚合物比如是由平均颗粒尺寸约为比如8μm之交联聚苯乙烯(市场有购)制成的球形小孔形成介质。本优选实施例中，首选将TECHPOLYMER(积水化成品工业株式会社-SEKISUI PLASTICS CO.LTD生产)用作所述小孔成形介质。此后，以所得的糊剂通过医用刮片过程制备厚度约为40μm的陶瓷坯片12。在煅烧过程中，所述小孔成形介质受到热分解，形成小孔。

最好通过丝网印刷形成由银(Ag)、钯(Pd)、铜(Cu)、金(Au)或这些金属之合金组成的导电图样5。由激光束形成通孔6和8，然后给通孔6和8充入导电糊，所述导电糊最好由Ag、Pd、Cu、Au或这些金属的合金组成。

通过通孔6使各导电图样5以串联方式彼此电连接，形成螺旋状的线圈L。通过通孔8使螺旋状的线圈L的端部与引线电连接。

如图2所示，叠置陶瓷坯片12和13并使它们受到压接，形成陶瓷叠层坯件。这之后使所得陶瓷叠层坯件在约400℃温度下经受热处理3小时(解粘合处理)，继而再在925℃温度下热处理比如2小时，制得烧结陶瓷叠层20。

于是，通过叠置陶瓷坯片12形成的包含螺线管区域15具有许多小孔32(见图3)，它们的平均直径约为比如5μm至20μm。包含螺线管区域15的多孔率最好约为30％至80％。包含螺线管区域15的多孔率由下式确定：

P₁₅＝{1-(W/V)/G}×100(％)

其中P₁₅是包含螺线管区域15的多孔率，W是包含螺线管区域15中仅为烧结陶瓷片的总重量，V是包含螺线管区域15中仅为烧结陶瓷片的总体积，而G是以忽略各小孔中空气的重量为条件的铁氧体理论密度。

当多孔率为30％或更小时，介电常数增大。另一方面，当多孔率为80％或更大时，包含螺线管区域15的机械强度减低。因此，树脂的注入步骤，也即后一步骤是难于实行的。

通过叠置陶瓷坯片13而形成的外层区域16a和16b也有许多小孔。这些小孔是由在制备糊剂期间糊剂中所捕获的气泡以及由粘合剂和分散剂中的挥发组分所造成的。要说明的是，外层区域16a和16b中小孔的数目少，而且多孔率仅约10％或更小。外层区域16a和16b的多孔率由下式给出：

P_16a(或16b)＝{1-(W_16a(或16b)/V_16a(或16b))/G}×100(％)

其中P_16a(或16b)是外层区域16a(或16b)的多孔率，W_16a(或16b)是外层区域16a(或16b)中仅为烧结陶瓷片的总重量，V1_6a(或16b)是外层区域16a(或16b)中仅为烧结陶瓷片的总体积，而G是铁氧体的理论密度。

包含螺线管区域15以及外层区域16a和16b包含开口的小孔和封闭的小孔。本优选实施例中的外层区域16a和16b每一个都由四层陶瓷坯片13组成，它们的多孔率都低。但无需将陶瓷坯片13全都用作外层区域16a和16b的陶瓷坯片。也就是说，可将陶瓷坯片13至少用作陶瓷叠层20之外层区域16a和16b中的最外层。

如图2所示，外电极21和22分别形成于陶瓷叠层20的左端表面上和右端表面上。换句话说，外电极21和22分别形成于外层区域16a和16b的最外层主表面上。外电极21和22还从所述各端表面延伸至所述外层区域16a和16b的四个侧面。最好是在涂敷之后通过烧结形成所述外电极21和22。被布置在烧结陶瓷叠层20端部处的外层区域16a和16b的多孔率较低。因此，用于外电极的糊剂难于通过各小孔扩散进入烧结陶瓷叠层20的内部。

结果，外电极21和22就难于凹陷，如此，而增强外电极21和22的机械强度和电连接可靠性。由于涂敷于外层区域16a和16b的糊剂多孔率较低，所以糊剂中的溶剂就不能穿透进入烧结陶瓷叠层20中。于是，就使外电极21和22的形状稳定。外电极21和22通过引出通孔8与各引线相连。

接下去将烧结陶瓷叠层20浸入环氧基树脂中，所述树脂的介电常数比如为3.4。使各小孔充满所述的环氧基树脂。烧结陶瓷叠层20的各表面也为所述环氧基树脂所覆盖。这之后使所述环氧基树脂在约150℃至180℃温度下被固化2小时。由于外电极21和22的焙烧温度约为850℃，所以最好是在树脂浸入之前使外电极21和22受到烘烤。

图3是说明图2所述烧结陶瓷叠层20的包含螺线管区域15局部放大剖面图。所述烧结陶瓷叠层20包含许多小孔32。烧结陶瓷叠层20的表面被覆盖有环氧基树脂33。各小孔32都被充满环氧基树脂33。事实上，小孔总体积的约30％-70％被充入所述环氧基树脂33。也就是说，每个小孔32可能被完全地或者被部分地充入所述环氧基树脂33。当这些小孔当中的一个被部分地充以环氧基树脂33时，这个小孔的表面就会被环氧基树脂33所涂敷，于是，就又形成一个小孔34。

使浸有环氧基树脂33的烧结陶瓷层20经受滚筒抛光，以露出外电极21和22的表面。然后再给外电极21和22的表面镀以镍和锡，形成镀层。于是，就制得有如图4所示的积层电感器1。

在上述积层电感器1中，由低多孔率的铁氧体组成的外层区域16a和16b具有较高的导磁率。因此，由螺旋状的线圈L所产生的磁通量易于通过所述外层区域16a和16b，而很难泄漏到积层电感器1的外面。于是，积层电感器1在低频下具有较高的阻抗。

与多孔率较高的一般陶瓷坯片相比，可以廉价地制成低多孔率的陶瓷坯片13。因而，可使积层电感器1的制作成本降低。

本发明并不限于上述优选实施例，而是可在本发明的范围内有各种改型。积层陶瓷电子器件包含阻抗元件、积层LC滤波器、积层电容器、积层变压器以及积层电感器。实用的陶瓷材料，可以采用比如磁性陶瓷、介电陶瓷、半导体陶瓷和压电陶瓷。

在上述优选实施例中，单个地制成积层电感器。但对于批量生产而言，可以采用包含多个叠层电感器的叠层坯料。

制作积层陶瓷电子器件的方法并不限于叠置多个具有通孔之导电图样的陶瓷片然后再整体煅烧的过程。可将多个坯片或者经煅烧的陶瓷片用作所述的陶瓷片。作为选择，可以通过下述过程制作积层陶瓷电子器件：通过印刷涂敷陶瓷糊剂，以形成陶瓷层。把导电糊剂涂敷于这种陶瓷层上，形成导电图样。然后制成通孔。进而，把陶瓷糊剂涂敷于所述导电图样上，形成陶瓷层。按照这种方式，通过依序重复实行这些步骤而制成所述积层陶瓷电子器件。

本发明并不限于上述每个优选实施例，在各个权利要求描述的范围内，各种改型都是可能的。通过适当结合每个不同优选实施例所揭示的特征而得到的实施例也被包括在本发明的技术范围内。

Claims

1.一种积层陶瓷电子器件，它包括：

包含多个陶瓷层和多个内电极的陶瓷叠层；以及

多个外电极，每个外电极都设在陶瓷叠层中最外面陶瓷层的相应主表面上，包含多个小孔的多个陶瓷层，至少在陶瓷叠层最外陶瓷层的多孔率低于其它陶瓷层的多孔率。

2.如权利要求1所述的积层陶瓷电子器件，其特征在于，所述陶瓷叠层的最外陶瓷层具有大约10％体积或更小的多孔率。

3.如权利要求1所述的积层陶瓷电子器件，其特征在于，所述陶瓷叠层中多个陶瓷层的叠置方向实质上平行于所述积层陶瓷电子器件的安装表面。

4.如权利要求1所述的积层陶瓷电子器件，其特征在于，由平均颗粒尺寸约为2μm的Ni-Zn-Cu基铁氧体材料制成所述各陶瓷层。

5.如权利要求1所述的积层陶瓷电子器件，其特征在于，所述陶瓷叠层的最外陶瓷层包含小孔形成介质。

6.如权利要求5所述的积层陶瓷电子器件，其特征在于，由平均颗粒尺寸约为8μm之交联聚苯乙烯制成所述小孔成形介质。

7.如权利要求1所述的积层陶瓷电子器件，其特征在于，所述陶瓷叠层具有包含螺线管区域，所述包含螺线管区域具有多个平均直径约为5μm至20μm小孔。

8.如权利要求7所述的积层陶瓷电子器件，其特征在于，所述包含螺线管区域的多孔率约为30％至80％。

9.如权利要求1所述的积层陶瓷电子器件，其特征在于，由介电常数约为3.4的环氧基树脂在除去各外电极位置处覆盖所述陶瓷叠层。

10.如权利要求1所述的积层陶瓷电子器件，其特征在于，该积层陶瓷电子器件是阻抗元件、LC滤波器、电容器，积层变压器，以及积层电感器中的一种。

11.如权利要求1所述的积层陶瓷电子器件，其特征在于，由磁性陶瓷材料、介电陶瓷材料、半导体陶瓷材料和压电陶瓷材料中的至少一种制成所述多个陶瓷层。

12.一种制作积层陶瓷电子器件的的方法，其特征在于，包括如下步骤：

制备用以限定外层的第一种陶瓷片，每个第一种陶瓷片都包含陶瓷材料和粘合剂；

制备用以限定内层的第二种陶瓷层，每个第二种陶瓷片都包含陶瓷材料、粘合剂和小孔形成介质；

形成内电极，每个内电极形成于一个相应的第二种陶瓷层的表面上；

通过叠置所述第一种陶瓷片和第二种陶瓷片形成陶瓷叠层；并

形成外电极，每个外电极形成于陶瓷叠层之最外陶瓷片的相应外表面上。

13.如权利要求12所述的方法，其特征在于，所述制备第一种陶瓷片的步骤包括：制备平均颗粒尺寸约为2μm的Ni-Zn-Cu基铁氧体材料；将所述铁氧体材料、溶剂、粘合剂和分散剂混合成糊剂；并利用医用刮片把所述糊剂制成第一种陶瓷片。

14.如权利要求12所述的方法，其特征在于，所述制备第二种陶瓷片的步骤包括：制备平均颗粒尺寸约为2μm的Ni-Zn-Cu基铁氧体材料；将所述铁氧体材料、小孔形成介质、溶剂、粘合剂和分散剂混合成糊剂；并利用医用刮片把所述糊剂制成第二种陶瓷片。

15.如权利要求12所述的方法，其特征在于，所述小孔成形介质是由平均颗粒尺寸约为8μm之交联聚苯乙烯制成的球形小孔成形介质。

16.如权利要求12所述的方法，其特征在于，所述限定外层的第一种陶瓷片具有大约10％体积或更小的多孔率。

17.如权利要求12所述的方法，其特征在于，所述陶瓷叠层中多个陶瓷层的叠置方向实质上平行于所述积层陶瓷电子器件的安装表面。

18.如权利要求12所述的方法，其特征在于，所述陶瓷叠层具有包含螺线管区域，所述包含螺线管区域具有多个平均直径约为5μm至20μm小孔。

19.如权利要求18所述的方法，其特征在于，所述包含螺线管区域的多孔率约为30％至80％。

20.如权利要求12所述的方法，其特征在于，还包括由介电常数约为3.4的环氧基树脂在除去各外电极位置处覆盖所述陶瓷叠层的步骤。

21.如权利要求12所述的方法，其特征在于，所述积层陶瓷电子器件是阻抗元件、LC滤波器、电容器，积层变压器，以及积层电感器中的一种。

22.如权利要求12所述的方法，其特征在于，由磁性陶瓷材料、介电陶瓷材料、半导体陶瓷材料和压电陶瓷材料中的至少一种制成所述第一和第二种陶瓷层。