JP4692574B2 - 電子部品及びその製造方法 - Google Patents

Description

本発明は、電子部品及びその製造方法に関し、積層体内にコイルを内蔵している電子部品及びその製造方法に関する。

従来の電子部品としては、例えば、特許文献１に記載の積層インダクターが知られている。該積層インダクターでは、複数の絶縁層と複数のコイル形成用導電パターンとが交互に積層されている。複数のコイル形成用導電パターンは、互いに接続されて、一つのコイルを構成している。また、積層方向の最も上側及び下側に設けられているコイル形成用導電パターンは、絶縁層からなる積層体の側面に引き出されており、該積層体の側面に形成されている外部電極に接続されている。

以上のように構成された積層インダクターでは、完成後に外観選別が行われる。より詳細には、ＣＣＤ等の撮像素子により積層インダクターの上面が撮影され、得られた画像を解析して、積層インダクターの外観不良の発生の有無が判定される。積層インダクターの外観不良としては、例えば、積層方向の最も上側のコイル形成用導電パターンが、圧着工程や焼成工程において、積層方向の最上層の絶縁層を突き破って外部に露出してしまう不良（以下、露出不良と称す）がある。

ところで、前記積層インダクターでは、以下に説明するように、外観選別において露出不良の誤判定が発生するおそれがある。より詳細には、コイル形成用導電パターンの積層数が増えると、数多くのコイル形成用導電パターンが積層方向に重なる。そのため、コイル形成用導電パターンが形成されている領域の積層方向の厚みと、コイル形成用導電パターンが形成されていない領域の積層方向の厚みとに大きさの差が発生する。これにより、積層インダクターの上面において、コイル形成用導電パターンの形状に沿って大きな凹凸が発生する。

ここで、積層インダクターの上面は、滑らかな光沢を有した面である。故に、このような凹凸が発生していると、撮像素子によって得られた画像において、突出している部分が明るくなり、その周囲が暗くなってしまう。その結果、外観選別において、露出不良が発生していないにもかかわらず、明るくなっている部分においてコイル形成用電極パターンが露出していると誤判定されるおそれがある。
特開昭５５−９１１０３号公報

そこで、本発明の目的は、露出不良の誤判定が発生しにくい電子部品及びその製造方法を提供することである。

本発明の一形態に係る電子部品は、複数の絶縁層が積層されてなる積層体と、前記絶縁層と共に積層されコイルを構成している複数の内部電極と、積層方向に直交する方向において対向している前記積層体の面のそれぞれに設けられている第１の外部電極及び第２の外部電極と、を備え、前記積層体の積層方向において、両端に位置する面から少なくとも５μｍまでの範囲内は、空隙率が３．０％以上３５．０％以下であるポーラス状の前記絶縁層により構成され、ポーラス状となっていない前記絶縁体層が積層されている領域内に、前記内部電極が設けられていること、を特徴とする。
また、前記電子部品の製造方法は、第１の絶縁層を作製する工程と、焼成後の空隙率が３．０％以上３５．０％以下であるポーラス状の層となるように、前記第１の絶縁層よりも荒い粒径を有する原料からなる第２の絶縁層を作製する工程と、前記第１の絶縁体層が積層されている領域内にコイルを構成する内部電極が設けられるように、該第１の絶縁層とコイルを構成する該内部電極とを積層する工程と、前記第１の絶縁層よりも積層方向の上側及び下側に、焼成後の積層方向の厚みが５μｍ以上となるように前記第２の絶縁層を積層する工程と、前記第１の絶縁層、前記第２の絶縁層及び前記内部電極からなる積層体を焼成する工程と、積層方向に直交する方向において対向している前記積層体の面のそれぞれに第１の外部電極及び第２の外部電極を形成する工程と、を備えること、を特徴とする。
また、前記電子部品の製造方法は、第１の絶縁層を作製する工程と、焼成後の空隙率が３．０％以上３５．０％以下であるポーラス状の層となるように、樹脂ビーズが混合された原料からなる第２の絶縁層を作製する工程と、前記第１の絶縁体層が積層されている領域内にコイルを構成する内部電極が設けられるように、該複数の第１の絶縁層とコイルを構成する該内部電極とを積層する工程と、前記第１の絶縁層よりも積層方向の上側及び下側に、焼成後の積層方向の厚みが５μｍ以上となるように、前記第２の絶縁層を積層する工程と、前記第１の絶縁層、前記第２の絶縁層及び前記内部電極からなる積層体を焼成する工程と、積層方向に直交する方向において対向している前記積層体の面のそれぞれに第１の外部電極及び第２の外部電極を形成する工程と、を備えること、を特徴とする。

本発明によれば、両端に位置する面から少なくとも５μｍまでの範囲内は、空隙率が３．０％以上３５．０％以下であるポーラス状の前記絶縁層により構成されているので、露出不良の誤判定を抑制することができる。

以下に、本発明の一実施形態に係る電子部品及びその製造方法について説明する。

（電子部品の構成）
図１（ａ）は、電子部品１０の外観斜視図である。図１（ｂ）は、電子部品１０のＡ−Ａにおける断面構造図である。図２は、電子部品１０の積層体１２の分解斜視図である。以下、電子部品１０の積層方向をｚ軸方向と定義し、電子部品１０の長辺に沿った方向をｘ軸方向と定義し、電子部品１０の短辺に沿った方向をｙ軸方向と定義する。なお、図１（ｂ）では、各層の境界線が点線により示されているが、実際には、視認できるような境界線が存在しない場合も存在する。

電子部品１０は、図１（ａ）に示すように、内部にコイルＬを含む直方体状の積層体１２と、ｘ軸方向の両端に位置する積層体１２の側面に形成された２つの外部電極１４ａ，１４ｂとを備えている。

積層体１２は、以下に説明するように、複数のコイル電極と複数の磁性体層とが積層されて構成されている。積層体１２は、図１（ｂ）及び図２に示すように、強磁性のフェライト（例えば、Ｎｉ−Ｚｎ−Ｃｕフェライト又はＮｉ−Ｚｎフェライト等）からなる複数の絶縁層（磁性体層１６ａ〜１６ｈ，１７ａ，１７ｂ）及びコイル電極１８ａ〜１８ｇが積層されることにより構成されている。以下では、個別の磁性体層１６ａ〜１６ｈ，１７ａ，１７ｂ及びコイル電極１８ａ〜１８ｇを指す場合には、参照符号の後ろにアルファベットを付し、これらを総称する場合には、参照符号の後ろのアルファベットを省略する。

磁性体層１６は、長方形状を有する層であり、焼成後の空隙率が０％以上０．５％以下である相対的に密に構成されたポーラス状となっていない層である。空隙率とは、ポア面積率で定義されている。ポア面積率とは、フェライトからなる積層体１２の幅方向と厚み方向とで規定される断面を鏡面研磨し、収束イオンビーム加工（ＦＩＢ加工）した面を走査顕微鏡（ＳＥＭ）により観察し、焼結後のフェライト中のポア面積率を測定したものである。なお、磁性体層１６の空隙率で最も好ましい値は、０％である。磁性体層１６ａ〜１６ｈは、図１（ｂ）及び図２に示すように、この順に上から積層されている。

磁性体層１６ｂ〜１６ｇにはそれぞれ、図２に示すように、磁性体層１６ｂ〜１６ｇをｚ軸方向に貫通するビアホール導体ｂ１〜ｂ６が形成されている。

更に、磁性体層１６ｂ〜１６ｈの主面上にはそれぞれ、図１（ｂ）及び図２に示すように、コイルＬを構成しているコイル電極１８ａ〜１８ｇが形成されている。各コイル電極１８ａ〜１８ｇは、Ａｇからなる導電性材料からなり、「コ」字状を有している。すなわち、コイル電極１８ａ〜１８ｇは、３／４ターン分の長さを有している。また、積層方向において最も下側及び最も上側に形成されたコイル電極１８ａ，１８ｇはそれぞれ、外部電極１４ａ，１４ｂに接続されている。なお、コイル電極１８ａ〜１８ｇは、Ｐｄ，Ａｕ，Ｐｔ等を主成分とする貴金属やこれらの合金などの導電性材料により形成されていてもよい。また、コイル電極１８ａ〜１８ｇは、３／４ターンに限らない。

以上のように構成された磁性体層１６ａ〜１６ｈがこの順に積層方向の上側から積層されることにより、コイル電極１８ａ〜１８ｇは、ビアホール導体ｂ１〜ｂ６により互いに隣り合うもの同士で接続されて、コイルＬを構成している。

磁性体層１７は、図１（ａ）に示すように、ｚ軸方向に５μｍ以上の厚みＤ１，Ｄ２を有する長方形状を有する層である。更に、磁性体層１７は、磁性体層１６よりも高い空隙率を有する層であり、具体的には、焼成後の空隙率が３％以上３５．０％以下である相対的に疎に構成されているポーラス状の層である。磁性体層１７ａは、図１（ｂ）及び図２に示すように、ｚ軸方向の最も上側に積層されている。また、磁性体層１７ｂは、図１（ｂ）及び図２に示すようにｚ軸方向の最も下側に積層されている。

（効果）
以上のように構成された電子部品１０によれば、以下に説明するように、露出不良の誤判定を抑制することができる。より詳細には、露出不良が発生している場合には、磁性体層１７を突き破って、コイル電極１８が外部に露出するようになる。この場合、コイル電極１８は、磁性体層１７に比べて強い光沢を有しているため、撮像素子によって得られた画像において、コイル電極１８が露出した部分が、その他の部分に比べて明るくなる。そこで、露出不良の判定は、該画像において大きなコントラストが発生しているか否かを判定することによって行われる。

しかしながら、従来の電子部品（例えば、特許文献１に記載の積層インダクター）では、多数のコイル電極が積層方向に重なった場合には、電子部品の上面において、コイル電極の形状に沿って大きな凹凸が発生してしまう。その結果、撮像素子によって得られた画像において、突出している部分が明るくなり、その周囲が暗くなってしまう。その結果、外観選別において、露出不良が発生していないにもかかわらず、明るくなっている部分においてコイル電極が露出していると誤判定されるおそれがある。

一方、本実施形態に係る電子部品１０では、ｚ軸方向の最も上側及びｚ軸方向の最も下側に配置された磁性体層１７は、磁性体層１６よりも高い空隙率を有している。故に、磁性体層１６は、磁性体層１７よりも光を反射しにくい。そのため、コイル電極１８の積層数が増加して、積層体１２の上面及び下面に大きな凹凸が発生したとしても、電子部品１０において露出不良が発生していない場合には、撮像素子によって得られた画像において、突出している部分とその周囲との間におけるコントラストが小さく抑制される。その結果、外観選別において、露出不良が発生していないにもかかわらず、明るくなっている部分においてコイル電極１８が露出していると誤判定されることが抑制される。

更に、電子部品１０において露出不良が発生している場合には、相対的に光を反射しにくい磁性体層１７から光沢を有するコイル電極１８が露出する。故に、電子部品１０では、従来の電子部品のように相対的に光を反射しやすい磁性体層からコイル電極が露出している場合に比べて、コイル電極１８が露出している部分とそれ以外の部分との間でより大きなコントラストが発生する。その結果、電子部品１０では、従来の電子部品に比べて、外観選別において、より精度良く露出不良を判定することが可能となる。

また、外部電極１４ａ，１４ｂは、ポーラス状の磁性体層１７に接触するように形成されている。そのため、外部電極１４ａ，１４ｂの一部が、磁性体層１７が有する微細な孔に入り込むようになる。すなわち、外部電極１４ａ，１４ｂと磁性体層１７との間において、アンカー効果が発生する。一方、従来の電子部品では、外部電極が接触している磁性体層は、ポーラス状となっていないため、前記のようなアンカー効果は発生しない。故に、電子部品１０では、従来の電子部品に比べて外部電極１４ａ，１４ｂがより強固に積層体１２に固着するようになる。

また、以下に説明するように、電子部品１０では、従来の電子部品に比べて、積層体１２の面取りのためのバレル加工を短時間で行うことが可能となる。より詳細には、ｚ軸方向の最も上側の層及びｚ軸方向の最も下側の層にポーラス状の磁性体層１７が用いられている。故に、積層体１２のｚ軸方向の上面及び下面における稜線は、ポーラス状の磁性体層１７により形成されている。ポーラス状の磁性体層１７は、ポーラス状ではない磁性体層に比べて削り易い。故に、電子部品１０は、従来の電子部品に比べて短時間でバレル加工を行うことが可能となる。

（第１の製造方法）
以下に、前記電子部品１０の第１の製造方法について図１及び図２を参照しながら説明する。

まず、磁性体層１６となるべきセラミックグリーンシートは、以下のようにして作製される。酸化第二鉄（Ｆｅ₂Ｏ₃）を４５ｍｏｌ％、酸化亜鉛（ＺｎＯ）を５ｍｏｌ％、酸化ニッケル（ＮｉＯ）を４０ｍｏｌ％、及び、酸化銅（ＣｕＯ）を１０ｍｏｌ％の比率で秤量したそれぞれの材料を原材料としてボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を８００℃で１時間仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、０．５μｍの粒径のフェライトセラミック粉末を得る。

このフェライトセラミック粉末に対して結合剤（酢酸ビニル、水溶性アクリル等）と可塑剤、湿潤材、分散剤を加えてボールミルで混合を行い、その後、減圧により脱泡を行う。得られたセラミックスラリーをドクターブレード法により、シート状に形成して乾燥させ、磁性体層１６となるべきセラミックグリーンシートを作製する。

一方、磁性体層１７となるべきセラミックグリーンシートの作製では、前記フェライトセラミック粉末に対して、結合剤（酢酸ビニル、水溶性アクリル等）と可塑剤、湿潤材、分散剤及び樹脂ビーズを加えてボールミルで混合を行い、その後、減圧により脱泡を行う。得られたセラミックスラリーをドクターブレード法により、５μｍ以上の厚みのシート状に形成して乾燥させ、磁性体層１７となるべきセラミックグリーンシートを作製する。

次に、磁性体層１６ｂ〜１６ｇとなるべきセラミックグリーンシートのそれぞれに、ビアホール導体ｂ１〜ｂ６を形成する。具体的には、磁性体層１６ｂ〜１６ｇとなるべきセラミックグリーンシートにレーザビームを照射してビアホールを形成する。次に、このビアホールに対して、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性ペーストを印刷塗布などの方法により充填する。

次に、磁性体層１６ｂ〜１６ｈとなるべきセラミックグリーンシート上に、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などを主成分とする導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、コイル電極１８ａ〜１８ｇを形成する。なお、コイル電極１８ａ〜１８ｇを形成する工程とビアホールに対して導電性ペーストを充填する工程とは、同じ工程において行われてもよい。

次に、各セラミックグリーンシートを積層する。具体的には、磁性体層１７ｂとなるべきセラミックグリーンシートを配置する。次に、磁性体層１７ｂとなるべきセラミックグリーンシート上に、磁性体層１６ｈとなるべきセラミックグリーンシートの配置及び仮圧着を行う。この後、磁性体層１６ｇ、１６ｆ，１６ｅ、１６ｄ，１６ｃ，１６ｂ，１６ａ，１７ａとなるべきセラミックグリーンシートについても同様にこの順番に積層及び仮圧着する。これにより、磁性体層１６，１７及びコイル電極１８が積層されて、マザー積層体が形成される。このマザー積層体には、静水圧プレスなどにより本圧着が施される。

次に、マザー積層体をギロチンカットにより０．６ｍｍ×０．３ｍｍ×０．３ｍｍの寸法の積層体１２にカットする。これにより未焼成の積層体１２が得られる。この未焼成の積層体１２には、脱バインダー処理及び焼成がなされる。脱バインダー処理は、例えば、低酸素雰囲気中において５００℃で２時間の条件で行う。焼成は、例えば、８９０℃で２．５時間の条件で行う。焼成の際に、磁性体層１７となるべきセラミックグリーンシートに含まれている樹脂ビーズが焼失する。その結果、磁性体層１７は、ｚ軸方向の厚みが５μｍ以上であって、かつ、焼成後の空隙率が３．０％以上３５．０％以下であるポーラス状の層となる。

以上の工程により、焼成された積層体１２が得られる。積層体１２には、バレル加工が施されて、面取りが行われる。その後、積層体１２の表面には、例えば、浸漬法等の方法により主成分が銀である電極ペーストが塗布及び焼き付けされることにより、外部電極１４ａ，１４ｂとなるべき銀電極が形成される。銀電極の乾燥は、１２０℃で１０分間行われ、銀電極の焼き付けは、８００℃で６０分間行われる。

最後に、銀電極の表面に、Ｎｉめっき／Ｓｎめっきを施すことにより、外部電極１４ａ，１４ｂを形成する。以上の工程を経て、図１に示すような電子部品１０が完成する。

（第２の製造方法）
次に、前記電子部品１０の第２の製造方法について説明する。なお、第１の製造方法と第２の製造方法とは、磁性体層１７となるべきセラミックグリーンシートの作製工程においてのみ相違点が存在する。より具体的には、第２の製造方法において、磁性体層１７となるべきセラミックグリーンシートは、磁性体層１６となるべきセラミックグリーンシートよりも粗い粒径のフェライトセラミック粉末により作製される。以下に、詳しく説明する。

まず、酸化第二鉄（Ｆｅ₂Ｏ₃）を４５ｍｏｌ％、酸化亜鉛（ＺｎＯ）を５ｍｏｌ％、酸化ニッケル（ＮｉＯ）を４０ｍｏｌ％、及び、酸化銅（ＣｕＯ）を１０ｍｏｌ％の比率で秤量したそれぞれの材料を原材料としてボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を８００℃で１時間仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、０．５μｍより大きな粒径のフェライトセラミック粉末を得る。

このフェライトセラミック粉末に対して結合剤（酢酸ビニル、水溶性アクリル等）と可塑剤、湿潤材、分散剤を加えてボールミルで混合を行い、その後、減圧により脱泡を行う。得られたセラミックスラリーをドクターブレード法により、シート状に形成して乾燥させ、磁性体層１７となるべきセラミックグリーンシートを作製する。

以上のように、第２の製造方法にて作製される磁性体層１７となるべきセラミックグリーンシートに用いられるフェライト粉末の粒径は、磁性体層１６となるべきセラミックグリーンシートに用いられるフェライト粉末の粒径（０．５μｍ）よりも大きい。故に、磁性体層１７のセラミックは、磁性体層１６のセラミックに比べて焼結が甘くなり焼結密度が低くなる。そのため、焼成後において、磁性体層１７は、磁性体層１６よりも大きな空隙率を有するようになる。

（実施例及び実験）
以下に、前記電子部品１０の第１の実施例ないし第４の実施例及び第１の実施例ないし第４の実施例を用いて行った実験について説明する。

第１の実施例に係る電子部品１０は、第２の製造方法によって作製を行った。具体的には、チップサイズを０．６ｍｍ×０．３ｍｍ×０．３ｍｍとし、ターン数を１９．５ターンとし、磁性体層１７ａ，１７ｂの焼成後の厚みを５μｍとした。また、磁性体層１６となるべきセラミックグリーンシートのフェライト粉末の粒径を０．５μｍとし、磁性体層１７となるべきセラミックグリーンシートのフェライト粉末の粒径を１．４μｍとした。以上の条件により得られた第１の実施例に係る電子部品１０の磁性体層１７は、３．０％の空隙率を有していた。また、磁性体層１６は、０．１％の空隙率を有していた。

第２の実施例に係る電子部品１０は、第１の製造方法によって作製を行った。具体的には、チップサイズを０．６ｍｍ×０．３ｍｍ×０．３ｍｍとし、ターン数を１９．５ターンとし、磁性体層１７ａ，１７ｂの焼成後の厚みを５μｍとした。また、磁性体層１７となるべきセラミックグリーンシートの作製において、フェライト粉末と樹脂ビーズとを８：２の割合で混合した。以上の条件により得られた第２の実施例に係る電子部品１０の磁性体層１７は、１５．０％の空隙率を有していた。また、磁性体層１６は、０．１％の空隙率を有していた。

第３の実施例に係る電子部品１０は、第２の製造方法によって作製を行った。具体的には、チップサイズを０．６ｍｍ×０．３ｍｍ×０．３ｍｍとし、ターン数を１９．５ターンとし、磁性体層１７ａ，１７ｂの焼成後の厚みを５μｍとした。また、磁性体層１６となるべきセラミックグリーンシートのフェライト粉末の粒径を０．５μｍとし、磁性体層１７となるべきセラミックグリーンシートのフェライト粉末の粒径を２．２μｍとした。以上の条件により得られた第３の実施例に係る電子部品１０の磁性体層１７は、２５．０％の空隙率を有していた。また、磁性体層１６は、０．１％の空隙率を有していた。

第４の実施例に係る電子部品１０は、第１の製造方法によって作製を行った。具体的には、チップサイズを０．６ｍｍ×０．３ｍｍ×０．３ｍｍとし、ターン数を１９．５ターンとし、磁性体層１７ａ，１７ｂの焼成後の厚みを５μｍとした。また、磁性体層１７となるべきセラミックグリーンシートの作製において、フェライト粉末と樹脂ビーズとを６：４の割合で混合した。以上の条件により得られた第４の実施例に係る電子部品１０の磁性体層１７は、３５．０％の空隙率を有していた。また、磁性体層１６は、０．１％の空隙率を有していた。

次に、電子部品１０が奏する効果をより明確にするために、以下に示す実験を行った。より詳細には、第１の実施例ないし第４の実施例に係る電子部品１０をそれぞれ、１０００００個ずつ作製した。また、比較例に係る電子部品として、第１の実施例ないし第４の実施例に係る電子部品１０の磁性体層１７が磁性体層１６に置換された電子部品を作製した。より詳細には、チップサイズが０．６ｍｍ×０．３ｍｍ×０．３ｍｍであり、ターン数が１９．５ターンであり、全ての層が磁性体層１６からなる電子部品を１０００００個作製した。そして、第１の実施例ないし第４の実施例に係る電子部品１０及び比較例に係る電子部品に対して露出不良の判定を行って、露出不良率を計測した。また、これらの電子部品の外部電極と積層体との固着力を測定した。更に、バレル加工において、積層体の角が所定の曲率を有するのに必要な時間を計測した。以下に示す表１は、実験結果を示した表である。

表１に示す実験結果より、磁性体層１７の空隙率を３．０％以上３５．０％以下とすることにより、比較例に係る電子部品に比べて、第１の実施例ないし第４の実施例に係る電子部品１０の方が、露出不良率が低下していることが理解できる。これは、以下に説明するように、第１の実施例ないし第４の実施例に係る電子部品１０では、比較例に係る電子部品に比べて、外観選別の判定精度が向上したことを意味している。より詳細には、比較例に係る電子部品では、露出不良と判定された電子部品の中には、露出不良が発生していないにもかかわらず誤判定により露出不良と判定されていた電子部品も含まれていたと考えられる。これに対して、第１の実施例ないし第４の実施例に係る電子部品１０では、露出不良率が低下している。これは、電子部品１０の露出不良の判定では、従来、露出不良と誤判定されていた電子部品が、露出不良ではないと正確に判定されるようになったことを意味している。

また、表１に示す実験結果よれば、第１の実施例ないし第４の実施例に係る電子部品１０では、比較例に係る電子部品に比べて、外部電極の固着力が向上していることが理解できる。同様に、表１に示す実験結果によれば、第１の実施例ないし第４の実施例に係る電子部品１０では、比較例に係る電子部品に比べて、バレル加工に必要な時間も短縮化されていることが理解できる。

（その他の実施形態）
なお、電子部品１０では、磁性体層１７ａ，１７ｂの厚みは、５μｍであるとしたが、該磁性体層１７ａ，１７ｂの厚みはこれに限らない。磁性体層１７ａ，１７ｂの厚みは、少なくとも５μｍ以上であればよい。

また、磁性体層１７は、積層体１２のｚ軸方向の両端において１枚ずつ積層されているが、磁性体層１７は、積層体１２のｚ軸方向の両端において複数枚積層されていてもよい。すなわち、電子部品１０では、積層体１２においてｚ軸方向の両端に位置する面から少なくとも５μｍまでの範囲内が、空隙率が３．０％以上３５．０％以下の磁性体層１７により構成されていれば、磁性体層１７の枚数は何枚であってもよい。

また、磁性体層１７は、積層体１２のｚ軸方向の両端において複数層積層される場合であっても、磁性体層１７が積層されている領域内には、コイル電極１８が設けられていないことが好ましい。磁性体層１７は、ポーラス状であるので、磁性体層１６に比べて、低い透磁率を有している。故に、磁性体層１７が積層されている領域内にコイル電極１８が設けられると、コイルＬのインダクタンスが低下してしまうからである。

また、電子部品１０は、シート積層法により作製されているが、該電子部品１０の製造方法はこれに限らない。電子部品１０は、例えば、転写法や印刷法によって作製されてもよい。

図１（ａ）は、一実施形態に係る電子部品の外観斜視図である。図１（ｂ）は、一実施形態に係る電子部品のＡ−Ａにおける断面構造図である。 図１に示す電子部品の積層体の分解斜視図である。

符号の説明

Ｌ コイル
１０ 電子部品
１２ 積層体
１４ａ，１４ｂ 外部電極
１６ａ〜１６ｈ，１７ａ，１７ｂ 磁性体層
１８ａ〜１８ｇ コイル電極

Claims (4)

1. 複数の絶縁層が積層されてなる積層体と、
   前記絶縁層と共に積層されコイルを構成している複数の内部電極と、
   積層方向に直交する方向において対向している前記積層体の面のそれぞれに設けられている第１の外部電極及び第２の外部電極と、
   を備え、
   前記積層体の積層方向において、両端に位置する面から少なくとも５μｍまでの範囲内は、空隙率が３．０％以上３５．０％以下であるポーラス状の前記絶縁層により構成され、
   ポーラス状となっていない前記絶縁体層が積層されている領域内に、前記内部電極が設けられていること、
   を特徴とする電子部品。
2. 前記積層体を構成する前記絶縁層の内、ポーラス状となっていない前記絶縁層は、０％以上０．５％以下の空隙率を有していること、
   を特徴とする請求項１に記載の電子部品。
3. 第１の絶縁層を作製する工程と、
   焼成後の空隙率が３．０％以上３５．０％以下であるポーラス状の層となるように、前記第１の絶縁層よりも荒い粒径を有する原料からなる第２の絶縁層を作製する工程と、
   前記第１の絶縁体層が積層されている領域内にコイルを構成する内部電極が設けられるように、該第１の絶縁層とコイルを構成する該内部電極とを積層する工程と、
   前記第１の絶縁層よりも積層方向の上側及び下側に、焼成後の積層方向の厚みが５μｍ以上となるように前記第２の絶縁層を積層する工程と、
   前記第１の絶縁層、前記第２の絶縁層及び前記内部電極からなる積層体を焼成する工程と、
   積層方向に直交する方向において対向している前記積層体の面のそれぞれに第１の外部電極及び第２の外部電極を形成する工程と、
   を備えること、
   を特徴とする電子部品の製造方法。
4. 第１の絶縁層を作製する工程と、
   焼成後の空隙率が３．０％以上３５．０％以下であるポーラス状の層となるように、樹脂ビーズが混合された原料からなる第２の絶縁層を作製する工程と、
   前記第１の絶縁体層が積層されている領域内にコイルを構成する内部電極が設けられるように、該複数の第１の絶縁層とコイルを構成する該内部電極とを積層する工程と、
   前記第１の絶縁層よりも積層方向の上側及び下側に、焼成後の積層方向の厚みが５μｍ以上となるように、前記第２の絶縁層を積層する工程と、
   前記第１の絶縁層、前記第２の絶縁層及び前記内部電極からなる積層体を焼成する工程と、
   積層方向に直交する方向において対向している前記積層体の面のそれぞれに第１の外部電極及び第２の外部電極を形成する工程と、
   を備えること、
   を特徴とする電子部品の製造方法。

Images