JP2005051195A - 積層セラミック電子部品の製造方法 - Google Patents

積層セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP2005051195A
JP2005051195A JP2004013620A JP2004013620A JP2005051195A JP 2005051195 A JP2005051195 A JP 2005051195A JP 2004013620 A JP2004013620 A JP 2004013620A JP 2004013620 A JP2004013620 A JP 2004013620A JP 2005051195 A JP2005051195 A JP 2005051195A
Authority
JP
Japan
Prior art keywords
sintered body
ceramic
resin
ceramic sintered
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004013620A
Other languages
English (en)
Other versions
JP4461815B2 (ja
Inventor
Toshio Kawabata
利夫 河端
Takehiko Otsuki
健彦 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004013620A priority Critical patent/JP4461815B2/ja
Publication of JP2005051195A publication Critical patent/JP2005051195A/ja
Application granted granted Critical
Publication of JP4461815B2 publication Critical patent/JP4461815B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

【課題】 セラミック焼結体に含浸させた樹脂の硬化処理時にセラミック焼結体どうしのくっつきを解消し、生産効率を上げることのできる積層セラミック電子部品の製造方法を得る。
【解決手段】 セラミック焼結体1の内部に電極が配設された積層セラミック電子部品の製造方法であって、セラミック原料とバインダーなどを配合した配合セラミック原料を用いて、内部に電極が配設された成形体を形成する工程と、前記成形体を焼成することにより、内部に電極が配設されたセラミック焼結体1を形成する工程と、前記焼結体1の空孔2に樹脂3を含浸させる工程と、樹脂3を含浸させた後の焼結体1を洗浄して該焼結体1の表面に余分に付着した樹脂を除去する工程と、洗浄後の焼結体1の表面に離型剤5を付着させる工程と、含浸されている樹脂3を硬化させる工程とからなる。
【選択図】 図2

Description

本発明は、積層セラミック電子部品の製造方法、詳しくは、高周波帯域で使用されるインダクタ、LC複合電子部品、LR複合電子部品、LCR複合電子部品などの製造方法に関する。
近年、電子機器の高周波化が進み、インダクタやLC複合部品、LR複合部品、LCR複合部品などは、GHz帯域の高周波に対応可能なものが求められるようになっている。
そこで、電磁波吸収体などに用いられる誘電率の低いフェライト材料として、空孔率を20〜70vol%とした発泡フェライト焼結体が知られている(特許文献1参照)。また、空孔を含有させたセラミックを用いた電子部品として、セラミックと、セラミックの内部に形成された内部電極を備え、セラミックに直径1〜3μmの空孔を3〜30vol%の割合で含有させたセラミック電子部品が提案されている(特許文献2参照)。
この種のフェライト焼結体は、空孔を高い割合で含んでいることに起因して誘電率が低く、高周波帯域でのインピーダンス特性を向上させることが可能である。また、磁路が連続していることから電磁気特性が不連続に大きく変動することがないという利点を有している。
ところで、本願発明者らは、フェライト焼結体の強度補強のために、該焼結体に樹脂を含浸させる種々の実験を試みた。樹脂を含浸させると、空孔の有無に拘わらずフェライト焼結体の強度が向上し、かつ、空孔を形成したフェライト焼結体にあっては空孔に樹脂が所定の割合で充填されることによって、インピーダンス特性のより一層の向上が図られることを知見した。
しかしながら、樹脂を含浸したセラミック電子部品においては、研磨した後の所定サイズのチップ(セラミック焼結体)を樹脂中に浸漬して引き上げた後、樹脂を硬化させる際に、チップの表面に付着している樹脂どうしが接着してチップがくっついてしまうという不具合が生じた。
チップ表面の余分な樹脂を硬化の前に洗浄して除去したとしても、洗浄液中に溶け出した樹脂が乾燥時にチップ表面に残るため、完全にチップのくっつきを解消することは困難であった。洗浄条件を厳しくすることも考えられるが、これでは焼結体の内部に含浸した樹脂も洗い流してしまうことになり、必ずしも好ましい対策ではない。
特開昭55−52300号公報 特開平11−67575号公報
そこで、本発明の目的は、セラミック焼結体に含浸させた樹脂の硬化処理時にセラミック焼結体どうしのくっつきを解消し、製造効率を上げることのできる積層セラミック電子部品の製造方法を提供することにある。
以上の目的を達成するため、第1の発明は、セラミック焼結体の内部に電極が配設された積層セラミック電子部品の製造方法であって、セラミック原料とバインダーとを配合した配合セラミック原料を用いて、内部に電極が配設された成形体を形成する工程と、前記成形体を焼成することにより、内部に電極が配設されたセラミック焼結体を形成する工程と、前記セラミック焼結体に樹脂を含浸させる工程と、樹脂を含浸させた後のセラミック焼結体を洗浄する工程と、洗浄後のセラミック焼結体の表面に離型剤を付着させる工程と、前記樹脂を硬化させる工程と、からなることを特徴とする。
第1の発明に係る製造方法にあっては、セラミック焼結体に樹脂を含浸させた後、該セラミック焼結体を洗浄し、洗浄後のセラミック焼結体の表面に離型剤を付着させるようにしたため、その後の樹脂を硬化させる工程において、離型剤は互いに接着することはないので、セラミック焼結体どうしのくっつきが確実に防止されることになり、生産効率が向上する。また、樹脂の洗浄を完全に行うことは必ずしも必要ではなく、セラミック焼結体の内部に含浸した樹脂までも洗い流されることはない。
第1の発明に係る製造方法において、セラミック焼結体の表面に離型剤を付着させる工程では、セラミック焼結体を離型剤に浸漬させるようにしてもよい。
第2の発明は、前記第1の発明における離型剤付着工程と樹脂硬化工程を同時に処理する製造方法であり、洗浄後のセラミック焼結体を離型剤に浸漬させつつ加熱することによって樹脂を硬化させることを特徴とする。
第3の発明は、セラミック焼結体の内部に電極が配設された積層セラミック電子部品の製造方法であって、セラミック原料とバインダーとを配合した配合セラミック原料を用いて、内部に電極が配設された成形体を形成する工程と、前記成形体を焼成することにより、内部に電極が配設されたセラミック焼結体を形成する工程と、前記セラミック焼結体に水を含浸させる工程と、前記セラミック焼結体の表面に離型剤を付着させる工程と、前記セラミック焼結体に含浸された水を蒸発させる工程と、前記セラミック焼結体に樹脂を含浸させる工程と、前記樹脂を硬化させる工程と、からなることを特徴とする。
第3の発明に係る製造方法にあっては、セラミック焼結体にまず水を含浸させた後に該焼結体の表面に離型剤を付着させることにより、離型剤はセラミック焼結体の空孔に侵入することなく該焼結体の表面に付着する。そして、含浸された水を蒸発させ、セラミック焼結体に樹脂を含浸させるため、空孔には樹脂のみが含浸され、かつ、焼結体の表面に余分な樹脂が付着することはない。その後、樹脂を硬化させる工程において、セラミック焼結体の表面をほぼ覆っている離型剤によって該焼結体どうしのくっつきが確実に防止されることになり、生産効率が向上する。
また、セラミック焼結体の表面に付着した離型剤は、樹脂の含浸/硬化の後にセラミック焼結体の空孔部分に残存することはないので、バレル研磨などにより離型剤を焼結体の表面から完全に除去することができる。従って、その後、焼結体の表面に形成されている外部電極をめっき処理する工程でめっき液中に離型剤が混入してめっき付き性を悪化させることが解消される。
第3の発明に係る製造方法において、前記離型剤は疎水性を有するものであることが好ましい。疎水性を有する離型剤を使用することにより、予め空孔に含浸されている水に離型剤が親和することはなく、空孔への離型剤の侵入を確実に防止することができる。
前記第1、第2及び第3の発明に係る製造方法において、前記配合セラミック原料には焼失材が含まれていてもよい。配合セラミック原料に焼失材を含ませることによって、セラミック焼結体の表面及び内部に空孔を形成することができ、焼結体の誘電率が低くなり、電子部品の高周波帯域でのインピーダンス特性が向上する。さらに、この空孔に樹脂が含浸されることにより、焼結体の強度が向上すると共に、インピーダンス特性がさらに向上する。
以下、本発明に係る積層セラミック電子部品の製造方法の実施形態について、添付図面を参照して説明する。
(セラミック焼結体の構造、図1参照)
本発明に係る製造方法において製造される一例としてのセラミック電子部品は、セラミック焼結体に多数の空孔を形成し、該空孔に樹脂を含浸させたチップインダクタである。そこで、まず、樹脂が充填された空孔を有するセラミック焼結体について、図1を参照して説明する。
図1において、セラミック焼結体1の内部には複数の空孔2が形成されており、該空孔2には樹脂3が充填されている。空孔2は、その平均径が5〜20μmであり、セラミック焼結体1において例えば30〜80vol%の割合で形成されており、開空孔及び閉空孔を含む。この焼結体1では空孔2のうち、例えば40vol%以上が樹脂3で充填されている。
セラミック焼結体1としては、磁性体セラミック、誘電体セラミック、半導体セラミック、圧電体セラミックなど、各種の機能性セラミックを用いることができる。
(第1実施例、図2〜図4参照)
ここで、積層セラミック電子部品の製造方法に関してその第1実施例について説明する。
まず、フェライト材料を得るため、所定量の酸化物原料(鉄、ニッケル、亜鉛、銅などの酸化物)を混合して800℃で1時間仮焼した。その後、ボールミルにより粉砕し、乾燥することにより、平均粒径約2μmの酸化物混合粉末を得た。
得られた前記酸化物混合粉末に、バインダー、分散剤、溶媒を添加し、さらに、市販の球状ポリマー(焼失材)を所定の空孔率(例えば、35vol%)となるように添加して混合し、ドクターブレード法により、厚さ30μmのセラミックグリーンシートを作製した。空孔率は任意であるが、30〜80vol%が好ましい。
空孔を形成するための焼失材として、表面積や保形性が大きく、バインダーに対する接着性に優れた球状ポリマーを採用することにより、歩留まりを低下させることなく、バインダーの割合を減らして焼失材の割合を増やすことが可能になり、空孔率を高めることができる。
次に、前記セラミックグリーンシート上に所定形状の内部電極やビアホールを導電ペーストにて形成し、これらのシートを積層し、圧着して所定サイズにカットした。
得られた積層体を400℃で3時間熱処理して脱バインダーを行った後、900℃で2時間焼成し、さらに、バレル研磨により積層体の面取りを行い、長さが1.6mm、幅及び高さが0.8mmの、空孔を有するセラミック焼結体1を得た。空孔2の割合は、混合する有機材料(特に、焼失材)の量を変化させることにより、調整することができる。
次に、前記セラミック焼結体1の両端部に導電ペーストを塗布して焼成し、内部電極と電気的に接続された外部電極13,14(図3参照)を形成した。
以上の工程によって製作されたチップインダクタ10の構成を図3に示す。このチップインダクタ10は、セラミック焼結体1の内部にコイル12が配設され、セラミック焼結体1の両端部に外部電極13,14が配設された構造を有する。コイル12のターン数は30ターンとされている。
コイル12は、図4にその一部を示すように、セラミックグリーンシート15上に形成した所定の形状の導電体パターン17の端部をビアホール18にて電気的に接続した周知の構成からなる。コイル12の端部はセラミックグリーンシート15'に形成したビアホール18'を介して外部電極13又は14に電気的に接続されている。
次に、所定の粘度になるように有機溶剤で希釈したエポキシ系樹脂に前記焼結体1を浸漬し、10分間真空引きして空孔2にエポキシ系樹脂3を含浸(充填)させた(図2(A)参照)。樹脂3の充填率は任意であるが、空孔の40vol%以上に充填されていることが好ましい。
エポキシ系樹脂から取り出した焼結体1を有機溶剤にて洗浄し、その表面に付着した余分な樹脂を取り除いた(図2(B)参照)。
さらに、洗浄後の焼結体1を離型剤(例えば、シリコーンオイル、エマルジョン系の離型剤)中に潜らせ、該焼結体1の表面に離型剤5を付着させた(図2(C)参照)。そして、乾燥機にて150℃で2時間乾燥させ、焼結体1内に含浸したエポキシ系樹脂3を硬化させた。
樹脂3の硬化及び冷却後に焼結体1を有機溶剤中に浸漬した状態で、10分間超音波洗浄し、焼結体1の表面に付着している離型剤5を除去した。
その後、電解めっきによりNi、Snを外部電極13,14上に成膜し、チップインダクタ10として完成させた。
以上の第1実施例にあっては、セラミック焼結体1に樹脂3を含浸させた後、該焼結体1を有機溶剤で洗浄し、洗浄後の焼結体1の表面に離型剤5を付着させるようにしたため、その後の樹脂3を硬化させる工程において、離型剤5は互いに接着することはなく、焼結体1どうしのくっつきが確実に防止された。
離型剤5を付着させない場合、最大で10%、通常3〜5%の割合で発生していた焼結体1のくっつき現象が無くなり、くっつきを除去する作業工程が不要となり、生産効率が向上し、コストダウンが可能となる。
また、焼結体1の表面に余分に付着した樹脂の洗浄に関しては、必ずしも完全に行う必要はなく、焼結体1の内部に含浸した樹脂3までも洗い流されることはなかった。
(第2実施例)
本第2実施例は基本的には前記第1実施例と同様である。異なるのは、セラミック焼結体1にエポキシ系樹脂3を含浸させて洗浄した後、該焼結体1を150℃に加熱した離型剤(例えば、シリコーンオイル、エマルジョン系の離型剤)中に浸漬し、2時間ゆっくりと攪拌し、樹脂3を硬化させた点にある。
離型剤中でエポキシ系樹脂を硬化させることで前記第1実施例と同様の利点を得ることができた。しかも、離型剤を乾燥させる工程を簡略化できるため、生産効率がさらに向上する。
(第3実施例、図5参照)
次に、積層セラミック電子部品の製造方法に関する第3実施例について説明する。
まず、フェライト材料から酸化物混合粉末を得る工程及び該粉末にバインダーや焼失材などを添加してセラミックグリーンシートを作製する工程、さらに、該グリーンシート上に内部電極やビアホールを形成して積層し、外部電極を形成して焼成する工程は前記第1実施例に示したとおりである。
次に、前述の如く第1実施例と同様にして得られたセラミック焼結体1を水中に浸漬させて1分間真空引きして空孔2に水4(図5(A)参照)を含浸させた。その後、焼結体1を水中から取り出してその表面の水分を軽く拭き取り、離型剤中に浸漬しつつ攪拌し、1分後に離型剤を排出し、液切りした。その後、焼結体1を120℃で1時間乾燥させた。
これにて、離型剤5が焼結体1の表面に付着する(図5(A)参照)。離型剤は、親水性、疎水性のいずれであってもよいが、予め含浸されている水4と親和しない疎水性を有するもの(例えば、シリコーンオイル)を使用することが好ましい。
次に、所定の粘度になるように有機溶剤で希釈したエポキシ系樹脂に前記焼結体1を浸漬し、10分間真空引きして空孔2にエポキシ系樹脂3を含浸(充填)させた(図5(B)参照)。樹脂3の充填率は任意であるが、空孔の40vol%以上に充填されていることが好ましい。
エポキシ系樹脂から取り出した焼結体1を有機溶剤にて洗浄し、その表面に付着した余分な樹脂を取り除いた。そして、乾燥機にて150℃で2時間乾燥させ、焼結体1内に含浸したエポキシ系樹脂3を硬化させた。
樹脂3の硬化及び冷却後に焼結体1と直径1mmのアルミナボールと水をポットに入れて、高速回転バレル装置で20分間バレル処理を施し、焼結体1の表面に付着している離型剤5を除去した。さらに、焼結体1を超音波洗浄し、表面に付いている汚れを除去した。
その後、電解めっきによりNi、Snを外部電極13,14上に成膜し、チップインダクタ10として完成させた。
以上の第3実施例にあっては、セラミック焼結体1に樹脂3を含浸させる前に離型剤5を付着させておくため、余分な樹脂の除去が容易になり、しかも、水4を含浸させた後に焼結体1の表面に離型剤5を付着させることにより、離型剤5は焼結体1の空孔2に侵入することなく焼結体1の表面に付着する。そして、含浸された水4を蒸発させ、セラミック焼結体1に樹脂3を含浸させるため、空孔2には樹脂3のみが含浸される。その後、樹脂3を硬化させる工程において、セラミック焼結体1の表面をほぼ覆っている離型剤5は互いに接着することはなく、焼結体1どうしのくっつきが確実に防止された。
また、セラミック焼結体1の表面に付着した離型剤5は、樹脂3の含浸/硬化の後に空孔2に残存することはないので、バレル研磨などにより離型剤5を焼結体1の表面から完全に除去することができた。その後、焼結体1の表面に形成されている外部電極13,14をめっき処理する工程でめっき液中に離型剤が混入してめっき付き性を悪化させることが解消された。
(他の実施例)
なお、本発明に係る積層セラミック電子部品の製造方法は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更できる。
特に、セラミック焼結体の原料成分やその組成比は任意である。また、本発明は、空孔が形成されないセラミック焼結体に対して適用することができ、かつ、空孔に含浸する樹脂も前記エポキシ系樹脂以外に種々の樹脂を用いることができる。離型剤としては、親水性、疎水性のいずれでもよく、シリコーンオイルやエマルジョン系の離型剤の他に、フッ素系樹脂などを用いることができる。
さらに、本発明に係る製造方法は、前記実施形態に示したチップインダクタのみならず、LC複合電子部品、LR複合電子部品、LCR複合電子部品などに幅広く適用することができる。
樹脂が充填された空孔を有するセラミック焼結体の内部構造を模式的に示す断面図である。 本発明に係る製造方法の第1実施例を示し、(A)は樹脂を含浸させたときの断面図、(B)は樹脂を洗浄したときの断面図、(C)は離型剤を付着させたとき断面図である。 本発明に係る製造方法にて制作したチップインダクタを示す断面図である。 前記チップインダクタの一部を示す分解斜視図である。 本発明に係る製造方法の第3実施例を示し、(A)は水を含浸させて離型剤を塗布したときの断面図、(B)は水を蒸発させて樹脂を含浸させたときの断面図である。
符号の説明
1…セラミック焼結体
2…空孔
3…樹脂
4…水
5…離型剤
10…チップインダクタ
12…コイル(内部電極)

Claims (6)

  1. セラミック焼結体の内部に電極が配設された積層セラミック電子部品の製造方法であって、
    セラミック原料とバインダーとを配合した配合セラミック原料を用いて、内部に電極が配設された成形体を形成する工程と、
    前記成形体を焼成することにより、内部に電極が配設されたセラミック焼結体を形成する工程と、
    前記セラミック焼結体に樹脂を含浸させる工程と、
    樹脂を含浸させた後のセラミック焼結体を洗浄する工程と、
    洗浄後のセラミック焼結体の表面に離型剤を付着させる工程と、
    前記樹脂を硬化させる工程と、
    からなることを特徴とする積層セラミック電子部品の製造方法。
  2. セラミック焼結体の表面に離型剤を付着させる工程においては、セラミック焼結体を離型剤に浸漬させることを特徴とする請求項1に記載の積層セラミック電子部品の製造方法。
  3. セラミック焼結体の内部に電極が配設された積層セラミック電子部品の製造方法であって、
    セラミック原料とバインダーとを配合した配合セラミック原料を用いて、内部に電極が配設された成形体を形成する工程と、
    前記成形体を焼成することにより、内部に電極が配設されたセラミック焼結体を形成する工程と、
    前記セラミック焼結体に樹脂を含浸させる工程と、
    樹脂を含浸させた後のセラミック焼結体を洗浄する工程と、
    洗浄後のセラミック焼結体を離型剤に浸漬させつつ加熱することによって前記樹脂を硬化させる工程と、
    とからなることを特徴とする積層セラミック電子部品の製造方法。
  4. セラミック焼結体の内部に電極が配設された積層セラミック電子部品の製造方法であって、
    セラミック原料とバインダーとを配合した配合セラミック原料を用いて、内部に電極が配設された成形体を形成する工程と、
    前記成形体を焼成することにより、内部に電極が配設されたセラミック焼結体を形成する工程と、
    前記セラミック焼結体に水を含浸させる工程と、
    前記セラミック焼結体の表面に離型剤を付着させる工程と、
    前記セラミック焼結体に含浸された水を蒸発させる工程と、
    前記セラミック焼結体に樹脂を含浸させる工程と、
    前記樹脂を硬化させる工程と、
    からなることを特徴とする積層セラミック電子部品の製造方法。
  5. 前記離型剤は疎水性を有するものであることを特徴とする請求項4に記載の積層セラミック電子部品の製造方法。
  6. 前記配合セラミック原料には焼失材が含まれていることを特徴とする請求項1、請求項2、請求項3、請求項4又は請求項5に記載の積層セラミック電子部品の製造方法。
JP2004013620A 2003-07-16 2004-01-21 積層セラミック電子部品の製造方法 Expired - Fee Related JP4461815B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004013620A JP4461815B2 (ja) 2003-07-16 2004-01-21 積層セラミック電子部品の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003197702 2003-07-16
JP2004013620A JP4461815B2 (ja) 2003-07-16 2004-01-21 積層セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2005051195A true JP2005051195A (ja) 2005-02-24
JP4461815B2 JP4461815B2 (ja) 2010-05-12

Family

ID=34277327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004013620A Expired - Fee Related JP4461815B2 (ja) 2003-07-16 2004-01-21 積層セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP4461815B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100925122B1 (ko) * 2007-11-01 2009-11-04 한국세라믹기술원 세라믹 후막기판의 제조방법 및 이를 이용한 모듈
JP2009283824A (ja) * 2008-05-26 2009-12-03 Murata Mfg Co Ltd 電子部品及びその製造方法
WO2014180608A1 (de) * 2013-05-06 2014-11-13 Epcos Ag Elektronisches bauelement und verfahren zu dessen passivierung
JP2017130674A (ja) * 2017-03-03 2017-07-27 Tdk株式会社 フェライト焼結磁石
CN113539609A (zh) * 2020-04-20 2021-10-22 株式会社村田制作所 线圈部件及线圈部件的制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100925122B1 (ko) * 2007-11-01 2009-11-04 한국세라믹기술원 세라믹 후막기판의 제조방법 및 이를 이용한 모듈
JP2009283824A (ja) * 2008-05-26 2009-12-03 Murata Mfg Co Ltd 電子部品及びその製造方法
JP4692574B2 (ja) * 2008-05-26 2011-06-01 株式会社村田製作所 電子部品及びその製造方法
WO2014180608A1 (de) * 2013-05-06 2014-11-13 Epcos Ag Elektronisches bauelement und verfahren zu dessen passivierung
JP2016524813A (ja) * 2013-05-06 2016-08-18 エプコス アクチエンゲゼルシャフトEpcos Ag 電子デバイスおよびそのパッシベーション方法
US9734948B2 (en) 2013-05-06 2017-08-15 Epcos Ag Electronic component and method for the passivation thereof
JP2017130674A (ja) * 2017-03-03 2017-07-27 Tdk株式会社 フェライト焼結磁石
CN113539609A (zh) * 2020-04-20 2021-10-22 株式会社村田制作所 线圈部件及线圈部件的制造方法
JP2021174797A (ja) * 2020-04-20 2021-11-01 株式会社村田製作所 コイル部品及びコイル部品の製造方法
CN113539609B (zh) * 2020-04-20 2024-01-26 株式会社村田制作所 线圈部件及线圈部件的制造方法

Also Published As

Publication number Publication date
JP4461815B2 (ja) 2010-05-12

Similar Documents

Publication Publication Date Title
KR100415800B1 (ko) 칩형 전자 부품과 그 제조 방법
US11776727B2 (en) Coil component magnetic base
US10867744B2 (en) Coil component
KR100281244B1 (ko) 전자부품과 그 제조방법
TWI684190B (zh) 層疊線圈型電子部件
JP2018182203A (ja) コイル部品
CN1448968A (zh) 陶瓷电子部件及其制造方法
US10804022B2 (en) Coil component
JP2018182206A (ja) コイル部品
JP2018182208A (ja) コイル部品
JP2018182210A (ja) コイル部品
JP4461815B2 (ja) 積層セラミック電子部品の製造方法
JP3870936B2 (ja) 積層セラミック電子部品
JPH10208907A (ja) 電子部品とその製造方法
JP2018182205A (ja) コイル部品
JP5769532B2 (ja) コンデンサおよびその製造方法
JP4281489B2 (ja) 積層セラミック電子部品の製造方法
JP6832927B2 (ja) 電子部品の製造方法
JP2005038922A (ja) 積層セラミック電子部品の製造方法
CN1130897A (zh) 磁性介电陶瓷合成材料,其生产及使用方法,以及多功能元件
JP2018182202A (ja) コイル部品
JP2018182201A (ja) コイル部品
JP4140778B2 (ja) 樹脂結合型磁石及びその製造方法
JP3675620B2 (ja) 誘電体共振器の製造方法、フィルタおよび通信機器
JPH04250607A (ja) チップ状電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4461815

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees