JP2007324555A - 積層インダクタ - Google Patents
積層インダクタ Download PDFInfo
- Publication number
- JP2007324555A JP2007324555A JP2006178730A JP2006178730A JP2007324555A JP 2007324555 A JP2007324555 A JP 2007324555A JP 2006178730 A JP2006178730 A JP 2006178730A JP 2006178730 A JP2006178730 A JP 2006178730A JP 2007324555 A JP2007324555 A JP 2007324555A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulator
- insulator layer
- coil
- multilayer inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F3/00—Cores, Yokes, or armatures
- H01F3/10—Composite arrangements of magnetic circuits
- H01F2003/106—Magnetic circuits using combinations of different magnetic materials
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
【課題】 初期のインダクタンス値の大幅な低下を伴うことなく、磁束の通過を抑制する作用にばらつきが生じるのを防止することが可能な積層インダクタを提供する。
【解決手段】 高透磁率磁性体からなる第1の絶縁体層11aが複数積層された積層体11と、第1の絶縁体層毎に形成された帯状の導電体層12が互いに連結されて積層体の内部に螺旋状に形成された少なくとも一つのコイル15と、第1の絶縁体層の透磁率よりも低い透磁率を有しコイルの旋回軸を横切り導電体層に接する第2の絶縁体層13と、を有し、コイルの内周面と外周面の間の内周面の近傍で、第1の絶縁体層に形成された導電体層の厚み寸法の少なくとも一部が第2の絶縁体層の厚み寸法の少なくとも一部と重なるように接している。従って、第2の絶縁体層を薄くしても導電体層と第2の絶縁体層とが接触した状態が確実に得られ、また、コイルの磁束が完全に分断されることを防止できる。
【選択図】図2
【解決手段】 高透磁率磁性体からなる第1の絶縁体層11aが複数積層された積層体11と、第1の絶縁体層毎に形成された帯状の導電体層12が互いに連結されて積層体の内部に螺旋状に形成された少なくとも一つのコイル15と、第1の絶縁体層の透磁率よりも低い透磁率を有しコイルの旋回軸を横切り導電体層に接する第2の絶縁体層13と、を有し、コイルの内周面と外周面の間の内周面の近傍で、第1の絶縁体層に形成された導電体層の厚み寸法の少なくとも一部が第2の絶縁体層の厚み寸法の少なくとも一部と重なるように接している。従って、第2の絶縁体層を薄くしても導電体層と第2の絶縁体層とが接触した状態が確実に得られ、また、コイルの磁束が完全に分断されることを防止できる。
【選択図】図2
Description
本発明は、積層インダクタに関するものである。
積層インダクタは、高透磁率の磁性体層と導電体層とを積層して、積層体の内部に螺旋状のコイルを設けたものであるが、所定値以上の直流電流を印加すると磁性体の磁気飽和によって積層インダクタのインダクタンス値が低下する現象を生じる。この現象は閉磁路型の積層インダクタを開磁路化することによって、具体的には、積層体の磁性体層の層間に非磁性もしくは低透磁率の絶縁体層を介在させることによって改善が可能である。
具体的には、背景技術1(図12:特許文献1)に示されるように、磁性体層101と導体102とを交互に積層し、導体102が磁性体層101の間から間へと1つ以上のコイルを形成させて成り、非磁性の絶縁体層103が磁性体層101の間へ介在されていることを特徴とする開磁路型積層体コイルが提案されている。この場合、コイルを形成する導体102の周囲の3方向で導体102と非磁性の絶縁体層103とが接している。
また、背景技術2(図13:特許文献2)に示されるように、磁性体セラミックス層201と導電体層202とを積層し、螺旋状のコイルを磁性体セラミックスの中に設け、磁性体セラミックスのコイルに囲まれた部分の少なくとも一部を非磁性の絶縁体セラミックス203にした積層インダクタンス素子が提案されている。この場合、導電体層202の周囲の1方向で導電体層と非磁性の絶縁体セラミックス203とが接している。
特開昭56−155516号公報 特開平11−97245号公報
具体的には、背景技術1(図12:特許文献1)に示されるように、磁性体層101と導体102とを交互に積層し、導体102が磁性体層101の間から間へと1つ以上のコイルを形成させて成り、非磁性の絶縁体層103が磁性体層101の間へ介在されていることを特徴とする開磁路型積層体コイルが提案されている。この場合、コイルを形成する導体102の周囲の3方向で導体102と非磁性の絶縁体層103とが接している。
また、背景技術2(図13:特許文献2)に示されるように、磁性体セラミックス層201と導電体層202とを積層し、螺旋状のコイルを磁性体セラミックスの中に設け、磁性体セラミックスのコイルに囲まれた部分の少なくとも一部を非磁性の絶縁体セラミックス203にした積層インダクタンス素子が提案されている。この場合、導電体層202の周囲の1方向で導電体層と非磁性の絶縁体セラミックス203とが接している。
しかしながら、前記磁性体層101の間に非磁性の絶縁体層103を介在させた背景技術1の積層インダクタにあっては、非磁性の絶縁体層103が積層インダクタの内部及び外部で磁路を分断するため、インダクタンス値が大幅に低下するという不具合があった。また、前記磁性体セラミックス201のコイルに囲まれた部分の少なくとも一部を非磁性絶縁体セラミックス203にした背景技術2の積層インダクタにあっては、磁性体セラミックス201のコイルに囲まれた部分の中心よりもコイルを構成する導電体層202と非磁性絶縁体セラミックス203とが接する部分のほうが磁束密度が高くなるが、非磁性絶縁体セラミックス203の厚みを薄くした場合にはコイルを構成する導電体層202と非磁性絶縁体セラミックス203との接触状態が不安定となるため、非磁性絶縁体セラミックス203による磁束の通過を抑制する作用にばらつきを生じやすく、直流電流を印加した際に、直流重畳特性の改善効果が得られずに初期のインダクタンス値から急激にインダクタンス値が低下するものが10〜30%の割合で生じてしまうという課題があった。一方、前記のような磁束の通過を抑制する作用にばらつきを生じさせないように前記非磁性絶縁体セラミックス203の厚みを厚くすると、前記背景技術1の積層インダクタと同様に積層インダクタの磁路が分断されて、初期のインダクタンス値が大幅に低下することが避けられなかった。
本発明の目的は、初期のインダクタンス値の大幅な低下を伴うことなく、磁束の通過を抑制する作用にばらつきが生じるのを防止することが可能な積層インダクタを提供することにある。
前記目的を達成するため、本発明は、
(1)高透磁率磁性体からなる第1の絶縁体層が複数積層された積層体と、前記第1の絶縁体層毎に形成された帯状の導電体層が互いに連結されて前記積層体の内部に螺旋状に形成された少なくとも一つのコイルと、前記第1の絶縁体層の透磁率よりも低い透磁率を有し前記コイルの旋回軸を横切り前記導電体層に接する第2の絶縁体層とを有する積層インダクタにおいて、
前記螺旋状のコイルの内周面と外周面の間の少なくとも内周面の近傍で、前記積層体の選択された第1の絶縁体層に形成された導電体層の厚み寸法の少なくとも一部が前記第2の絶縁体層の厚み寸法の少なくとも一部と重なるように前記導電体層と前記第2の絶縁体層とが接していることを特徴とする。(・・・以下、第1の課題解決手段と称する。)
(1)高透磁率磁性体からなる第1の絶縁体層が複数積層された積層体と、前記第1の絶縁体層毎に形成された帯状の導電体層が互いに連結されて前記積層体の内部に螺旋状に形成された少なくとも一つのコイルと、前記第1の絶縁体層の透磁率よりも低い透磁率を有し前記コイルの旋回軸を横切り前記導電体層に接する第2の絶縁体層とを有する積層インダクタにおいて、
前記螺旋状のコイルの内周面と外周面の間の少なくとも内周面の近傍で、前記積層体の選択された第1の絶縁体層に形成された導電体層の厚み寸法の少なくとも一部が前記第2の絶縁体層の厚み寸法の少なくとも一部と重なるように前記導電体層と前記第2の絶縁体層とが接していることを特徴とする。(・・・以下、第1の課題解決手段と称する。)
また、本発明の主要な実施形態は、
(2)前記積層体の前記コイルの旋回軸の両端を除いた内側の層間のみに、前記第2の絶縁体層を有することを特徴とする。(・・・以下、第2の課題解決手段と称する。)
(2)前記積層体の前記コイルの旋回軸の両端を除いた内側の層間のみに、前記第2の絶縁体層を有することを特徴とする。(・・・以下、第2の課題解決手段と称する。)
また、本発明の他の主要な実施形態は、
(3)前記積層体の内部に積層方向に互いに独立して複数の前記第2の絶縁体層を備えることを特徴とする。(・・・以下、第3の課題解決手段と称する。)
(3)前記積層体の内部に積層方向に互いに独立して複数の前記第2の絶縁体層を備えることを特徴とする。(・・・以下、第3の課題解決手段と称する。)
また、本発明の他の実施形態は、
(4)前記積層体の前記コイルの旋回軸の長さの中心に近い第2の絶縁体層の厚みが前記の中心から遠い第2の絶縁体層の厚みより厚いことを特徴とする。(・・・以下、第4の課題解決手段と称する。)
(4)前記積層体の前記コイルの旋回軸の長さの中心に近い第2の絶縁体層の厚みが前記の中心から遠い第2の絶縁体層の厚みより厚いことを特徴とする。(・・・以下、第4の課題解決手段と称する。)
上記第1の課題解決手段による作用は次の通りである。すなわち、前記螺旋状のコイルの内周面と外周面の間の少なくとも内周面の近傍で、前記積層体の選択された第1の絶縁体層に形成された導電体層の厚み寸法の少なくとも一部が前記第2の絶縁体層の厚み寸法の少なくとも一部と重なるように前記導電体層と前記第2の絶縁体層とが接している。このため、第2の絶縁体層を薄くしても導電体層と第2の絶縁体層とが接触した状態が確実に得られ、第2の絶縁体層によって磁束の通過を抑制する作用にばらつきが生じるのを防止することができるので、コイルの磁路が完全に分断されることを防止して初期のインダクタンス値の大幅な低下を回避できる積層インダクタを提供することができる。
また、上記第2の課題解決手段による作用は次の通りである。すなわち、前記積層体の前記コイルの旋回軸の両端を除いた内側の層間のみに前記第2の絶縁体層を有するので、磁束密度が最も高くなりやすいコイルの旋回軸の両端を除いた内側において、第2の絶縁体層により磁束の通過を抑制する作用を得ることができ、積層体内の磁束密度を均一化して、局部的な磁気飽和の発生を防止することができる。
また、上記第3の課題解決手段による作用は次の通りである。すなわち、前記積層体の内部に積層方向に互いに独立して複数の前記第2の絶縁体層を備えるので、電流印加時のインダクタンス値の変化をより小さくすることが可能となり、電流重畳特性の安定性がさらに改善される。
また、上記第4の課題解決手段による作用は次の通りである。すなわち、前記積層体の前記コイルの旋回軸の長さの中心に近い第2の絶縁体層の厚みが前記中心から遠い第2の絶縁体層の厚みより厚いので、磁束密度が最も高くなりやすいコイルの旋回軸の長さの中心に近い部分において、第2の絶縁体層により磁束の通過を抑制する作用をより大きく得ることができ、その分、中心から遠い部分の第2の絶縁体層の厚みを薄くすることができるので、複数の第2の絶縁体層を等しい厚みで配設する場合に比べて、より高い初期のインダクタンス値を得ることができる。
上述したように本発明の積層インダクタは、コイルの磁路が完全に分断されることを防止して初期のインダクタンス値の大幅な低下を伴うことなく、第2の絶縁体層により磁束の通過を抑制する作用にばらつきが生じるのを防止することが可能な積層インダクタを提供することができる。
本発明の前記目的とそれ以外の目的、構成特徴、作用効果は、以下の説明と添付図面によって明らかとなろう。
本発明の前記目的とそれ以外の目的、構成特徴、作用効果は、以下の説明と添付図面によって明らかとなろう。
以下、本発明の積層インダクタの第1の実施形態について、図1〜図4を参照して説明する。図1は本実施形態の積層インダクタ10の全体を示す一部の内部構造を透視した外観斜視図であり、図2は前記第1の実施形態の積層インダクタ10の図1のA−A線における断面図、図3は前記第1の実施形態の積層インダクタ10の内部構造を示す分解斜視図、図4は前記第1の実施形態の積層インダクタ10の電流直流重畳特性を示す図である。
図1及び図2に示すように、磁性材料からなる積層体11の内部に螺旋状のコイル15が形成された積層インダクタ10であって、積層体11の対向する一対の端部にそれぞれ設けられた外部電極14に前記コイル15の端部12aが接続されている。
具体的には、高透磁率磁性体からなる第1の絶縁体層11aが複数積層された積層体11と、前記第1の絶縁体層11a毎に形成された帯状の導電体層12が互いに連結されて前記積層体11の内部に螺旋状に形成された少なくとも一つのコイル15と、前記第1の絶縁体層11aの透磁率よりも低い透磁率を有し前記コイルの旋回軸を横切り前記導電体層12に接する第2の絶縁体層13と、を有する積層インダクタにおいて、
前記螺旋状のコイル15の内周面と外周面の間の少なくとも内周面の近傍で、前記積層体11の選択された第1の絶縁体層11aに形成された導電体層12の厚み寸法の少なくとも一部が前記第2の絶縁体層13の厚み寸法の少なくとも一部と重なるように前記導電体層12と前記第2の絶縁体層13とが接している。
前記螺旋状のコイル15の内周面と外周面の間の少なくとも内周面の近傍で、前記積層体11の選択された第1の絶縁体層11aに形成された導電体層12の厚み寸法の少なくとも一部が前記第2の絶縁体層13の厚み寸法の少なくとも一部と重なるように前記導電体層12と前記第2の絶縁体層13とが接している。
また、本第1の実施形態の積層インダクタ10は、前記積層体11の内部に積層方向に互いに独立して複数,具体的には7層の前記第2の絶縁体層13を備えている。
上記第1の絶縁体層11aを構成する高透磁率磁性材料としては、Ni−Zn系フェライト、Ni−Zn−Cu系フェライト等を主成分とするものから適宜選択して用いることができる。
また、上記導電体層12を構成する材料としては、Ag、Ag−Pd合金等を主成分とするものから適宜選択して用いることができる。
また、上記第2の絶縁体層13を構成する材料としては、Cu−Zn系フェライト、Zn系フェライト等の常温で磁性を示さない絶縁体材料、もしくはガラスとTiO2粉末との混合物からなる絶縁体材料等を主成分とし、前記第1の絶縁体層11aの透磁率よりも低い透磁率を有する絶縁体材料の中から適宜選択して用いることができる。
上記積層インダクタ10は、上記磁性材料からなる第1の絶縁体層11aと導電体層12とが交互に積層され、焼成されることにより一体化され、積層体11の内部に螺旋状のコイル15を設けたものであるが、本発明はこれに限定するものではなく、上記Ni−Zn系フェライト、Ni−Zn−Cu系フェライトのほか、Mn−Znフェライト、金属磁性材料等の粉末とエポキシ系樹脂等とを混合して第1の絶縁体層11aを構成するとともに、上記Cu−Zn系フェライト、Zn系フェライト等の常温で磁性を示さない絶縁体材料、もしくはガラスとTiO2粉末との混合物からなる絶縁体材料等のほか、その他の各種フィラー等の粉末とエポキシ樹脂等とを混合しで第2の絶縁体層13を構成し、上記Ag、Ag−Pd合金等の粉末と樹脂とを主成分とするもののほか、Au,Cu等の金属箔、各種金属薄膜等を用いて導電体層12を構成し、これらを加熱加圧により積層一体化して樹脂複合タイプの積層体を構成してもよい。
次に、上記積層インダクタ10の代表的な製造プロセスについて説明する。尚、説明の都合上、積層インダクタ10の1個分について図示および説明を行うが、これに限定するものではなく、積層インダクタ10の複数個分を一括して形成した後、個々の積層インダクタに分割してもよい。
図3に示すように、上記第1の絶縁体層を構成する磁性材料の粉末をポリビニルアセテート、エチルセルロース等の有機バインダ、テルピネオール等の溶剤、分散材等と混合して高透磁率絶縁体材料スラリーを作成し、PET(PolyEthylene Terephtalate)等からなるキャリアフィルム上にドクターブレード法、グラビア印刷法等公知の手段により塗工し、乾燥して内側の1層目〜7層目に相当するセラミックグリーンシートS11〜S17と、上下外側のカバー層を構成するそれぞれ複数のセラミックグリーンシートS18とを準備する。また、前記導電体層を構成する導電体材料粉末とビヒクル、溶剤とを混合して導電体材料ペーストを準備するとともに、第2の絶縁体層を構成する絶縁体材料の粉末を有機バインダ、溶剤と混合して、低透磁率絶縁体材料ペーストを準備する。
次に、前記で得られた1層目〜6層目のセラミックグリーンシートS11〜S16のそれぞれ所定の位置に、打ち抜きプレス、レーザ光照射、等の公知の手段でスルーホールH11〜H16を穿孔した後、1層目〜7層目のセラミックグリーンシートS11〜S17の表面に、前記低透磁率絶縁体材料ペーストをスクリーン印刷法等の公知の印刷方法により所定のパターンで印刷して矩形の第2の絶縁体材料層L11〜L17を形成する。
次に、前記2層目〜6層目のセラミックグリーンシートS12〜S16の上に第2の絶縁体材料層L12〜L16の外周近傍にコ字状の所謂3/4ターンの導電体層のそれぞれ内周近傍が少なくとも重なるように、前記導電体材料ペーストを印刷するとともに前記スルーホールH11〜H16の内部に前記導電体材料ペーストを充填してスルーホール導体を形成する。導電体材料層C12〜C16の周囲の螺旋状のコイル15の内周面と外周面の間の少なくとも内周面の近傍で、前記導電体材料層C12〜C16のそれぞれ厚み寸法の少なくとも一部が前記第2の絶縁体材料層L12〜L16のそれぞれ厚み寸法の少なくとも一部と重なるように接している。
また、内側の1層目のセラミックグリーンシートS11と7層目のセラミックグリーンシートには、前記と同様に第2の絶縁体材料層L11,L17の外周近傍にコ字状の所謂3/4ターンの導電体材料層C11,C17の内周近傍が少なくとも重なるように設けられ、導電体材料層C11,C17の周囲の螺旋状のコイル15の内周面と外周面の間の少なくとも内周面の近傍で、前記導電体材料層C11,C17のそれぞれ厚み寸法の少なくとも一部が前記第2の絶縁体材料層L11,L17のそれぞれ厚み守法の少なくとも一部と重なるように接しているとともに、前記導電体層C11,C17の引き出し部C11a,C17aが積層体11の対向する端面にそれぞれ露出するように配設されている。
次に、前記で得られた1層目〜7層目のセラミックグリーンシートS11〜S17を1層目が上、7層目が下になるように所定の順序で重ねるとともに、前記低透磁率絶縁体材料層、導電体材料層等を印刷しないセラミックグリーンシートS18を前記で得られたセラミックグリーンシートS11〜S17の上部及び下部にそれぞれ複数枚ずつ重ね、圧着した後、400℃〜600℃で1〜3時間脱バインダ処理した後、800℃〜1000℃で1〜10時間焼成して積層体11を得る。
次に、得られた積層体11の導電体層12の引き出し部12aが露出した端面に前記と同様にAg,Ag−Pd合金等の導電材料粉末を主成分とする焼付型の導電体材料ペーストや、Ag、Ag−Pd合金等の導電材料粉末を含有する熱硬化型の導電性樹脂ペースト等をスクリーン印刷法、ディップ法、転写法等の公知の塗布手段により塗布し、所定の温度で焼付け、もしくは所定の温度で熱硬化して、外部電極14を形成する。
また、前記外部電極14上に、必要により、半田付け性を向上させる等の目的で、Cuめっき、Niめっき、Snめっき等を形成する。
図3に示すように、上記第1の絶縁体層を構成する磁性材料の粉末をポリビニルアセテート、エチルセルロース等の有機バインダ、テルピネオール等の溶剤、分散材等と混合して高透磁率絶縁体材料スラリーを作成し、PET(PolyEthylene Terephtalate)等からなるキャリアフィルム上にドクターブレード法、グラビア印刷法等公知の手段により塗工し、乾燥して内側の1層目〜7層目に相当するセラミックグリーンシートS11〜S17と、上下外側のカバー層を構成するそれぞれ複数のセラミックグリーンシートS18とを準備する。また、前記導電体層を構成する導電体材料粉末とビヒクル、溶剤とを混合して導電体材料ペーストを準備するとともに、第2の絶縁体層を構成する絶縁体材料の粉末を有機バインダ、溶剤と混合して、低透磁率絶縁体材料ペーストを準備する。
次に、前記で得られた1層目〜6層目のセラミックグリーンシートS11〜S16のそれぞれ所定の位置に、打ち抜きプレス、レーザ光照射、等の公知の手段でスルーホールH11〜H16を穿孔した後、1層目〜7層目のセラミックグリーンシートS11〜S17の表面に、前記低透磁率絶縁体材料ペーストをスクリーン印刷法等の公知の印刷方法により所定のパターンで印刷して矩形の第2の絶縁体材料層L11〜L17を形成する。
次に、前記2層目〜6層目のセラミックグリーンシートS12〜S16の上に第2の絶縁体材料層L12〜L16の外周近傍にコ字状の所謂3/4ターンの導電体層のそれぞれ内周近傍が少なくとも重なるように、前記導電体材料ペーストを印刷するとともに前記スルーホールH11〜H16の内部に前記導電体材料ペーストを充填してスルーホール導体を形成する。導電体材料層C12〜C16の周囲の螺旋状のコイル15の内周面と外周面の間の少なくとも内周面の近傍で、前記導電体材料層C12〜C16のそれぞれ厚み寸法の少なくとも一部が前記第2の絶縁体材料層L12〜L16のそれぞれ厚み寸法の少なくとも一部と重なるように接している。
また、内側の1層目のセラミックグリーンシートS11と7層目のセラミックグリーンシートには、前記と同様に第2の絶縁体材料層L11,L17の外周近傍にコ字状の所謂3/4ターンの導電体材料層C11,C17の内周近傍が少なくとも重なるように設けられ、導電体材料層C11,C17の周囲の螺旋状のコイル15の内周面と外周面の間の少なくとも内周面の近傍で、前記導電体材料層C11,C17のそれぞれ厚み寸法の少なくとも一部が前記第2の絶縁体材料層L11,L17のそれぞれ厚み守法の少なくとも一部と重なるように接しているとともに、前記導電体層C11,C17の引き出し部C11a,C17aが積層体11の対向する端面にそれぞれ露出するように配設されている。
次に、前記で得られた1層目〜7層目のセラミックグリーンシートS11〜S17を1層目が上、7層目が下になるように所定の順序で重ねるとともに、前記低透磁率絶縁体材料層、導電体材料層等を印刷しないセラミックグリーンシートS18を前記で得られたセラミックグリーンシートS11〜S17の上部及び下部にそれぞれ複数枚ずつ重ね、圧着した後、400℃〜600℃で1〜3時間脱バインダ処理した後、800℃〜1000℃で1〜10時間焼成して積層体11を得る。
次に、得られた積層体11の導電体層12の引き出し部12aが露出した端面に前記と同様にAg,Ag−Pd合金等の導電材料粉末を主成分とする焼付型の導電体材料ペーストや、Ag、Ag−Pd合金等の導電材料粉末を含有する熱硬化型の導電性樹脂ペースト等をスクリーン印刷法、ディップ法、転写法等の公知の塗布手段により塗布し、所定の温度で焼付け、もしくは所定の温度で熱硬化して、外部電極14を形成する。
また、前記外部電極14上に、必要により、半田付け性を向上させる等の目的で、Cuめっき、Niめっき、Snめっき等を形成する。
(実施例1)
次に、上記第1の実施形態の積層インダクタ10の実施例について図1〜図4を用いて説明する。まず、図3を参照しながら、本実施例の積層インダクタ10の製造プロセスについて説明する。
次に、上記第1の実施形態の積層インダクタ10の実施例について図1〜図4を用いて説明する。まず、図3を参照しながら、本実施例の積層インダクタ10の製造プロセスについて説明する。
第1の絶縁体層11aを構成するため、主成分がFeO2,CuO,ZnO,NiOから成る仮焼粉砕後のNi−Zn−Cu系フェライト粉末をポリビニルアセテート系有機バインダ、溶剤、分散材等と混合して高透磁率絶縁体材料スラリーを作成し、PETフィルム上にドクターブレード法により塗工し、乾燥してセラミックグリーンシートS11〜S18を準備した。また、導電体層12を構成するため、Ag粉末とビヒクル、溶剤とを混合して導電体材料ペーストを準備するとともに、第2の絶縁体層を構成するため、Zn系フェライト材料粉末を有機バインダ、溶剤と混合して、低透磁率絶縁体材料ペーストを準備した。
次に、前記で得られたセラミックグリーンシートS11〜S16のそれぞれ所定の位置に、打ち抜きプレスでスルーホールH11〜H16を穿孔し、得られたセラミックグリーンシートS11〜S17の表面に、前記低透磁率絶縁体材料ペーストをスクリーン印刷法により所定のパターンで印刷して第2の絶縁体材料層L11〜L17を形成した。
次に、前記で得られたセラミックグリーンシートS11〜S17の前記第2の絶縁体材料層L11〜L17の外周近傍に所謂3/4ターンのコ字状のパターンの内周近傍が上から重なるように前記導電体材料ペーストをスクリーン印刷法によりに印刷して、導電体材料層C11〜C17を形成するとともに前記セラミックグリーンシートS11〜S16のスルーホールH11〜H16の内部に前記導電体材料ペーストを充填してスルーホール導体を形成した。
次に、前記導電体材料層C11〜C17および前記スルーホール導体が相互に接続して螺旋状のコイル15を形成するように前記で得られたセラミックグリーンシートS11〜S17を所定の順序で重ねるとともに、カバー層として、前記低透磁率絶縁体材料ペースト、導電体材料ペースト、等を印刷しないセラミックグリーンシートS18を前記で得られたセラミックグリーンシートS11〜S17の上部及び下部にそれぞれ複数枚ずつ重ね、圧着した後、500℃で1時間脱バインダ処理した後、900℃で5時間焼成して積層体11を得た。
次に、得られた積層体11の導電体層12の引き出し部12aが露出した端面にAg粉末を主成分とする焼付型の導電材料ペーストをディップ法により塗布し、650℃で焼付けして、外部電極14,14を形成した。さらに、図示省略したが、前記外部電極上に、Niめっき、Snめっきを順次形成して積層インダクタ10を完成させた。
次に、前記で得られたセラミックグリーンシートS11〜S16のそれぞれ所定の位置に、打ち抜きプレスでスルーホールH11〜H16を穿孔し、得られたセラミックグリーンシートS11〜S17の表面に、前記低透磁率絶縁体材料ペーストをスクリーン印刷法により所定のパターンで印刷して第2の絶縁体材料層L11〜L17を形成した。
次に、前記で得られたセラミックグリーンシートS11〜S17の前記第2の絶縁体材料層L11〜L17の外周近傍に所謂3/4ターンのコ字状のパターンの内周近傍が上から重なるように前記導電体材料ペーストをスクリーン印刷法によりに印刷して、導電体材料層C11〜C17を形成するとともに前記セラミックグリーンシートS11〜S16のスルーホールH11〜H16の内部に前記導電体材料ペーストを充填してスルーホール導体を形成した。
次に、前記導電体材料層C11〜C17および前記スルーホール導体が相互に接続して螺旋状のコイル15を形成するように前記で得られたセラミックグリーンシートS11〜S17を所定の順序で重ねるとともに、カバー層として、前記低透磁率絶縁体材料ペースト、導電体材料ペースト、等を印刷しないセラミックグリーンシートS18を前記で得られたセラミックグリーンシートS11〜S17の上部及び下部にそれぞれ複数枚ずつ重ね、圧着した後、500℃で1時間脱バインダ処理した後、900℃で5時間焼成して積層体11を得た。
次に、得られた積層体11の導電体層12の引き出し部12aが露出した端面にAg粉末を主成分とする焼付型の導電材料ペーストをディップ法により塗布し、650℃で焼付けして、外部電極14,14を形成した。さらに、図示省略したが、前記外部電極上に、Niめっき、Snめっきを順次形成して積層インダクタ10を完成させた。
こうして得られた第1の実施形態の積層インダクタ10は、Ni−Zn−Cu系フェライトを主成分とする高透磁率磁性体からなる第1の絶縁体層11aが複数積層された積層体11と、前記第1の絶縁体層11a毎にAgを主成分とする所謂3/4ターンのコ字状に形成された帯状の導電体層12が互いに連結されて前記積層体11の内部に螺旋状に形成された少なくとも一つのコイル15と、Zn系フェライトを主成分とし前記第1の絶縁体層11aの透磁率よりも低い透磁率を有し前記コイル15の旋回軸を横切り前記導電体層12に接する第2の絶縁体層13と、を有する積層インダクタ10であって、
前記螺旋状のコイル15の内周面と外周面の間の少なくとも内周面の近傍で、前記積層体11の選択された第1の絶縁体層11aに形成された導電体層12の厚み寸法の少なくとも一部が前記第2の絶縁体層13の厚み寸法の少なくとも一部と重なるように前記導電体層12と前記第2の絶縁体層13とが接している。
前記螺旋状のコイル15の内周面と外周面の間の少なくとも内周面の近傍で、前記積層体11の選択された第1の絶縁体層11aに形成された導電体層12の厚み寸法の少なくとも一部が前記第2の絶縁体層13の厚み寸法の少なくとも一部と重なるように前記導電体層12と前記第2の絶縁体層13とが接している。
(比較例)
前記第2の絶縁体層13の配置以外は前記第1の実施形態と同様にして、背景技術1及び背景技術2の積層インダクタを作成した。
上記第1の実施形態の積層インダクタ10と前記比較例(背景技術1、背景技術2)の積層インダクタの電流直流重畳特性を測定して得られた結果を図4に示した。横軸は重畳直流電流値(単位はmA)で0〜1000mA、縦軸はインダクタンス値(単位はμH)で0〜5μHとなっている。破線は背景技術1の積層インダクタの測定結果を示すもので、初期のインダクタンス値を含めて印加した重畳直流電流の範囲の全般に亘ってインダクタンス値が大幅に低いものとなっている。また、一点鎖線は背景技術2の積層インダクタの測定結果を示すもので、初期から100mAの範囲で重畳直流電流の増加に伴って初期のインダクタンス値に比べてインダクタンス値の急激な低下が見られる。
これに対し、実線は第1の実施形態の積層インダクタ10の測定結果であり、初期のインダクタンス値は背景技術1と背景技術2の中間程度であるが、重畳直流電流が増加しても、一点鎖線に示される背景技術2の積層インダクタのようなインダクタンス値の急激な低下は見られず、また、インダクタンス値の変化は小さいものであった。
前記第2の絶縁体層13の配置以外は前記第1の実施形態と同様にして、背景技術1及び背景技術2の積層インダクタを作成した。
上記第1の実施形態の積層インダクタ10と前記比較例(背景技術1、背景技術2)の積層インダクタの電流直流重畳特性を測定して得られた結果を図4に示した。横軸は重畳直流電流値(単位はmA)で0〜1000mA、縦軸はインダクタンス値(単位はμH)で0〜5μHとなっている。破線は背景技術1の積層インダクタの測定結果を示すもので、初期のインダクタンス値を含めて印加した重畳直流電流の範囲の全般に亘ってインダクタンス値が大幅に低いものとなっている。また、一点鎖線は背景技術2の積層インダクタの測定結果を示すもので、初期から100mAの範囲で重畳直流電流の増加に伴って初期のインダクタンス値に比べてインダクタンス値の急激な低下が見られる。
これに対し、実線は第1の実施形態の積層インダクタ10の測定結果であり、初期のインダクタンス値は背景技術1と背景技術2の中間程度であるが、重畳直流電流が増加しても、一点鎖線に示される背景技術2の積層インダクタのようなインダクタンス値の急激な低下は見られず、また、インダクタンス値の変化は小さいものであった。
以上のように、本発明の第1の実施形態の積層インダクタ10は、第2の絶縁体層13を薄くしても導電体層12と第2の絶縁体層13とが接触した状態が確実に得られ、第2の絶縁体層13によって磁束の通過を抑制する作用にばらつきが生じるのを防止することができるので、コイル15の磁路が完全に分断されることを防止して初期のインダクタンス値の大幅な低下を回避できる積層インダクタを提供することができる。
また、本第1の実施形態の積層インダクタ10は、電流印加時のインダクタンス値の変化をより小さくすることが可能なものである。
次に、本発明の積層インダクタの第2の実施形態について、図5及び図6を参照して説明する。図5は本第2の実施形態の積層インダクタ20の内部構造を示す断面図であり、図6は前記第2の実施形態の積層インダクタ20の製造プロセスの一例を説明するための要部の分解斜視図である。
図5及び図6に示すように、磁性材料からなる積層体21の内部に螺旋状のコイル25が形成された積層インダクタ20であって、積層体21の対向する一対の端部にそれぞれ設けられた外部電極24に前記コイル25の端部が接続されている。
具体的には、高透磁率磁性体からなる第1の絶縁体層21aが複数積層された積層体21と、前記第1の絶縁体層21a毎に形成された帯状の導電体層22が互いに連結されて前記積層体21の内部に螺旋状に形成された少なくとも一つのコイル25と、前記第1の絶縁体層21aの透磁率よりも低い透磁率を有し前記コイル25の旋回軸を横切り前記導電体層22に接する第2の絶縁体層23と、を有する積層インダクタ20であって、前記螺旋状のコイル25の内周面と外周面の間の少なくとも内周面の近傍で、前記積層体21の選択された第1の絶縁体層21aに形成された導電体層22の厚み寸法の少なくとも一部が前記第2の絶縁体層23の厚み寸法の少なくとも一部と重なるように前記導電体層22と前記第2の絶縁体層23とが接している。
また、本第2の実施形態の積層インダクタ20は、前記積層体21の前記コイル25の旋回軸の両端を除いた内側の層間のみに前記第2の絶縁体層23を有している。
また、本第2の実施形態の積層インダクタ20は、前記積層体21の内部に積層方向に互いに独立して複数の前記第2の絶縁体層23を備える。
本第2の実施形態が先の第1の実施形態と異なる点の第1は、上記のように第2の絶縁体層23の外周近傍が前記導電体層22の内周近傍に上から重ねられている点であり、本第2の実施形態の積層インダクタ20の積層体21を作成する際に、スルーホールH24が穿孔された第1の絶縁体層を構成するセラミックグリーンシートS24に所謂3/4ターンのコ字状の導電体材料層C24を形成するとともに前記スルーホールH24に導電体材料ペーストを充填してスルーホール導体を形成した後、前記導電体材料層C24の内周近傍に低透磁率絶縁体材料層L24をその外周近傍が上から重なるように印刷形成することにより得られる。
インダクタンス値の高い積層インダクタを得るために薄い第2の絶縁体層を用いるにあたって、第2の絶縁体層の厚みに比べて導電体層の厚みが大きい場合には、先の第1の実施形態に示すように第2の絶縁体層の外周近傍に導電体層の内周近傍が上から重なる構造が好ましく、第2の絶縁体層の厚みに比べて導電体層の厚みが同等もしくは小さい場合には、本第2の実施形態に示すように第2の絶縁体層の外周近傍が導電体層の内周近傍に上から重なるほうが好ましく、これによれば、第2の絶縁体層、導電体層それぞれの層の連続性を良好にすることができる。
本第2の実施形態と先の第1の実施形態とで異なる点の第2は、先の第1の実施形態においては前記コイル15の引き出し部12aを除くすべての導電体層12に対応して前記第2の絶縁体層13が設けられているのに対し、本第2の実施形態では前記コイル25の旋回軸の両端を除いた内側の層間のみに前記第2の絶縁体層23を有する点である。
これによれば、コイル25の旋回軸の両端を除いた内側の磁束密度が最も高くなりやすい部分において、第2の絶縁体層23により磁束の通過を抑制する作用を得ることができ、積層体21内の磁束密度を均一化して、局部的な磁気飽和の発生を防止することができる。
以上のように、本発明の第2の実施形態の積層インダクタ20は、前記第1の実施形態の積層インダクタ10と同様に第2の絶縁体層23を薄くしても導電体層22と第2の絶縁体層23とが接触した状態が確実に得られ、第2の絶縁体層23によって磁束の通過を抑制する作用にばらつきが生じるのを防止することができるので、コイル25の磁路が完全に分断されることを防止して初期のインダクタンス値の大幅な低下を回避できる。
また、本第2の実施形態の積層インダクタ20は、磁束密度が最も高くなりやすいコイル25の旋回軸の両端を除いた内側において、第2の絶縁体層23によって磁束の通過を抑制する作用を得ることができ、積層体21内の磁束密度を均一化して、局部的な磁気飽和の発生を防止することができる。
また、本第2の実施形態の積層インダクタ20は、前記第1の実施形態の積層インダクタ10と同様に電流印加時のインダクタンス値の変化をより小さくすることが可能なものである。
次に、本発明の積層インダクタの第3の実施形態について、図7、図8及び図11を参照して説明する。図7は本実施形態の積層インダクタ30の全体を示す一部の内部構造を透視した外観斜視図であり、図8は前記第3の実施形態の積層インダクタ30の内部構造を示す図7のB−B線における断面図である。図11は、第3の実施形態の積層インダクタ30の電流直流重畳特性を示す図である。
図7及び図8に示すように、磁性材料からなる積層体31の内部に螺旋状のコイル35が形成された積層インダクタ30であって、積層体31の対向する一対の端部にそれぞれ設けられた外部電極34に前記コイル35の端部が接続されている。
具体的には、高透磁率磁性体からなる第1の絶縁体層31aが複数積層された積層体31と、前記第1の絶縁体層31a毎に形成された帯状の導電体層32が互いに連結されて前記積層体31の内部に螺旋状に形成された少なくとも一つのコイル35と、前記第1の絶縁体層31aの透磁率よりも低い透磁率を有し前記コイル35の旋回軸を横切り前記導電体層32に接する第2の絶縁体層33cと、を有する積層インダクタ30であって、前記螺旋状のコイル35の内周面と外周面の間の少なくとも内周面の近傍で、前記積層体31の選択された第1の絶縁体層31aに形成された導電体層32の厚み寸法の少なくとも一部が前記第2の絶縁体層33cの厚み寸法の少なくとも一部と重なるように前記導電体層32と前記第2の絶縁体層33cとが接している。
また、本第3の実施形態の積層インダクタ30は、前記積層体31の内部に積層方向に互いに独立して複数の前記第2の絶縁体層33cを備えている。
さらに具体的には、図7及び図8に示すように、積層体31は、高透磁率磁性体からなる矩形の5層の第1の絶縁体層31aと、その積層方向の上方及び下方にそれぞれ第1の絶縁体層からなるカバー層が積層されており、中間の1層目の第1の絶縁体層31aから4層目の第1の絶縁体層31aには、それぞれ所定の位置にスルーホールが設けられている。そして、1層目の第1の絶縁体層31aから4層目の第1の絶縁体層31aのそれぞれ中心部に前記第1の絶縁体層31aの透磁率よりも低い透磁率を有する矩形の第2の絶縁体層33cが厚み2.5μmで設けられており、前記第1の絶縁体層31aのうち、2層目の第1の絶縁体層31aから4層目の第1の絶縁体層31aの上に第2の絶縁体層33cの外周近傍にコ字形の所謂1/2ターンの導電体層32の内周近傍が上から重なるように設けられており、前記螺旋状のコイル35の内周面と外周面の間の少なくとも内周面の近傍で、前記積層体31の選択された第1の絶縁体層31aに形成された導電体層32の厚み寸法の少なくとも一部が前記第2の絶縁体層33cの厚み寸法の少なくとも一部と重なるように前記導電体層32と前記第2の絶縁体層33cとが接している。
また、1層目の第1の絶縁体層31aには、前記と同様に第2の絶縁体層33cの外周近傍にコ字状の所謂1/2ターンの導電体層32の内周近傍が少なくとも重なるように設けられ、前記螺旋状のコイル35の内周面と外周面の間の少なくとも内周面の近傍で、前記第1の絶縁体層31aに形成された導電体層32の厚み寸法の少なくとも一部が前記第2の絶縁体層33cの厚み寸法の少なくとも一部と重なるように前記導電体層32と前記第2の絶縁体層33cとが接しているとともに、前記導電体層32の引き出し部が前記積層体31の対向する一対の端面のうちの一方の端面に露出するように配設されている。
また、5層目の第1の絶縁体層31aには、コ字状の所謂1/2ターンの導電体層32が設けられるとともに、前記導電体層32の引き出し部が前記積層体31の対向する一対の端面のうちの他方の端面に露出するように配設されている。
また、1層目の第1の絶縁体層31aには、前記と同様に第2の絶縁体層33cの外周近傍にコ字状の所謂1/2ターンの導電体層32の内周近傍が少なくとも重なるように設けられ、前記螺旋状のコイル35の内周面と外周面の間の少なくとも内周面の近傍で、前記第1の絶縁体層31aに形成された導電体層32の厚み寸法の少なくとも一部が前記第2の絶縁体層33cの厚み寸法の少なくとも一部と重なるように前記導電体層32と前記第2の絶縁体層33cとが接しているとともに、前記導電体層32の引き出し部が前記積層体31の対向する一対の端面のうちの一方の端面に露出するように配設されている。
また、5層目の第1の絶縁体層31aには、コ字状の所謂1/2ターンの導電体層32が設けられるとともに、前記導電体層32の引き出し部が前記積層体31の対向する一対の端面のうちの他方の端面に露出するように配設されている。
上記第3の実施形態の積層インダクタ30の電流直流重畳特性を測定して得られた結果を図4に示した。横軸は重畳直流電流値(単位はmA)で0〜500mA、縦軸はインダクタンス値(単位はμH)で2.5〜2.8μHとなっている。破線は第3の実施形態の積層インダクタの測定結果を示すもので、初期のインダクタンスが2.67μHであり、重畳直流電流が増加しても、インダクタンス値の急激な低下は見られず、重畳直流電流が0〜400mAの範囲でインダクタンス値の変化が小さく安定したものとなっていることがわかる。
以上のように、本発明の第3の実施形態の積層インダクタ30は、前記第1及び第2の実施形態の積層インダクタと同様に第2の絶縁体層33cを薄くしても導電体層32と第2の絶縁体層33cとが接触した状態が確実に得られ、第2の絶縁体層33cによって磁束の通過を抑制する作用にばらつきが生じるのを防止することができるので、コイル35の磁路が完全に分断されることを防止して初期のインダクタンス値の大幅な低下を回避できる。
また、本第3の実施形態の積層インダクタ30は、前記第1及び第2の実施形態の積層インダクタと同様に電流印加時のインダクタンス値の変化をより小さくすることが可能なものである。
次に、本発明の積層インダクタの第4の実施形態について、図9〜図11を参照して説明する。図9は本実施形態の積層インダクタ40の内部構造を示す断面図、図10は前記第4の実施形態の積層インダクタ40の内部構造を示す分解斜視図、図11は前記第4の実施形態の積層インダクタ40の電流直流重畳特性を示す図である。
図9及び図10に示すように、磁性材料からなる積層体41の内部に螺旋状のコイル45が形成された積層インダクタ40であって、積層体41の対向する一対の端部にそれぞれ設けられた外部電極44に前記コイル45の端部が接続されている。
具体的には、高透磁率磁性体からなる第1の絶縁体層41aが複数積層された積層体41と、前記第1の絶縁体層41a毎に形成された帯状の導電体層42が互いに連結されて前記積層体41の内部に螺旋状に形成された少なくとも一つのコイル45と、前記第1の絶縁体層41aの透磁率よりも低い透磁率を有し前記コイル45の旋回軸を横切り前記導電体層42に接する第2の絶縁体層43と、を有する積層インダクタ40において、前記螺旋状のコイル45の内周面と外周面の間の少なくとも内周面の近傍で、前記積層体41の選択された第1の絶縁体層41aに形成された導電体層42の厚み寸法の少なくとも一部が前記第2の絶縁体層43の厚み寸法の少なくとも一部と重なるように前記導電体層42と前記第2の絶縁体層43とが接している。
また、本第4の実施形態の積層インダクタ40は、前記積層体41の内部に積層方向に互いに独立して複数の前記第2の絶縁体層43を備えている。
また、本第4の実施形態の積層インダクタ40は、前記積層体41の前記コイル45の旋回軸の長さの中心に近い第2の絶縁体層43bの厚みが前記中心から遠い第2の絶縁体層43aの厚みより厚くされている。
次に、図10を参照しながら、本実施例の積層インダクタ40の製造プロセスについて説明する。
第1の絶縁体層41aを構成するため、Ni−Zn−Cu系フェライト材料粉末をポリビニルアセテート系有機バインダ、溶剤、分散材等と混合して高透磁率絶縁体材料スラリーを作成し、PETフィルム上にドクターブレード法により塗工し、乾燥してセラミックグリーンシートS41〜S49を準備した。また、導電体層42を構成するため、Ag粉末とビヒクル、溶剤とを混合して導電体材料ペーストを準備するとともに、第2の絶縁体層33を構成するため、Zn系フェライト材料粉末を有機バインダ、溶剤と混合して、低透磁率絶縁体材料ペーストを準備した。
次に、図10に示すように、積層体41は、高透磁率磁性体からなる矩形の8層の第1の絶縁体層を形成するためのセラミックグリーンシートS41〜S48と、その積層方向の上方にカバー層を構成する前記と同様のセラミックグリーンシートS49が積層されており、中間の1層目〜7層目のセラミックグリーンシートS41〜S47には、それぞれ所定の位置にスルーホールH41〜H47が設けられている。そして、1層目、3層目、5層目及び7層目のセラミックグリーンシートS41、S43、S45,S47のそれぞれ中心部に前記低透磁率絶縁体材料層L41,L43,L45,L47が設けられている。
このとき、セラミックグリーンシートS43,S45に前記低透磁率絶縁体材料ペーストを4回、重ねて印刷形成し、前記低透磁率絶縁体材料層L43及びL45の厚みを前記セラミックグリーンシートS41,S47に形成した低透磁率絶縁体材料層L41、L47の厚みに比べて4倍厚くした。
また、前記2層目,4層目、6層目のセラミックグリーンシートS42,S44,S46の上にはコ字状の所謂1/2ターンの導電体材料層C42,C44,C46がそれぞれ設けられるとともに、スルーホールH42,H44,H46の内部に前記導電体材料ペーストを充填してスルーホール導体を形成した。
また、8層目のセラミックグリーンシートS48の上には、前記と同様にコ字状の所謂1/2ターンの導電体材料層C48が設けられており、該導電体層材料層C48の端部C48aが前記積層体41の対向する一対の端面のうちの一方の端面に露出するように配設されている。
また、3層目、5層目、7層目のセラミックグリーンシートS43,S45、S47の前記低透磁率材料層L43,L45,L47のそれぞれ外周近傍にコ字形の所謂1/2ターンの導電体材料層C43,C45,C47の内周近傍が上から重なるように設けられるとともに、スルーホールH43,H45,H47の内部に前記導電体材料ペーストを充填してスルーホール導体が形成され、前記螺旋状のコイル45の内周面と外周面の間の少なくとも内周面の近傍で、前記導電体材料層C43、C45、C47の厚み寸法の少なくとも一部が前記低透磁率絶縁体材料層L43,L45、L47の厚み寸法の少なくとも一部と重なるように前記導電体材料層C43、C45、C47と前記低透磁率絶縁体材料層L43,L45、L47とが接している
また、1層目のセラミックグリーンシートS41には、前記と同様に低透磁率絶縁体材料層L41の外周近傍にコ字形の所謂1/2ターンの導電体材料層C41の内周近傍が上から重なるように設けられるとともに、スルーホールH41の内部に前記導電体材料ペーストを充填してスルーホール導体が形成され、前記螺旋状のコイル45の内周面と外周面の間の少なくとも内周面の近傍で、前記導電体材料層C41の厚み寸法の少なくとも一部が前記低透磁率絶縁体材料層L41の厚み寸法の少なくとも一部と重なるように前記導電体材料層C41と前記低透磁率絶縁体材料層L41とが接しているとともに、前記導電体材料層C41の引き出し部C41aが積層体41の対向する一対の端面のうちの他方の端面に露出するように配設されている。
次に、前記導電体材料層C41〜C48および前記スルーホール導体が相互に接続して螺旋状のコイル45を形成するように前記で得られたセラミックグリーンシートS41〜S48をセラミックグリーンシートS41が最上層、セラミックグリーンシートS48が最下層となるように所定の順序で重ねるとともに、前記低透磁率絶縁体材料ペースト、導電体材料ペースト、等を印刷しないセラミックグリーンシートS49を前記で得られたセラミックグリーンシートS41〜S48の上部に重ね、圧着した後、500℃で1時間脱バインダ処理した後、900℃で5時間焼成して積層体41を得た。
得られた積層体41の第2の絶縁体層43a,43bのうち、前記積層体41の前記コイル45の旋回軸の長さの中心に近い第2の絶縁体層43bは厚みが4.0μmであり、前記中心から遠い第2の絶縁体層43aは厚みが1.0μmであり、前記中心に近い第2の絶縁体層43bのほうが前記中心から遠い第2の絶縁体層43aより厚くされている。
次に、得られた積層体41の導電体層42の引き出し部42aが露出した端面にAg粉末を主成分とする焼付型の導電材料ペーストをディップ法により塗布し、650℃で焼付けして、外部電極44,44を形成した。さらに、図示省略したが、前記外部電極上に、Niめっき、Snめっきを順次形成して積層インダクタ40を完成させた。
このとき、セラミックグリーンシートS43,S45に前記低透磁率絶縁体材料ペーストを4回、重ねて印刷形成し、前記低透磁率絶縁体材料層L43及びL45の厚みを前記セラミックグリーンシートS41,S47に形成した低透磁率絶縁体材料層L41、L47の厚みに比べて4倍厚くした。
また、前記2層目,4層目、6層目のセラミックグリーンシートS42,S44,S46の上にはコ字状の所謂1/2ターンの導電体材料層C42,C44,C46がそれぞれ設けられるとともに、スルーホールH42,H44,H46の内部に前記導電体材料ペーストを充填してスルーホール導体を形成した。
また、8層目のセラミックグリーンシートS48の上には、前記と同様にコ字状の所謂1/2ターンの導電体材料層C48が設けられており、該導電体層材料層C48の端部C48aが前記積層体41の対向する一対の端面のうちの一方の端面に露出するように配設されている。
また、3層目、5層目、7層目のセラミックグリーンシートS43,S45、S47の前記低透磁率材料層L43,L45,L47のそれぞれ外周近傍にコ字形の所謂1/2ターンの導電体材料層C43,C45,C47の内周近傍が上から重なるように設けられるとともに、スルーホールH43,H45,H47の内部に前記導電体材料ペーストを充填してスルーホール導体が形成され、前記螺旋状のコイル45の内周面と外周面の間の少なくとも内周面の近傍で、前記導電体材料層C43、C45、C47の厚み寸法の少なくとも一部が前記低透磁率絶縁体材料層L43,L45、L47の厚み寸法の少なくとも一部と重なるように前記導電体材料層C43、C45、C47と前記低透磁率絶縁体材料層L43,L45、L47とが接している
また、1層目のセラミックグリーンシートS41には、前記と同様に低透磁率絶縁体材料層L41の外周近傍にコ字形の所謂1/2ターンの導電体材料層C41の内周近傍が上から重なるように設けられるとともに、スルーホールH41の内部に前記導電体材料ペーストを充填してスルーホール導体が形成され、前記螺旋状のコイル45の内周面と外周面の間の少なくとも内周面の近傍で、前記導電体材料層C41の厚み寸法の少なくとも一部が前記低透磁率絶縁体材料層L41の厚み寸法の少なくとも一部と重なるように前記導電体材料層C41と前記低透磁率絶縁体材料層L41とが接しているとともに、前記導電体材料層C41の引き出し部C41aが積層体41の対向する一対の端面のうちの他方の端面に露出するように配設されている。
次に、前記導電体材料層C41〜C48および前記スルーホール導体が相互に接続して螺旋状のコイル45を形成するように前記で得られたセラミックグリーンシートS41〜S48をセラミックグリーンシートS41が最上層、セラミックグリーンシートS48が最下層となるように所定の順序で重ねるとともに、前記低透磁率絶縁体材料ペースト、導電体材料ペースト、等を印刷しないセラミックグリーンシートS49を前記で得られたセラミックグリーンシートS41〜S48の上部に重ね、圧着した後、500℃で1時間脱バインダ処理した後、900℃で5時間焼成して積層体41を得た。
得られた積層体41の第2の絶縁体層43a,43bのうち、前記積層体41の前記コイル45の旋回軸の長さの中心に近い第2の絶縁体層43bは厚みが4.0μmであり、前記中心から遠い第2の絶縁体層43aは厚みが1.0μmであり、前記中心に近い第2の絶縁体層43bのほうが前記中心から遠い第2の絶縁体層43aより厚くされている。
次に、得られた積層体41の導電体層42の引き出し部42aが露出した端面にAg粉末を主成分とする焼付型の導電材料ペーストをディップ法により塗布し、650℃で焼付けして、外部電極44,44を形成した。さらに、図示省略したが、前記外部電極上に、Niめっき、Snめっきを順次形成して積層インダクタ40を完成させた。
図11の実線は、本発明の第4の実施形態の積層インダクタ40の重畳直流電流に対するインダクタンス値を測定した結果を示すグラフである。1点鎖線は前記第3の実施形態の積層インダクタ30を示すものである。
実線で示される本発明の第4の実施形態の積層インダクタ40は、初期のインダクタンス値が前記第3の実施形態の積層インダクタ30よりも高い値であるにもかかわらず、0〜400mAの範囲で畳直流電流が増加してもインダクタンス値の急激な低下は見られず、徐徐にインダクタンス値が減少するものとなっている。尚、インダクタンス値の低下の度合いは、前記第3の実施形態の積層インダクタ30に比べてやや大きくなっている。
実線で示される本発明の第4の実施形態の積層インダクタ40は、初期のインダクタンス値が前記第3の実施形態の積層インダクタ30よりも高い値であるにもかかわらず、0〜400mAの範囲で畳直流電流が増加してもインダクタンス値の急激な低下は見られず、徐徐にインダクタンス値が減少するものとなっている。尚、インダクタンス値の低下の度合いは、前記第3の実施形態の積層インダクタ30に比べてやや大きくなっている。
以上のように、本発明の第4の実施形態の積層インダクタ40は、第2の絶縁体層43aを薄くしても導電体層42と第2の絶縁体層43a,43bとが接触した状態が確実に得られ、第2の絶縁体層によって磁束の通過を抑制する作用にばらつきが生じるのを防止することができるので、コイル45の磁路が完全に分断されることを防止して初期のインダクタンス値の大幅な低下を回避できる積層インダクタを提供することができる。
また、本第4の実施形態の積層インダクタ40は、電流印加時のインダクタンス値の変化を小さくすることが可能なものである。
また、本第4の実施形態の積層インダクタ40は、磁束密度が最も高くなりやすいコイル45の旋回軸の長さの中心に近い部分において、第2の絶縁体層により磁束の通過を抑制する作用をより大きく得ることができ、その分、中心から遠い部分の第2の絶縁体層の厚みを薄くすることができ、先の第3の実施形態の積層インダクタ30のように第2の絶縁体層を等しい厚みで複数配設する場合に比べて、初期のインダクタンス値をより高い値で得ることができる。
また、その他の作用効果は、上記第1及び第2の実施形態と同様である。
また、その他の作用効果は、上記第1及び第2の実施形態と同様である。
なお、上記第1〜第4の実施形態では、焼成により一体化されたセラミック磁性体からなる積層体を用いた積層インダクタを例示したが、本発明はこれに限定するものではなく、前述のように、樹脂複合タイプの積層体を用いた積層インダクタに適用することができる。また、これらの積層インダクタは、公知の各種の電子機器に適用することができる。
本発明によれば、電流直流重畳特性が良好で高いインダクタンス値の取得が可能な積層インダクタに好適である。
10:積層インダクタ
11:積層体
11a:第1の絶縁体層
12:導電体層
12a:引き出し部
13:第2の絶縁体層
14:外部電極
15:コイル
16a:内側磁路
16b:外側磁路
20:積層インダクタ
21:積層体
21a:第1の絶縁体層
22:導電体層
22a:引き出し部
23:第2の絶縁体層
24:外部電極
25:コイル
26a:内側磁路
26b:外側磁路
30:積層インダクタ
31:積層体
31a:第1の絶縁体層
32:導電体層
32a:引き出し部
33a,33b:第2の絶縁体層
34:外部電極
35:コイル
36a:内側磁路
36b:外側磁路
40:積層インダクタ
41:積層体
41a:第1の絶縁体層
42:導電体層
42a:引き出し部
43c:第2の絶縁体層
44:外部電極
45:コイル
46a:内側磁路
46b:外側磁路
11:積層体
11a:第1の絶縁体層
12:導電体層
12a:引き出し部
13:第2の絶縁体層
14:外部電極
15:コイル
16a:内側磁路
16b:外側磁路
20:積層インダクタ
21:積層体
21a:第1の絶縁体層
22:導電体層
22a:引き出し部
23:第2の絶縁体層
24:外部電極
25:コイル
26a:内側磁路
26b:外側磁路
30:積層インダクタ
31:積層体
31a:第1の絶縁体層
32:導電体層
32a:引き出し部
33a,33b:第2の絶縁体層
34:外部電極
35:コイル
36a:内側磁路
36b:外側磁路
40:積層インダクタ
41:積層体
41a:第1の絶縁体層
42:導電体層
42a:引き出し部
43c:第2の絶縁体層
44:外部電極
45:コイル
46a:内側磁路
46b:外側磁路
Claims (4)
- 高透磁率磁性体からなる第1の絶縁体層が複数積層された積層体と、前記第1の絶縁体層毎に形成された帯状の導電体層が互いに連結されて前記積層体の内部に螺旋状に形成された少なくとも一つのコイルと、前記第1の絶縁体層の透磁率よりも低い透磁率を有し前記コイルの旋回軸を横切り前記導電体層に接する第2の絶縁体層とを有する積層インダクタにおいて、
前記螺旋状のコイルの内周面と外周面の間の少なくとも内周面の近傍で、前記積層体の選択された第1の絶縁体層に形成された導電体層の厚み寸法の少なくとも一部が前記第2の絶縁体層の厚み寸法の少なくとも一部と重なるように前記導電体層と前記第2の絶縁体層とが接していることを特徴とする積層インダクタ。 - 前記積層体の前記コイルの旋回軸の両端を除いた内側の層間のみに前記第2の絶縁体層を有することを特徴とする請求項1記載の積層インダクタ。
- 前記積層体の内部に積層方向に互いに独立して複数の前記第2の絶縁体層を備えることを特徴とする請求項1記載の積層インダクタ。
- 前記積層体の前記コイルの旋回軸の長さの中心に近い第2の絶縁体層の厚みが前記中心から遠い第2の絶縁体層の厚みより厚いことを特徴とする請求項3記載の積層インダクタ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006178730A JP2007324555A (ja) | 2006-06-01 | 2006-06-01 | 積層インダクタ |
US11/755,612 US7994889B2 (en) | 2006-06-01 | 2007-05-30 | Multilayer inductor |
CN2011104209934A CN102436902A (zh) | 2006-06-01 | 2007-05-31 | 层叠电感器 |
CN2007101054579A CN101090026B (zh) | 2006-06-01 | 2007-05-31 | 层叠电感器 |
HK08104264.3A HK1109955A1 (en) | 2006-06-01 | 2008-04-15 | Multilayer inductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006178730A JP2007324555A (ja) | 2006-06-01 | 2006-06-01 | 積層インダクタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007324555A true JP2007324555A (ja) | 2007-12-13 |
Family
ID=38857040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006178730A Withdrawn JP2007324555A (ja) | 2006-06-01 | 2006-06-01 | 積層インダクタ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2007324555A (ja) |
CN (1) | CN101090026B (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009150921A1 (ja) * | 2008-06-12 | 2009-12-17 | 株式会社村田製作所 | 電子部品 |
JP2011018752A (ja) * | 2009-07-08 | 2011-01-27 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
WO2014050867A1 (ja) * | 2012-09-28 | 2014-04-03 | 株式会社村田製作所 | 積層コイル部品およびその製造方法 |
WO2014155952A1 (ja) * | 2013-03-25 | 2014-10-02 | Fdk株式会社 | 積層インダクタ |
JP5626834B2 (ja) * | 2008-01-08 | 2014-11-19 | 株式会社村田製作所 | 開磁路型積層コイル部品の製造方法 |
WO2015022207A1 (fr) * | 2013-08-14 | 2015-02-19 | Thales | Composant ferrite pour application de puissance et procede de fabrication du composant |
KR20150051724A (ko) * | 2013-11-05 | 2015-05-13 | 삼성전기주식회사 | 적층형 인덕터 및 그 제조방법 |
US9064626B2 (en) | 2011-12-29 | 2015-06-23 | Samsung Electro-Mechanics Co., Ltd. | Thin film-type coil component and method of fabricating the same |
JP2015119033A (ja) * | 2013-12-18 | 2015-06-25 | 京セラ株式会社 | コイル内蔵基板およびdc−dcコンバータ |
KR101558132B1 (ko) * | 2015-03-02 | 2015-10-06 | 삼성전기주식회사 | 박막형 코일 부품 및 그 제조 방법 |
WO2017038505A1 (ja) * | 2015-09-01 | 2017-03-09 | 株式会社村田製作所 | コイル内蔵部品 |
WO2018180176A1 (ja) * | 2017-03-29 | 2018-10-04 | 株式会社村田製作所 | 電子部品 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101821822B (zh) * | 2008-09-24 | 2012-07-25 | 株式会社村田制作所 | 叠层线圈零件 |
JP5644852B2 (ja) * | 2010-03-31 | 2014-12-24 | 株式会社村田製作所 | 電子部品及びその製造方法 |
KR101332100B1 (ko) * | 2011-12-28 | 2013-11-21 | 삼성전기주식회사 | 적층형 인덕터 |
KR20130117026A (ko) * | 2012-04-17 | 2013-10-25 | 주식회사 이노칩테크놀로지 | 회로 보호 소자 |
WO2013166619A1 (zh) * | 2012-05-08 | 2013-11-14 | 深圳顺络电子股份有限公司 | 一种高自谐振频率和高品质因素的叠层电感 |
KR101792273B1 (ko) * | 2012-06-14 | 2017-11-01 | 삼성전기주식회사 | 적층 칩 전자부품 |
KR101771749B1 (ko) * | 2012-12-28 | 2017-08-25 | 삼성전기주식회사 | 인덕터 |
JP5807650B2 (ja) | 2013-03-01 | 2015-11-10 | 株式会社村田製作所 | 積層コイル及びその製造方法 |
JP7288288B2 (ja) * | 2017-05-02 | 2023-06-07 | 太陽誘電株式会社 | 磁気結合型コイル部品 |
CN109887707B (zh) * | 2017-11-27 | 2022-04-12 | 株式会社村田制作所 | 层叠型线圈部件 |
JP2021136310A (ja) * | 2020-02-26 | 2021-09-13 | 株式会社村田製作所 | インダクタ部品 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6387809A (ja) * | 1986-09-30 | 1988-04-19 | Citizen Watch Co Ltd | 演算増幅器 |
JPH1027712A (ja) * | 1996-07-09 | 1998-01-27 | Tokin Corp | 高電流型積層チップインダクタ |
JP2001044037A (ja) * | 1999-08-03 | 2001-02-16 | Taiyo Yuden Co Ltd | 積層インダクタ |
JP2001230119A (ja) * | 2000-02-14 | 2001-08-24 | Murata Mfg Co Ltd | 積層インダクタ |
JP2002151341A (ja) * | 2000-11-09 | 2002-05-24 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 |
JP2004343084A (ja) * | 2003-04-21 | 2004-12-02 | Murata Mfg Co Ltd | 電子部品 |
JP2005045108A (ja) * | 2003-07-24 | 2005-02-17 | Fdk Corp | 磁心型積層インダクタ |
-
2006
- 2006-06-01 JP JP2006178730A patent/JP2007324555A/ja not_active Withdrawn
-
2007
- 2007-05-31 CN CN2007101054579A patent/CN101090026B/zh not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6387809A (ja) * | 1986-09-30 | 1988-04-19 | Citizen Watch Co Ltd | 演算増幅器 |
JPH1027712A (ja) * | 1996-07-09 | 1998-01-27 | Tokin Corp | 高電流型積層チップインダクタ |
JP2001044037A (ja) * | 1999-08-03 | 2001-02-16 | Taiyo Yuden Co Ltd | 積層インダクタ |
JP2001230119A (ja) * | 2000-02-14 | 2001-08-24 | Murata Mfg Co Ltd | 積層インダクタ |
JP2002151341A (ja) * | 2000-11-09 | 2002-05-24 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 |
JP2004343084A (ja) * | 2003-04-21 | 2004-12-02 | Murata Mfg Co Ltd | 電子部品 |
JP2005045108A (ja) * | 2003-07-24 | 2005-02-17 | Fdk Corp | 磁心型積層インダクタ |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5626834B2 (ja) * | 2008-01-08 | 2014-11-19 | 株式会社村田製作所 | 開磁路型積層コイル部品の製造方法 |
US8395471B2 (en) | 2008-06-12 | 2013-03-12 | Murata Manufacturing Co., Ltd. | Electronic component |
JP5381983B2 (ja) * | 2008-06-12 | 2014-01-08 | 株式会社村田製作所 | 電子部品 |
WO2009150921A1 (ja) * | 2008-06-12 | 2009-12-17 | 株式会社村田製作所 | 電子部品 |
JP2011018752A (ja) * | 2009-07-08 | 2011-01-27 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
US8400251B2 (en) | 2009-07-08 | 2013-03-19 | Murata Manufacturing Co., Ltd. | Electronic component and method for manufacturing the same |
US9064626B2 (en) | 2011-12-29 | 2015-06-23 | Samsung Electro-Mechanics Co., Ltd. | Thin film-type coil component and method of fabricating the same |
US9966181B2 (en) | 2011-12-29 | 2018-05-08 | Samsung Electro-Mechanics Co., Ltd. | Thin film-type coil component and method of fabricating the same |
WO2014050867A1 (ja) * | 2012-09-28 | 2014-04-03 | 株式会社村田製作所 | 積層コイル部品およびその製造方法 |
WO2014155952A1 (ja) * | 2013-03-25 | 2014-10-02 | Fdk株式会社 | 積層インダクタ |
JP2014187276A (ja) * | 2013-03-25 | 2014-10-02 | Fdk Corp | 積層インダクタ |
FR3009764A1 (fr) * | 2013-08-14 | 2015-02-20 | Thales Sa | Composant ferrite pour application de puissance et procede de fabrication du composant |
WO2015022207A1 (fr) * | 2013-08-14 | 2015-02-19 | Thales | Composant ferrite pour application de puissance et procede de fabrication du composant |
KR20150051724A (ko) * | 2013-11-05 | 2015-05-13 | 삼성전기주식회사 | 적층형 인덕터 및 그 제조방법 |
KR101994724B1 (ko) * | 2013-11-05 | 2019-07-01 | 삼성전기주식회사 | 적층형 인덕터 및 그 제조방법 |
JP2015119033A (ja) * | 2013-12-18 | 2015-06-25 | 京セラ株式会社 | コイル内蔵基板およびdc−dcコンバータ |
KR101558132B1 (ko) * | 2015-03-02 | 2015-10-06 | 삼성전기주식회사 | 박막형 코일 부품 및 그 제조 방법 |
WO2017038505A1 (ja) * | 2015-09-01 | 2017-03-09 | 株式会社村田製作所 | コイル内蔵部品 |
JPWO2017038505A1 (ja) * | 2015-09-01 | 2018-04-05 | 株式会社村田製作所 | コイル内蔵部品 |
WO2018180176A1 (ja) * | 2017-03-29 | 2018-10-04 | 株式会社村田製作所 | 電子部品 |
JPWO2018180176A1 (ja) * | 2017-03-29 | 2019-11-07 | 株式会社村田製作所 | 電子部品 |
Also Published As
Publication number | Publication date |
---|---|
CN101090026A (zh) | 2007-12-19 |
CN101090026B (zh) | 2012-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007324555A (ja) | 積層インダクタ | |
US7994889B2 (en) | Multilayer inductor | |
US8334746B2 (en) | Electronic component | |
KR101823191B1 (ko) | 칩 전자부품 및 그 제조방법 | |
JPWO2005122192A1 (ja) | 積層コイル | |
KR101832554B1 (ko) | 칩 전자부품 및 그 제조방법 | |
JP2006032430A (ja) | コイル部品 | |
JP2001044037A (ja) | 積層インダクタ | |
JP2006310712A (ja) | 積層型フィルタ | |
JP2011071537A (ja) | チップ型コイル部品 | |
JP2008078229A (ja) | 積層型インダクタ | |
WO2009150921A1 (ja) | 電子部品 | |
WO2009125656A1 (ja) | 電子部品 | |
JP4213679B2 (ja) | 積層型インダクタ | |
JP2001313212A (ja) | 積層型コイル及びその製造方法 | |
JP2007324554A (ja) | 積層インダクタ | |
JP2000182834A (ja) | 積層型インダクタンス素子及びその製造方法 | |
JP4661746B2 (ja) | 積層型インダクタ及びその製造方法 | |
JP2005294602A (ja) | インダクタンス素子 | |
JP2007214424A (ja) | 積層型インダクタンス素子 | |
KR102030086B1 (ko) | 적층 인덕터 | |
JP2682829B2 (ja) | 積層応用部品の構造 | |
KR101561582B1 (ko) | 적층형 파워 인덕터 및 그 제조방법 | |
JP2012028522A (ja) | 積層型電子部品およびその製造方法 | |
JP2006147790A (ja) | インダクタ部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090529 |
|
A977 | Report on retrieval |
Effective date: 20110322 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110325 |
|
A761 | Written withdrawal of application |
Effective date: 20110513 Free format text: JAPANESE INTERMEDIATE CODE: A761 |