JP2015119033A - コイル内蔵基板およびdc−dcコンバータ - Google Patents

コイル内蔵基板およびdc−dcコンバータ Download PDF

Info

Publication number
JP2015119033A
JP2015119033A JP2013261349A JP2013261349A JP2015119033A JP 2015119033 A JP2015119033 A JP 2015119033A JP 2013261349 A JP2013261349 A JP 2013261349A JP 2013261349 A JP2013261349 A JP 2013261349A JP 2015119033 A JP2015119033 A JP 2015119033A
Authority
JP
Japan
Prior art keywords
coil
magnetic
substrate
magnetic body
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013261349A
Other languages
English (en)
Other versions
JP6204181B2 (ja
Inventor
周一 山本
Shuichi Yamamoto
周一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013261349A priority Critical patent/JP6204181B2/ja
Publication of JP2015119033A publication Critical patent/JP2015119033A/ja
Application granted granted Critical
Publication of JP6204181B2 publication Critical patent/JP6204181B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】 周波数等によるインダクタンス値の変動が低減されたコイル内蔵基板等を提供すること。
【解決手段】 第1磁性材からなる複数の磁性体層2と、非磁性材からなり磁性体層2の層間に設けられた非磁性体層3とを含む基板1と、基板1内に磁性体層2の主面に沿って設けられているとともに、複数の磁性体層2の積層方向に配列されている複数のコイル状導体4aを含むコイル4と、第1磁性材の透磁率以上の透磁率を有する第2磁性材からなり、複数のコイル状導体4aのうち非磁性体層3を挟んで設けられたコイル状導体4a(4aA)の内周部に接して設けられた枠状磁性体6とを備えるコイル内蔵基板10である。低周波でも、枠状磁性体6によってコイル状導体4で生じる磁束のループをコイル状導体4よりも内側に誘導できるため、低周波から高周波まで磁束のループ位置が安定し、インダクタンス値が安定している。
【選択図】 図1

Description

本発明は、互いに積層された磁性体層と、磁性体層に設けられたコイル状導体とを含むコイル内蔵基板、およびコイル内蔵基板を含むDC−DCコンバータに関するものである。
携帯電話機、デジタルカメラおよびコンピュータ等の電子機器は、半導体素子等の各種の電子部品が実装されて形成されている。このような電子機器において、電源の電圧を電子機器の作動電圧に変換するDC−DCコンバータが組み込まれている。DC−DCコンバータは、基本的にインダクタとキャパシタとが組み合わされて形成され、コイル状の導体(コイル)を含むコイル内蔵基板が、そのインダクタ用の部品として多用されている。コイルを伝送される電流が所定の電圧に変換され、電子部品に供給される。
コイル内蔵基板は、例えばフェライト材料等の磁性材料からなる複数の磁性層が積層されてなる基板と、磁性層内に設けられたコイルとを含んでいる。この場合のコイルは、例えば、平面状に形成された複数のコイル導体(例えば環状の導体)が上下に順次接続されて並べられたスパイラルコイルである。
このようなコイル内蔵基板は、磁性層の透磁率が比較的大きいため大きなインダクタンス値を得ることができるが、電流の増加による磁気飽和が発生しやすい。そのため、磁性層のうち平面透視でコイルよりも内側および外側、つまりコイルによる磁束が通る領域に非磁性材が配置されるケースが多い。エアギャップにより基板のみかけの透磁率が低く抑えられ、磁気飽和が抑制される。
特開2006−310777号公報
しかしながら、エアギャップを含む従来技術のコイル内蔵基板においてはインダクタンス値が不安定になる場合があるという問題点があった。本発明者は、このような問題点について検討の結果、コイルにおけるインダクタンス値が、伝送される電流の周波数に応じて変動する場合があり、これによって上記問題点が生じていることを見い出し、本発明を完成させた。すなわち、周波数の増加につれて、いわゆる表皮効果によってコイル導体の表面部分で電流がより多く通過するようになり、これに伴って磁束の通る位置がコイルの内側および外側に広がるように変動する。したがって、インダクタンス値が変動する場合がある。
さらに、配線導体の幅が広くなってきていることも上記のインダクタンス値の変動を多発させる要因であることも解明した。具体的には次の通りである。近年、電子機器で使用される電子部品の消費電力の増大等のためにコイルを伝送される電流が大きくなる傾向がある。そのため、コイルにおける直流抵抗の低減のため、コイルを形成しているコイル導体の幅がより大きくなる傾向がある。コイル導体の幅が大きくなると、周波数が比較的低い段階では表皮効果がないため、電流はコイル導体(縦断面)のほぼ全域を通り、磁束が回る位置(ループ位置)は平面透視においてコイル内になりやすい。周波数が高くなると、表皮効果によりコイル導体の表面部分を通る電流量が大きくなり、コイルの内側から外
側にかけて(平面透視でコイルから離れた位置で)磁束がまわるようになる。この磁束のループ位置の変動によりインダクタンス値が変動する。
本発明の一つの態様のコイル内蔵基板は、第1磁性材からなり互いに積層された複数の磁性体層と、非磁性材からなり前記複数の磁性体層の層間に設けられた非磁性体層とを含む基板と、該基板内に前記磁性体層の主面に沿って設けられているとともに前記複数の磁性体層の積層方向に配列されている複数のコイル状導体を含むコイルと、前記第1磁性材の透磁率以上の透磁率を有する第2磁性材からなり、前記複数のコイル状導体のうち前記非磁性体層を挟んで設けられたコイル状導体の内周部に接して設けられた枠状磁性体とを備えることを特徴とする。
本発明の一つの態様のDC−DCコンバータは、上記構成のコイル内蔵基板と、互いに対向し合う一対の電極を含んでおり、前記一対の電極のうち一方の電極が前記コイル内蔵基板の前記コイルと電気的に接続されているとともに、他方の電極が接地されている容量素子とを備えることを特徴とする。
本発明の実施態様のコイル内蔵基板によれば、複数のコイル状導体のうち非磁性体層を挟んで設けられたコイル状導体の内周部に接して、第1磁性材の透磁率以上の透磁率を有する第2磁性材からなる枠状磁性体が設けられていることから、コイル状導体における周波数依存性が効果的に低減されている。具体的には、上記枠状磁性体の存在により、周波数が比較的低いときにも磁束の通る位置が枠状磁性体の方向、つまりコイルよりも内側の方向に広がるように誘導される。言い換えれば、比較低周波数が低いときにも、周波数が比較的高いときと同じような磁束の形態(ループ位置)になり得る。そのため、周波数の変動による磁束の通る位置の変動が抑制される。したがって、コイル内蔵基板としてのインダクタンス値について周波数依存性が低減され得る。
また、本発明の実施態様のDC−DCコンバータによれば、上記構成のコイル内蔵基板を含み、このコイル内蔵基板のインダクタンス値が周波数に依らず比較的安定しているため、安定した電圧変換が可能なDC−DCコンバータを提供することができる。
(a)は本発明の実施形態のコイル内蔵基板の一例を示す縦断面図であり、(b)は(a)のA−A線における横断面図である。 (a)および(b)はそれぞれ図1に示すコイル内蔵基板の変形例における要部を拡大して示す断面図である。 本発明の実施形態のDC−DCコンバータを模式的に示す回路図である。
本発明のコイル内蔵基板(以下、基板ともいう)およびDC−DCコンバータを、添付の図面を参照して説明する。
図1(a)は本発明の基板の実施の形態の一例を示す縦断面図であり、図1(b)は図1(a)のA−A線における横断面図である。
互いに積層された複数の磁性体層2と、磁性体層2の層間に設けられた非磁性体層3とによって基板1が基本的に形成され、基板1にコイル4が設けられてコイル内蔵基板10が基本的に形成されている。コイル4は、複数の磁性体層2の積層方向に配列されている複数のコイル状導体4aを含んでいる。また、コイル内蔵基板10と、コイル内蔵基板10のコ
イル4(インダクタ)と電気的に接続された容量素子(図1では図示せず)(キャパシタ)とによってスイッチングレギュレータ方式等のDC−DCコンバータが基本的に形成される。
基板1は、インダクタとしての主要な機能部分であるコイル4(詳細は後述)を配置するための基体部分である。そのため、基板1のうち少なくともコイル4が配置される部分は電気絶縁性の材料(絶縁材)によって形成されている。実施形態の例では基板1の製作時の作業性等が考慮されて、基板1の全体が基本的に絶縁材によって形成されている。
基板1に含まれている複数の磁性体層2は、例えばフェライト材料等の第1磁性材によって形成されている。フェライト材料としては、例えば、Mn−Zn系、Cu−Zn系またはNi−Zn系の材料が挙げられる。具体的な組成としては、例えば、MnFe、FeFe、CoFe、NiFe、BaFe、SrFeまたはCuFe等が挙げられる。なお、各材料の透磁率は、例えば、比透磁率としてMn-Zn系では約5000程度Cu-Zn系では約500程度、Ni-Zn系では約50程度である。
磁性体層2は、後述するコイル4について、磁束を通しやすくしてインダクタンス値を効果的に高め、インダクタとしての機能を高めるためのものである。コイル4に直流電流が通電されると、コイル4の周囲で図1に楕円状の矢印で示すような磁束が生じ、コイル4のインダクタンス値が大きくなる。以下、磁束が主として通る楕円状等の仮想の部位を磁束のループともいう。
非磁性体層3は、上記のコイル4におけるエアギャップとして機能する部分である。このエアギャップは、コイル4を含む基板1としてのみかけの透磁率を低く抑え、磁気飽和を抑制するためのものである。仮にエアギャップが存在していないと、電流の増加に伴う磁束の増加が著しく、磁気飽和が生じやすい。これに対し、エアギャップ(非磁性体層3)によって基板1のみかけの透磁率が比較的低く抑えられているため、電流増加時の磁束の増加が抑制され、磁気飽和の発生が抑制される。
エアギャップとして機能する上で非磁性体層3は、平面透視においてコイル4よりも内側の磁束ループが通る部分に、その少なくとも一部が存在しているものである必要がある。実施形態のコイル内蔵基板10では、平面視における磁性体層2と非磁性体層3とが互いに同じ形状および外形寸法を有するものとなっているため、これらが積層されていることによって、上記非磁性体層3としての必要な条件が容易に満足されている。また、この場合、磁性体層2と非磁性体層3とが互いに同じ形状および外形寸法を有するものであるため、後述するグリーンシート積層法による基板1製作時の生産性の点でも有利である。
なお、非磁性体層3の厚みは、例えば磁性体層2の厚みと同じ程度(一例を挙げれば約25〜200μm程度)に設定されていればよい。また、非磁性体層3は、例えば焼成時の収
縮の調整等の条件に応じて、複数のサブレイヤー(図示せず)が上下に積層されてなるものであってもよい。
非磁性体層3は、例えば酸化アルミニウム質焼結体、ガラスセラミック焼結体または非磁性フェライト材料等の非磁性材によって形成されている。非磁性体層3は、例えば磁性体層2との同時焼成によって形成されていれば、基板1の製作がより容易になり、生産性も高い。そのため、非磁性体層3は、磁性体層2と同時焼成できるような材料であることが好ましい。このような材料としては、例えば、ガラス成分として酸化ケイ素および酸化ホウ素を含むホウケイ酸系のガラス成分と、酸化アルミニウム等のフィラー(セラミック粒子)を含むガラスセラミック焼結体が挙げられる。 磁性体層2および非磁性体層3を
含む基板1は、例えば第1磁性材および非磁性材をシート状に成形して複数の磁性材生シートおよび非磁性材生シートを作製する。その後、複数の磁性材生シートの間に非磁性材シートを挟んで積層して積層体を作製し、この積層体を一体焼成(同時焼成)することによって製作することができる。具体的にはグリーンシート積層法であり、例えば以下の通りである。
すなわち、まず、フェライト材料の粉末を有機溶剤およびバインダとともに混練してフェライトグリーンシートを作製する。また、酸化ケイ素および酸化アルミニウム等の原料粉末を有機溶剤およびバインダとともに混練してセラミックグリーンシートを作製する。その後、これらのフェライトグリーンシートおよびセラミックグリーンシートを所定の順に上下に積層し、加圧した後に同時焼成する。以上の工程によって基板1を製作することができる。
コイル4は、例えば複数の磁性体層2の主面にそれぞれ環状または枠状のパターンで形成されたコイル状導体4aを含んでいる。コイル状導体4aは、完全に閉じた環状または枠状ではなく途中で途切れた部分を有する形状であり、この途切れた部分で上下に互いに電気的に接続されている。複数のコイル状導体4aは、例えば上記の途切れた部分で磁性体層2を厚み方向に貫通して設けられた貫通導体(いわゆるビア導体)5を介して上下に互いに電気的に接続されている。これにより、インダクタとして機能するコイル4(いわゆるスパイラルコイル)が形成されている。
上記エアギャップを含むインダクタとしての機能を生じる上で、コイル4は、磁性体層2内に設けられているとともに、その間に非磁性材体層3を挟むように配置されている必要がある。このような配置形態により、コイル4(複数のコイル状導体4a全体)の回りに生じる磁束が非磁性体層3を通り、電流増加時の磁束の増加に起因した磁気飽和が抑制される。
コイル4を形成している個々のコイル状導体4aは、例えばタングステン、モリブデン、マンガン、銅、銀、パラジウム、金等の金属材料によって形成されている。コイル状導体4aは、例えばタングステンからなる場合であれば、タングステンの粉末を有機溶剤およびバインダ等とともに混練して作製した金属ペーストを、磁性体層2となる磁性材生シート(前述したフェライトグリーンシート)の所定部位に塗布し、上記焼成時に同時焼成することによって形成することができる。
コイル4を形成している個々のコイル状導体4aの幅および厚みは、例えばコイル状導体4aにおける直流抵抗の低減、印刷時の作業性および経済性等を考慮して適宜設定され得る。コイル状導体4aの幅は、例えば約100〜500μm程度である。コイル状導体4aの厚みは、例えば約10〜35μm程度である。
なお、コイル内蔵基板10は、コイル4(複数のコイル状導体4a)以外の導体(図示せず)を含んでいても構わない。この導体は、例えばコイル内蔵基板10(基板1)の上面等の露出表面に搭載される容量素子等の電子部品(図示せず)と電気的に接続される接続用の導体として機能する。上記導体は、例えばコイル4または外部電気回路(後述するDC−DCコンバータの回路等)と電気的に接続される。この場合の導体は、例えばコイル内蔵基板10を外部電気回路の基板に実装する際の端子、またはコイル4とともにDC−DCコンバータの電圧変換回路を形成するチップコンデンサ等の容量素子接続用の端子等として機能することもできる。
コイル4以外の導体も、コイル4(コイル状導体4a)と同様の材料を用い、同様の方法で形成することができる。また、この導体の露出表面には、酸化の防止またははんだ濡
れ性等の特性の向上等のために、ニッケル、銅または金等の金属、もしくはこれらの金属を含む合金等の金属材料からなるめっき層が被着されていてもよい。
コイル4に含まれている複数のコイル状導体4aのうち非磁性体層3を挟んで設けられているコイル状導体4a(4aA)について、その内周部に接して枠状磁性体6が設けられている。枠状磁性体6は、第1磁性材以上の透磁率を有する第2磁性材によって形成されている。
コイル内蔵基板10について、このような枠状磁性体6が含まれていることから、コイル4における周波数依存性が効果的に低減されている。具体的には、上記枠状磁性体6の存在により、比較的周波数が低いときにも磁束の通る位置が枠状磁性体6の方向、つまりコイル4の内側方向に広がるように誘導される。言い換えれば、低周波数が比較的低いときにも、周波数が比較的高いときと同じような磁束の形態(ループ位置)になり得る。そのため、周波数の変動による磁束の通る位置の変動が抑制される。したがって、コイル4の(コイル内蔵基板10としての)インダクタンス値について周波数依存性が低減され得る。
仮に、枠状磁性体6が存在していなければ、周波数が比較的低い段階では、電流が伝送される方向に直交する方向におけるコイル4(コイル状導体4a)の断面(以下、単に断面ともいう)のほぼ全域に電流が流れる。そのため、磁束は、平面透視において幅が広いコイル4(コイル状導体4a)内を通るようになりやすい。つまり、磁束のループ位置が、平面透視においてコイル4内に位置する傾向がある。この磁束のループ位置は、コイル4を通る電流の周波数の増加に応じて、表皮効果によってコイル4よりも内側および外側に広がる。つまり磁束のループ位置が変動する。そのため周波数依存性を持ちやすい。これに対し、実施形態のコイル内蔵基板10では、上記のように磁束のループ位置の変動が抑制できるため、インダクタンス値の変動が抑制できる。
枠状磁性体6を形成している第2磁性材としては、例えば第1磁性材と同様のフェライト材料、もしくはMn−Zn系、Cu−Zn系またはNi−Zn系等のフェライト材料が挙げられる。
枠状磁性体6は、例えば第2磁性材の粉末を有機溶剤およびバインダとともに混練して作製し磁性材ペーストを、基板1となる非磁性体生シートの所定部位に印刷し、これを加圧して密着させた後に一体焼成することによって形成することができる。この場合の所定部位は、例えば、積層時に、磁性体生シートに印刷されたコイル状導体4aとなる枠状等のパターンの金属ペーストの内周部が接する枠状の部位である。
図2(a)および(b)は、それぞれ図1に示すコイル内蔵基板10の変形例における要部を拡大して示す断面図である。図2において図1と同様の部位には同様の符号を付している。なお、図2(a)および(b)の各例において、前述したフェライトおよびセラミックグリーンシートの積層体の加圧によって、コイル状導体4a(4aA)の厚み方向の一部が非磁性体層3内に埋まっている。
図2(a)の例において、磁性体6がコイル状導体4a(4aA)の内側面のうち非磁性体層3内に位置している部分の全面にわたって接している。このような場合には、磁束のループを枠状磁性体6の方向、つまりコイル4から離れる方向に導く効果がより高い。そのため、インダクタンス値について周波数依存性が生じる可能性がさらに低減される。
なお、この場合には、コイル状導体4a(4aA)の厚み方向の少なくとも一部が非磁性体層3内に位置していることが前提になる。コイル状導体4a(4aA)の厚み方向の少なくとも一部が非磁性体層3内に位置している形態は、前述したように印刷された金属
ペーストを含む積層体が加圧されたことにより生じた形態である。そのため、層間の密着性が高められた基板1およびコイル内蔵基板10になっている。
その厚み方向の少なくとも一部が非磁性体層3内に位置しているコイル状導体4a(4aA)は、例えば、コイル状導体4a(4aA)となる金属ペーストが、非磁性体層3となる非磁性材生シート内に加圧されて押し込まれることによって形成されている。この加圧は、例えば非磁性材生シートと複数の磁性材生シートとを互いにより強く密着させるために行なわれる。
図2(b)の例において、枠状磁性体6は、その全体が非磁性体層3内に位置している。この場合には、枠状磁性体6の全体において、磁束のループ位置の変動を抑制する作用が生じる。そのため、この場合にも、磁束のループを枠状磁性体6の方向、つまりコイル4から離れる方向に導く効果がより高い。そのため、インダクタンス値について周波数依存性が生じる可能性がさらに低減される。
ただし、このように、枠状磁性体6の全体が非磁性体層6内に位置している場合であっても、枠状磁性体6がコイル4の一部(コイル状導体4a(4aA)の内周部)に接している必要がある。枠状磁性体6がコイル4の一部(コイル状導体4a(4aA)の内周部)に接していないと、枠状磁性体6とコイル4との間に非磁性体層3の一部が存在してしまい、磁束が枠状磁性体6まで周りにくくなる。そのため、インダクタンス値の安定に関する上記効果が低減する。
言い換えれば、コイル状導体4a(4aA)の内周部に接する部位について、少なくともその一部が磁性体であることが、磁束のループ位置の変動を抑制する(インダクタンス値の周波数依存性が生じる可能性を低減する)上では必要である。
なお、コイル内蔵基板10において、仮にコイル4の内側に位置している非磁性体層3部分の全体が第2磁性材からなるものになると、磁束が通る位置にエアギャップが存在しないことになるため、磁気飽和の抑制が難しくなる。したがって、平面透視において、コイル4の内側は、基本的には非磁性材によって形成された部位、つまり非磁性体層3の一部のみからなる部分が設けられている。
上記いずれかの構成のコイル内蔵基板10と、互いに対向し合う一対の電極を含んでおり、一対の電極のうち一方の電極がコイル内蔵基板10のコイル4と電気的に接続されているとともに、他方の電極が接地されている容量素子とによって、DC−DCコンバータの基本構造が形成される。すなわち、本発明の実施形態のDC−DCコンバータは、上記構成のコイル内蔵基板10と、コイル内蔵基板10に電気的に接続されているとともに接地されているチップコンデンサ等の容量素子とを含んでいる。
図3は、本発明の実施形態のDC−DCコンバータを模式的に示す回路図である。コイル内蔵基板がインダクタであり、これと電気的に接続された容量素子がキャパシタであり、スイッチングレギュレータ方式のDC−DCコンバータ(符号なし)が形成されている。このDC−DCコンバータがIC(半導体集積回路素子)と電気的に接続されている。電源(図示せず)から供給される電流がDC−DCコンバータで所定の電圧に変換され、ICに供給される。
容量素子は、例えば前述したようにコイル内蔵基板10に搭載されるチップコンデンサ等である。コイル4と容量素子との電気的な接続についても、例えば前述したように基板1に設けられた接続用の導体によって行なうことができる。
また、容量素子は、コイル内蔵基板10とは別の基板に設けられているとともに、コイル内蔵基板10と電気的に接続された基板内蔵の容量電極(図示せず)であってもよく、他の配線基板または外部電気回路に搭載されたチップコンデンサまたは等の容量素子であってもよい。
上記構成のDC−DCコンバータによれば、上記構成のコイル内蔵基板10を含んで形成されていることから、インダクタンスの周波数依存性が低減されている。そのため、電圧変換の精度および安定性が高い。この場合の変換される電圧値としては、例えば電源として用いられる電池の電圧(約3V等)と半導体素子(IC)の作動電圧(約1.8V等)と
の変換が挙げられる。
なお、実施形態のコイル内蔵基板10およびDC−DCコンバータにおいて、仮に枠状磁性体が設けられていないとすると(つまり従来技術の形態であれば)、例えばコイル状導体4aの幅が約200μm程度であるときに、KHz程度の低周波域から数MHz程度の高
周波域に至る過程で、コイル状導体4のインダクタンス値が約10%程度低下する。これに対し、実施形態のコイル内蔵基板10では、上記と同じ条件においてインダクタンス値の低下が約1%以下に抑えられる。
本発明のコイル内蔵基板およびDC−DCコンバータは、上記実施の形態の例に限定されるものではなく、本発明の要旨の範囲内であれば種々の変形は可能である。例えば、基板1の上面および下面等にセラミック材料等の非磁性材からなる補助層(図示せず)が設けられていてもよい。補助層は、例えばコイル内蔵基板10に前述したような電子部品が搭載される際の導体が設けられるスペース、またはコイル内蔵基板10としての機械的強度を向上させる補強材等として機能し得る。
1・・・基板
2・・・磁性体層
3・・・非磁性体層
4・・・コイル
4a・・・コイル状導体
4aA・・・コイル状導体(非磁性体層に接しているもの)
5・・・貫通導体
6・・・枠状磁性体
10・・・コイル内蔵基板

Claims (4)

  1. 第1磁性材からなり互いに積層された複数の磁性体層と、非磁性材からなり前記複数の磁性体層の層間に設けられた非磁性体層とを含む基板と、
    該基板内に前記磁性体層の主面に沿って設けられているとともに前記複数の磁性体層の積層方向に配列されている複数のコイル状導体を含むコイルと、
    前記第1磁性材の透磁率以上の透磁率を有する第2磁性材からなり、前記複数のコイル状導体のうち前記非磁性体層を挟んで設けられたコイル状導体の内周部に接して設けられた枠状磁性体とを備えることを特徴とするコイル内蔵基板。
  2. 前記枠状磁性体が、該枠状磁性体に接している前記コイル状導体の内側面のうち前記非磁性体層内に位置している部分の全面にわたって接していることを特徴とする請求項1記載のコイル内蔵基板。
  3. 前記枠状磁性体は、その全体が前記非磁性体層内に位置していることを特徴とする請求項1または請求項2記載のコイル内蔵基板。
  4. 請求項1〜3のいずれかに記載のコイル内蔵基板と、
    互いに対向し合う一対の電極を含んでおり、前記一対の電極のうち一方の電極が前記コイル内蔵基板の前記コイルと電気的に接続されているとともに、他方の電極が接地されている容量素子とを備えることを特徴とするDC−DCコンバータ。
JP2013261349A 2013-12-18 2013-12-18 コイル内蔵基板およびdc−dcコンバータ Expired - Fee Related JP6204181B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013261349A JP6204181B2 (ja) 2013-12-18 2013-12-18 コイル内蔵基板およびdc−dcコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013261349A JP6204181B2 (ja) 2013-12-18 2013-12-18 コイル内蔵基板およびdc−dcコンバータ

Publications (2)

Publication Number Publication Date
JP2015119033A true JP2015119033A (ja) 2015-06-25
JP6204181B2 JP6204181B2 (ja) 2017-09-27

Family

ID=53531526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013261349A Expired - Fee Related JP6204181B2 (ja) 2013-12-18 2013-12-18 コイル内蔵基板およびdc−dcコンバータ

Country Status (1)

Country Link
JP (1) JP6204181B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069523A (ja) * 2015-10-02 2017-04-06 株式会社村田製作所 インダクタ部品、パッケージ部品およびスィッチングレギュレータ
WO2017175645A1 (ja) * 2016-04-06 2017-10-12 株式会社村田製作所 Dcdcコンバータモジュールおよびdcdcコンバータ回路
JP2019192920A (ja) * 2019-05-31 2019-10-31 株式会社村田製作所 インダクタ部品、パッケージ部品およびスィッチングレギュレータ

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04276609A (ja) * 1991-03-04 1992-10-01 Tdk Corp 電子部品
JP2001044037A (ja) * 1999-08-03 2001-02-16 Taiyo Yuden Co Ltd 積層インダクタ
JP2004207594A (ja) * 2002-12-26 2004-07-22 Jfe Steel Kk 平面磁気素子
JP2005142389A (ja) * 2003-11-07 2005-06-02 Toko Inc 積層型電子部品及びその製造方法
JP2006318946A (ja) * 2005-05-10 2006-11-24 Fdk Corp 積層インダクタ
JP2007324555A (ja) * 2006-06-01 2007-12-13 Taiyo Yuden Co Ltd 積層インダクタ
JP2008186990A (ja) * 2007-01-30 2008-08-14 Tdk Corp コイル部品
WO2010064505A1 (ja) * 2008-12-03 2010-06-10 株式会社村田製作所 電子部品
JP2010238777A (ja) * 2009-03-30 2010-10-21 Kyocera Corp Dc−dcコンバータ
JP2013089657A (ja) * 2011-10-14 2013-05-13 Murata Mfg Co Ltd 電子部品及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04276609A (ja) * 1991-03-04 1992-10-01 Tdk Corp 電子部品
JP2001044037A (ja) * 1999-08-03 2001-02-16 Taiyo Yuden Co Ltd 積層インダクタ
JP2004207594A (ja) * 2002-12-26 2004-07-22 Jfe Steel Kk 平面磁気素子
JP2005142389A (ja) * 2003-11-07 2005-06-02 Toko Inc 積層型電子部品及びその製造方法
JP2006318946A (ja) * 2005-05-10 2006-11-24 Fdk Corp 積層インダクタ
JP2007324555A (ja) * 2006-06-01 2007-12-13 Taiyo Yuden Co Ltd 積層インダクタ
JP2008186990A (ja) * 2007-01-30 2008-08-14 Tdk Corp コイル部品
WO2010064505A1 (ja) * 2008-12-03 2010-06-10 株式会社村田製作所 電子部品
JP2010238777A (ja) * 2009-03-30 2010-10-21 Kyocera Corp Dc−dcコンバータ
JP2013089657A (ja) * 2011-10-14 2013-05-13 Murata Mfg Co Ltd 電子部品及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069523A (ja) * 2015-10-02 2017-04-06 株式会社村田製作所 インダクタ部品、パッケージ部品およびスィッチングレギュレータ
US10715041B2 (en) 2015-10-02 2020-07-14 Murata Manufacturing Co., Ltd. Inductor component, package component, and switching regulator
US11876449B2 (en) 2015-10-02 2024-01-16 Murata Manufacturing Co., Ltd. Inductor component, package component, and switching regulator
WO2017175645A1 (ja) * 2016-04-06 2017-10-12 株式会社村田製作所 Dcdcコンバータモジュールおよびdcdcコンバータ回路
JPWO2017175645A1 (ja) * 2016-04-06 2018-07-26 株式会社村田製作所 Dcdcコンバータモジュールおよびdcdcコンバータ回路
JP2019192920A (ja) * 2019-05-31 2019-10-31 株式会社村田製作所 インダクタ部品、パッケージ部品およびスィッチングレギュレータ

Also Published As

Publication number Publication date
JP6204181B2 (ja) 2017-09-27

Similar Documents

Publication Publication Date Title
KR101670184B1 (ko) 적층 전자부품 및 그 제조방법
KR102127811B1 (ko) 적층 전자부품 및 그 제조방법
KR102025708B1 (ko) 칩 전자부품 및 그 실장기판
US9490062B2 (en) Chip electronic component
US10123420B2 (en) Coil electronic component
KR102069628B1 (ko) 코일 부품 및 그 실장 기판
JP2015079958A (ja) チップ電子部品、その実装基板及び包装体
KR102642913B1 (ko) 적층 전자부품 및 그 제조방법
JP2013225718A (ja) コイル部品の製造方法
JP2012089765A (ja) コイル部品
KR101994730B1 (ko) 인덕터
KR20170032057A (ko) 적층 전자부품
KR102130672B1 (ko) 적층 전자부품 및 그 제조방법
US20140022042A1 (en) Chip device, multi-layered chip device and method of producing the same
KR101823161B1 (ko) 칩 인덕터 및 이의 제조 방법
KR102105396B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
KR20160136127A (ko) 코일 전자부품 및 그 제조방법
JP6432460B2 (ja) Dc−dcコンバータ
KR102105395B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
US20150287515A1 (en) Multilayer array electronic component and method of manufacturing the same
JP6204181B2 (ja) コイル内蔵基板およびdc−dcコンバータ
JP5716391B2 (ja) コイル内蔵基板
JP5617614B2 (ja) コイル内蔵基板
JP6572791B2 (ja) コイル複合部品及び多層基板、ならびに、コイル複合部品の製造方法
JP6344540B2 (ja) 電力変換モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170831

R150 Certificate of patent or registration of utility model

Ref document number: 6204181

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees