JP2019192920A - インダクタ部品、パッケージ部品およびスィッチングレギュレータ - Google Patents
インダクタ部品、パッケージ部品およびスィッチングレギュレータ Download PDFInfo
- Publication number
- JP2019192920A JP2019192920A JP2019102048A JP2019102048A JP2019192920A JP 2019192920 A JP2019192920 A JP 2019192920A JP 2019102048 A JP2019102048 A JP 2019102048A JP 2019102048 A JP2019102048 A JP 2019102048A JP 2019192920 A JP2019192920 A JP 2019192920A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- inductor component
- composite body
- substrate
- spiral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】強度を保持しつつ、高周波に対応可能となり、低背小型化を図ることができるインダクタ部品を提供する。【解決手段】インダクタ部品１は、無機フィラーおよび樹脂のコンポジット材料からなる複数層のコンポジット層３１〜３４から構成されるコンポジット体３０と、それぞれがコンポジット層上に積層されると共に、当該コンポジット層より上層のコンポジット層に覆われた複数層のスパイラル配線２１、２２とを有する。無機フィラーの平均粒径は、５μｍ以下であり、スパイラル配線２１、２２の配線ピッチは、１０μｍ以下であり、スパイラル配線２１、２２の層間ピッチは、１０μｍ以下である。【選択図】図１Ａ
Description
本発明は、インダクタ部品、パッケージ部品およびスィッチングレギュレータに関する。
従来、インダクタ部品としては、特開２０１３−２２５７１８号公報（特許文献１）に記載されたものがある。このインダクタ部品は、ガラスエポキシ基板と、ガラスエポキシ基板の両面に設けられたスパイラル配線と、スパイラル配線を覆う絶縁樹脂と、絶縁樹脂の上下を覆うコアとを有する。コアは、金属磁性粉含有樹脂であり、コアは、平均粒径が２０〜５０μｍである金属磁性粉を含む。
ところで、ＰＣ、サーバーの高性能化やモバイル機器の普及に伴い省電力化技術への要求が高まっているなか、ＣＰＵ(Central Processing Unit：中央処理装置)の低消費電力化技術としてＩＶＲ(Integrated Voltage Regulator：統合電圧調整器)技術が注目されている。
ここで、従来のシステムでは、図１２に示すように、ＩＣ(integrated circuit：集積回路)チップ１００内にあるＮ個のＣＰＵ１０１に対し、１つのＶＲ(Voltage Regulator：電圧調整器)１０３を介して、電源１０５から電圧を供給していた。
一方、ＩＶＲ技術のシステムでは、図１３に示すように、ＣＰＵ１０１毎に電源１０５からの電圧を調整する個別のＶＲ１１３を備え、各ＣＰＵ１０１のクロック動作周波数に応じて、当該ＣＰＵ１０１に供給する電圧を個別にコントロールする。
ＣＰＵ１０１の動作周波数の変化に対応するように供給電圧を制御するためには、高速で供給電圧を変化させる必要があり、ＶＲ１１３では、１０〜１００ＭＨｚといった高速スィッチング動作を行うチョッパー回路が必要となる。
これに伴い、チョッパー回路の出力側リップルフィルタに使用されるインダクタも、１０〜１００ＭＨｚといった高速スィッチング動作に適応でき、かつ、ＣＰＵ１０１の動作上コアへの充分な電流として数Ａレベルを通電できる、高周波パワーインダクタが必要となっている。
加えて、ＩＶＲでは、ＩＣチップ１１０に上述のシステムを統合することで、省電力化と同時に小型化をはかることも目的としており、ＩＣパッケージ内に内蔵可能な小型の高周波パワーインダクタが求められる。特に、ＳｉＰ(System in Package)やＰｏＰ(Package on Package)といった３次元実装によるシステムの小型化が進む中、ＩＣパッケージ基板への内蔵や、当該基板のＢＧＡ(Ball Grid Array)サイドへの実装が可能な、例えば０．３３ｍｍ厚み以下の薄型の高周波パワーインダクタが必要である。
しかしながら、従来のインダクタ部品では、ガラスエポキシ基板の両面にスパイラル配線を設けているため、ガラスエポキシ基板の厚みが阻害要因となり、薄型化が困難である。ガラスエポキシ基板は、ガラスクロスの厚みの限界により、薄くとも８０μｍ程度の厚みを有するため、２層のスパイラル配線の層間ピッチをこれ以上小さくできない。また、無理にこの基板を薄くした場合、基板の強度が保てず、配線加工等が困難になる。
また、コアに平均粒径が２０〜５０μｍの金属磁性粉が含まれているので、金属磁性粉のサイズが大きい。これにより、絶縁樹脂の上下のコアの厚みが厚くなり、薄型化が困難である。また、例えば、Ｌ値を向上させるために、スパイラル配線を覆う絶縁樹脂に金属磁性粉を含有させるためには、配線ピッチを金属磁性粉の平均粒径より十分大きく確保する必要があり、小型化も困難である。
また、金属磁性粉のサイズが大きいので、金属磁性粉の内部での渦電流損が大きくなり、５０ＭＨｚから１００ＭＨｚといった高速スイッチング動作では、損失が大きく高周波対応が困難となる。
そこで、本発明の課題は、強度を保持しつつ、高周波に対応可能となり、低背小型化を図ることができるインダクタ部品を提供することにある。
前記課題を解決するため、本発明のインダクタ部品は、
無機フィラーおよび樹脂のコンポジット材料からなる複数層のコンポジット層から構成されるコンポジット体と、
それぞれが前記コンポジット層に積層されると共に、当該コンポジット層より上層の前記コンポジット層に覆われた複数層のスパイラル配線と
を備え、
前記無機フィラーの平均粒径は、５μｍ以下であり、
前記スパイラル配線の配線ピッチは、１０μｍ以下であり、
前記スパイラル配線の層間ピッチは、１０μｍ以下である。
無機フィラーおよび樹脂のコンポジット材料からなる複数層のコンポジット層から構成されるコンポジット体と、
それぞれが前記コンポジット層に積層されると共に、当該コンポジット層より上層の前記コンポジット層に覆われた複数層のスパイラル配線と
を備え、
前記無機フィラーの平均粒径は、５μｍ以下であり、
前記スパイラル配線の配線ピッチは、１０μｍ以下であり、
前記スパイラル配線の層間ピッチは、１０μｍ以下である。
本発明のインダクタ部品によれば、複数層のスパイラル配線は、無機フィラーおよび樹脂のコンポジット材料からなるコンポジット層に積層される。当該コンポジット層は薄膜化してもクラック等の物理的欠損が発生せず、ガラスエポキシ基板などを設けなくても十分な強度を保持でき、ガラスエポキシ基板の厚みを省くことで、低背化を図ることができる。
無機フィラーの平均粒径は、５μｍ以下であるので、スパイラル配線の配線ピッチおよび層間ピッチを小さくでき、さらに、スパイラル配線の配線ピッチおよび層間ピッチは、１０μｍ以下であるので、低背小型化を図ることができる。
無機フィラーの平均粒径は、５μｍ以下であるので、無機フィラーが磁性体である場合、磁性体内部での渦電流損は小さくなり、５０ＭＨｚから１００ＭＨｚといった高速スイッチング動作に対しても、損失が小さく高周波対応が可能となる。
したがって、強度を保持しつつ、高周波に対応可能となり、低背小型化を図ることができる。
また、インダクタ部品の一実施形態では、前記コンポジット体は、前記無機フィラーが金属磁性材料からなる磁性コンポジット体から構成される。
前記実施形態によれば、コンポジット体は、磁性コンポジット体から構成されるので、無機フィラーを５μｍ以下と微粒化しても、高い透磁率を確保でき、高周波でのインダクタのＱ値を高くすることができる。
また、インダクタ部品の一実施形態では、
前記コンポジット体は、
前記スパイラル配線を覆うと共に、前記無機フィラーが絶縁体である絶縁コンポジット体と、
前記絶縁コンポジット体を覆うと共に、前記無機フィラーが金属磁性材料からなる磁性コンポジット体とから構成される。
前記コンポジット体は、
前記スパイラル配線を覆うと共に、前記無機フィラーが絶縁体である絶縁コンポジット体と、
前記絶縁コンポジット体を覆うと共に、前記無機フィラーが金属磁性材料からなる磁性コンポジット体とから構成される。
前記実施形態によれば、コンポジット体は、絶縁コンポジット体と磁性コンポジット体とから構成されるので、絶縁コンポジット体により、スパイラル配線の配線間および層間の絶縁性が向上し、さらなる小型低背化またはスパイラル配線の低抵抗化を可能とするとともに、高周波でのQ値を維持できる。また、磁性コンポジット体により、高いインダクタンス値を得ることができる。
また、インダクタ部品の一実施形態では、前記絶縁コンポジット体の前記無機フィラーは、平均粒径が０．５μｍ以下のＳｉＯ２である。
前記実施形態によれば、絶縁コンポジット体の無機フィラーは、平均粒径が０．５μｍ以下のＳｉＯ２であるので、スパイラル配線の配線間および層間の絶縁性を高くすることができ、より小型低背化を図ることができる。
また、インダクタ部品の一実施形態では、前記絶縁コンポジット体における前記無機フィラーの含有率は、前記絶縁コンポジット体に対して、２０Ｖｏｌ％以上７０ｖｏｌ％以下である。
前記実施形態によれば、無機フィラーの含有率は、２０Ｖｏｌ％以上７０ｖｏｌ％以下であるので、コンポジット体の流動性及び線膨張係数が適正化され、小型低背化及び高信頼性化と絶縁性を両立できる。
また、インダクタ部品の一実施形態では、前記磁性コンポジット体の前記無機フィラーは、平均粒径が５μｍ以下の、ＦｅＳｉ系合金、ＦｅＣｏ系合金、ＦｅＮｉ系合金またはそれらのアモルファス合金である。
前記実施形態によれば、磁性コンポジット体の無機フィラーは、平均粒径が５μｍ以下のＦｅＳｉ系合金、ＦｅＣｏ系合金、ＦｅＮｉ系合金またはそれらのアモルファス合金であるので、高周波でのインダクタのＱ値を高くすることができる。
また、インダクタ部品の一実施形態では、前記磁性コンポジット体における前記無機フィラーの含有率は、前記磁性コンポジット体に対して、２０Ｖｏｌ％以上７０Ｖｏｌ％以下である。
前記実施形態によれば、無機フィラーの含有率は、２０Ｖｏｌ％以上７０Ｖｏｌ％以下であるので、流動性及び線膨張係数が適正化され、小型低背化及び高信頼性と高周波における高いＱ値を両立できる。
また、インダクタ部品の一実施形態では、前記複数層のスパイラル配線によって構成されるインダクタのターン数は、１０ターン以下である。
前記実施形態によれば、複数層のスパイラル配線によって構成されるインダクタのターン数は、１０ターン以下であるので、高速スイッチング動作において必要なＬ値を確保しつつ、小型化を図ることができる。
また、インダクタ部品の一実施形態では、前記スパイラル配線の積層方向の上部に位置するコンポジット体の厚みと、前記スパイラル配線の積層方向の下部に位置するコンポジット体の厚みとは、同じであり、それぞれ１０μｍ以上５０μｍ以下である。
前記実施形態によれば、上部のコンポジット体の厚みと下部のコンポジット体の厚みとは、同じであり、それぞれ１０μｍ以上５０μｍ以下であるので、高速スイッチング動作において必要なＬ値を薄い厚みで得ることができ、薄型化を図ることができる。
また、インダクタ部品の一実施形態では、
前記スパイラル配線の積層方向の上下の少なくとも一方に設けられ、前記スパイラル配線に電気的に接続される一対の外部端子を有し、
前記一対の外部端子の前記積層方向の端面は、前記コンポジット体の前記積層方向の端面と同一平面上に位置する。
前記スパイラル配線の積層方向の上下の少なくとも一方に設けられ、前記スパイラル配線に電気的に接続される一対の外部端子を有し、
前記一対の外部端子の前記積層方向の端面は、前記コンポジット体の前記積層方向の端面と同一平面上に位置する。
ここで、外部端子は、Ｃｕ配線などの配線をいい、配線を被覆するメッキを含まない。
前記実施形態によれば、外部端子の端面は、コンポジット体の端面と同一平面上に位置するので、外部端子は、コンポジット体の端面から突出せず、低背化を図ることができる。
また、インダクタ部品の一実施形態では、前記一対の外部端子は、前記コンポジット体に埋め込まれている。
前記実施形態によれば、外部端子は、コンポジット体に埋め込まれているので、小型化を図ることができる。また、外部端子をコンポジット体の積層方向の端面の任意の位置に配置でき、接続する配線や端子のレイアウトの設計自由度が増す。
また、インダクタ部品の一実施形態では、前記一対の外部端子の一方は、前記スパイラル配線の積層方向の上下の両方に設けられ、前記上下の外部端子は、互いに電気的に接続され、前記一対の外部端子の他方は、前記スパイラル配線の積層方向の少なくとも上側に設けられている。
前記実施形態によれば、一対の外部端子の一方は、スパイラル配線の積層方向の上下の両方に設けられているので、基板にインダクタ部品を埋め込んだとき、基板の上下面に、上下の外部端子に導通される配線を設けることができる。したがって、チョッパー回路の出力側を、互いに電気的に接続される上下の外部端子によって、引き回すことなく最短に接続することができる。このため、出力側の平滑コンデンサのＥＳＲ、ＥＳＬを低くすることができ、出力のリップル電圧を小さくできる。
また、パッケージ部品の一実施形態では、
基板と、
前記基板に埋め込まれた前記インダクタ部品と
を備え、
前記インダクタ部品の上側の外部端子は、前記基板の上面側に配置され、前記インダクタ部品の下側の外部端子は、前記基板の下面側に配置され、
前記基板の上面には、前記上側の外部端子に電気的に接続される配線が設けられ、前記基板の下面には、前記下側の外部端子に電気的に接続される配線が設けられている。
基板と、
前記基板に埋め込まれた前記インダクタ部品と
を備え、
前記インダクタ部品の上側の外部端子は、前記基板の上面側に配置され、前記インダクタ部品の下側の外部端子は、前記基板の下面側に配置され、
前記基板の上面には、前記上側の外部端子に電気的に接続される配線が設けられ、前記基板の下面には、前記下側の外部端子に電気的に接続される配線が設けられている。
前記実施形態によれば、基板にインダクタ部品が埋め込まれ、基板の上面に、上側の外部端子に電気的に接続される配線が設けられ、基板の下面に、下側の外部端子に電気的に接続される配線が設けられている。したがって、チョッパー回路の出力側を、互いに電気的に接続される上下の外部端子によって、引き回すことなく最短に接続することができる。このため、出力側の平滑コンデンサのＥＳＲ、ＥＳＬを低くすることができ、出力のリップル電圧を小さくできる。
また、スィッチングレギュレータの一実施形態では、
前記パッケージ部品と、
外部電源と前記インダクタ部品との電気的な接続を開閉するスイッチング素子と、
前記インダクタ部品からの出力電圧を平滑する平滑コンデンサと
を備え、
前記スイッチング素子が、前記パッケージ部品の前記基板の上面側に配置されると共に、前記一対の外部端子の他方に接続された前記配線に電気的に接続され、
前記平滑コンデンサが、前記パッケージ部品の前記基板の下面側に配置されると共に、前記一対の外部端子の一方に接続された前記配線のうち、下側の前記配線に電気的に接続され、
前記一対の外部端子の一方に接続された前記配線のうち、上側の前記配線が出力端子となる。
前記パッケージ部品と、
外部電源と前記インダクタ部品との電気的な接続を開閉するスイッチング素子と、
前記インダクタ部品からの出力電圧を平滑する平滑コンデンサと
を備え、
前記スイッチング素子が、前記パッケージ部品の前記基板の上面側に配置されると共に、前記一対の外部端子の他方に接続された前記配線に電気的に接続され、
前記平滑コンデンサが、前記パッケージ部品の前記基板の下面側に配置されると共に、前記一対の外部端子の一方に接続された前記配線のうち、下側の前記配線に電気的に接続され、
前記一対の外部端子の一方に接続された前記配線のうち、上側の前記配線が出力端子となる。
前記実施形態によれば、平滑コンデンサは、パッケージ部品の基板の下面の配線に接続され、例えば中央処理装置などの負荷が接続される出力端子側は、スイッチング素子と同じくパッケージ部品の基板の上面の配線に接続される。これにより、パッケージ部品のインダクタ部品と、負荷および平滑コンデンサとを、上下の外部端子によって、引き回すことなく最短に接続することができる。このため、平滑コンデンサのＥＳＲ、ＥＳＬを低くすることができ、出力のリップル電圧を小さくできる。
本発明のインダクタ部品によれば、強度を保持しつつ、高周波に対応可能となり、低背小型化を図ることができる。
以下、本発明を図示の実施の形態により詳細に説明する。
（第１実施形態）
図１Ａは、本発明のインダクタ部品の第１実施形態を示す分解斜視図である。図１Ｂは、インダクタ部品の断面図である。なお、図面は模式的なものであり、部材の縮尺や寸法の関係が実際のものとは異なる場合がある。図１Ａと図１Ｂに示すように、インダクタ部品１は、例えば、パソコン、ＤＶＤプレーヤー、デジカメ、ＴＶ、携帯電話、カーエレクトロニクスなどの電子機器に搭載される。
図１Ａは、本発明のインダクタ部品の第１実施形態を示す分解斜視図である。図１Ｂは、インダクタ部品の断面図である。なお、図面は模式的なものであり、部材の縮尺や寸法の関係が実際のものとは異なる場合がある。図１Ａと図１Ｂに示すように、インダクタ部品１は、例えば、パソコン、ＤＶＤプレーヤー、デジカメ、ＴＶ、携帯電話、カーエレクトロニクスなどの電子機器に搭載される。
インダクタ部品１は、２層のスパイラル配線２１，２２と、２層のスパイラル配線２１，２２をそれぞれ覆う（コンポジット体の一例である）磁性コンポジット体３０とを有する。この明細書において、対象物を覆うとは、対象物の少なくとも一部を覆うことをいう。図１Ａでは、磁性コンポジット体３０において、スパイラル配線２１，２２が埋め込むまれる部分３２，３３を、一体に描いている。
第１、第２スパイラル配線２１，２２は、下層から上層に順に、配置される。なお、本明細書においては、インダクタ部品１における上下を、図１Ｂの紙面上下と一致するものとして記載する。第１、第２スパイラル配線２１，２２は、積層方向に電気的に接続されている。ここで、積層方向とは、層が積み重なる方向を指し、具体的には図１Ｂの紙面上下に沿った方向を意味する。第１、第２スパイラル配線２１，２２は、それぞれ、平面においてスパイラル状に形成されている。第１、第２スパイラル配線２１，２２は、例えば、Ｃｕ、Ａｇ、Ａｕなどの低抵抗な金属によって構成される。好ましくは、セミアディティブ工法によって形成されるＣｕめっきを用いることで、低抵抗でかつ狭ピッチなスパイラル配線を形成できる。
第１、第２スパイラル配線２１，２２の積層方向の上方に、外部端子１１，１２が設けられる。第１外部端子１１は、第１スパイラル配線２１に電気的に接続され、第２外部端子１２は、第２スパイラル配線２２に電気的に接続される。外部端子１１，１２は、例えばスパイラル配線２１，２２と同じ材料から構成される。外部端子１１，１２は、Ｃｕ配線などの配線をいい、配線を被覆するメッキを含まない。
磁性コンポジット体３０は、第１から第４コンポジット層３１〜３４から構成される。第１から第４コンポジット層３１〜３４は、下層から上層に順に、配置される。磁性コンポジット体３０は、無機フィラーおよび樹脂のコンポジット材料からなる。樹脂は、例えば、エポキシ系樹脂やビスマレイミド、液晶ポリマ、ポリイミドなどからなる有機絶縁材料である。無機フィラーの平均粒径は、５μｍ以下である。なお、ここでいう平均粒径とは、レーザ回折・散乱法によって求めた粒度分布における積算値５０％に相当する粒径のことである。無機フィラーは、磁性体である。無機フィラーは、例えば、平均粒径が５μｍ以下の、ＦｅＳｉＣｒなどのＦｅＳｉ系合金、ＦｅＣｏ系合金、ＮｉＦｅなどのＦｅ系合金、または、それらのアモルファス合金である。無機フィラーの含有率は、好ましくは、磁性コンポジット体３０に対して、２０Ｖｏｌ％以上７０Ｖｏｌ％以下である。
第１スパイラル配線２１は、第１コンポジット層３１上に積層される。第２コンポジット層３２は、第１スパイラル配線２１に積層され、第１スパイラル配線２１を覆う。第２スパイラル配線２２は、第２コンポジット層３２上に積層される。第３コンポジット層３３は、第２スパイラル配線２２に積層され、第２スパイラル配線２２を覆う。第４コンポジット層３４は、第３コンポジット層３３上に積層される。このように、第１、第２スパイラル配線２１，２２のそれぞれは、コンポジット層上に積層されると共に、当該コンポジット層より上層のコンポジット層に覆われる。そして、磁性コンポジット体３０は、内磁路に相当する第１、第２スパイラル配線２１，２２の内径部分にも設けられる。
第１、第２スパイラル配線２１，２２は、同一軸を中心として、配置されている。第１スパイラル配線２１と第２スパイラル配線２２とは、軸方向（積層方向）からみて、同一方向に巻き回されている。
第２スパイラル配線２２は、積層方向に延在するビア配線２７を介して、第１スパイラル配線２１に電気的に接続される。ビア配線２７は、第２コンポジット層３２内に設けられる。第１スパイラル配線２１の内周部２１ａと第２スパイラル配線２２の内周部２２ａとは、ビア配線２７を介して、電気的に接続される。これにより、第１スパイラル配線２１及び第２スパイラル配線２２は一つのインダクタを構成する。
第１スパイラル配線２１の外周部２１ｂと第２スパイラル配線２２の外周部２２ｂは、積層方向からみて、磁性コンポジット体３０の両端側に位置する。第１外部端子１１は、第１スパイラル配線２１の外周部２１ｂ側に位置し、第２外部端子１２は、第２スパイラル配線２２の外周部２２ｂ側に位置する。
第１スパイラル配線２１の外周部２１ｂは、第２コンポジット層３２内に設けられたビア配線２７と、第２コンポジット層３２上に設けられた第１接続配線２５と、第３コンポジット層３３内に設けられたビア配線２７とを介して、第１外部端子１１に電気的に接続される。第２スパイラル配線２２の外周部２２ｂは、第３コンポジット層３３内に設けられたビア配線２７を介して、第２外部端子１２に電気的に接続される。第２スパイラル配線２２の外周部２２ｂは、第２コンポジット層３２内に設けられたビア配線２７を介して、第１コンポジット層３１上に設けられた第２接続配線２６に電気的に接続される。
第１、第２スパイラル配線２１，２２のそれぞれの高さ方向の厚みは、４０μｍ以上であり、好ましくは、１２０μｍ以下である。なお、高さ方向は、インダクタ部品１の上下方向に沿った方向である。第１、第２スパイラル配線２１，２２のそれぞれの配線ピッチは、１０μｍ以下であり、好ましくは、３μｍ以上である。スパイラル配線の層間ピッチは、１０μｍ以下であり、好ましくは、３μｍ以上である。なお、配線ピッチ及び層間ピッチは設計値であり、製造ばらつきとしては±約２０％である。
配線厚みを４０μm以上にすることで直流抵抗を十分に下げることができる。さらに、配線厚みを１２０μｍ以下にすることで、配線の高さ方向と幅方向の厚みの比である配線アスペクトを極端に大きくすることを防ぎ、プロセスばらつきを抑制することができる。また、配線ピッチを１０μｍ以下にすることで配線幅を大きくとることができ、直流抵抗を確実に下げることができる。さらに、配線ピッチを3μｍ以上にすることで配線間の絶縁性を十分に確保できる。また、層間ピッチを１０μｍ以下にすることで低背化が可能となる。さらに、層間ピッチを３μｍ以上にすることで層間ショートを抑制することができる。
第１、第２スパイラル配線２１，２２によって構成されるインダクタのターン数は、１ターン以上１０ターン以下であり、好ましくは、１．５〜５ターン以下である。この実施形態では、２．５ターンである。
第２スパイラル配線２２の積層方向の上部に位置する磁性コンポジット体３０の厚みＨ１と、第１スパイラル配線２１の積層方向の下部に位置する磁性コンポジット体３０の厚みＨ２とは、同じであり、１０μｍ以上５０μｍ以下である。ここで、「同じである」とは、完全同一に加えて、略同じであることを含む。
第１、第２外部端子１１，１２の積層方向の上端面１１ａ，１２ａは、磁性コンポジット体３０の積層方向の上端面３０ａと同一平面上に位置する。第１、第２外部端子１１，１２は、磁性コンポジット体３０に埋め込まれている。なお、第１、第２外部端子１１，１２の積層方向の上端面１１ａ，１２ａを、半田実装における半田濡れ性を向上させるために、ＳｎＮｉメッキにて被覆してもよい。
次に、インダクタ部品１の製造方法について説明する。
図２Ａに示すように、基台５０を準備する。基台５０は、絶縁基板５１と、絶縁基板５１の両面に設けられたベース金属層５２とを有する。この実施形態では、絶縁基板５１は、ガラスエポキシ基板であり、ベース金属層５２は、Ｃｕ箔である。基台５０の厚みは、インダクタ部品１の厚みに影響を与えないため、加工上のそりなどの理由から適宜取り扱いやすい厚さのものを用いればよい。
そして、図２Ｂに示すように、基台５０の一面上にダミー金属層６０を接着する。この実施形態では、ダミー金属層６０は、Ｃｕ箔である。ダミー金属層６０は、基台５０のベース金属層５２と接着されるので、ダミー金属層６０は、ベース金属層５２の円滑面に接着される。このため、ダミー金属層６０とベース金属層５２の接着力を弱くすることができて、後工程において、基台５０をダミー金属層６０から容易に剥がすことができる。好ましくは、基台５０とダミー金属層６０を接着する接着剤は、低粘着接着剤とする。また、基台５０とダミー金属層６０の接着力を弱くするために、基台５０とダミー金属層６０の接着面を光沢面とすることが望ましい。
その後、基台５０に仮止めされたダミー金属層６０上に第１コンポジット層３１を積層する。このとき、第１コンポジット層３１を、真空ラミネータやプレス機などにより、熱圧着し熱硬化する。
そして、図２Ｃに示すように、第１コンポジット層３１上に、第１スパイラル配線２１および第２接続配線２６を積層する。第１スパイラル配線２１および第２接続配線２６は、互いに接触していない。第２接続配線２６は、外周部２１ｂと反対側に設ける。詳しくは、第１コンポジット層３１上に無電解メッキやスパッタリング、蒸着などによりＳＡＰ（Semi Additive Process；セミアディティブ工法）のための給電膜を形成する。給電膜の形成後、給電膜上に感光性のレジストを塗布や貼り付け、フォトリソグラフィーにより配線パターンを形成する。その後、ＳＡＰによって、配線２１，２６に相当するメタル配線を形成する。メタル配線の形成後、感光性レジストを薬液により剥離除去し、給電膜をエッチング除去する。その後、さらにこのメタル配線を給電部として、追加のＣｕ電解メッキを施すことでより狭スペースな配線２１，２６を得ることが可能である。本実施形態においては、Ｌ（配線幅）／Ｓ（配線スペース（配線ピッチ））／ｔ（配線厚み）が５０／３０／６０μｍのＣｕ配線をＳＡＰにて形成後、１０μｍ厚み分の追加Ｃｕ電解メッキを実施することで、Ｌ／Ｓ／ｔ＝７０／１０／７０μｍの配線を得ることができる。
そして、図２Ｄに示すように、第１スパイラル配線２１に第２コンポジット層３２を積層して、第１スパイラル配線２１を第２コンポジット層３２で覆う。第２コンポジット層３２を、真空ラミネータやプレス機などにより、熱圧着し熱硬化する。この際、第１スパイラル配線２１の上方における第２コンポジット層３２の厚みを１０μｍ以下とする。これにより、第１、第２スパイラル配線２１，２２の層間ピッチを、１０μｍ以下とできる。
ここで、第１スパイラル配線２１の配線ピッチ（例えば１０μｍ）への充填性を確保するため、第２コンポジット層３２に含まれる無機フィラー（磁性体粉）は、第１スパイラル配線２１の配線スペースより充分に粒径が小さいものである必要がある。また、部品の薄型化を実現するためには、続く上部の配線との層間ピッチを、例えば１０μｍ以下に薄くする必要があることから、同じく磁性体粉は充分に粒径が小さいものである必要がある。
そして、図２Ｅに示すように、第２コンポジット層３２に、レーザ加工などにより、ビア配線２７を充填するためのビアホールを形成する。その後、ビアホールにビア配線２７を充填し、第２コンポジット層３２上に、第２スパイラル配線２２および第１接続配線２５を積層する。第２スパイラル配線２２および第１接続配線２５は、互いに接触していない。第１接続配線２５は、外周部２２ｂと反対側に設ける。このとき、ビア配線２７、第２スパイラル配線２２および第１接続配線２５は、第１スパイラル配線２１と同様の処理にて設けることができる。
そして、図２Ｆに示すように、第２スパイラル配線２２に第３コンポジット層３３を積層して、第２スパイラル配線２２を第３コンポジット層３３で覆う。第３コンポジット層３３を、真空ラミネータやプレス機などにより、熱圧着し熱硬化する。
そして、図２Ｇに示すように、第３コンポジット層３３に、レーザ加工などにより、ビア配線２７を充填するためのビアホールを形成する。その後、ビアホールにビア配線２７を充填し、第３コンポジット層３３上に、柱状の第１、第２外部端子１１，１２を積層する。このとき、ビア配線２７及び第１、第２外部端子１１，１２は、第１スパイラル配線２１と同様の処理にて設けることができる。
そして、図２Ｈに示すように、第１、第２外部端子１１，１２に第４コンポジット層３４を積層して、第１、第２外部端子１１，１２を第４コンポジット層３４で覆う。第４コンポジット層３４を、真空ラミネータやプレス機などにより、熱圧着し熱硬化する。
その後、基台５０（ベース金属層５２）の一面とダミー金属層６０との接着面で基台５０をダミー金属層６０から剥がす。そして、ダミー金属層６０をエッチングなどにより除去して、図２Ｉに示すように、インダクタ基板５を形成する。
そして、図２Ｊに示すように、インダクタ基板５の最上層の第４コンポジット層３４を研削工法により薄層化する。このとき、第１、第２外部端子１１，１２の一部を露出させることで、第１、第２外部端子１１，１２の上端面１１ａ，１２ａは、磁性コンポジット体３０の上端面３０ａと同一平面上に位置する。このとき、インダクタンス値が得られるのに充分な厚みまで第４コンポジット層３４を研削することで、部品の薄型化を図ることができる。本実施形態では、第２スパイラル配線２２の積層方向の上部に位置する磁性コンポジット体３０の厚み（図１Bの厚みＨ１に相当）を４０μｍとできる。
その後、インダクタ基板５をダイシングやスクライブにより個片化して、図１Ｂに示すインダクタ部品１を形成する。なお、個片化後、第１、第２外部端子１１，１２に実装性を高めるため、ＮｉＳｎなどのメッキ皮膜をバレルメッキ等の方法で形成してもよい。
なお、基台５０の両面のうちの一面にインダクタ基板５を形成しているが、基板５０の両面のそれぞれにインダクタ基板５を形成するようにしてもよい。これにより、高い生産性を得ることができる。
前記インダクタ部品１によれば、第１、第２スパイラル配線２１，２２は、磁性コンポジット体３０のコンポジット層に積層されるので、当該コンポジット層は薄膜化してもクラック等の物理的欠損が発生せず、ガラスエポキシ基板などを設けなくても十分な強度を保持でき、ガラスエポキシ基板の厚みを省くことで、低背化を図ることができる。
磁性コンポジット体３０の無機フィラーの平均粒径は、５μｍ以下であるので、第１、第２スパイラル配線２１，２２の配線ピッチおよび層間ピッチを小さくでき、さらに、第１、第２スパイラル配線２１，２２の配線ピッチおよび層間ピッチは、１０μｍ以下であるので、低背小型化を図ることができる。
磁性体である無機フィラーの平均粒径は、５μｍ以下であるので、磁性体内部での渦電流損は小さくなり、５０ＭＨｚから１００ＭＨｚといった高速スイッチング動作に対しても、損失が小さく高周波対応が可能となる。
磁性コンポジット体３０は、無機フィラーと樹脂のコンポジット材料からなるので、低背化としてもクラック等の物理的欠損が発生しない。
したがって、強度を保持しつつ、高周波に対応可能となり、低背小型化を図ることができる。
前記インダクタ部品１によれば、コンポジット体は、磁性コンポジット体３０から構成されるので、磁性体の無機フィラーを５μｍ以下と微粒化しても、高い透磁率を確保でき、高周波でのインダクタのＱ値を高くすることができる。
前記インダクタ部品１によれば、磁性コンポジット体３０の無機フィラーは、平均粒径が５μｍ以下のＦｅＳｉ系合金、ＦｅＣｏ系合金またはそれらのアモルファス合金であるので、高周波でのインダクタのＱ値を高くすることができる。
無機フィラーに、Ｆｅ系材料を用いることで、その他の軟磁性材料に比して、磁気モーメントが高く、粒径を小さくしても、比較的高い透磁率がえられる。なお、磁性コンポジット体３０の絶縁性を高めるため、無機フィラーの表面を、リン酸塩処理やシリカコートなどにより、絶縁化の処理をしてもよい。絶縁性が低いと渦電流損失による高周波性能の劣化が生じる。
前記インダクタ部品１によれば、無機フィラーの含有率は、２０Ｖｏｌ％以上７０Ｖｏｌ％以下であるので、流動性と高いＱ値を両立できる。ここで、図３は、無機フィラーの充填量（含有率）に対する周波数特性を示すグラフである。図３では、ある無機フィラーの充填量［Ｖｏｌ％］において誘電正接（ｔａｎδ）が０．０１となる周波数［ＭＨｚ］をプロットした際の近似直線を示している。
なお、充填量（含有率）は{無機フィラーの体積/(無機フィラーの体積+樹脂の体積)}×１００で表されるものである。具体的には、JIS K ７２５０（２００６）「プラスチック-灰分の求め方」に準拠している。または簡易的には、FIB-SEMを用いて深さ方向のSEM観察を行うことでフィラーの立体的な分散状態を取得している。本データはFIB-SEMを用いたデータである。
図３に示すように、無機フィラーの含有率を７０Ｖｏｌ％以下とすることで、動作周波数１０ＭＨｚの高速スイッチング動作に対しても損失を抑制でき、高周波においても特性を維持できる。また、無機フィラーの含有率は６５Ｖｏｌ％以下であることが好ましく、特に６０Ｖｏｌ％以下であることがより好ましい。図３より、当該含有率が６５Ｖｏｌ％以下である場合は５０ＭＨｚまで、６０Ｖｏｌ％以下である場合は１００ＭＨｚまでの高速スイッチング動作に対しても損失を抑制でき、高周波においても特性を維持できる。
なお、無機フィラーの含有率は２０Ｖｏｌ％以上であることが好ましく、この場合、コンポジット体の流動性及び線膨張係数を適正に確保でき、小型低背化及び高信頼性を図ることができるコンポジット体を得ることができる。
前記インダクタ部品１によれば、第１、第２スパイラル配線２１，２２によって構成されるインダクタのターン数は、１０ターン以下であるので、高速スイッチング動作において必要なＬ値を確保しつつ、小型化を図ることができる。
前記インダクタ部品１によれば、上部の磁性コンポジット体３０の厚みＨ１と下部の磁性コンポジット体３０の厚みＨ２とは、同じであり、それぞれ１０μｍ以上５０μｍ以下であるので、高速スイッチング動作において必要なＬ値を薄い厚みで得ることができ、薄型化を図ることができる。
ここで、図４に、スパイラル配線のターン数ごとに、インダクタンス値（Ｌ値）と、スパイラル配線の上下の磁性コンポジット体の厚みとの関係を示す。なお、図４は、本願の条件を満たす磁性コンポジット体に関する電磁界シミュレーションによって測定した値である。実線は、２．５ターンを示し、点線は、４．５ターンを示す。図４に示すように、厚みに対しＬ値は飽和することから、上下の厚みは、５０μｍ以下とすることにより、高速スイッチング動作において必要なＬ値を確保しつつ部品の低背化を図ることができる。
前記インダクタ部品１によれば、第１、第２外部端子１１，１２の上端面１１ａ，１２ａは、磁性コンポジット体３０の上端面３０ａと同一平面上に位置するので、第１、第２外部端子１１，１２は、磁性コンポジット体３０の上端面３０ａから突出せず、低背化を図ることができる。
前記インダクタ部品１によれば、第１、第２外部端子１１，１２は、磁性コンポジット体３０に埋め込まれているので、小型化を図ることができる。
（第１実施例）
第１実施形態の実施例について説明する。インダクタ部品は、用途として、スィッチング周波数１００ＭＨｚの降圧スィッチングレギュレータに用いられ、サイズは１ｍｍ ｘ ０．５ｍｍ、厚さ０．２３ｍｍのパワーインダクタである。スパイラル配線によって構成されるインダクタのターン数は、２層構造で、２．５回巻きであり、インダクタンス値は１００ＭＨｚでおよそ５ｎＨである。
第１実施形態の実施例について説明する。インダクタ部品は、用途として、スィッチング周波数１００ＭＨｚの降圧スィッチングレギュレータに用いられ、サイズは１ｍｍ ｘ ０．５ｍｍ、厚さ０．２３ｍｍのパワーインダクタである。スパイラル配線によって構成されるインダクタのターン数は、２層構造で、２．５回巻きであり、インダクタンス値は１００ＭＨｚでおよそ５ｎＨである。
スパイラル配線のターン数はスィッチング周波数に合わせ、必要なインダクタンス値を得られるよう設定する。スィッチング周波数が５０ＭＨｚ〜１００ＭＨｚに対し、５ターン以下で設定される。
スパイラル配線は、Ｌ／Ｓ／ｔ＝７０／１０／７０μｍであるが、チップサイズとインダクタに通電する許容電流に応じてＬ、ｔを設定している。各スパイラル配線の層間ピッチは、配線ピッチと同じく１０μｍであり、スパイラル配線の配線間ピッチと層間ピッチを１０μｍ以下と非常に狭くすることにより、スパイラル配線を密に周回させ、インダクタの小型化、低背化を可能としている。
（第２実施形態）
図５は、本発明のインダクタ部品の第２実施形態を示す断面図である。第２実施形態は、第１実施形態とは、コンポジット体の構成のみが相違する。この相違する構成のみを以下に説明する。なお、第２実施形態において、第１実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。
図５は、本発明のインダクタ部品の第２実施形態を示す断面図である。第２実施形態は、第１実施形態とは、コンポジット体の構成のみが相違する。この相違する構成のみを以下に説明する。なお、第２実施形態において、第１実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。
図５に示すように、インダクタ部品１Ａのコンポジット体は、第１、第２スパイラル配線２１，２６を覆う絶縁コンポジット体４０と、絶縁コンポジット体４０を覆う磁性コンポジット体３０Ａとから構成される。磁性コンポジット体３０Ａの材料は、第１実施形態の磁性コンポジット体３０の材料と同じである。
絶縁コンポジット体４０は、無機フィラーおよび樹脂のコンポジット材料からなる。樹脂は、例えば、エポキシ系樹脂やビスマレイミド、液晶ポリマ、ポリイミドなどからなる有機絶縁材料である。無機フィラーの平均粒径は、５μｍ以下である。無機フィラーは、ＳｉＯ２などの絶縁体である。好ましくは、無機フィラーは、平均粒径が０．５μｍ以下のＳｉＯ２である。好ましくは、無機フィラーの含有率は、絶縁コンポジット体４０に対して、２０Ｖｏｌ％以上７０Ｖｏｌ％以下である。
絶縁コンポジット体４０は、第１、第２スパイラル配線２１，２２の内径部分に対応する位置に、孔部４０ａを有する。磁性コンポジット体３０Ａは、内磁路に相当する絶縁コンポジット体４０の孔部４０ａと、外磁路に相当する絶縁コンポジット体４０の上下とに設けられている。
絶縁コンポジット体４０は、第１から第３コンポジット層４１〜４３から構成される。第１から第３コンポジット層４１〜４３は、下層から上層に順に、配置される。第１スパイラル配線２１は、第１コンポジット層４１上に積層される。第２コンポジット層４２は、第１スパイラル配線２１に積層され、第１スパイラル配線２１を覆う。第２スパイラル配線２２は、第２コンポジット層４２上に積層される。第３コンポジット層４３は、第２スパイラル配線２２に積層され、第２スパイラル配線２２を覆う。
第１、第２外部端子１１，１２の上端面１１ａ，１２ａは、磁性コンポジット体３０Ａの上端面３０ａと同一平面上に位置する。第１、第２外部端子１１，１２は、磁性コンポジット体３０Ａに埋め込まれている。
次に、インダクタ部品１Ａの製造方法について説明する。
図６Ａに示すように、基台５０を準備する。基台５０は、絶縁基板５１と、絶縁基板５１の両面に設けられたベース金属層５２とを有する。この実施形態では、絶縁基板５１は、ガラスエポキシ基板であり、ベース金属層５２は、Ｃｕ箔である。基台５０の厚みは、インダクタ部品１Ａの厚みに影響を与えないため、加工上のそりなどの理由から適宜取り扱いやすい厚さのものを用いればよい。
そして、図６Ｂに示すように、基台５０の一面上にダミー金属層６０を接着する。この実施形態では、ダミー金属層６０は、Ｃｕ箔である。ダミー金属層６０は、基台５０のベース金属層５２と接着されるので、ダミー金属層６０は、ベース金属層５２の円滑面に接着される。このため、ダミー金属層６０とベース金属層５２の接着力を弱くすることができて、後工程において、基台５０をダミー金属層６０から容易に剥がすことができる。好ましくは、基台５０とダミー金属層６０を接着する接着剤は、低粘着接着剤とする。また、基台５０とダミー金属層６０の接着力を弱くするために、基台５０とダミー金属層６０の接着面を光沢面とすることが望ましい。
その後、基台５０に仮止めされたダミー金属層６０上に第１コンポジット層４１を積層する。このとき、第１コンポジット層４１を、真空ラミネータやプレス機などにより、熱圧着し熱硬化する。その後、内磁路（磁芯）に相当する第１コンポジット層４１の部分を、レーザ等により除去し、開口部４１ａを形成する。
そして、図６Ｃに示すように、第１コンポジット層４１上に、第１スパイラル配線２１および第２接続配線２６を積層する。第１スパイラル配線２１および第２接続配線２６は、互いに接触していない。第２接続配線２６は、外周部２１ｂと反対側に設ける。詳しくは、第１コンポジット層４１上に無電解メッキやスパッタリング、蒸着などによりＳＡＰ（Semi Additive Process；セミアディティブ工法）のための給電膜を形成する。給電膜の形成後、給電膜上に感光性のレジストを塗布や貼り付け、フォトリソグラフィーにより配線パターンを形成する。その後、ＳＡＰによって、配線２１，２６に相当するメタル配線を形成する。メタル配線の形成後、感光性レジストを薬液により剥離除去し、給電膜をエッチング除去する。その後、さらにこのメタル配線を給電部として、追加のＣｕ電解メッキを施すことでより狭スペースな配線２１，２６を得ることが可能である。また、第１コンポジット層４１の開口部４１ａ内のダミー金属層６０上に、内磁路に対応する第１犠牲導体７１を設ける。第１犠牲導体７１をＳＡＰにより形成する。本実施例においては、Ｌ（配線幅）／Ｓ（配線スペース（配線ピッチ））／ｔ（配線厚み）が５０／３０／６０μｍのＣｕ配線をＳＡＰにて形成後、１２．５μｍ厚み分の追加Ｃｕ電解メッキを実施することで、Ｌ／Ｓ／ｔ＝７５／５／７３μｍの配線を得ることができる。
そして、図６Ｄに示すように、第１スパイラル配線２１に第２コンポジット層４２を積層して、第１スパイラル配線２１を第２コンポジット層４２で覆う。第２コンポジット層４２を、真空ラミネータやプレス機などにより、熱圧着し熱硬化する。この際、第１スパイラル配線２１の上方における第２コンポジット層４２の厚みを５μｍ以下とする。これにより、第１、第２スパイラル配線２１，２２の層間ピッチを、５μｍ以下とできる。
ここで、第１スパイラル配線２１の配線ピッチ（例えば５μｍ）への充填性を確保するため、第２コンポジット層４２に含まれる無機フィラー（絶縁体）は、第１スパイラル配線２１の配線ピッチより充分に粒径が小さいものである必要がある。また、部品の薄型化を実現するためには、続く上部の配線との層間ピッチを、例えば５μｍ以下に薄くする必要があることから、同じく絶縁体は充分に粒径が小さいものである必要がある。
そして、図６Ｅに示すように、第２コンポジット層４２に、レーザ加工などにより、ビア配線２７を充填するためのビアホール４２ｂを形成する。また、内磁路（磁芯）に相当する第２コンポジット層４２の部分を、レーザ等により除去し、開口部４２ａを形成する。
そして、図６Ｆに示すように、ビアホールにビア配線２７を充填し、第２コンポジット層４２上に、第２スパイラル配線２２および第１接続配線２５を積層する。第２スパイラル配線２２および第１接続配線２５は、互いに接触していない。第１接続配線２５は、外周部２２ｂと反対側に設ける。このとき、第２スパイラル配線２２を第１スパイラル配線２１と同様の処理にて設ける。また、第２コンポジット層４２の開口部４２ａ内の第１犠牲導体７１上に、内磁路に対応する第２犠牲導体７２を設ける。このとき、ビア配線２７、第２スパイラル配線２２、第１接続配線２５及び第２犠牲導体７２は、第１スパイラル配線２１と同様の処理にて設けることができる。
そして、図６Ｇに示すように、第２スパイラル配線２２に第３コンポジット層４３を積層して、第２スパイラル配線２２を第３コンポジット層４３で覆う。第３コンポジット層４３を、真空ラミネータやプレス機などにより、熱圧着し熱硬化する。
そして、図６Ｈに示すように、内磁路（磁芯）に相当する第３コンポジット層４３の部分を、レーザ等により除去し、開口部４３ａを形成する。
その後、基台５０（ベース金属層５２）の一面とダミー金属層６０との接着面で基台５０をダミー金属層６０から剥がす。そして、ダミー金属層６０をエッチングなどにより取り除き、第１、第２犠牲導体７１，７２をエッチングなどにより取り除いて、図６Ｉに示すように、絶縁コンポジット体４０に、内磁路に対応する孔部４０ａを設ける。その後、第３コンポジット層４３に、レーザ加工などにより、ビア配線２７を充填するためのビアホール４３ｂを形成する。さらに、ビアホール４３ｂにビア配線２７を充填し、第３コンポジット層４３上に、柱状の第１、第２外部端子１１，１２を積層する。このとき、ビア配線２７及び第１、第２外部端子１１、１２は第１スパイラル配線２１と同様の処理にて設けることができる。
そして、図６Ｊに示すように、第１、第２外部端子１１，１２および絶縁コンポジット体４０を磁性コンポジット体３０Ａで覆って、インダクタ基板５Ａを形成する。磁性コンポジット体３０Ａを、真空ラミネータやプレス機などにより、熱圧着し熱硬化する。磁性コンポジット体３０Ａは、絶縁コンポジット体４０の孔部４０ａにも充填される。
そして、図６Ｋに示すように、インダクタ基板５Ａの上下の磁性コンポジット体３０Ａを研削工法により薄層化する。このとき、第１、第２外部端子１１，１２の一部を露出させることで、第１、第２外部端子１１，１２の上端面１１ａ，１２ａは、磁性コンポジット体３０Ａの上端面３０ａと同一平面上に位置する。このとき、インダクタンス値が得られるのに充分な厚みまで磁性コンポジット体３０Ａを研削することで、部品の薄型化を図ることができる。例えば、本実施形態では、厚みを３５μｍとできる。
その後、インダクタ基板５Ａをダイシングやスクライブにより個片化して、図５に示すインダクタ部品１Ａを形成する。なお、個片化後、第１、第２外部端子１１，１２に実装性を高めるため、ＮｉＳｎなどのメッキ皮膜をバレルメッキ等の方法で形成してもよい。
なお、基台５０の両面のうちの一面にインダクタ基板５Ａを形成しているが、基板５０の両面のそれぞれにインダクタ基板５Ａを形成するようにしてもよい。これにより、高い生産性を得ることができる。
前記インダクタ部品１Ａによれば、コンポジット体は、絶縁コンポジット体４０と磁性コンポジット体３０Ａとから構成されるので、絶縁コンポジット体４０により、第１、第２スパイラル配線２１，２２の配線間および層間の絶縁を確保でき、また、磁性コンポジット体３０Ａにより、高いインダクタンス値を得ることができる。
前記インダクタ部品１Ａによれば、絶縁コンポジット体４０の無機フィラーは、平均粒径が０．５μｍ以下のＳｉＯ２であるので、第１、第２スパイラル配線２１，２２の配線間および層間の絶縁性を高くすることができ、より小型低背化を図ることができる。また、第１実施形態に比べ、無機フィラーを絶縁体とすることで、配線間および層間の絶縁性がより高められ、第１、第２スパイラル配線２１，２２の配線ピッチおよび層間ピッチをより狭くすることが可能となる。
前記インダクタ部品１Ａによれば、絶縁コンポジット体４０の無機フィラーの含有率は、２０Ｖｏｌ％以上７０Ｖｏｌ％以下であるので、流動性と絶縁性を両立できる。
（第２実施例）
第２実施形態の実施例について説明する。インダクタ部品は、用途として、スィッチング周波数１００ＭＨｚの降圧スィッチングレギュレータに用いられ、サイズは１ｍｍ ｘ ０．５ｍｍ、厚さ０．２３ｍｍのパワーインダクタである。スパイラル配線のターン数は、２層構造で、２．５回巻きであり、インダクタンス値は１００ＭＨｚでおよそ５ｎＨである。
第２実施形態の実施例について説明する。インダクタ部品は、用途として、スィッチング周波数１００ＭＨｚの降圧スィッチングレギュレータに用いられ、サイズは１ｍｍ ｘ ０．５ｍｍ、厚さ０．２３ｍｍのパワーインダクタである。スパイラル配線のターン数は、２層構造で、２．５回巻きであり、インダクタンス値は１００ＭＨｚでおよそ５ｎＨである。
スパイラル配線の巻き数はスィッチング周波数に合わせ、必要なインダクタンス値を得られるよう設定する。スィッチング周波数が４０ＭＨｚ〜１００ＭＨｚに対し、１０ターン以下で設定される。
スパイラル配線は、Ｌ／Ｓ／ｔ＝７５／５／７３μｍの実施例を図示するが、チップサイズとインダクタに通電する許容電流に応じてＬ、ｔを設定している。各スパイラル配線の層間ピッチは、配線ピッチと同じく５μｍであり、スパイラル配線の配線ピッチと層間ピッチを１０μｍ以下と非常に狭くすることにより、スパイラル配線を密に周回させ、インダクタの小型化、低背化を可能としている。
（第３実施形態）
図７は、本発明のインダクタ部品の第３実施形態を示す断面図である。第３実施形態は、第２実施形態とは、外部端子の数量のみが相違し、パッケージ基板への内蔵に対応したものである。この相違する構成のみを以下に説明する。なお、第３実施形態において、第２実施形態と同一の符号は、第２実施形態と同じ構成であるため、その説明を省略する。
図７は、本発明のインダクタ部品の第３実施形態を示す断面図である。第３実施形態は、第２実施形態とは、外部端子の数量のみが相違し、パッケージ基板への内蔵に対応したものである。この相違する構成のみを以下に説明する。なお、第３実施形態において、第２実施形態と同一の符号は、第２実施形態と同じ構成であるため、その説明を省略する。
図７に示すように、インダクタ部品１Ｂでは、外部端子１１〜１４は、第１、第２スパイラル配線２１，２２の積層方向の上下の両方に設けられている。つまり、インダクタ部品１Ｂは、第２実施形態の第１、第２外部端子１１，１２に加えて、第３、第４外部端子１３，１４を有する。
第３、第４外部端子１３，１４は、第１、第２スパイラル配線２１，２２の積層方向の下方に設けられる。第３外部端子１３は、第１外部端子１１に対向し、ビア配線２７を介して、第１外部端子１１に電気的に接続される。第４外部端子１４は、第２外部端子１２に対向し、ビア配線２７を介して、第２外部端子１２に電気的に接続される。
第３、第４外部端子１３，１４の積層方向の下端面１３ａ，１４ａは、磁性コンポジット体３０Ａの積層方向の下端面３０ｂと同一平面上に位置する。第３、第４外部端子１３，１４は、磁性コンポジット体３０Ａに埋め込まれている。
次に、インダクタ部品１Ｂの製造方法について説明する。
まず、第２実施形態の図６Ａ〜図６Ｈに示す方法と同一の方法を行う。
そして、図８Ａに示すように、絶縁コンポジット体４０に、内磁路に対応する孔部４０ａを設ける。その後、絶縁コンポジット体４０の上下面のビアホール４３ｂにビア配線２７を充填する。第３コンポジット層４３の上面に、柱状の第１、第２外部端子１１，１２を設け、第１コンポジット層４１の下面に、柱状の第３、第４外部端子１３，１４を設ける。このとき、ビア配線２７及び第１、第２、第３、第４外部端子１１、１２、１３，１４は第１スパイラル配線２１と同様の処理にて設けることができる。
そして、図８Ｂに示すように、第１から第４外部端子１１〜１４および絶縁コンポジット体４０を磁性コンポジット体３０Ａで覆って、インダクタ基板５Ｂを形成する。磁性コンポジット体３０Ａを、真空ラミネータやプレス機などにより、熱圧着し熱硬化する。磁性コンポジット体３０Ａは、絶縁コンポジット体４０の孔部４０ａにも充填される。
そして、図８Ｃに示すように、インダクタ基板５Ｂの上下の磁性コンポジット体３０Ａを研削工法により薄層化する。このとき、第１から第４外部端子１１〜１４の一部を露出させることで、第１、第２外部端子１１，１２の上端面１１ａ，１２ａは、磁性コンポジット体３０Ａの上端面３０ａと同一平面上に位置し、第３、第４外部端子１３，１４の上端面１３ａ，１４ａは、磁性コンポジット体３０Ａの下端面３０ｂと同一平面上に位置する。このとき、インダクタンス値が得られるのに充分な厚みまで磁性コンポジット体３０Ａを研削することで、部品の薄型化を図ることができる。
その後、インダクタ基板５Ｂをダイシングやスクライブにより個片化して、図７に示すインダクタ部品１Ｂを形成する。なお、個片化後、第１、第２外部端子１１，１２に実装性を高めるため、ＮｉＳｎなどのメッキ皮膜をバレルメッキ等の方法で形成してもよい。
なお、基台５０の両面のうちの一面にインダクタ基板５Ｂを形成しているが、基板５０の両面のそれぞれにインダクタ基板５Ｂを形成するようにしてもよい。これにより、高い生産性を得ることができる。
前記インダクタ部品１Ｂによれば、外部端子１１〜１４は、スパイラル配線１１，１２の積層方向の上下の両方に設けられているので、基板にインダクタ部品１Ｂを埋め込んだとき、基板の上下面に、インダクタ部品１Ｂの上下の外部端子１１〜１４に導通される配線を設けることができる。したがって、負荷接続側と、平滑コンデンサを介した接地側の２方向に分岐されるチョッパー回路の出力側を、互いに電気的に接続される上下の外部端子によって、引き回すことなく最短に接続することができる。このため、出力側の平滑コンデンサのＥＳＲ、ＥＳＬを低くすることができ、出力のリップル電圧を小さくできる。
なお、上記のように、２つの端子を用いるのは出力側の外部端子のみであるため、入力側の外部端子は１つであってもよく、例えばインダクタ部品１Bにおいて、外部端子１３、１４のいずれか一方は設けられていなくてもよい。ただし、外部端子１３、１４の両方が設けられることにより、インダクタ部品１B内の対称性が向上し、特性の非対称性の低減や、配線自由度及び部品全体のコプラナリティなどの向上を図ることができる。
（第３実施例）
第３実施形態の実施例について説明する。インダクタ部品は、用途として、スィッチング周波数１００ＭＨｚの降圧スィッチングレギュレータに用いられ、サイズは１ｍｍ ｘ ０．５ｍｍ、厚さ０．２３ｍｍのパワーインダクタである。スパイラル配線のターン数は、２層構造で、２．５回巻きであり、インダクタンス値は１００ＭＨｚでおよそ５ｎＨである。
第３実施形態の実施例について説明する。インダクタ部品は、用途として、スィッチング周波数１００ＭＨｚの降圧スィッチングレギュレータに用いられ、サイズは１ｍｍ ｘ ０．５ｍｍ、厚さ０．２３ｍｍのパワーインダクタである。スパイラル配線のターン数は、２層構造で、２．５回巻きであり、インダクタンス値は１００ＭＨｚでおよそ５ｎＨである。
（第４実施形態）
図９は、本発明のパッケージ部品の一実施形態を示す断面図である。なお、第４実施形態において、第３実施形態と同一の符号は、第３実施形態と同じ構成であるため、その説明を省略する。
図９は、本発明のパッケージ部品の一実施形態を示す断面図である。なお、第４実施形態において、第３実施形態と同一の符号は、第３実施形態と同じ構成であるため、その説明を省略する。
図９に示すように、パッケージ部品２は、ＩＣパッケージ内の基板を含んだモジュールであって、基板８０と、基板８０に埋め込まれた第３実施形態のインダクタ部品１Ｂとを有する。基板８０は、例えば、ＦＲ４、ＣＥＳ３などから構成される。インダクタ部品１Ｂの上側の第１、第２外部端子１１，１２は、基板８０の上面８０ａ側に配置される。インダクタ部品１Ｂの下側の第３、第４外部端子１３，１４は、基板８０の下面８０ｂ側に配置される。
基板８０の上面８０ａには、絶縁樹脂８５を介して、配線８１，８２が設けられている。第１配線８１は、絶縁樹脂８５の開口部を介して第１外部端子１１に電気的に接続される。第２配線８２は、絶縁樹脂８５の開口部を介して第２外部端子１２に電気的に接続される。
基板８０の下面８０ｂには、絶縁樹脂８５を介して、配線８３，８４が設けられている。第３配線８３は、絶縁樹脂８５の開口部を介して第３外部端子１３に電気的に接続される。第４配線８４は、何れの外部端子１１〜１４に電気的に接続されていない。
次に、パッケージ部品２の製造方法について説明する。
図１０Ａに示すように、基板８０を用意する。基板８０としては、例えば、ＩＣの小型化、低背化のため、０．３３ｍｍや０．２３ｍｍなどの薄い基板を用いる。
そして、図１０Ｂに示すように、基板８０にドリルやレーザなどにより貫通孔８０ｃを形成する。
そして、図１０Ｃに示すように、基板８０の下面８０ｂに低粘着の仮貼りテープ８６を貼り付ける。なお、仮貼りテープ８６の代わりに、熱発泡シートなどを用いてもよい。
そして、図１０Ｄに示すように、貫通孔８０ｃにインダクタ部品１Ｂを設置する。その後、ビルドアップシートやプリプレグなどの絶縁樹脂８５を基板８０の上面８０ａにラミネートし、インダクタ部品１Ｂと基板８０を封止して、仮貼りテープ８６を除去する。
そして、図１０Ｅに示すように、基板８０の下面８０ｂに絶縁樹脂８５をラミネートし、その後、絶縁樹脂８５を熱硬化させて、インダクタ部品１Ｂを埋め込んだ基板８０を得る。
そして、図１０Ｆに示すように、インダクタ部品１Ｂの外部端子１１〜１３と回路の接点となる絶縁樹脂８５の部分に、レーザにてビアホールを形成する。この際、磁性コンポジット体３０Ａの表面と外部端子１１〜１３の表面が、平滑な同一平面に形成されていることから、レーザの焦点ズレなどによる加工不良などが生じ難くなり、生産性を良くすることができる。その後、レーザのスミアを除去したのち、無電解メッキや電解メッキ等の手法で配線層８７を形成する。
そして、配線層８７をレジストパターン等でエッチング加工し、必要なランドや配線を基板８０上に形成することで、図９に示すように、パッケージ部品２を得ることができる。
前記パッケージ部品２によれば、基板８０にインダクタ部品１Ｂが埋め込まれ、基板８０の上面８０ａに、上側の外部端子１１，１２に電気的に接続される配線８１，８２が設けられ、基板８０の下面８０ｂに、下側の外部端子１３に電気的に接続される配線８３が設けられている。したがって、チョッパー回路の出力側を、互いに電気的に接続される上下の外部端子１１，１３によって、引き回すことなく最短に接続することができる。このため、出力側の平滑コンデンサのＥＳＲ、ＥＳＬを低くすることができ、出力のリップル電圧を小さくできる。
（第５実施形態）
図１１Ａは、本発明のスィッチングレギュレータの一実施形態を示す断面図である。図１１Ｂは、スィッチングレギュレータの等価回路図である。なお、第５実施形態において、第４実施形態と同一の符号は、第４実施形態と同じ構成であるため、その説明を省略する。
図１１Ａは、本発明のスィッチングレギュレータの一実施形態を示す断面図である。図１１Ｂは、スィッチングレギュレータの等価回路図である。なお、第５実施形態において、第４実施形態と同一の符号は、第４実施形態と同じ構成であるため、その説明を省略する。
図１１Ａと図１１Ｂに示すように、スィッチングレギュレータ３は、外部電源（不図示）からの電源電圧を中央処理部１２１に適した電圧に変換し、中央処理部１２１に供給する電圧調整器（ＶＲ）の役割を有する。
スィッチングレギュレータ３は、第４実施形態のパッケージ部品２と、外部電源とインダクタ部品１Ｂとの電気的な接続を開閉するスイッチング素子１２３ａと、インダクタ部品１Ｂからの出力電圧を平滑する平滑コンデンサ９０とを有する。
スイッチング素子１２３ａは、パッケージ部品２の基板８０の上面８０ａ側に配置されると共に、一対（入力側と出力側）の外部端子の他方（入力側）の外部端子１２に接続された第２配線８２に電気的に接続される。平滑コンデンサ９０は、パッケージ部品２の基板８０の下面８０ｂ側に配置されると共に、一対（入力側と出力側）の外部端子の一方（出力側）の外部端子１１，１３に接続された配線８１，８３のうち、下側の配線８３に電気的に接続される。一対（入力側と出力側）の外部端子の一方（出力側）の外部端子１１，１３に接続された配線８１，８３のうち、上側の配線８１が、出力端子となる。
電圧調整部１２３と中央処理部１２１は、１つのＩＣチップ１２０内に統合されている。ＩＣチップ１２０は、パッケージ部品２の基板８０の上面８０ａに実装される。電圧調整部１２３は、スイッチング素子１２３ａと、スイッチング素子１２３ａを駆動するドライバ１２３ｂとを有する。スイッチング素子１２３ａは、内部接続電極９１を介して、パッケージ部品２の第２配線８２に接続される。中央処理部１２１は、内部接続電極９１を介して、パッケージ部品２の第１配線８１に接続される。
平滑コンデンサ９０は、パッケージ部品２の基板８０の下面８０ｂに実装される。平滑コンデンサ９０の入力部は、パッケージ部品２の第３配線８３に接続される。平滑コンデンサ９０の出力部は、パッケージ部品２の第４配線８４に接続される。第４配線８４は、外部接続電極９２を介して、グランドに接地される。
このように、インダクタ部品１Ｂの入力部に、スイッチング素子１２３ａが接続され、インダクタ部品１Ｂの出力部に、中央処理部１２１と平滑コンデンサ９０が接続される。なお、図示は省略するが、ＩＣチップ１２０及び基板８０はモールド成型されたエポキシ樹脂などによって一体化され、単体のＩＣパッケージを構成する。
前記スィッチングレギュレータ３によれば、平滑コンデンサ９０は、パッケージ部品２の基板８０の下面８０ｂの配線８３，８４に接続され、スイッチング素子１２３ａと中央処理部１２１は、パッケージ部品２の基板８０の上面８０ａの配線８１，８２に接続される。これにより、パッケージ部品２のインダクタ部品１Ｂと、中央処理部１２１および平滑コンデンサ９０とを、上下の第１、第３外部端子１１，１３によって、引き回すことなく最短に接続することができる。このため、平滑コンデンサ９０のＥＳＲ、ＥＳＬを低くすることができ、出力のリップル電圧を小さくできる。なお、出力端子となる第１配線８１に、中央処理部１２１以外の負荷を接続するようにしてもよい。
なお、本発明は上述の実施形態に限定されず、本発明の要旨を逸脱しない範囲で設計変更可能である。例えば、第１から第５実施形態のそれぞれの特徴点を様々に組み合わせてもよい。前記実施形態では、インダクタ部品は、２層のスパイラル配線を含んでいるが、３層以上のスパイラル配線を含んでいてもよい。
また、前記実施形態では、複数層のスパイラル配線によって構成されるインダクタの数は１つであったが、インダクタ部品が有するインダクタの数は１つに限られない。例えば同一平面に複数の螺旋を有するスパイラル配線によって、複数のインダクタが構成されていてもよい。
１，１Ａ，１Ｂ インダクタ部品
２ パッケージ部品
３ スイッチングレギュレータ
５，５Ａ，５Ｂ インダクタ基板
１１〜１４ 第１〜第４外部端子
１１ａ，１２ａ 上端面
１３ａ，１４ａ 下端面
２１，２２ 第１、第２スパイラル配線
２１ａ，２２ａ 内周部
２１ｂ，２２ｂ 外周部
２５，２６ 第１、第２接続配線
２７ ビア配線
３０，３０Ａ 磁性コンポジット体
３０ａ 上端面
３０ｂ 下端面
３１〜３４ 第１〜第４コンポジット層
４０ 絶縁コンポジット体
４０ａ 孔部
４１〜４３ 第１〜第３コンポジット層
５０ 基台
５１ 絶縁基板
５２ ベース金属層
６０ ダミー金属層
７１，７２ 第１、第２犠牲導体
８０ 基板
８１〜８４ 第１〜第４配線
８５ 絶縁樹脂
９０ 平滑コンデンサ
１２０ ＩＣチップ
１２１ 中央処理部
１２３ 電圧調整部
１２３ａ スイッチング素子
２ パッケージ部品
３ スイッチングレギュレータ
５，５Ａ，５Ｂ インダクタ基板
１１〜１４ 第１〜第４外部端子
１１ａ，１２ａ 上端面
１３ａ，１４ａ 下端面
２１，２２ 第１、第２スパイラル配線
２１ａ，２２ａ 内周部
２１ｂ，２２ｂ 外周部
２５，２６ 第１、第２接続配線
２７ ビア配線
３０，３０Ａ 磁性コンポジット体
３０ａ 上端面
３０ｂ 下端面
３１〜３４ 第１〜第４コンポジット層
４０ 絶縁コンポジット体
４０ａ 孔部
４１〜４３ 第１〜第３コンポジット層
５０ 基台
５１ 絶縁基板
５２ ベース金属層
６０ ダミー金属層
７１，７２ 第１、第２犠牲導体
８０ 基板
８１〜８４ 第１〜第４配線
８５ 絶縁樹脂
９０ 平滑コンデンサ
１２０ ＩＣチップ
１２１ 中央処理部
１２３ 電圧調整部
１２３ａ スイッチング素子
Claims (10)
- 無機フィラーおよび樹脂のコンポジット材料からなる複数層のコンポジット層から構成されるコンポジット体と、
それぞれが前記コンポジット層上に積層されると共に、当該コンポジット層より上層の前記コンポジット層に覆われた複数層のスパイラル配線と
を備え、
前記無機フィラーの平均粒径は、５μｍ以下であり、
前記スパイラル配線の配線ピッチは、１０μｍ以下であり、
前記スパイラル配線の層間ピッチは、１０μｍ以下である、インダクタ部品。 - 前記コンポジット体は、前記無機フィラーが金属磁性材料からなる磁性コンポジット体から構成される、請求項１に記載のインダクタ部品。
- 前記磁性コンポジット体の前記無機フィラーは、平均粒径が５μｍ以下の、ＦｅＳｉ系合金、ＦｅＣｏ系合金、ＦｅＮｉ系合金またはそれらのアモルファス合金である、請求項２に記載のインダクタ部品。
- 前記磁性コンポジット体における前記無機フィラーの含有率は、前記磁性コンポジット体に対して、２０Ｖｏｌ％以上７０Ｖｏｌ％以下である、請求項３に記載のインダクタ部品。
- 前記複数層のスパイラル配線によって構成されるインダクタのターン数は、１０ターン以下である、請求項１から４の何れか一つに記載のインダクタ部品。
- 前記スパイラル配線の積層方向の上部に位置するコンポジット体の厚みと、前記スパイラル配線の積層方向の下部に位置するコンポジット体の厚みとは、同じであり、それぞれ１０μｍ以上５０μｍ以下である、請求項１から５の何れか一つに記載のインダクタ部品。
- 前記スパイラル配線の積層方向の上下の少なくとも一方に設けられ、前記スパイラル配線に電気的に接続される一対の外部端子を有し、
前記一対の外部端子の前記積層方向の端面は、前記コンポジット体の前記積層方向の端面と同一平面上に位置する、請求項１から６の何れか一つに記載のインダクタ部品。 - 前記一対の外部端子の一方は、前記スパイラル配線の積層方向の上下の両方に設けられ、前記上下の外部端子は、互いに電気的に接続され、
前記一対の外部端子の他方は、前記スパイラル配線の積層方向の少なくとも上側に設けられている、請求項７に記載のインダクタ部品。 - 基板と、
前記基板に埋め込まれた請求項８に記載のインダクタ部品と
を備え、
前記インダクタ部品の上側の外部端子は、前記基板の上面側に配置され、前記インダクタ部品の下側の外部端子は、前記基板の下面側に配置され、
前記基板の上面には、前記上側の外部端子に電気的に接続される配線が設けられ、前記基板の下面には、前記下側の外部端子に電気的に接続される配線が設けられている、パッケージ部品。 - 請求項９に記載のパッケージ部品と、
外部電源と前記インダクタ部品との電気的な接続を開閉するスイッチング素子と、
前記インダクタ部品からの出力電圧を平滑する平滑コンデンサと
を備え、
前記スイッチング素子は、前記パッケージ部品の前記基板の上面側に配置されると共に、前記一対の外部端子の他方に接続された前記配線に電気的に接続され、
前記平滑コンデンサは、前記パッケージ部品の前記基板の下面側に配置されると共に、前記一対の外部端子の一方に接続された前記配線のうち、下側の前記配線に電気的に接続され、
前記一対の外部端子の一方に接続された前記配線のうち、上側の前記配線が、出力端子となる、スィッチングレギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019102048A JP6780741B2 (ja) | 2019-05-31 | 2019-05-31 | インダクタ部品、パッケージ部品およびスィッチングレギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019102048A JP6780741B2 (ja) | 2019-05-31 | 2019-05-31 | インダクタ部品、パッケージ部品およびスィッチングレギュレータ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015197028A Division JP6561745B2 (ja) | 2015-10-02 | 2015-10-02 | インダクタ部品、パッケージ部品およびスィッチングレギュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019192920A true JP2019192920A (ja) | 2019-10-31 |
| JP6780741B2 JP6780741B2 (ja) | 2020-11-04 |
Family
ID=68390939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019102048A Active JP6780741B2 (ja) | 2019-05-31 | 2019-05-31 | インダクタ部品、パッケージ部品およびスィッチングレギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6780741B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021136310A (ja) * | 2020-02-26 | 2021-09-13 | 株式会社村田製作所 | インダクタ部品 |
Citations (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6032552A (ja) * | 1983-07-29 | 1985-02-19 | Hitachi Ltd | プリントコイルの製造方法 |
| JP2000031772A (ja) * | 1998-07-09 | 2000-01-28 | Tdk Corp | 低域通過型フィルタ |
| JP2001102235A (ja) * | 1990-05-31 | 2001-04-13 | Toshiba Corp | 平面型磁気素子及びその製造方法 |
| JP2002141230A (ja) * | 2000-11-02 | 2002-05-17 | Tdk Corp | 薄型コア及びこれを用いたインダクティブデバイス |
| JP2003070235A (ja) * | 2001-08-27 | 2003-03-07 | Hitachi Ltd | 電圧調整モジュール（ｖｒｍ） |
| JP2003142832A (ja) * | 2001-11-05 | 2003-05-16 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュールおよびパッケージ部品、並びにその製造方法 |
| JP2004014837A (ja) * | 2002-06-07 | 2004-01-15 | Jfe Steel Kk | 平面磁気素子 |
| JP2004040001A (ja) * | 2002-07-05 | 2004-02-05 | Taiyo Yuden Co Ltd | コイル部品及び回路装置 |
| JP2004201333A (ja) * | 2004-01-30 | 2004-07-15 | Tdk Corp | バルントランス |
| JP2005333081A (ja) * | 2004-05-21 | 2005-12-02 | Shinko Electric Ind Co Ltd | 基板、半導体装置及び基板の製造方法 |
| JP2008160043A (ja) * | 2006-11-28 | 2008-07-10 | Kyocera Corp | コイル内蔵基板 |
| JP2011014747A (ja) * | 2009-07-02 | 2011-01-20 | Tdk Corp | コイル部品及びその製造方法 |
| WO2011145490A1 (ja) * | 2010-05-17 | 2011-11-24 | 太陽誘電株式会社 | 基板内蔵用電子部品および部品内蔵型基板 |
| JP2013105746A (ja) * | 2011-11-14 | 2013-05-30 | Planck Co Ltd | 色温度調整装置、それを使用した色温度調整設備及び色温度調整の方法 |
| JP2013138231A (ja) * | 2005-11-01 | 2013-07-11 | Toshiba Corp | 電源ｉｃパッケージ |
| JP2013140929A (ja) * | 2011-12-30 | 2013-07-18 | Samsung Electro-Mechanics Co Ltd | 共通モードフィルタ及びその製造方法 |
| US20130258623A1 (en) * | 2012-03-29 | 2013-10-03 | Unimicron Technology Corporation | Package structure having embedded electronic element and fabrication method thereof |
| JP2013211431A (ja) * | 2012-03-30 | 2013-10-10 | Nec Toppan Circuit Solutions Inc | 印刷配線板内蔵用電子部品および部品内蔵印刷配線板の製造方法 |
| JP2013212642A (ja) * | 2012-04-02 | 2013-10-17 | Panasonic Corp | 軟磁性材製造用部材、軟磁性材、銅張積層板、プリント配線板、及びインダクタ |
| JP2014011458A (ja) * | 2012-06-28 | 2014-01-20 | Samsung Electro-Mechanics Co Ltd | コモンモードノイズフィルタ |
| JP2014036223A (ja) * | 2012-08-09 | 2014-02-24 | Samsung Electro-Mechanics Co Ltd | インダクタ素子及びその製造方法 |
| JP2014049750A (ja) * | 2012-08-29 | 2014-03-17 | Samsung Electro-Mechanics Co Ltd | コイル部品及びその製造方法 |
| WO2014115434A1 (ja) * | 2013-01-22 | 2014-07-31 | 株式会社村田製作所 | Ｌｃ複合部品 |
| JP2014179570A (ja) * | 2013-03-15 | 2014-09-25 | Taiyo Yuden Co Ltd | コモンモードチョークコイル |
| JP2015076599A (ja) * | 2013-10-07 | 2015-04-20 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 電子部品内蔵印刷回路基板及びその製造方法 |
| JP2015119033A (ja) * | 2013-12-18 | 2015-06-25 | 京セラ株式会社 | コイル内蔵基板およびｄｃ−ｄｃコンバータ |
| JP2015126202A (ja) * | 2013-12-27 | 2015-07-06 | 東光株式会社 | 電子部品の製造方法、電子部品 |
| JP5750528B1 (ja) * | 2014-03-26 | 2015-07-22 | 太陽誘電株式会社 | 部品内蔵回路基板 |
| JP2017069523A (ja) * | 2015-10-02 | 2017-04-06 | 株式会社村田製作所 | インダクタ部品、パッケージ部品およびスィッチングレギュレータ |
-
2019
- 2019-05-31 JP JP2019102048A patent/JP6780741B2/ja active Active
Patent Citations (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6032552A (ja) * | 1983-07-29 | 1985-02-19 | Hitachi Ltd | プリントコイルの製造方法 |
| JP2001102235A (ja) * | 1990-05-31 | 2001-04-13 | Toshiba Corp | 平面型磁気素子及びその製造方法 |
| JP2000031772A (ja) * | 1998-07-09 | 2000-01-28 | Tdk Corp | 低域通過型フィルタ |
| JP2002141230A (ja) * | 2000-11-02 | 2002-05-17 | Tdk Corp | 薄型コア及びこれを用いたインダクティブデバイス |
| JP2003070235A (ja) * | 2001-08-27 | 2003-03-07 | Hitachi Ltd | 電圧調整モジュール（ｖｒｍ） |
| JP2003142832A (ja) * | 2001-11-05 | 2003-05-16 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュールおよびパッケージ部品、並びにその製造方法 |
| JP2004014837A (ja) * | 2002-06-07 | 2004-01-15 | Jfe Steel Kk | 平面磁気素子 |
| JP2004040001A (ja) * | 2002-07-05 | 2004-02-05 | Taiyo Yuden Co Ltd | コイル部品及び回路装置 |
| JP2004201333A (ja) * | 2004-01-30 | 2004-07-15 | Tdk Corp | バルントランス |
| JP2005333081A (ja) * | 2004-05-21 | 2005-12-02 | Shinko Electric Ind Co Ltd | 基板、半導体装置及び基板の製造方法 |
| JP2013138231A (ja) * | 2005-11-01 | 2013-07-11 | Toshiba Corp | 電源ｉｃパッケージ |
| JP2008160043A (ja) * | 2006-11-28 | 2008-07-10 | Kyocera Corp | コイル内蔵基板 |
| JP2011014747A (ja) * | 2009-07-02 | 2011-01-20 | Tdk Corp | コイル部品及びその製造方法 |
| US8791783B2 (en) * | 2010-05-17 | 2014-07-29 | Taiyo Yuden Co., Ltd. | Electronic component to be embedded in substrate and component-embedded substrate |
| WO2011145490A1 (ja) * | 2010-05-17 | 2011-11-24 | 太陽誘電株式会社 | 基板内蔵用電子部品および部品内蔵型基板 |
| JP2013105746A (ja) * | 2011-11-14 | 2013-05-30 | Planck Co Ltd | 色温度調整装置、それを使用した色温度調整設備及び色温度調整の方法 |
| JP2013140929A (ja) * | 2011-12-30 | 2013-07-18 | Samsung Electro-Mechanics Co Ltd | 共通モードフィルタ及びその製造方法 |
| US20130258623A1 (en) * | 2012-03-29 | 2013-10-03 | Unimicron Technology Corporation | Package structure having embedded electronic element and fabrication method thereof |
| JP2013211431A (ja) * | 2012-03-30 | 2013-10-10 | Nec Toppan Circuit Solutions Inc | 印刷配線板内蔵用電子部品および部品内蔵印刷配線板の製造方法 |
| JP2013212642A (ja) * | 2012-04-02 | 2013-10-17 | Panasonic Corp | 軟磁性材製造用部材、軟磁性材、銅張積層板、プリント配線板、及びインダクタ |
| JP2014011458A (ja) * | 2012-06-28 | 2014-01-20 | Samsung Electro-Mechanics Co Ltd | コモンモードノイズフィルタ |
| JP2014036223A (ja) * | 2012-08-09 | 2014-02-24 | Samsung Electro-Mechanics Co Ltd | インダクタ素子及びその製造方法 |
| JP2014049750A (ja) * | 2012-08-29 | 2014-03-17 | Samsung Electro-Mechanics Co Ltd | コイル部品及びその製造方法 |
| WO2014115434A1 (ja) * | 2013-01-22 | 2014-07-31 | 株式会社村田製作所 | Ｌｃ複合部品 |
| JP2014179570A (ja) * | 2013-03-15 | 2014-09-25 | Taiyo Yuden Co Ltd | コモンモードチョークコイル |
| JP2015076599A (ja) * | 2013-10-07 | 2015-04-20 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 電子部品内蔵印刷回路基板及びその製造方法 |
| JP2015119033A (ja) * | 2013-12-18 | 2015-06-25 | 京セラ株式会社 | コイル内蔵基板およびｄｃ−ｄｃコンバータ |
| JP2015126202A (ja) * | 2013-12-27 | 2015-07-06 | 東光株式会社 | 電子部品の製造方法、電子部品 |
| JP5750528B1 (ja) * | 2014-03-26 | 2015-07-22 | 太陽誘電株式会社 | 部品内蔵回路基板 |
| JP2017069523A (ja) * | 2015-10-02 | 2017-04-06 | 株式会社村田製作所 | インダクタ部品、パッケージ部品およびスィッチングレギュレータ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021136310A (ja) * | 2020-02-26 | 2021-09-13 | 株式会社村田製作所 | インダクタ部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6780741B2 (ja) | 2020-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6561745B2 (ja) | インダクタ部品、パッケージ部品およびスィッチングレギュレータ | |
| US12087502B2 (en) | Inductor component | |
| JP6668723B2 (ja) | インダクタ部品 | |
| CN109427461B (zh) | 电感器部件 | |
| US9253882B2 (en) | Electronic component built-in multi-layer wiring board and method of manufacturing the same | |
| US9478343B2 (en) | Printed wiring board | |
| JP4387231B2 (ja) | キャパシタ実装配線基板及びその製造方法 | |
| WO2019130746A1 (ja) | 半導体複合装置およびそれに用いられるパッケージ基板 | |
| US11862552B2 (en) | Methods of embedding magnetic structures in substrates | |
| CN108738233B (zh) | 印刷布线基板和开关稳压器 | |
| CN108811319B (zh) | 电子部件及其制造方法 | |
| CN106024763B (zh) | 线圈嵌入式集成电路基板及其制造方法 | |
| US8785789B2 (en) | Printed circuit board and method for manufacturing the same | |
| US20120160550A1 (en) | Printed circuit board having embedded electronic component and method of manufacturing the same | |
| JP2008171965A (ja) | 超小型電力変換装置 | |
| US20160217911A1 (en) | Inductor component and printed wiring board | |
| JP2009170941A (ja) | キャパシタ実装配線基板 | |
| JP6780741B2 (ja) | インダクタ部品、パッケージ部品およびスィッチングレギュレータ | |
| JP5206217B2 (ja) | 多層配線基板及びそれを用いた電子装置 | |
| JP7253520B2 (ja) | インダクタ部品 | |
| CN113130408A (zh) | 部件承载件及制造部件承载件的方法 | |
| WO2015107616A1 (ja) | 回路基板及びその製造方法、並びに電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190603 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200417 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200915 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200928 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6780741 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |