JPH1027712A - 高電流型積層チップインダクタ - Google Patents
高電流型積層チップインダクタInfo
- Publication number
- JPH1027712A JPH1027712A JP19975496A JP19975496A JPH1027712A JP H1027712 A JPH1027712 A JP H1027712A JP 19975496 A JP19975496 A JP 19975496A JP 19975496 A JP19975496 A JP 19975496A JP H1027712 A JPH1027712 A JP H1027712A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- conductor pattern
- magnetic
- inner conductor
- chip inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 高性能で、安価に製造でき、電流値の大きい
電流ラインに対応した高電流型積層チップインダクタの
提供。 【解決手段】 チップ化された磁性体１１の内部に印刷
等により内部導体パターンを積層したコイル７を形成
し、このコイル７の内側部に非磁性体セラミックス１０
ａを有し、内部導体パターンの先端をチップ側面で外部
電極端子９に接続された高電流型積層チップインダク
タ。
電流ラインに対応した高電流型積層チップインダクタの
提供。 【解決手段】 チップ化された磁性体１１の内部に印刷
等により内部導体パターンを積層したコイル７を形成
し、このコイル７の内側部に非磁性体セラミックス１０
ａを有し、内部導体パターンの先端をチップ側面で外部
電極端子９に接続された高電流型積層チップインダク
タ。
Description
【０００１】
【発明の属する技術分野】本発明は、表面実装型部品に
関し、特に、高電流型を特徴とする積層チップインダク
タに関する。
関し、特に、高電流型を特徴とする積層チップインダク
タに関する。
【０００２】
【従来の技術】従来、積層によるチップインダクタは、
軽薄短小化に伴い素子内部のコイルの大きさに対し、磁
性体の体積比率が非常に少なくなっており、電子回路の
設計時に磁気的飽和を考慮すると、電流値の小さい信号
ラインには用いられるものの、電流値の大きい電流ライ
ンには用いることができなかった。
軽薄短小化に伴い素子内部のコイルの大きさに対し、磁
性体の体積比率が非常に少なくなっており、電子回路の
設計時に磁気的飽和を考慮すると、電流値の小さい信号
ラインには用いられるものの、電流値の大きい電流ライ
ンには用いることができなかった。
【０００３】また、素子の内部導体パターンの断面積を
最大限に大きくし、電流ラインへ用いた場合、インダク
タンスの直流重畳特性が悪く、電流値が高くなるに従
い、インダクタンス値が低下するという電気的特性上の
問題点があった。
最大限に大きくし、電流ラインへ用いた場合、インダク
タンスの直流重畳特性が悪く、電流値が高くなるに従
い、インダクタンス値が低下するという電気的特性上の
問題点があった。
【０００４】
【発明が解決しようとする課題】近年の電子機器、装置
における小形化、低ピッチ化、高密度化の要求はめざま
しく、前記で示した従来の技術のようなチップインダク
タでは、電気的特性の選択の幅が狭く、電気的特性に対
し、大きな阻害因子になるという欠点があった。
における小形化、低ピッチ化、高密度化の要求はめざま
しく、前記で示した従来の技術のようなチップインダク
タでは、電気的特性の選択の幅が狭く、電気的特性に対
し、大きな阻害因子になるという欠点があった。
【０００５】そこで、本発明の技術的課題は、かかる従
来の技術における欠点を除去して、高性能で、かつ電流
値の大きい電流ラインに対応した高電流型積層チップイ
ンダクタを提供することにある。
来の技術における欠点を除去して、高性能で、かつ電流
値の大きい電流ラインに対応した高電流型積層チップイ
ンダクタを提供することにある。
【０００６】
【課題を解決するための手段】本発明は、チップ化され
た磁性体の内部に印刷等により埋設された内部導体パタ
ーンが、スルーホールを介して接続されて積層状態でコ
イルを形成し、該コイルの内側部には非磁性体セラミッ
クスを有し、前記内部導体パターンの最上層と最下層の
先端を外部に露出し、チップ側面の両端に実装のための
外部電極端子と接続したことを特徴とする高電流型積層
チップインダクタである。
た磁性体の内部に印刷等により埋設された内部導体パタ
ーンが、スルーホールを介して接続されて積層状態でコ
イルを形成し、該コイルの内側部には非磁性体セラミッ
クスを有し、前記内部導体パターンの最上層と最下層の
先端を外部に露出し、チップ側面の両端に実装のための
外部電極端子と接続したことを特徴とする高電流型積層
チップインダクタである。
【０００７】又、本発明は、上記高電流型積層チップイ
ンダクタにおいて、前記内部導体パターンで構成された
コイルの外側に非磁性体セラミックスを持つ構成を特徴
とする高電流型積層チップインダクタである。
ンダクタにおいて、前記内部導体パターンで構成された
コイルの外側に非磁性体セラミックスを持つ構成を特徴
とする高電流型積層チップインダクタである。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。
を参照して詳細に説明する。
【０００９】図１は、本発明の第１の実施の形態の高電
流型積層チップインダクタの透視斜視図である。図２
は、本発明の第２の実施の形態の高電流型積層チップイ
ンダクタの透視斜視図である。図３は、本発明の第１の
実施の形態の高電流型積層チップインダクタの製造工程
を示す説明図である。
流型積層チップインダクタの透視斜視図である。図２
は、本発明の第２の実施の形態の高電流型積層チップイ
ンダクタの透視斜視図である。図３は、本発明の第１の
実施の形態の高電流型積層チップインダクタの製造工程
を示す説明図である。
【００１０】図１及び図３により、本発明の第１の実施
の形態を説明する。なお、本発明の説明では、グリーン
シート上に作製される数多くの素子中、１個の素子の製
造工程について説明する。初めに、絶縁性磁性粉末に対
してバインダ樹脂（ＰＶＢ樹脂）５ｗｔ％、有機系溶剤
（エチレングリコールエーテル系）６０ｗｔ％等を添加
し、混合を行い、絶縁性の磁性スラリー化する。
の形態を説明する。なお、本発明の説明では、グリーン
シート上に作製される数多くの素子中、１個の素子の製
造工程について説明する。初めに、絶縁性磁性粉末に対
してバインダ樹脂（ＰＶＢ樹脂）５ｗｔ％、有機系溶剤
（エチレングリコールエーテル系）６０ｗｔ％等を添加
し、混合を行い、絶縁性の磁性スラリー化する。
【００１１】この絶縁性の磁性スラリーをドクターブ
レード法を用いて膜厚２００〜６００μｍの長尺な絶縁
性磁性体のグリーンシート１を作製する。
レード法を用いて膜厚２００〜６００μｍの長尺な絶縁
性磁性体のグリーンシート１を作製する。
【００１２】次に、得られたグリーンシート１上にス
クリーン印刷法によりＡｇペーストにて内部導体パター
ン２ａを所定のパターンに印刷し、加熱により乾燥す
る。
クリーン印刷法によりＡｇペーストにて内部導体パター
ン２ａを所定のパターンに印刷し、加熱により乾燥す
る。
【００１３】前記内部導体パターン２ａの次層の内部
導体パターンとの接続部（スルーホール）３とコイル７
（図１に示す）の中心部４とを残し、絶縁性の磁性スラ
リーをスクリーン印刷法により印刷し、加熱により乾燥
させて、絶縁磁性層５を形成する。
導体パターンとの接続部（スルーホール）３とコイル７
（図１に示す）の中心部４とを残し、絶縁性の磁性スラ
リーをスクリーン印刷法により印刷し、加熱により乾燥
させて、絶縁磁性層５を形成する。
【００１４】次に、コイルの中心部４に、絶縁性非磁
性粉末に対してバインダ樹脂（ＰＶＢ樹脂）５ｗｔ％、
有機系溶剤（エチレングリコールエーテル系）６０ｗｔ
％等を添加し、混合を行った絶縁性の非磁性スラリーを
スクリーン印刷法により印刷し、加熱により乾燥させ
て、絶縁性非磁性層６を形成する。
性粉末に対してバインダ樹脂（ＰＶＢ樹脂）５ｗｔ％、
有機系溶剤（エチレングリコールエーテル系）６０ｗｔ
％等を添加し、混合を行った絶縁性の非磁性スラリーを
スクリーン印刷法により印刷し、加熱により乾燥させ
て、絶縁性非磁性層６を形成する。
【００１５】次に、前記内部導体パターンとの接続部
（スルーホール）３と接続するようにして内部導体パタ
ーン２ｂを所定のパターンに印刷し、加熱により乾燥す
る。
（スルーホール）３と接続するようにして内部導体パタ
ーン２ｂを所定のパターンに印刷し、加熱により乾燥す
る。
【００１６】同様にして、次々と積層印刷を重ね内部導
体を接続することで、図１に示すコイル７を形成する。
なお、形成されたコイル７の両端は、外部に露出するよ
うに形成される。
体を接続することで、図１に示すコイル７を形成する。
なお、形成されたコイル７の両端は、外部に露出するよ
うに形成される。
【００１７】このように、積層印刷されたシートの上に
上部絶縁性磁性層としてのグリーンシートをホットプレ
スにより圧着し、未焼成シートを形成し、所定の大きさ
に切断して、未焼成のチップを作製する。
上部絶縁性磁性層としてのグリーンシートをホットプレ
スにより圧着し、未焼成シートを形成し、所定の大きさ
に切断して、未焼成のチップを作製する。
【００１８】この未焼成のチップを大気雰囲気中で脱バ
インダーした後に、大気中で一体焼成を行う。次に、チ
ップの面取りのためバレル研磨を行い、前記コイル７の
両端の外部に露出した内部電極と接続するようにして、
チップ側面にＡｇペースト等の導電材をディップにより
塗布し、所定の温度と時間で乾燥させた後、約６００℃
の温度で大気雰囲気により焼き付けして電極端子９を形
成する。
インダーした後に、大気中で一体焼成を行う。次に、チ
ップの面取りのためバレル研磨を行い、前記コイル７の
両端の外部に露出した内部電極と接続するようにして、
チップ側面にＡｇペースト等の導電材をディップにより
塗布し、所定の温度と時間で乾燥させた後、約６００℃
の温度で大気雰囲気により焼き付けして電極端子９を形
成する。
【００１９】次に、得られた電極端子９に電解めっきに
よりニッケルめっき層を介して半田めっきを施すこと
で、図１に示すようなコイル７の内側に非磁性体セラミ
ックス１０ａを設けた高電流型積層チップインダクタが
得られる。
よりニッケルめっき層を介して半田めっきを施すこと
で、図１に示すようなコイル７の内側に非磁性体セラミ
ックス１０ａを設けた高電流型積層チップインダクタが
得られる。
【００２０】又、同様の製造工程により、図２に示すよ
うに、コイル７の外側に非磁性体セラミックス１０ｂを
設けた高電流型積層チップインダクタが得られる。
うに、コイル７の外側に非磁性体セラミックス１０ｂを
設けた高電流型積層チップインダクタが得られる。
【００２１】次に、本発明による高電流型積層チップイ
ンダクタと磁性体内にコイルを埋め込んだ従来の積層チ
ップインダクタについて、電流値に対するインダクタン
ス特性を比較した結果を図４に示した。
ンダクタと磁性体内にコイルを埋め込んだ従来の積層チ
ップインダクタについて、電流値に対するインダクタン
ス特性を比較した結果を図４に示した。
【００２２】図４からわかるように、本発明による高電
流型積層チップインダクタの特性を示す曲線Ａは、従来
の積層チップインダクタの特性を示す曲線Ｂと比較する
と、低電流値ではインダクタンスが低いが、高電流値で
は高いインダクタンス値であることがわかる。
流型積層チップインダクタの特性を示す曲線Ａは、従来
の積層チップインダクタの特性を示す曲線Ｂと比較する
と、低電流値ではインダクタンスが低いが、高電流値で
は高いインダクタンス値であることがわかる。
【００２３】従って、上記のように印刷法によりコイル
中心部付近またはコイル外側を非磁性体セラミックスで
構成すれば、大電流で良好なインダクタンスの直流重畳
特性が得られ、高性能ノイズ対策フィルタ等の用途に有
効となり、電子機器、装置に対する工業的価値がきわめ
て大きな高電流型積層チップインダクタが得られる。
中心部付近またはコイル外側を非磁性体セラミックスで
構成すれば、大電流で良好なインダクタンスの直流重畳
特性が得られ、高性能ノイズ対策フィルタ等の用途に有
効となり、電子機器、装置に対する工業的価値がきわめ
て大きな高電流型積層チップインダクタが得られる。
【００２４】
【発明の効果】以上、説明したように、本発明によれ
ば、高性能で、電流値の大きい電流ラインに対応した高
電流型積層チップインダクタが得られる。
ば、高性能で、電流値の大きい電流ラインに対応した高
電流型積層チップインダクタが得られる。
【図１】本発明の第１の実施例の高電流型積層チップイ
ンダクタの透視斜視図。
ンダクタの透視斜視図。
【図２】本発明の第２の実施例の高電流型積層チップイ
ンダクタの透視斜視図。
ンダクタの透視斜視図。
【図３】本発明の第１の実施例の高電流型積層チップイ
ンダクタの製造工程を示す説明図。
ンダクタの製造工程を示す説明図。
【図４】電流値に対するインダクタンス特性を示す図。
１ グリーンシート ２ａ，２ｂ 内部導体パターン ３ 内部導体パターンとの接続部（スルーホール） ４ コイルの中心部 ５，８ 絶縁磁性層 ６ 絶縁性非磁性層 ７ コイル ９ （外部）電極端子 １０ａ，１０ｂ 非磁性体セラミックス １１ 磁性体 Ａ 本発明による高電流型積層チップインダクタの特
性を示す曲線 Ｂ 従来の積層チップインダクタの特性を示す曲線
性を示す曲線 Ｂ 従来の積層チップインダクタの特性を示す曲線
Claims (2)
- 【請求項１】 チップ化された磁性体の内部に印刷等に
より埋設された内部導体パターンが、スルーホールを介
して接続されて積層状態でコイルを形成し、該コイルの
内側部には非磁性体セラミックスを有し、前記内部導体
パターンの最上層と最下層の先端を外部に露出し、チッ
プ側面の両端に実装のための外部電極端子と接続したこ
とを特徴とする高電流型積層チップインダクタ。 - 【請求項２】 請求項１記載の高電流型積層チップイン
ダクタにおいて、前記内部導体パターンで構成されたコ
イルの外側に非磁性体セラミックスを持つ構成を特徴と
する高電流型積層チップインダクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19975496A JPH1027712A (ja) | 1996-07-09 | 1996-07-09 | 高電流型積層チップインダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19975496A JPH1027712A (ja) | 1996-07-09 | 1996-07-09 | 高電流型積層チップインダクタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1027712A true JPH1027712A (ja) | 1998-01-27 |
Family
ID=16413077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19975496A Pending JPH1027712A (ja) | 1996-07-09 | 1996-07-09 | 高電流型積層チップインダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1027712A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044039A (ja) * | 1999-07-30 | 2001-02-16 | Tdk Corp | チップフェライト部品およびその製造方法 |
| US6692609B2 (en) * | 2000-11-06 | 2004-02-17 | Toko Kabushiki Kaisha | Method for manufacturing laminated electronic component |
| US6791445B2 (en) * | 2001-02-21 | 2004-09-14 | Tdk Corporation | Coil-embedded dust core and method for manufacturing the same |
| KR100660130B1 (ko) | 2004-03-31 | 2006-12-20 | 스미다 코포레이션 | 인덕턴스 소자 |
| JP2007324555A (ja) * | 2006-06-01 | 2007-12-13 | Taiyo Yuden Co Ltd | 積層インダクタ |
-
1996
- 1996-07-09 JP JP19975496A patent/JPH1027712A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044039A (ja) * | 1999-07-30 | 2001-02-16 | Tdk Corp | チップフェライト部品およびその製造方法 |
| US6692609B2 (en) * | 2000-11-06 | 2004-02-17 | Toko Kabushiki Kaisha | Method for manufacturing laminated electronic component |
| US6791445B2 (en) * | 2001-02-21 | 2004-09-14 | Tdk Corporation | Coil-embedded dust core and method for manufacturing the same |
| US6940387B2 (en) | 2001-02-21 | 2005-09-06 | Tdk Corporation | Coil-embedded dust core and method for manufacturing the same |
| KR100660130B1 (ko) | 2004-03-31 | 2006-12-20 | 스미다 코포레이션 | 인덕턴스 소자 |
| JP2007324555A (ja) * | 2006-06-01 | 2007-12-13 | Taiyo Yuden Co Ltd | 積層インダクタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3197022B2 (ja) | ノイズサプレッサ用積層セラミック部品 | |
| JP4211591B2 (ja) | 積層型電子部品の製造方法および積層型電子部品 | |
| US8058964B2 (en) | Laminated coil component | |
| EP0982742B1 (en) | Module and method of manufacture | |
| JP2001244116A (ja) | 電子部品及びその製造方法 | |
| JP2000164455A (ja) | チップ状電子部品とその製造方法 | |
| WO2003025976A2 (en) | Embedded inductor for semiconductor device circuit | |
| JP2002093623A (ja) | 積層インダクタ | |
| JPH1197256A (ja) | 積層型チップインダクタ | |
| JP2700978B2 (ja) | 電子部品及びその製造方法 | |
| JPH1027712A (ja) | 高電流型積層チップインダクタ | |
| JPH11317311A (ja) | 複合部品およびその製造方法 | |
| JP2710244B2 (ja) | 積層型ｌｒフィルタとその製造方法 | |
| JPH1012443A (ja) | 高電流型積層チップインダクタ | |
| JPH11260653A (ja) | 積層型電子部品とその製造方法 | |
| JP3476887B2 (ja) | コイル部品および電極の形成方法 | |
| JP4290237B2 (ja) | 積層電子部品の製造方法 | |
| JP2001060518A (ja) | 積層電子部品 | |
| JP2000223315A (ja) | 積層チップコイル部品 | |
| JP2705704B2 (ja) | 積層型ｌｒフィルタの製造方法 | |
| JP3582256B2 (ja) | インピーダンス素子及びその製造方法 | |
| JP2004047817A (ja) | 積層フェライト基板，薄型コイル部品及びそれを使用した回路装置 | |
| JP3948269B2 (ja) | コイル部品の製造方法 | |
| JP2705705B2 (ja) | 積層型ｌｒフィルタの製造方法 | |
| JP2705706B2 (ja) | 積層型ｌｒフィルタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20050426 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050913 |