JP2705704B2 - 積層型ｌｒフィルタの製造方法 - Google Patents
積層型ｌｒフィルタの製造方法Info
- Publication number
- JP2705704B2 JP2705704B2 JP1189989A JP18998989A JP2705704B2 JP 2705704 B2 JP2705704 B2 JP 2705704B2 JP 1189989 A JP1189989 A JP 1189989A JP 18998989 A JP18998989 A JP 18998989A JP 2705704 B2 JP2705704 B2 JP 2705704B2
- Authority
- JP
- Japan
- Prior art keywords
- ferrite
- ferrite body
- laminated
- external
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Soft Magnetic Materials (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
- Filters And Equalizers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、NiZn系フェライトのグリーンシートを積層
して形成された積層型LRフィルタの製造方法に関する。
して形成された積層型LRフィルタの製造方法に関する。
［背景技術］ 現在、EMI（電磁干渉）除去用インダクタとしては、
巻線タイプのチップコイルや積層型のチップコイルが多
く使用されている。
巻線タイプのチップコイルや積層型のチップコイルが多
く使用されている。
このうち積層型のチップコイル51は、第６図及び第７
図に示すように、複数枚のフェライトのグリーンシート
52,53及び54を積層して形成したフェライト素体55の内
部に、コイル状またはストレート状等の内部電極56を形
成し、フェライト素体55の外面に内部電極56と導通した
外部電極57を形成したものである。第６図は、このよう
な積層型チップコイル51の外観斜視図であり、第７図は
その一製造過程を表している。
図に示すように、複数枚のフェライトのグリーンシート
52,53及び54を積層して形成したフェライト素体55の内
部に、コイル状またはストレート状等の内部電極56を形
成し、フェライト素体55の外面に内部電極56と導通した
外部電極57を形成したものである。第６図は、このよう
な積層型チップコイル51の外観斜視図であり、第７図は
その一製造過程を表している。
第７図を参照しながら、この積層型チップコイル51の
製造方法を詳しく説明する。フェライト素体55は、印刷
シート58の上下両面に複数枚のグリーンシート52,54
（ダミーシート）を積層することによって形成されてい
る。この印刷シート58は、グリーンシート53の表裏両面
に銀または銀パラジウムの導電ペーストを印刷すること
により、それぞれ0.75ターンのコイル部59と外部引き出
し電極60からなる内部電極56を形成したものであり、グ
リーンシート53に穿孔されたスルーホール61を通して表
裏のコイル部59の先端同士を導通させ、外部引き出し電
極60間に、1.5ターンのコイル部59を形成してある。し
かして、上記のような印刷シート58の上下両面に何も印
刷されていない複数枚のグリーンシート52,54を積層し
て平面加圧することにより一体化し、積層されたグリー
ンシート52,53,54によってフェライト素体55が形成され
る。この後、生のフェライト素体55は空気中において適
当な温度で焼成され、一体焼成品のフェライト素体55が
製作される。さらに、バレル研磨もしくは平面研磨によ
ってフェライト素体55の両端を研削し、内部の外部引き
出し電極60を露出させた後、第６図に示すようにフェラ
イト素体55の両端外部に銀または銀パラジウムの導電ペ
ーストを塗布し、空気中で焼成することにより外部引き
出し電極60と導通した外部電極57を形成している。この
ようにして製造された積層型チップコイル51において
は、空気中で焼成されたフェライト素体55は高抵抗の絶
縁体であった。
製造方法を詳しく説明する。フェライト素体55は、印刷
シート58の上下両面に複数枚のグリーンシート52,54
（ダミーシート）を積層することによって形成されてい
る。この印刷シート58は、グリーンシート53の表裏両面
に銀または銀パラジウムの導電ペーストを印刷すること
により、それぞれ0.75ターンのコイル部59と外部引き出
し電極60からなる内部電極56を形成したものであり、グ
リーンシート53に穿孔されたスルーホール61を通して表
裏のコイル部59の先端同士を導通させ、外部引き出し電
極60間に、1.5ターンのコイル部59を形成してある。し
かして、上記のような印刷シート58の上下両面に何も印
刷されていない複数枚のグリーンシート52,54を積層し
て平面加圧することにより一体化し、積層されたグリー
ンシート52,53,54によってフェライト素体55が形成され
る。この後、生のフェライト素体55は空気中において適
当な温度で焼成され、一体焼成品のフェライト素体55が
製作される。さらに、バレル研磨もしくは平面研磨によ
ってフェライト素体55の両端を研削し、内部の外部引き
出し電極60を露出させた後、第６図に示すようにフェラ
イト素体55の両端外部に銀または銀パラジウムの導電ペ
ーストを塗布し、空気中で焼成することにより外部引き
出し電極60と導通した外部電極57を形成している。この
ようにして製造された積層型チップコイル51において
は、空気中で焼成されたフェライト素体55は高抵抗の絶
縁体であった。
［発明が解決しようとする課題］ 上記のようにして製造された積層型チップコイルをデ
ジタル回路等のEMI除去フィルタ用として使用した場
合、このチップコイルは高周波域で必ず共振点f0を持
ち、それ以上の周波数ではインダクタの働きをせず、む
しろキャパシタとして働き、周波数−インピーダンス特
性は第８図に実線で示す曲線イのようになる。この共振
点f0においては、インダクタとキャパシタの並列共振の
ため、使用される回路によっては異常発振が発生し、か
えって有害なノイズを発生させる。このような場合に
は、インダクタに並列に抵抗体等のインピーダンス素子
を接続して用いられる。このようにインダクタに並列に
抵抗体等のインピーダンス素子を接続して用いると、周
波数−インピーダンス特性は第８図に破線で示す曲線ロ
のように滑らかになり、共振点がなくなる。したがっ
て、滑らかなノイズ除去特性を得ることができ、使用回
路を制限されることなく広い用途に利用できるようにな
る。
ジタル回路等のEMI除去フィルタ用として使用した場
合、このチップコイルは高周波域で必ず共振点f0を持
ち、それ以上の周波数ではインダクタの働きをせず、む
しろキャパシタとして働き、周波数−インピーダンス特
性は第８図に実線で示す曲線イのようになる。この共振
点f0においては、インダクタとキャパシタの並列共振の
ため、使用される回路によっては異常発振が発生し、か
えって有害なノイズを発生させる。このような場合に
は、インダクタに並列に抵抗体等のインピーダンス素子
を接続して用いられる。このようにインダクタに並列に
抵抗体等のインピーダンス素子を接続して用いると、周
波数−インピーダンス特性は第８図に破線で示す曲線ロ
のように滑らかになり、共振点がなくなる。したがっ
て、滑らかなノイズ除去特性を得ることができ、使用回
路を制限されることなく広い用途に利用できるようにな
る。
このように積層型チップコイルを用いた場合には、使
用回路によっては異常発振が発生し、有害なノイズを生
じることがあるので、この対策としてインダクタに並列
に抵抗体等のインピーダンス素子を接続する必要がある
が、従来の積層型チップコイルには内部に抵抗体を内蔵
したものはなかったので、このような場合には抵抗体等
の個別電気部品を外付ける必要があり、電子回路のコス
トが増大すると共に半田付け等の処理が必要となって面
倒が増し、また電子回路の小型化の妨げにもなってい
た。
用回路によっては異常発振が発生し、有害なノイズを生
じることがあるので、この対策としてインダクタに並列
に抵抗体等のインピーダンス素子を接続する必要がある
が、従来の積層型チップコイルには内部に抵抗体を内蔵
したものはなかったので、このような場合には抵抗体等
の個別電気部品を外付ける必要があり、電子回路のコス
トが増大すると共に半田付け等の処理が必要となって面
倒が増し、また電子回路の小型化の妨げにもなってい
た。
しかして、本発明は叙上の従来例の欠点に鑑みてなさ
れたものであり、その目的とするところは個別の電子部
品を外付けすることなく、滑らかなEMI除去特性を得る
ことのできる積層型LRフィルタの製造方法を提供するこ
とにある。
れたものであり、その目的とするところは個別の電子部
品を外付けすることなく、滑らかなEMI除去特性を得る
ことのできる積層型LRフィルタの製造方法を提供するこ
とにある。
［課題を解決するための手段］ このため、本発明の積層型LRフィルタの製造方法は、
NiZn系フェライトのグリーンシートを積層することによ
って形成したフェライト素体の内部に銀、銀パラジウ
ム、銅等の導電ペーストを用いてインダクタンスとして
働く内部電極を形成し、このフェライト素体をH2,COガ
ス等の還元雰囲気もしくはN2,Arガス等の中性雰囲気で
酸素濃度0.1％以下の中で焼成することにより、前記フ
ェライト素体を低抵抗化した後、この焼成されたフェラ
イト素体の外面に銀、銀パラジウム、銅等の導電ペース
トを用いて外部電極を形成し、H2,COガス等の還元雰囲
気もしくはN2,Arガス等の中性雰囲気で酸素濃度0.1％以
下の中で焼成して外部電極をフェライト素体に焼き付け
ることを特徴としている。
NiZn系フェライトのグリーンシートを積層することによ
って形成したフェライト素体の内部に銀、銀パラジウ
ム、銅等の導電ペーストを用いてインダクタンスとして
働く内部電極を形成し、このフェライト素体をH2,COガ
ス等の還元雰囲気もしくはN2,Arガス等の中性雰囲気で
酸素濃度0.1％以下の中で焼成することにより、前記フ
ェライト素体を低抵抗化した後、この焼成されたフェラ
イト素体の外面に銀、銀パラジウム、銅等の導電ペース
トを用いて外部電極を形成し、H2,COガス等の還元雰囲
気もしくはN2,Arガス等の中性雰囲気で酸素濃度0.1％以
下の中で焼成して外部電極をフェライト素体に焼き付け
ることを特徴としている。
また、外部電極の表面にはNi,Sn等のメッキを施して
も良い。
も良い。
［作用］ 本発明にあっては、焼成前のフェライト素体に導電ペ
ーストにより内部電極を形成した後、これをH2,COガス
等の還元雰囲気もしくはN2,Arガス等の中性雰囲気で酸
素濃度0.1％以下の中で焼成したところ、NiZn系フェラ
イト中のFe2O3,CuOの中の酸素の一部を抜けてフェライ
ト素体が半導体化され、低抵抗化した。
ーストにより内部電極を形成した後、これをH2,COガス
等の還元雰囲気もしくはN2,Arガス等の中性雰囲気で酸
素濃度0.1％以下の中で焼成したところ、NiZn系フェラ
イト中のFe2O3,CuOの中の酸素の一部を抜けてフェライ
ト素体が半導体化され、低抵抗化した。
さらに、焼成されたフェライト素体に導電ペーストに
より外部電極を形成した後、再びH2,COガス等の還元雰
囲気もしくはN2,Arガス等の中性雰囲気で酸素濃度0.1％
以下の中で焼成したので、一旦低抵抗化されたフェライ
ト素体が、外部電極の焼成時に元の絶縁体に戻ることが
なく、低抵抗のまま保たれる。
より外部電極を形成した後、再びH2,COガス等の還元雰
囲気もしくはN2,Arガス等の中性雰囲気で酸素濃度0.1％
以下の中で焼成したので、一旦低抵抗化されたフェライ
ト素体が、外部電極の焼成時に元の絶縁体に戻ることが
なく、低抵抗のまま保たれる。
このため、インダクタンスとして働く内部電極の両端
間に低抵抗のフェライト層（フェライト素体）が並列に
配置され、内部電極によるインダクタンスとフェライト
素体による抵抗を並列接続したのと同じ等価回路を構成
できた。
間に低抵抗のフェライト層（フェライト素体）が並列に
配置され、内部電極によるインダクタンスとフェライト
素体による抵抗を並列接続したのと同じ等価回路を構成
できた。
したがって、個別の抵抗体を外付けすることなく、ま
たフェライト素体内に別途抵抗層を形成することなく、
従来の積層型チップコイルに個別部品の抵抗体を外付け
した場合と同様な共振点のない周波数−インピーダンス
特性を得ることができる。
たフェライト素体内に別途抵抗層を形成することなく、
従来の積層型チップコイルに個別部品の抵抗体を外付け
した場合と同様な共振点のない周波数−インピーダンス
特性を得ることができる。
また、低濃度酸素雰囲気中で内部電極及び外部電極を
焼成することにより、両電極の酸化を防止できる。
焼成することにより、両電極の酸化を防止できる。
［実施例］ 以下、本発明の実施例を添付図に基づいて詳述する。
フェライト素体は、第１図に示すように、印刷シート
７の上下両面にそれぞれ複数枚のNiZn系フェライトのグ
リーンシート1,3を積層し、平面加圧したものである。
印刷シート７は、NiZn系フェライトのグリーンシート２
の表面に銀、銀パラジウムもしくは銅等の内部電極５を
形成したものであり、第１図の図示例では、グリーンシ
ート２の一方表面において外部引き出し電極８間にスト
レート状のインダクタ部９を設けてある。また、印刷シ
ート７の上下のグリーンシート1,3は、ダミーシートで
あって、電極等の設けられていないものである。積層型
LRフィルタ10は、上記のようにして積層一体化した生の
フェライト素体４を焼成して得た一体焼成品の両端部外
面に外部引き出し電極８と導通した銀、銀パラジウムも
しくは銅等の外部電極６を形成したものである。また、
このNiZn系フェライトからなるフェライト素体４は、半
導体化させることによって抵抗化されており、この結果
外部電極６間にはインダクタ部９によって付与されるイ
ンダクタンスＬと低抵抗化されたフェライト素体４によ
って付与された抵抗Ｒとが並列に接続されており、この
積層型LRフィルタ10の等価回路は第３図のようになって
いる。
７の上下両面にそれぞれ複数枚のNiZn系フェライトのグ
リーンシート1,3を積層し、平面加圧したものである。
印刷シート７は、NiZn系フェライトのグリーンシート２
の表面に銀、銀パラジウムもしくは銅等の内部電極５を
形成したものであり、第１図の図示例では、グリーンシ
ート２の一方表面において外部引き出し電極８間にスト
レート状のインダクタ部９を設けてある。また、印刷シ
ート７の上下のグリーンシート1,3は、ダミーシートで
あって、電極等の設けられていないものである。積層型
LRフィルタ10は、上記のようにして積層一体化した生の
フェライト素体４を焼成して得た一体焼成品の両端部外
面に外部引き出し電極８と導通した銀、銀パラジウムも
しくは銅等の外部電極６を形成したものである。また、
このNiZn系フェライトからなるフェライト素体４は、半
導体化させることによって抵抗化されており、この結果
外部電極６間にはインダクタ部９によって付与されるイ
ンダクタンスＬと低抵抗化されたフェライト素体４によ
って付与された抵抗Ｒとが並列に接続されており、この
積層型LRフィルタ10の等価回路は第３図のようになって
いる。
つぎに、上記積層型LRフィルタ10の製造方法を説明す
る。まず、NiZn系フェライト粉末及び有機溶媒、バイン
ダー等を混練して泥しょうにした後、押し出し法、引き
上げ法あるいはブレード法によりシート状に成形し、複
数枚のNiZn系フェライトのグリーンシート1,2及び３を
得る。ついで、グリーンシート２の表面に銀、銀パラジ
ウムもしくは銅等の導電ペーストを印刷して所定パター
ンの内部電極５を形成し、印刷シート７を得る。印刷シ
ート７の表裏両面に適宜の枚数のグリーンシート1,3を
ダミーシートとして重ね、ダミーシート間に印刷シート
７を挟み込み、上下から平面加圧し、各グリーンシート
1,2及び３を密着させ、生のフェライト素体４を成形す
る。この後、生のフェライト素体４及び導電ペーストに
よって形成されている内部電極５が同時に焼成され、フ
ェライトの焼成体が得られる。
る。まず、NiZn系フェライト粉末及び有機溶媒、バイン
ダー等を混練して泥しょうにした後、押し出し法、引き
上げ法あるいはブレード法によりシート状に成形し、複
数枚のNiZn系フェライトのグリーンシート1,2及び３を
得る。ついで、グリーンシート２の表面に銀、銀パラジ
ウムもしくは銅等の導電ペーストを印刷して所定パター
ンの内部電極５を形成し、印刷シート７を得る。印刷シ
ート７の表裏両面に適宜の枚数のグリーンシート1,3を
ダミーシートとして重ね、ダミーシート間に印刷シート
７を挟み込み、上下から平面加圧し、各グリーンシート
1,2及び３を密着させ、生のフェライト素体４を成形す
る。この後、生のフェライト素体４及び導電ペーストに
よって形成されている内部電極５が同時に焼成され、フ
ェライトの焼成体が得られる。
この焼成工程では、H2,COガス等の還元雰囲気もしく
はN2,Arガス等の中性雰囲気で酸素濃度0.1％以下の雰囲
気中において、適宜温度でフェライト素体４が焼成され
る。このような低酸素濃度雰囲気中で内部電極５を焼成
すれば、焼成中における内部電極５の酸化を防止するこ
とができる。しかも、スピネル型フェライトを還元また
は中性雰囲気などの酸素分圧の低い雰囲気中で熱処理す
ると、フェライト組成中のFe2O3,CuOの中の酸素原子の
一部が抜け出てFe及びCuの電子価の一部がFe3+→Fe2+,C
u2+→Cu+と変化する。この結果、フェライト素体４が半
導体化して低抵抗となり、空気中で焼成した場合のNiZn
系フェライトの固有抵抗が109Ωcm以上であるのに対
し、10〜104Ωcmという小さな抵抗率が得られた。
はN2,Arガス等の中性雰囲気で酸素濃度0.1％以下の雰囲
気中において、適宜温度でフェライト素体４が焼成され
る。このような低酸素濃度雰囲気中で内部電極５を焼成
すれば、焼成中における内部電極５の酸化を防止するこ
とができる。しかも、スピネル型フェライトを還元また
は中性雰囲気などの酸素分圧の低い雰囲気中で熱処理す
ると、フェライト組成中のFe2O3,CuOの中の酸素原子の
一部が抜け出てFe及びCuの電子価の一部がFe3+→Fe2+,C
u2+→Cu+と変化する。この結果、フェライト素体４が半
導体化して低抵抗となり、空気中で焼成した場合のNiZn
系フェライトの固有抵抗が109Ωcm以上であるのに対
し、10〜104Ωcmという小さな抵抗率が得られた。
さらに、焼成されたフェライト素体４の端部をバレル
研磨または平面研磨して両端に外部引き出し電極８を露
出させ、この外部引き出し電極８の露出部分と導通させ
るようにしてフェライト素体４の両端部外面に銀、銀パ
ラジウムもしくは銅等の導電ペーストを塗布して外部電
極６を形成し、外部電極６をフェライト素体４に焼き付
けて積層型LRフィルタ10が製造される。
研磨または平面研磨して両端に外部引き出し電極８を露
出させ、この外部引き出し電極８の露出部分と導通させ
るようにしてフェライト素体４の両端部外面に銀、銀パ
ラジウムもしくは銅等の導電ペーストを塗布して外部電
極６を形成し、外部電極６をフェライト素体４に焼き付
けて積層型LRフィルタ10が製造される。
この外部電極６の焼き付けも、フェライト素体４の焼
成条件と同じ条件下で行われる。即ち、H2,COガス等の
還元雰囲気もしくはN2,Arガス等の中性雰囲気で酸素濃
度0.1％の雰囲気中において、適宜温度で外部電極６が
焼き付けられる。したがって、焼き付け時における外部
電極６の酸化も防止することができる。しかも、フェラ
イト素体４の焼成条件と同じ条件下で外部電極６を焼き
付けているので、一旦半導体化して低抵抗となったフェ
ライト素体４が、外部電極６の焼き付け時に雰囲気中の
O2を取り込み、再び絶縁体化して高抵抗となったり、抵
抗値がばらついたりするのを防止できる。
成条件と同じ条件下で行われる。即ち、H2,COガス等の
還元雰囲気もしくはN2,Arガス等の中性雰囲気で酸素濃
度0.1％の雰囲気中において、適宜温度で外部電極６が
焼き付けられる。したがって、焼き付け時における外部
電極６の酸化も防止することができる。しかも、フェラ
イト素体４の焼成条件と同じ条件下で外部電極６を焼き
付けているので、一旦半導体化して低抵抗となったフェ
ライト素体４が、外部電極６の焼き付け時に雰囲気中の
O2を取り込み、再び絶縁体化して高抵抗となったり、抵
抗値がばらついたりするのを防止できる。
上記のようにして製造された積層型LRフィルタ10にあ
っては、内部電極５によって付与されたインダクタンス
Ｌとフェライト素体４によって付与された抵抗Ｒとによ
って第３図のようなインダクタンスＬと抵抗Ｒからなる
フィルタが構成されるので、従来のインダクタンス素子
としてのみ働く積層型チップコイルに外部抵抗体を外付
けしたのと同じ機能を得ることができる。すなわち、こ
の積層型LRフィルタ10の周波数−インピーダンス特性は
第４図に示すようになり、積層型チップコイルに抵抗体
を並列に外付けした時の周波数−インピーダンス特性
（第８図の曲線ロ）と同様、共振点のない滑らかな周波
数−インピーダンス特性を得ることができた。しかも、
フェライト素体４を低抵抗化することによって内部抵抗
を形成しているので、外形寸法が大きくなることがな
く、部品を小形化でき、従来のように外付け抵抗体を用
いる場合と比較すると、部品点数を少なくできて電気回
路をコンパクト化して高集積化を図れ、また外付け抵抗
体を半田付けする手間が省けると共に半田付け不良のお
それがなくて接続信頼性が向上し、コストも安価にでき
る。
っては、内部電極５によって付与されたインダクタンス
Ｌとフェライト素体４によって付与された抵抗Ｒとによ
って第３図のようなインダクタンスＬと抵抗Ｒからなる
フィルタが構成されるので、従来のインダクタンス素子
としてのみ働く積層型チップコイルに外部抵抗体を外付
けしたのと同じ機能を得ることができる。すなわち、こ
の積層型LRフィルタ10の周波数−インピーダンス特性は
第４図に示すようになり、積層型チップコイルに抵抗体
を並列に外付けした時の周波数−インピーダンス特性
（第８図の曲線ロ）と同様、共振点のない滑らかな周波
数−インピーダンス特性を得ることができた。しかも、
フェライト素体４を低抵抗化することによって内部抵抗
を形成しているので、外形寸法が大きくなることがな
く、部品を小形化でき、従来のように外付け抵抗体を用
いる場合と比較すると、部品点数を少なくできて電気回
路をコンパクト化して高集積化を図れ、また外付け抵抗
体を半田付けする手間が省けると共に半田付け不良のお
それがなくて接続信頼性が向上し、コストも安価にでき
る。
また、電極材料として安価な銅を使用すると酸化し易
いという問題があるが、本発明にあっては内部及び外部
電極5,6を低酸素濃度雰囲気で焼成しているので、電極
材料に銅を使用しても焼成時における酸化を防止でき、
コストをより安価に抑えることができる。さらに、外部
に露出している外部電極６の表面にNiメッキやSnメッキ
等を施せば、焼成後も外部電極６の酸化を防止すること
ができる。
いという問題があるが、本発明にあっては内部及び外部
電極5,6を低酸素濃度雰囲気で焼成しているので、電極
材料に銅を使用しても焼成時における酸化を防止でき、
コストをより安価に抑えることができる。さらに、外部
に露出している外部電極６の表面にNiメッキやSnメッキ
等を施せば、焼成後も外部電極６の酸化を防止すること
ができる。
なお、上記の説明では、積層型LRフィルタを個々に製
造するように述べたが、実際の量産工程では、内部電極
の繰り返しパターンを印刷された大きな印刷マザーシー
トの両面に大きなダミーのマザーシートを積層して加圧
一体化し、この生成形体をカットして一度に多数のフェ
ライト素体を製作する。
造するように述べたが、実際の量産工程では、内部電極
の繰り返しパターンを印刷された大きな印刷マザーシー
トの両面に大きなダミーのマザーシートを積層して加圧
一体化し、この生成形体をカットして一度に多数のフェ
ライト素体を製作する。
第５図に示すものは本発明の他例であり、印刷シート
７の一方表面において、外部引き出し電極８間にジグザ
グ状のインダクタ部９を設けたものである。
７の一方表面において、外部引き出し電極８間にジグザ
グ状のインダクタ部９を設けたものである。
また、図示しないが、内部電極の構造としては、第７
図に従来例として示した内部電極のようにグリーンシー
トの表裏に設けた0.75ターンのＪ形電極をスルーホール
を通して連続させて1.5ターンのインダクタ部を形成し
たものでもよい。
図に従来例として示した内部電極のようにグリーンシー
トの表裏に設けた0.75ターンのＪ形電極をスルーホール
を通して連続させて1.5ターンのインダクタ部を形成し
たものでもよい。
［発明の効果］ 本発明によれば、フェライト素体を低抵抗化させるこ
とによりワンチップの積層型LRフィルタ内に抵抗体を形
成することができる。このため、内部電極によるインダ
クタンスにフェライト素体による抵抗を並列に接続した
のと等価な回路の積層型LRフィルタを製造することがで
き、共振点のない周波数インピーダ特性を得ることがで
きる。すなわち、滑らかなEMI除去特性が得られ、使用
回路等の制限をなくすことができ、汎用性が増す。
とによりワンチップの積層型LRフィルタ内に抵抗体を形
成することができる。このため、内部電極によるインダ
クタンスにフェライト素体による抵抗を並列に接続した
のと等価な回路の積層型LRフィルタを製造することがで
き、共振点のない周波数インピーダ特性を得ることがで
きる。すなわち、滑らかなEMI除去特性が得られ、使用
回路等の制限をなくすことができ、汎用性が増す。
また、外付け抵抗を必要とせず、フェライト素体内に
別途抵抗層を形成する必要もないので、電子回路のコス
トを安価にできると共に電子回路を小形化することがで
き、外付け抵抗を半田付けする必要がないので、接続信
頼性が増すと共に半田付け作業も不要となる。
別途抵抗層を形成する必要もないので、電子回路のコス
トを安価にできると共に電子回路を小形化することがで
き、外付け抵抗を半田付けする必要がないので、接続信
頼性が増すと共に半田付け作業も不要となる。
また、内部電極及び外部電極が、焼き付け時に酸化し
ないので、銅のような安価な電極材料を用いることがで
きる。
ないので、銅のような安価な電極材料を用いることがで
きる。
第１図は本発明の一実施例における製造過程の斜視図、
第２図は同上の積層型LRフィルタの断面図、第３図は同
上の等価回路図、第４図は同上の周波数−インピーダン
ス特性を示すグラフ、第５図は本発明の他例における製
造過程の斜視図、第６図は従来例の斜視図、第７図は従
来例の製造過程における斜視図、第８図は従来例の周波
数−インピーダンス特性を示すグラフである。 1,2,3……グリーンシート ４……フェライト素体 ５……内部電極 ６……外部電極
第２図は同上の積層型LRフィルタの断面図、第３図は同
上の等価回路図、第４図は同上の周波数−インピーダン
ス特性を示すグラフ、第５図は本発明の他例における製
造過程の斜視図、第６図は従来例の斜視図、第７図は従
来例の製造過程における斜視図、第８図は従来例の周波
数−インピーダンス特性を示すグラフである。 1,2,3……グリーンシート ４……フェライト素体 ５……内部電極 ６……外部電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｆ 27/00 Ｈ０１Ｆ 15/00 Ｚ 合議体 審判長 木南 仁 審判官 吉見 信明 審判官 西山 昇 (56)参考文献 特開 昭63−102215（ＪＰ，Ａ) 実開 昭52−69563（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】NiZn系フェライトのグリーンシートを積層
することによって形成したフェライト素体の内部に銀、
銀パラジウム、銅等の導電ペーストを用いてインダクタ
ンスとして働く内部電極を形成し、このフェライト素体
をH2,COガス等の還元雰囲気もしくはN2,Arガス等の中性
雰囲気で酸素濃度0.1％以下の中で焼成することによ
り、前記フェライト素体を低抵抗化した後、 この焼成されたフェライト素体の外面に銀、銀パラジウ
ム、銅等の導電ペーストを用いて外部電極を形成し、
H2,COガス等の還元雰囲気もしくはN2,Arガス等の中性雰
囲気で酸素濃度0.1％以下の中で焼成して外部電極をフ
ェライト素体に焼き付けることを特徴とする積層型LRフ
ィルタの製造方法。 - 【請求項２】前記外部電極の表面にNi、Sn等のメッキを
施したことを特徴とする請求項１に記載の積層型LRフィ
ルタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1189989A JP2705704B2 (ja) | 1989-07-20 | 1989-07-20 | 積層型ｌｒフィルタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1189989A JP2705704B2 (ja) | 1989-07-20 | 1989-07-20 | 積層型ｌｒフィルタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0353607A JPH0353607A (ja) | 1991-03-07 |
| JP2705704B2 true JP2705704B2 (ja) | 1998-01-28 |
Family
ID=16250529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1189989A Expired - Fee Related JP2705704B2 (ja) | 1989-07-20 | 1989-07-20 | 積層型ｌｒフィルタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2705704B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016025192A (ja) * | 2014-07-18 | 2016-02-08 | 株式会社村田製作所 | 積層コイル部品およびその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5269563U (ja) * | 1975-11-20 | 1977-05-24 | ||
| JPH06105646B2 (ja) * | 1986-10-20 | 1994-12-21 | 太陽誘電株式会社 | 積層型インダクタの製造方法 |
| JPS63129604A (ja) * | 1986-11-20 | 1988-06-02 | Fujitsu Ltd | 高周波チヨ−ク |
-
1989
- 1989-07-20 JP JP1189989A patent/JP2705704B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0353607A (ja) | 1991-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3197022B2 (ja) | ノイズサプレッサ用積層セラミック部品 | |
| JP2716022B2 (ja) | 複合積層電子部品 | |
| JP2000182834A (ja) | 積層型インダクタンス素子及びその製造方法 | |
| JP2626143B2 (ja) | 複合積層電子部品 | |
| JP2710244B2 (ja) | 積層型ｌｒフィルタとその製造方法 | |
| JPH1197256A (ja) | 積層型チップインダクタ | |
| JP2705704B2 (ja) | 積層型ｌｒフィルタの製造方法 | |
| JP2705705B2 (ja) | 積層型ｌｒフィルタの製造方法 | |
| JP2705706B2 (ja) | 積層型ｌｒフィルタの製造方法 | |
| JP2005167029A (ja) | 積層型インダクタ | |
| JPH05136001A (ja) | 積層電子部品 | |
| JP3256435B2 (ja) | 積層チップｅｍｉ除去フィルタ | |
| JPH1027712A (ja) | 高電流型積層チップインダクタ | |
| JP2904664B2 (ja) | 積層ｌｃフィルタ部品 | |
| JPH0447950Y2 (ja) | ||
| JPH0115159Y2 (ja) | ||
| JPS6119179B2 (ja) | ||
| JPH05205944A (ja) | 積層型インダクタおよび積層セラミック部品 | |
| JP2002164215A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JPH08330137A (ja) | 積層インダクタ | |
| JP2001060518A (ja) | 積層電子部品 | |
| JPS6031242Y2 (ja) | Ｌｃ複合部品 | |
| JPH0660134U (ja) | 積層チップｅｍｉ除去フィルタ | |
| JP3948269B2 (ja) | コイル部品の製造方法 | |
| JPH03106007A (ja) | チップ型ｌｒフィルタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |