JP2626143B2 - 複合積層電子部品 - Google Patents
複合積層電子部品Info
- Publication number
- JP2626143B2 JP2626143B2 JP2075284A JP7528490A JP2626143B2 JP 2626143 B2 JP2626143 B2 JP 2626143B2 JP 2075284 A JP2075284 A JP 2075284A JP 7528490 A JP7528490 A JP 7528490A JP 2626143 B2 JP2626143 B2 JP 2626143B2
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- layer
- internal electrode
- magnetic
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Filters And Equalizers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、高周波回路向けのノイズフィルターやサー
ジアブソーバー等に用いられる複合積層電子部品に関す
る。
ジアブソーバー等に用いられる複合積層電子部品に関す
る。
［背景技術］ ノイズフィルターやサージアブソーバーとして用いら
れる複合電子部品は、第６図に示すように、バリスタＶ
と一対のインダクタンスL1,L2をＴ型に接続した等価回
路を有している。
れる複合電子部品は、第６図に示すように、バリスタＶ
と一対のインダクタンスL1,L2をＴ型に接続した等価回
路を有している。
上記のような複合電子部品として、一般に用いられて
いるノイズフィルターＣを第７図に示す。これは、ディ
スク状をしたバリスタ素子51の一方の電極面にアース側
リード端子52の一端部を半田等により接合させると共
に、バリスタ素子51の他方の電極面53に一対の信号ライ
ン用リード端子54,55を半田56等により接合させてい
る。そして、各信号ライン用リード端子54,55にそれぞ
れフェライトビーズ57を挿嵌させて各信号ライン用リー
ド端子54,55にインダクタンスを持たせ、各信号ライン
用リード端子54,55にインダクターの機能を持たせてあ
る。なお、58は、外装材である。
いるノイズフィルターＣを第７図に示す。これは、ディ
スク状をしたバリスタ素子51の一方の電極面にアース側
リード端子52の一端部を半田等により接合させると共
に、バリスタ素子51の他方の電極面53に一対の信号ライ
ン用リード端子54,55を半田56等により接合させてい
る。そして、各信号ライン用リード端子54,55にそれぞ
れフェライトビーズ57を挿嵌させて各信号ライン用リー
ド端子54,55にインダクタンスを持たせ、各信号ライン
用リード端子54,55にインダクターの機能を持たせてあ
る。なお、58は、外装材である。
［発明が解決しようとする課題］ しかしながら、上記のような３端子型のディスク状ノ
イズフィルターは、各リード端子を回路基板の孔に挿通
させ、回路基板上に起立させた姿勢で実装されるもので
あるため、回路基板上での実装スペースが大きくなる。
このため、第７図のような複合電子部品（ノイズフィル
ター）は、部品のチップ化により小型化、薄型化及び高
密度実装化が進む最近の状況にあっては、その要望に対
応し得ないものとなっていた。
イズフィルターは、各リード端子を回路基板の孔に挿通
させ、回路基板上に起立させた姿勢で実装されるもので
あるため、回路基板上での実装スペースが大きくなる。
このため、第７図のような複合電子部品（ノイズフィル
ター）は、部品のチップ化により小型化、薄型化及び高
密度実装化が進む最近の状況にあっては、その要望に対
応し得ないものとなっていた。
さらに、アース側リード端子を必要以上に長くする
と、そのリードインダクタンスによりノイズ除去効果が
著しく劣化するという問題があった。
と、そのリードインダクタンスによりノイズ除去効果が
著しく劣化するという問題があった。
しかして、本発明は叙上の従来例の欠点に鑑みてなさ
れたものであり、その目的とするところは、高周波回路
のノイズフィルターやサージアブソーバー等として用い
られる電子部品の小型化を図ると共にリード端子のイン
ダクタンス成分による特性の劣化を防止することにあ
る。
れたものであり、その目的とするところは、高周波回路
のノイズフィルターやサージアブソーバー等として用い
られる電子部品の小型化を図ると共にリード端子のイン
ダクタンス成分による特性の劣化を防止することにあ
る。
［課題を解決するための手段］ 本発明の複合積層電子部品は、磁性体層とバリスタ層
とからなる一体焼結された積層体からなり、前記磁性体
層の内部に一端部が前記磁性体層の側面に露出するよう
に形成された導体線路によって２つのインダクター部が
構成され、前記バリスタ層の内部に少なくとも一端部が
前記バリスタ層の側面部に露出するように形成された第
１の内部電極と、前記バリスタ層の内部に前記第１の内
部電極と平行にかつ前記導体線路の埋設端部と厚み方向
において重なるように埋設された第２の内部電極とによ
って少なくとも１つのバリスタ部が構成され、前記各導
体線路の埋設端部と前記第２の内部電極とはスルーホー
ルにより電気的に接続され、前記磁性体層に露出した導
体線路と電気的に接続された信号ライン用外部電極が前
記積層体表面に形成され、前記バリスタ層に露出した第
１の内部電極と電気的に接続されたアース用外部電極が
前記積層体表面に形成されている、ことを特徴としてい
る。
とからなる一体焼結された積層体からなり、前記磁性体
層の内部に一端部が前記磁性体層の側面に露出するよう
に形成された導体線路によって２つのインダクター部が
構成され、前記バリスタ層の内部に少なくとも一端部が
前記バリスタ層の側面部に露出するように形成された第
１の内部電極と、前記バリスタ層の内部に前記第１の内
部電極と平行にかつ前記導体線路の埋設端部と厚み方向
において重なるように埋設された第２の内部電極とによ
って少なくとも１つのバリスタ部が構成され、前記各導
体線路の埋設端部と前記第２の内部電極とはスルーホー
ルにより電気的に接続され、前記磁性体層に露出した導
体線路と電気的に接続された信号ライン用外部電極が前
記積層体表面に形成され、前記バリスタ層に露出した第
１の内部電極と電気的に接続されたアース用外部電極が
前記積層体表面に形成されている、ことを特徴としてい
る。
［作用］ 上記構成によると、信号ライン用外部電極間に一対の
インダクター部が直列に接続され、インダクター部同士
の接続部とアース用外部電極間にバリスタ部が接続さ
れ、Ｔ型の電気回路が構成される。
インダクター部が直列に接続され、インダクター部同士
の接続部とアース用外部電極間にバリスタ部が接続さ
れ、Ｔ型の電気回路が構成される。
この複合積層電子部品の表面の両信号ライン用外部電
極を信号ラインに接続し、アース用外部電極をアースす
ると、信号ラインに２つのインダクター部が挿入される
と共に、両インダクター部の接続部とアースとの間にバ
リスタ部による容量が得られ、ノイズフィルターとして
作用させることができる。また、同時に信号ラインとア
ースとの間をバリスタ部によってバイパスさせることに
より、サージ電圧吸収用としても作用させることができ
る。
極を信号ラインに接続し、アース用外部電極をアースす
ると、信号ラインに２つのインダクター部が挿入される
と共に、両インダクター部の接続部とアースとの間にバ
リスタ部による容量が得られ、ノイズフィルターとして
作用させることができる。また、同時に信号ラインとア
ースとの間をバリスタ部によってバイパスさせることに
より、サージ電圧吸収用としても作用させることができ
る。
しかも、本発明の複合積層電子部品にあっては、内部
にインダクター部を構成された磁性体層と、内部にバリ
スタ部を構成されたバリスタ層を積層して積層体を形成
し、積層体の表面に信号ライン用外部電極とアース用外
部電極を形成しているので、ノイズフィルターやサージ
アブソーバー等として用いられる電子部品をリードレス
タイプのコンパクトなチップ型部品とすることができ
る。
にインダクター部を構成された磁性体層と、内部にバリ
スタ部を構成されたバリスタ層を積層して積層体を形成
し、積層体の表面に信号ライン用外部電極とアース用外
部電極を形成しているので、ノイズフィルターやサージ
アブソーバー等として用いられる電子部品をリードレス
タイプのコンパクトなチップ型部品とすることができ
る。
また、本発明の複合積層電子部品は、リード端子を有
しておらず、信号ライン用外部電極及びアース用外部電
極を回路基板に直接に半田付けできるので、従来例のよ
うにリード端子のリードインダクタンスによってノイズ
除去効果が低下させられるという欠点もない。
しておらず、信号ライン用外部電極及びアース用外部電
極を回路基板に直接に半田付けできるので、従来例のよ
うにリード端子のリードインダクタンスによってノイズ
除去効果が低下させられるという欠点もない。
さらに、本発明にあっては、バリスタ層にバリスタ部
を構成し、磁性体層にインダクター部を構成しているの
で、バリスタ層の物性と磁性体層の物性とをそれぞれ個
別に選択することができ、バリスタ部とインダクター部
の特性をそれぞれ向上させることができる。また、バリ
スタ部をバリスタ層に、インダクター部を磁性体層にそ
れぞれ個別に形成し、当該バリスタ部とインダクター部
を積層体内部のスルーホールによって接続しているの
で、バリスタ部の内部電極の設計とインダクター部の導
体線路の設計とを独立して別々に行なうことができ、バ
リスタ部の内部電極とインダクター部の導体線路の設計
を容易にすることができる。
を構成し、磁性体層にインダクター部を構成しているの
で、バリスタ層の物性と磁性体層の物性とをそれぞれ個
別に選択することができ、バリスタ部とインダクター部
の特性をそれぞれ向上させることができる。また、バリ
スタ部をバリスタ層に、インダクター部を磁性体層にそ
れぞれ個別に形成し、当該バリスタ部とインダクター部
を積層体内部のスルーホールによって接続しているの
で、バリスタ部の内部電極の設計とインダクター部の導
体線路の設計とを独立して別々に行なうことができ、バ
リスタ部の内部電極とインダクター部の導体線路の設計
を容易にすることができる。
［実施例］ 以下、本発明の実施例を添付図に基づいて詳述する。
第１図は、本発明の一実施例における導体部分の配置
を示す斜視図、第２図は、本実施例の外観斜視図、第３
図及び第４図は、各電極及び導体線路の位置関係を模式
的に示す側断面図及び縦断面図である。
を示す斜視図、第２図は、本実施例の外観斜視図、第３
図及び第４図は、各電極及び導体線路の位置関係を模式
的に示す側断面図及び縦断面図である。
積層体３は、第２図に示すように、一層のバリスタ層
２と一層の磁性体層１とから構成されており、積層体３
の両端面3aには、信号ライン用外部電極9a,9bが設けら
れ、両側面3bの中央部にはアース用外部電極10が設けら
れている。
２と一層の磁性体層１とから構成されており、積層体３
の両端面3aには、信号ライン用外部電極9a,9bが設けら
れ、両側面3bの中央部にはアース用外部電極10が設けら
れている。
バリスタ層２の内部には、第１図に示すように、平行
な一対の内部電極7a,7bが埋設されており、バリスタ層
２を形成しているバリスタ材料と両内部電極7a,7bによ
ってバリスタ部８が構成されている。ここで、一方の内
部電極7aは、幅広の帯状に形成されており、その両側端
は積層体３の両側面3bまで達していて、第３図に示すよ
うに、両アース用外部電極10と電気的に接続されてい
る。また、他方の内部電極7bは、積層体３の外周面には
延びていないが、その両端部には、スルーホール11との
接続用の接続端子部13が穿設されている。
な一対の内部電極7a,7bが埋設されており、バリスタ層
２を形成しているバリスタ材料と両内部電極7a,7bによ
ってバリスタ部８が構成されている。ここで、一方の内
部電極7aは、幅広の帯状に形成されており、その両側端
は積層体３の両側面3bまで達していて、第３図に示すよ
うに、両アース用外部電極10と電気的に接続されてい
る。また、他方の内部電極7bは、積層体３の外周面には
延びていないが、その両端部には、スルーホール11との
接続用の接続端子部13が穿設されている。
磁性体層１の内部には、第１図に示すように、略１タ
ーンのコイル状をした２層構造の一対の導体線路4a,4b;
4c,4dが埋設されており、磁性体層１内の両端部には、
帯状をした２層の接続用電極14a,14b;14c,14dが埋設さ
れている。各接続用電極14a,14b,14c,14dは、第４図に
示すように、積層体３の両端面3aに達し、信号ライン用
外部電極9a,9bと電気的に接続されており、この結果、
上下の接続用電極14a及び14b;14c及び14dは、互いに導
通している。各導体線路4a,4b,4c,4dの外側端部は、各
々接続用電極14a,14b,14c,14dと一体に形成されてお
り、各導体線路4a,4b,4c,4dの内側端部は、積層体３の
内部で上記接続端子部13と上下に対向させられている。
上下に積層されている導体線路4a,4b;4c,4dの内側端部
は、いずれかの導体線路4a,4b,4c,4dに設けられたスル
ーホール15によって電気的に接続されており、外側端部
も信号ライン用外部電極9a,9bを介して電気的に接続さ
れているので、上下の導体線路4a,4b;4c,4dは電気的に
並列接続されており、２つの上下に積層された導体線路
4a,4b;4c,4dの組により、磁性体層１の内部に２つのイ
ンダクター部5,6が構成されている。
ーンのコイル状をした２層構造の一対の導体線路4a,4b;
4c,4dが埋設されており、磁性体層１内の両端部には、
帯状をした２層の接続用電極14a,14b;14c,14dが埋設さ
れている。各接続用電極14a,14b,14c,14dは、第４図に
示すように、積層体３の両端面3aに達し、信号ライン用
外部電極9a,9bと電気的に接続されており、この結果、
上下の接続用電極14a及び14b;14c及び14dは、互いに導
通している。各導体線路4a,4b,4c,4dの外側端部は、各
々接続用電極14a,14b,14c,14dと一体に形成されてお
り、各導体線路4a,4b,4c,4dの内側端部は、積層体３の
内部で上記接続端子部13と上下に対向させられている。
上下に積層されている導体線路4a,4b;4c,4dの内側端部
は、いずれかの導体線路4a,4b,4c,4dに設けられたスル
ーホール15によって電気的に接続されており、外側端部
も信号ライン用外部電極9a,9bを介して電気的に接続さ
れているので、上下の導体線路4a,4b;4c,4dは電気的に
並列接続されており、２つの上下に積層された導体線路
4a,4b;4c,4dの組により、磁性体層１の内部に２つのイ
ンダクター部5,6が構成されている。
さらに、両導体線路4a,4b,4c,4dの内側端部と内部電
極7bの接続端子部13とは、磁性体層１及びバリスタ層２
の内部に上下に連続するように設けられた複数個のスル
ーホール11を介して電気的に接続されている。この結
果、信号ライン用外部電極9a,9b間に一対のインダクタ
ー部5,6が直列に接続され、インダクター部5,6間の接続
部とアース用外部電極10の間にバリスタｂ部８が挿入さ
れ、インダクター部5,6によって付与されるインダクタ
ンスL1,L2とバリスタ部８によって付与されるバリスタ
ＶがＴ型に接続された、第６図のようなＴ型回路を有す
る複合積層電子部品Ａが得られる。
極7bの接続端子部13とは、磁性体層１及びバリスタ層２
の内部に上下に連続するように設けられた複数個のスル
ーホール11を介して電気的に接続されている。この結
果、信号ライン用外部電極9a,9b間に一対のインダクタ
ー部5,6が直列に接続され、インダクター部5,6間の接続
部とアース用外部電極10の間にバリスタｂ部８が挿入さ
れ、インダクター部5,6によって付与されるインダクタ
ンスL1,L2とバリスタ部８によって付与されるバリスタ
ＶがＴ型に接続された、第６図のようなＴ型回路を有す
る複合積層電子部品Ａが得られる。
次に、上記複合積層電子部品Ａの製造方法を第５図に
従って説明する。
従って説明する。
バリスタ層２は、バリスタ材料からなる４種のバリス
タグリーンシート16a,16b,16c,16dにより構成される。
このバリスタ材料は、例えば、 ZnO:98.0mol％ Bi2O3:0.5mol％ CoO:0.5mol％ MnO:0.5mol％ Sb2O3:0.5mol％ の組成からなるセラミック原料に、有機樹脂バインダー
を10wt％加えて混合したものである。そして、このバリ
スタ材料をドクターブレード法によって、厚み数10μｍ
のグリーンシートに成形した後、各グリーンシートを適
宜切断し、複数枚のバリスタグリーンシートが得られ
る。これらのうち、１枚のバリスタグリーンシート16b
には、Agを主成分とする導電ペーストが一方側端から他
方側端にわたって帯状に印刷され、内部電極7aが形成さ
れる。この下のバリスタグリーンシート16cの表面の中
央部には、Agを主成分とする導電ペーストが印刷され、
内部電極7b及び接続端子部13が形成される。さらに、こ
の下に積層される複数枚のバリスタグリーンシート16d
には、それぞれ接続端子部13の位置と合致するように、
接続用のスルーホール11が設けられている。また、内部
電極7aを形成されたバリスタグリーンシート16dの上に
積層される複数枚のバリスタグリーンシート16aは、電
極等を形成されていない無地のダミーシートとなってい
る。しかして、バリスタ層２は、これら４種のバリスタ
グリーンシート16a,16b,16c,16dを積層することにより
構成される。
タグリーンシート16a,16b,16c,16dにより構成される。
このバリスタ材料は、例えば、 ZnO:98.0mol％ Bi2O3:0.5mol％ CoO:0.5mol％ MnO:0.5mol％ Sb2O3:0.5mol％ の組成からなるセラミック原料に、有機樹脂バインダー
を10wt％加えて混合したものである。そして、このバリ
スタ材料をドクターブレード法によって、厚み数10μｍ
のグリーンシートに成形した後、各グリーンシートを適
宜切断し、複数枚のバリスタグリーンシートが得られ
る。これらのうち、１枚のバリスタグリーンシート16b
には、Agを主成分とする導電ペーストが一方側端から他
方側端にわたって帯状に印刷され、内部電極7aが形成さ
れる。この下のバリスタグリーンシート16cの表面の中
央部には、Agを主成分とする導電ペーストが印刷され、
内部電極7b及び接続端子部13が形成される。さらに、こ
の下に積層される複数枚のバリスタグリーンシート16d
には、それぞれ接続端子部13の位置と合致するように、
接続用のスルーホール11が設けられている。また、内部
電極7aを形成されたバリスタグリーンシート16dの上に
積層される複数枚のバリスタグリーンシート16aは、電
極等を形成されていない無地のダミーシートとなってい
る。しかして、バリスタ層２は、これら４種のバリスタ
グリーンシート16a,16b,16c,16dを積層することにより
構成される。
一方、磁性体層１は、第５図に示すように、磁性体材
料からなる４種の磁性体グリーンシート17a,17b,17c,17
dにより構成される。この磁性体材料は、例えば、 NiO:19.0mol％ ZnO:30.0mol％ Fe2O3:48.0mol％ CuO:3.0mol％ の組成からなるセラミック原料に、有機樹脂バインダー
を10wt％加えて混合したものである。この磁性体材料を
ドクターブレード法によって、厚み数10μｍのグリーン
シートに成形した後、各グリーンシートを適宜切断し、
複数枚の磁性体グリーンシートが得られる。これらのう
ち、上下に重なっている２枚の磁性体グリーンシート17
b,17cには、Agを主成分とする導電ペーストがパターン
印刷され、導体線路4a,4b;4c,4d及び接続用電極14a,14
b;14c,14dが形成される。このうち、上層の導体線路4a,
4cの内側端部部には、スルーホール15が形成されてお
り、両磁性体グリーンシート17b,17cを積層すると、ス
ルーホール15を介して上下の導体線路4a,4b;4c,4dの内
側端部が接続される。この上に積層される磁性体グリー
ンシート17aには、導体線路4a,4b,4c,4dの内側端部の位
置と合致するようにして、各々スルーホール11が設けら
れている。従って、バリスターグリーンシート16a,16b,
16c,16dのスルーホール11の位置と、磁性体グリーンシ
ート17a,17b,17c,17dのスルーホール11の位置も、一致
している。また、導体線路4a,4dを形成された磁性体グ
リーンシート17cの下に積層される磁性体グリーンシー
ト17dは、電極等が設けられていない無地のダミーシー
トとなっている。
料からなる４種の磁性体グリーンシート17a,17b,17c,17
dにより構成される。この磁性体材料は、例えば、 NiO:19.0mol％ ZnO:30.0mol％ Fe2O3:48.0mol％ CuO:3.0mol％ の組成からなるセラミック原料に、有機樹脂バインダー
を10wt％加えて混合したものである。この磁性体材料を
ドクターブレード法によって、厚み数10μｍのグリーン
シートに成形した後、各グリーンシートを適宜切断し、
複数枚の磁性体グリーンシートが得られる。これらのう
ち、上下に重なっている２枚の磁性体グリーンシート17
b,17cには、Agを主成分とする導電ペーストがパターン
印刷され、導体線路4a,4b;4c,4d及び接続用電極14a,14
b;14c,14dが形成される。このうち、上層の導体線路4a,
4cの内側端部部には、スルーホール15が形成されてお
り、両磁性体グリーンシート17b,17cを積層すると、ス
ルーホール15を介して上下の導体線路4a,4b;4c,4dの内
側端部が接続される。この上に積層される磁性体グリー
ンシート17aには、導体線路4a,4b,4c,4dの内側端部の位
置と合致するようにして、各々スルーホール11が設けら
れている。従って、バリスターグリーンシート16a,16b,
16c,16dのスルーホール11の位置と、磁性体グリーンシ
ート17a,17b,17c,17dのスルーホール11の位置も、一致
している。また、導体線路4a,4dを形成された磁性体グ
リーンシート17cの下に積層される磁性体グリーンシー
ト17dは、電極等が設けられていない無地のダミーシー
トとなっている。
上記のようにして、各種バリスタグリーンシート16a,
16b,16c,16dや磁性体グリーンシート17a,17b,17c,17dが
準備されると、これらのバリスタグリーンシート16a,16
b,16c,16d及び磁性体グリーンシート17a,17b,17c,17d
を、第５図に示す順序で積層し、1t/cm2の圧力を加えて
圧着させた後、1000℃で一体焼結し、焼結された積層体
３を得た。こうして積層体３は、焼結により一体化さ
れ、同時に、内部の導体線路4a,4b,4c,4dの内側端部と
内部電極7bの接続端子部13が、積層されたスルーホール
11を介して電気的に接続される。さらに、積層体３の両
端面にAgペーストを印刷した後、800℃の温度で20分間
焼き付けを行ない、積層体３の表面に信号ライン用外部
電極9a,9b及びアース用外部電極10を形成した。これに
より、２層の接続用電極14a,14b;14c,14dが、信号ライ
ン用外部電極9a,9bに電気的に接続され、内部電極7aの
両側端がアース用外部電極10に電気的に接続される。こ
の結果、積層体３の内部にバリスタ部８とインダクター
部5,6が構成され、第１図〜第４図のような構造を有す
る複合積層電子部品Ａが製作された。なお、上記製造方
法の説明では、第５図に示すように、１つの複合積層電
子部品を単体で製造する場合について説明したが、実際
の大量生産工程では、第５図に示すようなパターンの内
部電極7a,7bや導体線路4a,4b,4c,4d等を繰り返してパタ
ーン印刷されたマザーグリーンシートを積層し、圧着さ
せた後、単体の寸法に切断し、焼成して積層体３を得る
ものである。
16b,16c,16dや磁性体グリーンシート17a,17b,17c,17dが
準備されると、これらのバリスタグリーンシート16a,16
b,16c,16d及び磁性体グリーンシート17a,17b,17c,17d
を、第５図に示す順序で積層し、1t/cm2の圧力を加えて
圧着させた後、1000℃で一体焼結し、焼結された積層体
３を得た。こうして積層体３は、焼結により一体化さ
れ、同時に、内部の導体線路4a,4b,4c,4dの内側端部と
内部電極7bの接続端子部13が、積層されたスルーホール
11を介して電気的に接続される。さらに、積層体３の両
端面にAgペーストを印刷した後、800℃の温度で20分間
焼き付けを行ない、積層体３の表面に信号ライン用外部
電極9a,9b及びアース用外部電極10を形成した。これに
より、２層の接続用電極14a,14b;14c,14dが、信号ライ
ン用外部電極9a,9bに電気的に接続され、内部電極7aの
両側端がアース用外部電極10に電気的に接続される。こ
の結果、積層体３の内部にバリスタ部８とインダクター
部5,6が構成され、第１図〜第４図のような構造を有す
る複合積層電子部品Ａが製作された。なお、上記製造方
法の説明では、第５図に示すように、１つの複合積層電
子部品を単体で製造する場合について説明したが、実際
の大量生産工程では、第５図に示すようなパターンの内
部電極7a,7bや導体線路4a,4b,4c,4d等を繰り返してパタ
ーン印刷されたマザーグリーンシートを積層し、圧着さ
せた後、単体の寸法に切断し、焼成して積層体３を得る
ものである。
本発明は、上記実施例以外にも種々の変形例が可能で
ある。例えば、上記実施例では、１層のバリスタ層と１
層の磁性体層を積層して積層体が構成されているが、上
記バリスタ層及び／又は磁性体層が、それぞれ２層以上
に分離された構造となっていてもよい。例えば、磁性体
層の上下にバリスタ層が積層されていても差し支えな
い。
ある。例えば、上記実施例では、１層のバリスタ層と１
層の磁性体層を積層して積層体が構成されているが、上
記バリスタ層及び／又は磁性体層が、それぞれ２層以上
に分離された構造となっていてもよい。例えば、磁性体
層の上下にバリスタ層が積層されていても差し支えな
い。
また、インダクター部とバリスタ分は、等価回路的に
第６図のようなＴ型回路を構成していれば足りる。例え
ば、１つのインダクター部が、磁性体層内の異なる層に
形成された複数の導体線路を直列もしくは並列に接続さ
れたものであってもよい。あるいは、信号ライン用外部
電極間に接続された１つの導体線路の中点をバリスタ部
の内部電極に接続して導体線路を分割し、１つの導体線
路から２つのインダクター部を得てもよい。同様に、バ
リスタ部も、バリスタ層内に埋設された３以上の内部電
極を直列もしくは並列に接続したものでも差し支えな
い。
第６図のようなＴ型回路を構成していれば足りる。例え
ば、１つのインダクター部が、磁性体層内の異なる層に
形成された複数の導体線路を直列もしくは並列に接続さ
れたものであってもよい。あるいは、信号ライン用外部
電極間に接続された１つの導体線路の中点をバリスタ部
の内部電極に接続して導体線路を分割し、１つの導体線
路から２つのインダクター部を得てもよい。同様に、バ
リスタ部も、バリスタ層内に埋設された３以上の内部電
極を直列もしくは並列に接続したものでも差し支えな
い。
［発明の効果］ 以上述べたように、本発明によれば、一対のインダク
タンスとバリスタ（容量）とからなり、ノイズフィルタ
ーやサージアブソーバーなどとして用いられる複合電子
部品をチップ化することができ、部品の小形化により、
回路基板上における実装スペースを小さくすることがで
きる。
タンスとバリスタ（容量）とからなり、ノイズフィルタ
ーやサージアブソーバーなどとして用いられる複合電子
部品をチップ化することができ、部品の小形化により、
回路基板上における実装スペースを小さくすることがで
きる。
さらに、リードレスタイプであるので、リードインダ
クタンスを小さくすることができ、特性（例えば、ノイ
ズ除去効果）の低下を防止することができる。特に、本
発明においては、一対のインダクター部及びバリスタ部
を積層構造としているため、高周波ノイズやサージノイ
ズに対しても回路を保護することができる。
クタンスを小さくすることができ、特性（例えば、ノイ
ズ除去効果）の低下を防止することができる。特に、本
発明においては、一対のインダクター部及びバリスタ部
を積層構造としているため、高周波ノイズやサージノイ
ズに対しても回路を保護することができる。
さらに、本発明にあっては、バリスタ部をバリスタ層
に、インダクター部を磁性体層にそれぞれ個別に構成し
ているので、バリスタ層の物性と磁性体層の物性とをそ
れぞれ個別に選択することができ、バリスタ部とインダ
クター部の特性を個々に向上させることができる。ま
た、別々に構成されたバリスタ部とインダクター部を積
層体内部のスルーホールによって接続しているので、バ
リスタ部の内部電極の設計とインダクター部の導体線路
の設計とを独立して別々に行なうことができ、バリスタ
部の内部電極とインダクター部の導体線路の設計を容易
にできる。
に、インダクター部を磁性体層にそれぞれ個別に構成し
ているので、バリスタ層の物性と磁性体層の物性とをそ
れぞれ個別に選択することができ、バリスタ部とインダ
クター部の特性を個々に向上させることができる。ま
た、別々に構成されたバリスタ部とインダクター部を積
層体内部のスルーホールによって接続しているので、バ
リスタ部の内部電極の設計とインダクター部の導体線路
の設計とを独立して別々に行なうことができ、バリスタ
部の内部電極とインダクター部の導体線路の設計を容易
にできる。
第１図は本発明の一実施例における内部電極及び導体線
路の配置を示す斜視図、第２図は同上の複合積層電子部
品の外観斜視図、第３図及び第４図は、同上の各電極及
び導体線路の位置関係を模式的に示す側断面図及び縦断
面図、第５図は同上の製造工程における各グリーンシー
トの積層状態を示す斜視図、第６図はノイズフィルター
やサージアブソーバーとして用いられる電子部品の等価
回路図、第７図は従来例を示す正面図である。 １……磁性体層 ２……バリスタ層 ３……積層体 4a〜4d……導体線路 5,6……インダクター部 7a,7b……内部電極 ８……バリスタ部 9a,9b……信号ライン用外部電極 10……アース用外部電極 11……スルーホール
路の配置を示す斜視図、第２図は同上の複合積層電子部
品の外観斜視図、第３図及び第４図は、同上の各電極及
び導体線路の位置関係を模式的に示す側断面図及び縦断
面図、第５図は同上の製造工程における各グリーンシー
トの積層状態を示す斜視図、第６図はノイズフィルター
やサージアブソーバーとして用いられる電子部品の等価
回路図、第７図は従来例を示す正面図である。 １……磁性体層 ２……バリスタ層 ３……積層体 4a〜4d……導体線路 5,6……インダクター部 7a,7b……内部電極 ８……バリスタ部 9a,9b……信号ライン用外部電極 10……アース用外部電極 11……スルーホール
Claims (1)
- 【請求項１】磁性体層とバリスタ層とからなる一体焼結
された積層体からなり、 前記磁性体層の内部に一端部が前記磁性体層の側面に露
出するように形成された導体線路によって２つのインダ
クター部が構成され、 前記バリスタ層の内部に少なくとも一端部が前記バリス
タ層の側面部に露出するように形成された第１の内部電
極と、前記バリスタ層の内部に前記第１の内部電極と平
行にかつ前記導体線路の埋設端部と厚み方向において重
ねるように埋設された第２の内部電極とによって少なく
とも１つのバリスタ部が構成され、 前記各導体線路の埋設端部と前記第２の内部電極とはス
ルーホールにより電気的に接続され、 前記磁性体層に露出した導体線路と電気的に接続された
信号ライン用外部電極が前記積層体表面に形成され、 前記バリスタ層に露出した第１の内部電極と電気的に接
続されたアース用外部電極が前記積層体表面に形成され
ている、 ことを特徴とする複合積層電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2075284A JP2626143B2 (ja) | 1990-03-23 | 1990-03-23 | 複合積層電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2075284A JP2626143B2 (ja) | 1990-03-23 | 1990-03-23 | 複合積層電子部品 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7303748A Division JP2716022B2 (ja) | 1995-10-26 | 1995-10-26 | 複合積層電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03274815A JPH03274815A (ja) | 1991-12-05 |
| JP2626143B2 true JP2626143B2 (ja) | 1997-07-02 |
Family
ID=13571774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2075284A Expired - Lifetime JP2626143B2 (ja) | 1990-03-23 | 1990-03-23 | 複合積層電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2626143B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7728695B2 (en) | 2007-04-19 | 2010-06-01 | Tdk Corporation | Multilayer filter having an inductor portion and a varistor portion stacked with an intermediate portion |
| KR101258423B1 (ko) * | 2005-09-29 | 2013-04-26 | 티디케이가부시기가이샤 | 적층형 필터의 제조방법 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124059A (ja) * | 1998-10-20 | 2000-04-28 | Denso Corp | 電子部品の実装構造 |
| JP4960583B2 (ja) * | 2004-07-07 | 2012-06-27 | Ｔｄｋ株式会社 | 積層型ｌｃ複合部品 |
| EP1662610B1 (en) * | 2004-11-30 | 2014-03-26 | TDK Corporation | Surge absorption circuit |
| JP2006216635A (ja) * | 2005-02-02 | 2006-08-17 | Tdk Corp | 複合積層型電子部品 |
| JP4246716B2 (ja) * | 2005-05-02 | 2009-04-02 | Ｔｄｋ株式会社 | 積層型フィルタ |
| US7502213B2 (en) * | 2005-07-04 | 2009-03-10 | Tdk Corporation | Surge absorber |
| US7606018B2 (en) * | 2005-07-25 | 2009-10-20 | Tdk Corporation | Surge absorbing circuit |
| JP4715371B2 (ja) * | 2005-07-29 | 2011-07-06 | Ｔｄｋ株式会社 | サージ吸収素子及びサージ吸収回路 |
| US7400485B2 (en) * | 2005-09-28 | 2008-07-15 | Tdk Corporation | Surge absorber |
| JP4434121B2 (ja) | 2005-09-30 | 2010-03-17 | Ｔｄｋ株式会社 | コネクタ |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5725713A (en) * | 1980-07-22 | 1982-02-10 | Tdk Corp | Through type noise filter |
| JPS59144918U (ja) * | 1983-03-16 | 1984-09-27 | 株式会社村田製作所 | Ｌｃフイルタ素子 |
| JPS6244522U (ja) * | 1985-09-06 | 1987-03-18 | ||
| JPH0410675Y2 (ja) * | 1985-12-09 | 1992-03-17 | ||
| JPS6376313A (ja) * | 1986-09-18 | 1988-04-06 | ティーディーケイ株式会社 | 積層ｌｃフイルタ部品 |
| JPS6387917U (ja) * | 1986-11-27 | 1988-06-08 | ||
| JPH0724252B2 (ja) * | 1988-05-30 | 1995-03-15 | 株式会社村田製作所 | サージ吸収―ノイズ除去複合部品 |
| JP2598940B2 (ja) * | 1988-01-27 | 1997-04-09 | 株式会社村田製作所 | Ｌｃ複合部品 |
-
1990
- 1990-03-23 JP JP2075284A patent/JP2626143B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101258423B1 (ko) * | 2005-09-29 | 2013-04-26 | 티디케이가부시기가이샤 | 적층형 필터의 제조방법 |
| US7728695B2 (en) | 2007-04-19 | 2010-06-01 | Tdk Corporation | Multilayer filter having an inductor portion and a varistor portion stacked with an intermediate portion |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03274815A (ja) | 1991-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2598940B2 (ja) | Ｌｃ複合部品 | |
| JP2716022B2 (ja) | 複合積層電子部品 | |
| US6525628B1 (en) | Surface mount RC array with narrow tab portions on each of the electrode plates | |
| JP2626143B2 (ja) | 複合積層電子部品 | |
| JPH07240651A (ja) | パイ形フィルタ | |
| JPH04257112A (ja) | 積層チップｔ型フィルタ | |
| KR100638802B1 (ko) | 다양한 커패시턴스 값을 갖는 적층 칩 소자 | |
| JPH07263280A (ja) | チップ型ｌｃ複合部品 | |
| JPS6228891B2 (ja) | ||
| JP4525223B2 (ja) | Ｌｃ複合フィルタ部品 | |
| JPH03151605A (ja) | ノイズ対策用ネットワーク電子部品 | |
| JP2710244B2 (ja) | 積層型ｌｒフィルタとその製造方法 | |
| JPH0878991A (ja) | チップ型ｌｃフィルタ素子 | |
| JPH0410676Y2 (ja) | ||
| JPS6119179B2 (ja) | ||
| JP2604139Y2 (ja) | 積層チップ部品 | |
| JP2552317Y2 (ja) | 積層型ノイズフィルタ | |
| JP2606363Y2 (ja) | 積層ｌｃフィルタ | |
| JPH0338813A (ja) | Ｌｃ複合部品 | |
| JP2504210B2 (ja) | サ―ジ吸収部品 | |
| JPS6031242Y2 (ja) | Ｌｃ複合部品 | |
| JP3319373B2 (ja) | 固体電子部品 | |
| JPS63102218A (ja) | 積層形多端子電子部品 | |
| JP2705704B2 (ja) | 積層型ｌｒフィルタの製造方法 | |
| JPH059025U (ja) | バリスタ機能付のノイズフイルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |