JPH03274815A

JPH03274815A - 複合積層電子部品

Info

Publication number: JPH03274815A
Application number: JP7528490A
Authority: JP
Inventors: Takeshi Azumi; 健安積; Yasunobu Yoneda; 康信米田; Hiroshi Morii; 博史森井
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1990-03-23
Filing date: 1990-03-23
Publication date: 1991-12-05
Anticipated expiration: 2012-07-02
Also published as: JP2626143B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コ本発明は、高周波回路向けのノイズフィルターやサージ
アブソーバ−等に用いられる複合積層電子部品に関する
。

［背景技術］ノイズフィルターやサージアブソーバ−として用いられ
る複合電子部品は、第７図に示すように、バリスタＶと
一対のインダクタンスＬ、、Ｌ、ｌをＴ型に接続した等
倍回路を有している。

上記のような複合電子部品として、一般に用いられてい
るノイズフィルターＣを第８図に示す。

これは、ディスク状をしたバリスタ素子５１の−方の電
極面にアース側リード端子５２の一端部を半田等により
接合させると共に、バリスタ素子５１の他方の電極面５
３に一対の信号ライン用リード端子５４．５５を半田５
６等により接合させている。そして、各信号ライン用リ
ード端子５４゜５５にそれぞれフェライトビーズ５７を
挿嵌させて各信号ライン用リード端子５４．５５にイン
ダクタンスを持たせ、各信号ライン用リード端子５４．
５５にインダクターの機能を持たせである。

なお、５８は、外装材である。

［発明が解決しようとする課題］しかしながら、上記のような３端子型のディスク状ノイ
ズフィルターは、各リード端子を回路基板の孔に挿通さ
せ、回路基板上に起立させた姿勢で実装されるものであ
るため、回路基板上での実装スペースが大きくなる。こ
のため、第８図のような複合電子部品（ノイズフィルタ
ー）は、部品のチップ化により小型化、薄型化及び高密
度実装化が進む最近の状況にあっては、その要望に対応
し得ないものとなっていた。

さらに、アース側リード端子を必要以上に長くすると、
そのリードインダクタンスによりノイズ除去効果が著し
く劣化するという問題があった。

しかして、本発明は叙上の従来例の欠点に鑑みてなされ
たものであり、その目的とするところは、高周波回路の
ノイズフィルターやサージアブソーバ−等として用いら
れる電子部品の小型化を図ると共にリード端子のインダ
クタンス成分による特性の劣化を防止することにある。

［課題を解決するための手段］本発明の複合積層電子部品は、磁性体層とバリスタ層を
積層して積層体を形成し、前記磁性体層の内部に設けら
れた導体線路によって２つのインダクター部を構成し、
前記バリスタ層の内部に設けられた少なくとも２層の平
行な内部電極によって１つのバリスタ部を構成し、前記
積層体の表面に少なくとも２つの信号ライン用外部電極
と少なくとも１つのアース用外部電極を形成し、両イン
ダクター部の各一端をバリスタ部の一方内部電極に電気
的に接続し、各インダクター部のそれぞれの他端を異な
る信号ライン用外部電極に電気的に接続し、バリスタ部
の他方内部電極を前記アース用外部電極に電気的に接続
させたことを特徴としている。

両インダクター部の各一端とバリスタ部の一方内部電極
との接続には、積層体の内部に設けられたスルーホール
を用いることが好適である。また、積層体の表面に設け
られた外部接続用導体を用いることも好適である。

［作用コ上記構成によると、信号ライン用外部電極間に一対のイ
ンダクター部が直列に接続され、インダクター部同士の
接続部とアース用外部電極間にバリスタ部が接続され、
Ｔ型の電気回路が構成される。

この複合積層電子部品の表面の両信号ライン用外部電極
を信号ラインに接続し、アース用外部電極をアースする
と、信号ラインに２つのインダクター部が挿入されると
共に、両インダクター部の接続部とアースとの間にバリ
スタ部による容量が得られ、ノイズフィルターとして作
用させることができる。また、同時に信号ラインとアー
スとの間をバリスタ部によってバイパスさせることによ
り、サージ電圧吸収用としても作用させることができる
。

しかも、本発明の複合積層電子部品にあっては、内部に
インダクター部を構成された磁性体層と、内部にバリス
タ部を構成されたバリスタ層を積層して積層体を形成し
、積層体の表面に信号ライン用外部電極とアース用外部
電極を形成しているので、ノイズフィルターやサージア
ブソーバ−等として用いられる電子部品をリードレスタ
イプのコンパクトなチップ型部品とすることができる。

また、本発明の複合積層電子部品は、リード端子を有し
ておらず、信号ライン用外部電極及びアース用外部電極
を回路基板に直接に半田付けできるので、従来例のよう
にリード端子のリードインダクタンスによってノイズ除
去効果が低下させられるという欠点もない。

［実施例コ以下、本発明の実施例を添付図に基づいて詳述する。

第１図は、本発明の一実施例における導体部分の配置を
示す斜視図、第２図は、本実施例の外観斜視図、第３図
及び第４図は、各電極及び導体線路の位置関係を模式的
に示す側断面図及び縦断面図である。

積層体３は、第２図に示すように、−層のバリスタ層２
と一層の磁性体層１とから構成されており、積層体３の
両端面３ａには、信号ライン用外部電極９ａ、９ｂが設
けられ、両側面３ｂの中央部にはアース用外部電極１０
が設けられている。

バリスタ層２の内部には、第１図に示すように、平行な
一対の内部電極７ａ、７ｂが埋設されており、バリスタ
層２を形成しているバリスタ材料と同内部電極７ａ、７
ｂによってバリスタ部８が構成されている。ここで、一
方の内部電極７ａは、幅広の帯状に形成されており、そ
の両側端は積層体３の両側面３ｂまで達していて、第３
図に示すよ、うに、両アース用外部電極１０と電気的に
接続されている。また、他方の内部電極７ｂは、積層体
３の外周面には延びていないが、その両端部には、スル
ーホール１１との接続用の接続端子部１３が突設されて
いる。

磁性体層１の内部には、第１図に示すように、略１ター
ンのコイル状をした２層構造の一対の導体線路４ａ、４
ｂ　：４ｃ、４ｄが埋設されており、磁性体層ｌ内の両
端部には、帯状をした２層の接続用電極１４ａ、１４ｂ
：１４ｃ、１４ｄが埋設されている。各接続用電極１４
ａ、１４ｂ、１４ｃ、１４ｄは、第４図に示すように、
積層体３の両端面３ａに達し、信号ライン用外部電極９
ａ。

９ｂと電気的に接続されており、この結果、上下の接続
用電極１４ａ及び１４ｂ　：　１４ｃ及び１４ｄは、互
いに導通している。各導体線路４ａ、４ｂ、４ｃ、４ｄ
の外側端部は、各々接続用電極１４ａ、１４ｂ、１４ｃ
、１４ｄと一体に形成されており、各導体線路４ａ、４
ｂ、４ｃ、４ｄの内側端部は、積層体３の内部で上記接
続端子部１３と上下に対向させられている。上下に積層
されている導体線路４　ａ　＋　４　ｂ　：　４　ｃ　
、４　ｄの内側端部は、いずれかの導体線路４ａ、４ｂ
、４ｃ、４ｄに設けられたスルーホール１５によって電
気的に接続されており、外側端部も信号ライン用外部電
極９ａ、９ｂを介して電気的に接続されているので、上
下の導体線路４ａ、４ｂ　：４ｃ、４ｄは電気的に並列
接続されており、２つの上下に積層された導体線路４ａ
、４ｂ　：４ｃ、４ｄの組により、磁性体層１の内部に
２つのインダクター部５．６が構成されている。

さらに、両導体線路４ａ、４ｂ、４ｃ、４ｄの内側端部
と内部電極７ｂの接続端子部１３とは、磁性体層ｌ及び
バリスタ層２の内部に上下に連続するように設けられた
複数個のスルーホール１１を介して電気的に接続されて
いる。この結果、信号ライン用外部電極９ａ、ｅｂ間に
一対のインダクター部５．・６が直列に接続され、イン
ダクター部６，８間の接続部とアース用外部電極１０の
間にバリスタ部８が挿入され、インダクター部５゜８に
よって付与されるインダクタンスし□、Ｌｌとバリスタ
部８によって付与されるバリスタＶがＴ型に接続された
、第７図のようなＴ型回路を有する複合積層電子部品Ａ
が得られる。

次に、上記複合積層電子部品Ａの製造方法を第５図に従
って説明する。

バリスタ層２は、バリスタ材料からなる４種のバリスタ
グリーンシート１６ａ、１６ｂ、１６ｃ。

ｌｅｄにより構成される。このバリスタ材料は、例えば
、ＺｎＯ：　　　９８．Ｏｍｏ１％Ｂｉｔ’ｓ　　：　　　　０．５ｍｏ１％Ｃｏｏ　　　
　：　　　　０．５ｍｏ１％ＭｎＯ：　　　　０．５ｍ
ｏ１％５ｂｓＯｓ　　：　　　　０．５＋１１ｏ１％の組成か
らなるセラミック原料に、有機樹脂バインダーを１０ｗ
ｔ％加えて混合したものである。そして、このバリスタ
材料をドクターブレード法によって、厚み数１０４ａの
グリーンシートに成形した後、各グリーンシートを適宜
切断し、複数枚のバリスタグリーンシートが得られる。

これらのうち、ｌ枚のバリスタグリーンシートｉｅｂに
は、Ａｇを主成分とする導電ペーストが一方側端から他
方側端にわたって帯状に印刷され、内部Ｎ極７　ａ、が
形成される。この下のバ「２履スタグリーンシート１８
ｃの表面の中央部には、Ａｇを主成分とする導電ペース
トが印刷され、内部電極７ｂ及び接続端子部１３が形成
される。さらに、この下に積層される複数枚のバリスタ
グリーンシートｌｅｄには、それぞれ接続端子部１３の
位置と合致するように、接続用のスルーホール１１が設
けられている。また、内部電極７ａを形成されたバリス
タグリーンシー）１ｅｂの上に積層される複数枚のバリ
スタグリーンシート１６ａは、電極等を形成されていな
い無地のダく一シートとなっている。しかして、バリス
タ層２は、これら４種のバリスタグリーンシート１６ａ
、１６ｂ、１６ｃ、１６ｄを積層することにより構成さ
れる。

一方、磁性体層１は、第５図に示すように、磁性体材料
からなる４種の磁性体グリーンシート１７ａ、１７ｂ、
１７ｃ、１７ｄにより構成される。

この磁性体材料は、例えばＮｉＯ：　　１９．Ｏｍｏ１％ＺｎＯ：　　３０．０ｍｏ１％Ｆｅ、、Ｏａ　　：、　　４８．０ｍｃ１％ＣｕＯ：　
　　３．Ｏｍａ１％の組成からなるセラづツ・すｖ判に、有機樹脂バインダ
ーを１０ｗｔ％加えて混合［、たものである。この磁性
体材料をドクターブレ・−ド法によっ”ζ、厚み数１０
ｕｆｒｌのグリーンシートに成形した後、各グリーンシ
ーＩ・を適宜切断し、複数枚の磁性体グリーンシートが
得られる。これらのうち、上下に重なっている２枚の磁
性体グリーンシー）、１７ｂ、１７Ｃには、Ａｇを主成
分とする導電ベー・ストがパターン印刷され、導体線路
４ａ、４ｃ　：４ｂ、４ｄ及び接続用電極１４ａ、１４
ｅ：１４ｂ、１４ｄが形成される。このうち、上層の導
体線路４ａ、４Ｃの内側端部には、スルーホール１５が
形成されており、両組性体グリーンシート１７ｂ、１７
ｃを積層すると、スルーホール１５を介して上下の導体
線路４ａ、４ｂ　：４ｅ、４ｄの内側端部が接続される
。この上に積層される磁性体グリーンシート１７ａには
、導体線路４ａ、４ｂ、４ｃ、４ｄの内側端部の位置と
合致するようにして、各々スルーホール１１が設けられ
ている。従って、バリスタグリーンシート１８ａ、１８
ｂ、１６ｃ。

ｌｅｄのスルーホール１１の位置と、磁性体グリーンシ
ート１７ａ、１７ｂ、１７ｃ、１７ｄのスルーホール１
１の位置も、一致している。また、導体線路４ｂ、４ｄ
を形成された磁性体グリーンシート１７ｃの下に積層さ
れる磁性体グリーンシート１７ｄは、電極等が設けられ
ていない無地のダミーシートとなっている。

上記のようにして、各種バリスタグリーンシートｌｅａ
、１８ｂ、１８ｃ、ｌｅｄや磁性体グリーンシート１７
ａ、１７ｂ、１７ｃ、１７ｄが準備されると、これらの
バリスタグリーンシート１６ａ、１８ｂ、ｌｅｅ、ｌｅ
ｄ及び磁性体グリーンシート１７ａ、１７ｂ、１７ｃ、
１７ｄを、第５図に示す順序で積層し、Ｉｔ／ｃｍ”の
圧力を加えて圧着させた後、１０００℃で一体焼威し、
焼結された積層体８を得た。こうして積層体８は、焼結
により一体化され、同時に、内部の導体線路４ａ。

４ｂ、４ｃ、４ｄの内側端部と内部電極７ｂの接続端子
部１３が、積層されたスルーホール１１を介して電気的
に接続される。さらに、積層体３の両端面にＡｇペース
トを印刷し、両側面の中央部にもＡｇペーストを印刷し
た後、８００℃の温度で２０分間焼き付けを行ない、積
層体３の表面に信号ライン用外部電極９ａ、９ｂ及びア
ース用外部電極１０を形成した。これにより、２層の接
続用電極１４ａ、１４ｂ：１４ｃ、１４ｄが、信号ライ
ン用外部電極９ａ、９ｂに電気的に接続され、内部電極
７ａの両側端がアース用外部電極ｌ○に電気的に接続さ
れる。この結果、積層体３の内部にバリスタ部８とイン
ダクター部５．６が構成され、第１図〜第４図のような
構造を有する複合積層電子部品Ａが製作された。なお、
上記製造方法の説明では、第５図に示すように、１つの
複合積層電子部品を単体で製造する場合について説明し
たが、実際の大量生産工程では、第５図に示すようなバ
ターンの内部電極７ａ、７ｂや導体線路４ａ、４ｂ、４
ｃ、４ｄ等を繰り返してパターン印刷されたマザーグリ
ーンシートを積層し、圧着させた後、単体の寸法に切断
１７、焼成して積層体３を得るものである。

第６図に示すものは、本発明の別な実施例の複合積層電
子部品Ｂであり、スルーホールを用いることなく、積層
体３の表面に形成された外部接続用導体１２を用いてバ
リスタ部８の内部電極７ｄとインダクター部５．６の導
体線路４ｅ、４ｆを接続したものである。この実施例で
（よ、バリスタ層２と磁性体層１を積層して積層体Ｓが
構成されており、積層体３の両端面３ａに信号ライン用
外部電極９ａ、９ｂが形成され、積層体３の一方側面３
ｂの中央部にアース用外部電極１０が設けられ、他方側
面３ｂには、へｇペーストの印刷及び焼き付けにより外
部接続用導体１２が形成されている。バリスタ層２の内
部に埋設されている一対の内部電極７ｃ、７ｄは、互い
に逆方向に偏位している。すなわち、一方の内部電極７
ｄは、−右側端が積層体３のアース用外部電極１０側の
側面３ｂから離間し、他方側端が積層体３の外部接続用
導体１２側の側面３ｂに達して外部接続用導体１２と電
気的に接続されている。これに対し、他方の内部電極７
ｃは、−右側端が積層体３のアース用外部電極１０側の
側面３ｂに達してアース用外部電極ｌ○と電気的に接続
されており、他方側端が積層体３の外部接続用導体１２
側の側面３ｂから離間している。また、磁性体層１の内
部に形成された導体線路４ｅ、４ｆの内側端部は、積層
体３の外部接続用導体１２側の側面３ｂに達し、外部接
続用導体１２に電気的に接続されている。従って、イン
ダクター部５．６を構成している導体線路４ｅ、４ｆの
内側端部とバリスタ部８を構成している内部電極７ｄと
は、外部接続用導体１２を介して電気的に接続されてお
り、第７図のようなＴ型回路が構成されている。

アース用外部電極１０は、積層体３の側面３ｂの中央部
において上端から下端まで全高にわたって形成されてい
るのに対し、外部接続用導体１２は、内部電極７ｄと導
体線路４ｅ、４ｆの内側端部を電気的に確実に接続でき
る寸法があれば充分であり、実装時に外部接続用導体１
２に半田等が付着する恐れを少なくするため、アース用
外部電極１０に比べて小さな面積のものが好ましい。特
に、外部接続用導体１２が、実装時に配線パターンと接
触するのを防止するため、外部接続用導体１２の上端及
び下端は、積層体９の上面及び下面から離している。よ
り絶縁を確実にするためには、外部接続用導体１２のＬ
に絶縁材料を塗布してもよい。

なお、この実施例の複合積層電子部品Ｂも、第１の実施
例と同様にして製造される。

本発明は、上記実施例以外にも種々の変形例が可能であ
る。例えば、上記実施例では、１層のバリスタ層と１層
の磁性体層を積層して積層体が構成されているが、上記
バリスタ層及び／又は磁性体層が、それぞれ２層以上に
分離された構造となっていてもよい。例えば、磁性体層
の上下にバリスタ層が積層されていても差し支えない。

また、インダクター部とバリスタ部は、等価回路的に第
７図のようなＴ型回路を構成していれば足りる。例えば
、１つのインダクター部が、磁性体層内の異なる層に形
成された複数の導体線路を直列もしくは並列に接続され
たものであってもよい。あるいは、信号ライン用外部電
極間に接続された１つの導体線路の中点をバリスタ部の
内部電極に接続して導体線路を分割し、１つの導体線路
から２つのインダクター部を得てもよい。同様に、バリ
スタ部も、バリスタ層内に埋設された３以上の内部電極
を直列もしくは並列に接続したものでも差し支えない。

［発明の効果］以上述べたように、本発明によれば、一対のインダクタ
ンスとバリスタ（容量）とからなり、ノイズフィルター
やサージアブソーバ−などとして用いられる複合電子部
品をチップ化することができ、部品の小形化により、回
路基板上における実装スペースを小さくすることができ
る。

さらに、リードレスタイプであるので、リードインダク
タンスを小さくすることができ、特性（例えば、ノイズ
除去効果）の低下を防止することができる。特に、本発
明においては、一対のインダクター部及びバリスタ部を
積層構造としているため、高周波ノイズやサージノイズ
に対しても回路を保護することができる。

【図面の簡単な説明】

第１図は本発明の一実施例における内部電極及び導体線
路の配置を示す斜視図、第２図は同上の複合積層電子部
品の外観斜視図、第３図及び第４図は、同上の各電極及
び導体線路の位置関係を模式的に示す側断面図及び縦断
面図、第５図は同上の製造工程における各グリーンシー
トの積層状態を示す斜視図、第６図は本発明の他側にお
ける各電極及び導体線路の配置を示す斜視図、第７図は
ノイズフィルターやサージアブソーバ−として用いられ
る電子部品の等価回路図、第８図は従来例を示す正面図
である。１・・・磁性体層２・・・バリスタ層３・・・積層体４ａ〜４ｆ・・・導体線路５．６・・・インダクター部７ａ〜７ｄ・・・内部電極８・・・バリスタ部９ａ、９ｂ・・・信号ライン用外部電極１０・・・アー
ス用外部電極１１・・・スルーホール１２・・・外部接続用導体

Claims

【特許請求の範囲】

（１）磁性体層とバリスタ層を積層して積層体を形成し
、前記磁性体層の内部に設けられた導体線路によって２
つのインダクター部を構成し、前記バリスタ層の内部に
設けられた少なくとも２層の平行な内部電極によって１
つのバリスタ部を構成し、前記積層体の表面に少なくと
も２つの信号ライン用外部電極と少なくとも１つのアー
ス用外部電極を形成し、両インダクター部の各一端をバ
リスタ部の一方内部電極に電気的に接続し、各インダク
ター部のそれぞれの他端を異なる信号ライン用外部電極
に電気的に接続し、バリスタ部の他方内部電極を前記ア
ース用外部電極に電気的に接続させたことを特徴とする
複合積層電子部品。
（２）積層体の内部に設けられたスルーホールを介して
、両インダクター部の各一端をそれぞれバリスタ部の一
方内部電極に電気的に接続させたことを特徴とする請求
項１に記載の複合積層電子部品。
（３）積層体の表面に設けられた外部接続用導体を介し
て、両インダクター部の各一端をそれぞれバリスタ部の
一方内部電極に電気的に接続させたことを特徴とする請
求項１に記載の複合積層電子部品。