WO2014155952A1 - 積層インダクタ - Google Patents

積層インダクタ Download PDF

Info

Publication number
WO2014155952A1
WO2014155952A1 PCT/JP2014/000879 JP2014000879W WO2014155952A1 WO 2014155952 A1 WO2014155952 A1 WO 2014155952A1 JP 2014000879 W JP2014000879 W JP 2014000879W WO 2014155952 A1 WO2014155952 A1 WO 2014155952A1
Authority
WO
WIPO (PCT)
Prior art keywords
coil
coils
multilayer inductor
electrically insulating
conductive patterns
Prior art date
Application number
PCT/JP2014/000879
Other languages
English (en)
French (fr)
Inventor
大介 松林
北岡　幹雄
清久 山内
美那子 鈴木
Original Assignee
Fdk株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fdk株式会社 filed Critical Fdk株式会社
Priority to CN201480018196.5A priority Critical patent/CN105051837B/zh
Priority to US14/778,430 priority patent/US20160276093A1/en
Priority to KR1020157026020A priority patent/KR20160040446A/ko
Publication of WO2014155952A1 publication Critical patent/WO2014155952A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H01F27/245—Magnetic cores made from sheets, e.g. grain-oriented
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers

Definitions

  • the present invention relates to a multilayer inductor in which two coils connected to a conductive pattern are arranged in an electrically insulating magnetic layer formed in a multilayer manner.
  • a multilayer inductor surface-mounted as a power inductor or the like on a circuit board such as a mobile phone, a plurality of coils are arranged inside.
  • Patent Document 1 a notch extending in the thickness direction is formed between the inductor parts in the laminated body in which the green sheet is laminated and two inductor parts are arranged, and the nonmagnetic material is filled in the notch.
  • a mixed electronic component in which inductive coupling between inductor portions formed on both sides of the nonmagnetic material is prevented.
  • Patent Document 2 in a hybrid integrated circuit component in which four inductors are arranged and formed by sequentially printing an insulator paste and a conductor paste, they are positioned between the four inductors at the time of printing.
  • a configuration is disclosed in which the nonmagnetic layer suppresses the influence of magnetic flux generated in one inductor on adjacent inductors by printing and superimposing nonmagnetic layers in a cross shape.
  • JP-A-5-308021 Japanese Patent Laid-Open No. 2001-358022
  • the present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a multilayer inductor capable of reducing the difference in inductance value and suppressing the occurrence of magnetic interference by a simple construction method. It is what.
  • the invention according to claim 1 is characterized in that a plurality of electrically insulating magnetic layers and conductive patterns are laminated, and each of the conductive patterns is sequentially connected in the lamination direction to form a spiral.
  • the two coils having substantially the same number of turns and coil diameter are mirror images of the virtual plane between the coils. They are arranged in parallel so that the end portions of each other are positioned on the outer peripheral portion on the opposite side to the virtual plane, and the magnetic layer is replaced only inside the coil.
  • one or more electrically insulating nonmagnetic layers are arranged in the stacking direction.
  • a plurality of electrically insulating magnetic layers and conductive patterns are laminated, and each of the conductive patterns is sequentially connected in the lamination direction to form a coil that circulates in a spiral shape.
  • the two coils having substantially the same number of turns and coil diameter are in a mirror image relationship with respect to the virtual plane between the coils, and The end portions of the coils are arranged in parallel so as to be positioned on the outer peripheral portion on the opposite side to the virtual plane, and the end portions are arranged inside the coil and outside the coil.
  • One or more electrically insulating nonmagnetic layers are arranged in the stacking direction in place of the magnetic layer on the outer peripheral portion of the multilayer inductor.
  • an electrically insulating non-conductive material having a shape corresponding to the shape of the conductive pattern between the conductive patterns adjacent to each other in the stacking direction.
  • a magnetic pattern is disposed, and the nonmagnetic layer is formed continuously with the nonmagnetic pattern.
  • the number of turns and the coil diameter are substantially equal means that the number of turns is the same and the coil diameter is a printing error and / or a manufacturing error of the conductive pattern and the connecting portion. It means to be equal within the range.
  • the two coils having substantially the same number of turns and the same coil diameter are arranged so as to have a mirror image relationship with respect to the virtual plane between the coils. Therefore, the magnetic circuit formed by both coils becomes equal, and as a result, the difference in inductance value can be reduced.
  • the non-magnetic layer and the non-magnetic pattern can be simultaneously formed by printing or the like at the time of manufacturing, thereby further simplifying the manufacturing process.
  • a magnetic gap is also formed in the outer peripheral portion where the number of turns is increased by arranging the end of the coil outside the coil. Since the magnetic layer is formed, even when a positional deviation occurs in the internal coil during the cutting process during the manufacture of the multilayer inductor, the inductance value is almost the same if the positional deviation is within the cutting accuracy range. There is no difference. In addition, the DC superimposition characteristic at low load can be made flat.
  • FIG. 1A shows a first embodiment of the present invention and is a plan view showing a coil arrangement.
  • 1B is a cross-sectional view taken along line BB of FIG. 1A.
  • 1C is a cross-sectional view taken along the line CC of FIG. 1A.
  • FIG. 2A shows a second embodiment of the present invention and is a plan view showing a coil arrangement.
  • 2B is a cross-sectional view taken along line BB of FIG. 2A.
  • 2C is a cross-sectional view taken along the line CC of FIG. 2A.
  • FIG. 3A shows a third embodiment of the present invention and is a plan view showing a coil arrangement.
  • 3B is a cross-sectional view taken along line BB of FIG. 3A.
  • FIG. 3C is a cross-sectional view taken along line CC of FIG. 3A.
  • FIG. 4A is a plan view showing the coil arrangement of the multilayer inductor used as Comparative Example 1 in the example.
  • 4B is a cross-sectional view taken along line BB of FIG. 4A.
  • 4C is a cross-sectional view taken along the line CC of FIG. 4A.
  • FIG. 5A is a plan view showing the coil arrangement of the multilayer inductor used as Comparative Example 2 in the example.
  • 5B is a cross-sectional view taken along line BB of FIG. 5A.
  • 5C is a cross-sectional view taken along the line CC of FIG. 5A.
  • FIG. 6A is a graph showing the DC superimposition characteristics of Example 1 in the above example.
  • FIG. 6A is a graph showing the DC superimposition characteristics of Example 1 in the above example.
  • FIG. 6B is a graph showing the DC superimposition characteristics of Example 1 in the above example.
  • FIG. 7A is a graph showing the DC superimposition characteristics of Example 1 in the above example.
  • FIG. 7B is a graph showing the DC superimposition characteristics of Example 2 in the above example.
  • FIG. 8A is a graph showing the DC superimposition characteristics of Comparative Example 1 in the above embodiment.
  • FIG. 8B is a graph showing the DC superimposition characteristics of Comparative Example 1 in the above embodiment.
  • FIG. 9A is a graph showing the DC superimposition characteristics of Comparative Example 2 in the above embodiment.
  • FIG. 9B is a graph showing the DC superimposition characteristics of Comparative Example 2 in the above embodiment.
  • FIG. 10A is a plan view showing an example in the case where a positional deviation occurs in the coil in the embodiment.
  • FIG. 10B is a plan view showing an example in the case where a positional deviation occurs in the coil in the embodiment.
  • FIG. 10C is a plan view showing an example in the case where a positional deviation occurs in the coil in the embodiment.
  • the multilayer inductor 1 includes a plurality of electrically insulating magnetic layers 2 and conductive patterns 3a, The conductive patterns 3a of the respective layers are sequentially connected in the stacking direction to form a coil 3 that circulates in a spiral shape, and both ends 4 of the coil 3 have a rectangular parallelepiped shape that is drawn out to the outer peripheral portion.
  • the end portion 4 of the extracted coil 3 is connected to a land of a circuit board (not shown) to be surface mounted.
  • two coils 3 having the same number of turns and having the same coil diameter in the manufacturing error range are arranged in parallel in the magnetic layer 2 with their axes parallel to each other. Is arranged.
  • the coils 3 are arranged so as to have a mirror image relationship with respect to a virtual plane between the coils 3.
  • the coil 3 is arranged such that the end portions 4 of the coil 3 are positioned in the outer peripheral portion opposite to the imaginary plane, specifically, in the vicinity of the corner of the long side portion of the multilayer inductor 1. .
  • an electrically insulating nonmagnetic pattern 5 having a shape corresponding to the shape of the conductive pattern 3a is arranged. Further, in this multilayer inductor 1, no magnetic gap is formed between the coils 3, and an electrically insulating nonmagnetic layer 6 that becomes a magnetic gap is provided only in the coil 3 instead of the magnetic layer 2.
  • One layer is arranged in the stacking direction. Incidentally, the nonmagnetic layer 6 is formed continuously with the nonmagnetic pattern 5 disposed between the conductive patterns 3a.
  • a magnetic layer 2 is formed by printing a paste of an electrical insulating material such as a Ni—Zn based ferrite material by a screen printing method or the like, and the magnetic layer 2 is formed on the magnetic layer 2.
  • the conductive pattern 3a is printed, and the magnetic layer 2 is printed on the portion excluding the conductive pattern 3a.
  • a nonmagnetic pattern 5 is formed on the conductive pattern 3a by printing an electrically insulating pace such as a Zn ferrite material in a shape corresponding to the shape of the conductive pattern 3a. Then, the magnetic layer 2 is formed.
  • the conductive patterns 3a and the nonmagnetic patterns 5 are alternately laminated in the magnetic layer 2, and the fifth layer in the figure shows an electrically insulating pace such as the same Zn ferrite material as the nonmagnetic pattern 5.
  • the nonmagnetic layer 6 is continuously printed on the nonmagnetic pattern 5, and the magnetic layer 2 is similarly printed on the portions other than these.
  • the upper and lower conductor patterns 3a are electrically connected using via holes or the like.
  • the multilayer inductor shown in FIGS. 1A to 1C can be manufactured by further repeating the above-described multilayer process.
  • FIGS. 1A to 1C illustrate a second embodiment of the multilayer inductor according to the present invention.
  • a layer in which the nonmagnetic layer 6 is formed inside the coil 3 in the first embodiment is further connected to the nonmagnetic layer 6 and the nonmagnetic pattern 5.
  • An electrically insulating nonmagnetic layer 8 is disposed in place of the magnetic layer 2 on the entire outer peripheral portion 7 outside the coil 3 where the end 4 of the coil 3 is disposed.
  • FIG. 3A, 3B, and 3C show a third embodiment of the present invention.
  • the third layer is continuous with the nonmagnetic pattern 5 between the conductive patterns 3a
  • a nonmagnetic layer 6 is formed inside the coil 3
  • the seventh layer is continuous with the nonmagnetic pattern 5 between the nonmagnetic layer 6 inside the coil 3 and the conductive pattern 3 a
  • An electrically insulative nonmagnetic layer 8 is disposed in place of the magnetic layer 2 over the entire outer peripheral portion 7 where the end 4 of the coil 3 is disposed.
  • the two coils 3 having substantially the same number of turns and the same coil diameter are mirror images of each other with respect to the virtual plane between these coils 3. Therefore, the magnetic circuits formed by the two coils 3 are equal, and as a result, the difference in inductance value can be reduced.
  • the magnetic gap is formed by disposing one nonmagnetic layer 6 inside each coil 3, the magnetic flux generated by one coil 3 passes through the other coil 3. Therefore, it is possible to suppress the influence of one coil 3 on the inductance of the other coil 3.
  • the non-magnetic layer 6 and the non-magnetic pattern 5 are simultaneously formed by printing or the like at the time of manufacture, so that the manufacturing process can be simplified.
  • the nonmagnetic layer 6 is formed inside the coil 3, and further, the end 4 of the coil 3 is outside the coil 3.
  • the magnetic gap formed of the nonmagnetic layer 8 is formed also on the entire surface of the outer peripheral portion 7 where the number of turns increases due to the arrangement.
  • the positional deviation is within the cutting accuracy range, there is almost no difference in the inductance value.
  • the DC superimposition characteristic at low load can be made flat.
  • the multilayer inductor according to the present invention has the multilayer inductor having the configuration of the first embodiment (Example 1, “mirror image, center”) and the configuration of the second embodiment.
  • a prototype of the multilayer inductor (Example 2, “mirror image, fin”) was produced.
  • multilayer inductors 40 and 50 having the configurations shown in FIGS. 4A to 4C and FIGS. 5A to 5C were manufactured.
  • the laminated inductor 40 shown in FIGS. 4A to 4C includes two coils 31 arranged in parallel to each other in parallel with each other instead of mirror images in the multilayer inductor of the first embodiment.
  • the nonmagnetic layer 32 is formed continuously with the nonmagnetic pattern 5 over the entire surface of the multilayer inductor 40 (Comparative Example 1 “Parallel, entire surface”).
  • the two coils 31 are arranged in parallel so as to be in parallel with each other instead of being mirror images.
  • the nonmagnetic layer 6 is disposed only inside the coil 3 (Comparative Example 2 “Parallel, Center”).
  • the two coils 3 and 31 are denoted as 3 (L1, L2) and 31 (L1, L2), respectively.
  • the coils 3 and 31 have the same number of turns and the same coil diameter.
  • FIG. 6A, FIG. 7A, FIG. 8A, and FIG. 9A show the measurement results in Examples 1 and 2 and Comparative Examples 1 and 2, respectively. From these DC superposition characteristics graphs, when the nonmagnetic layer 6 is disposed only inside the coils 3 and 31 such as the multilayer inductors of Examples 1 and 2 and Comparative Example 2, and in addition to the nonmagnetic layer 6 When the non-magnetic layer 8 is disposed inside the coils 3 and 31 and the entire outer peripheral portion 7 where the end 4 of the coil 3 is disposed, the other coil 3 is compared with the multilayer inductor of the first comparative example.
  • both the coils 3 (L1, L2), 31 are used.
  • the DC superposition characteristics were measured when the same bias current was applied to (L1, L2).
  • FIG. 6B, FIG. 7B, FIG. 8B and FIG. 9B show the measurement results in Examples 1 and 2 and Comparative Examples 1 and 2, respectively.
  • the first and second examples and the second comparative example are similarly compared with the first comparative example. It was proved that the change between the two was significantly smaller.
  • Example 2 of FIG. 7B it was verified that there is no local rapid change in the inductance value, and as a result, stable DC superposition characteristics can be obtained in both coils 3 (L1, L2). .
  • Table 1 shows changes in inductance in FIGS. 10A to 10C.
  • a nonmagnetic layer is formed over the entire surface.
  • FIG. 10A to FIG. 10C show the change in the inductance value when the distance between the outer side (outer leg) of the coil and the cutting edge is changed for the formed Comparative Example 3 “entire surface”.
  • Example 1 As can be seen from Table 1, in Example 1 and Example 2, it was proved that the amount of change in inductance value was small compared to Comparative Example 3 “entire surface”. In particular, according to Example 2, it was also demonstrated that the amount of change can be further reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

　簡易な工法によって、インダクタンス値の差を低減し、かつ磁気的干渉の発生を抑制することが可能になる積層インダクタを提供する。本発明によれば、複数の電気絶縁性の磁性層２および導電パターン３ａが積層され、各々の導電パターン（３ａ）が積層方向に順次接続されることにより巻回数およびコイル径がほぼ等しい２個のコイル（３）が形成され、２個のコイル（３）が、両コイル（３）間の仮想面に対して鏡像の関係となるように、かつ互いの端部（４）を上記仮想面に対して反対側となる外周部に位置させて並列的に配置され、積層方向に隣接する導電パターン（３ａ）間に同形状を有する電気絶縁性の非磁性パターン（５）が配置されるとともに、コイル（３）の内部のみに、磁性層（２）に換えて電気絶縁性の非磁性層（６）を積層方向に１層以上配設した。

Description

積層インダクタ
　本発明は、積層形成された電気絶縁性の磁性層内に、導電パターンが接続された２つのコイルが配置された積層インダクタに関するものである。
　一般に、携帯電話等の回路基板にパワーインダクタ等として面実装される積層インダクタにおいては、内部に複数のコイルが配置されている。
　この種の積層インダクタにおいては、同じコイルを並列的に配置した場合に、磁気回路や製造工程の位置精度のバラツキ等に起因して、インダクタンス値に差が発生したり、また特にパワーインダクタとして使用する場合には、隣接するコイル間において磁気的干渉が発生したりして、一方のインダクタの使用状況によって、他方のインダクタにおけるインダクタンス値が変化してしまうという問題点があった。
　そこで従来、下記特許文献１においては、グリーンシートを積層して２つのインダクタ部を配置した積層体における上記インダクタ部間に、厚み方向に延びる切り込みを形成し、この切り込み内に非磁性体を充填することにより、当該非磁性体を挟んで両側に形成されたインダクタ部間の誘導結合を防止した混合電子部品が提案されている。
　また、下記特許文献２においては、絶縁体ペーストおよび導体ペーストを順次印刷することにより積層させて４つのインダクタを配置・形成した混成集積回路部品において、上記印刷時に４つのインダクタの間に位置するように十字状に非磁性層を印刷して重ね形成することにより、１つのインダクタにおいて発生した磁束が隣接したインダクタに与える影響を上記非磁性層によって抑制した構成が開示されている。
特開平５－３０８０２１号公報 特開２００１－３５８０２２号公報
　しかしながら、上記従来の積層インダクタにおいては、インダクタ（コイル）間に磁性層を形成するために、切り込みや非磁性層を印刷するためのスペースを確保する必要があり、設計上の無駄が生じるとともに、切り込みを形成して非磁性体を充填したり、あるいか各層毎に十字状の非磁性層を印刷したりするために、多大の手間を要して製造工数の増加を招くという問題点があった。
　本発明は、上記事情に鑑みてなされたものであり、簡易な工法によって、インダクタンス値の差を低減し、かつ磁気的干渉の発生を抑制することが可能になる積層インダクタを提供することを課題とするものである。
　上記課題を解決するため、請求項１に記載の発明は、複数の電気絶縁性の磁性層および導電パターンが積層され、各々の上記導電パターンが上記積層方向に順次接続されることにより螺旋状に周回するコイルが形成されるとともに、上記コイルの両端部が外周部に引き出される積層インダクタにおいて、巻回数およびコイル径がほぼ等しい２個の上記コイルが、当該コイル間の仮想面に対して鏡像の関係となるように、かつ互いの上記端部を上記仮想面に対して反対側となる上記外周部に位置させて並列的に配置されるとともに、上記コイルの内部のみに、上記磁性層に換えて電気絶縁性の非磁性層を上記積層方向に１層以上配設したことを特徴とするものである。
　請求項２に記載の発明は、複数の電気絶縁性の磁性層および導電パターンが積層され、各々の上記導電パターンが上記積層方向に順次接続されることにより螺旋状に周回するコイルが形成されるとともに、上記コイルの両端部が外周部に引き出される積層インダクタにおいて、巻回数およびコイル径がほぼ等しい２個の上記コイルが、当該コイル間の仮想面に対して鏡像の関係となるように、かつ互いの上記端部を上記仮想面に対して反対側となる上記外周部に位置させて並列的に配置されるとともに、上記コイルの内部および当該コイルの外部であって、上記端部が配置されている上記積層インダクタの外周部分に、上記磁性層に換えて電気絶縁性の非磁性層を上記積層方向に１層以上配設したことを特徴とするものである。
　また、請求項３に記載の発明は、請求項１または２に記載の発明において、上記積層方向に隣接する上記導電パターン間に、当該導電パターンの形状に対応した形状を有する電気絶縁性の非磁性パターンが配置されるとともに、上記非磁性層が、上記非磁性パターンに連続して形成されていることを特徴とするものである。
　なお、請求項１～３に記載の発明において、巻回数およびコイル径がほぼ等しいとは、巻回数が同じであって、かつコイル径が導電パターンおよび接続部の印刷誤差および／または製造誤差の範囲内で等しいことをいうものである。
　請求項１～３のいずれかに記載の発明によれば、巻回数およびコイル径がほぼ等しい２個のコイルを、当該コイル間の仮想面に対して鏡像の関係となるように配置しているために、双方のコイルによって形成される磁気回路が等しくなり、この結果インダクタンス値の差を小さくすることができる。
　さらに、各々のコイルの内部に、少なくとも１層の非磁性層を配置することにより磁気ギャップを形成している結果、一方のコイルによって発生した磁束が、他方のコイルの内部に通り難くなるために、一方のコイルが他方のコイルのインダクタンスに影響を及ぼすことを抑制することができる。
　また、従来のように、コイル間に切り込みを形成したり、あるいは非絶縁層を印刷する必要がないために、スペース的に無駄な設計を回避することができるとともに、製造工程も容易になる。特に、請求項３に記載の発明によれば、製造時に非磁性層と非磁性パターンとを同時に印刷等によって形成することにより、一層製造工程の簡易化を図ることができる。
　さらに、請求項２に記載の発明においては、上記コイルの内部に加えて、当該コイルの外部であってコイルの端部が配置されることにより巻数が多くなる外周部分にも磁気ギャップとなる非磁性層を形成しているために、積層インダクタの製造時における切断工程において、内部のコイルに位置ズレが生じた場合にも、当該位置ズレが切断精度範囲内のものであればインダクタンス値に殆ど差を生じることがない。加えて、低負荷時の直流重畳特性もフラットにすることができる。
図１Ａは，本発明の第１の実施形態を示すもので、コイル配置を示した平面図である。 図１Ｂは，図１ＡのＢ－Ｂ線視断面図である。 図１Ｃは、図１ＡのＣ－Ｃ線視断面図である。 図２Ａは、本発明の第２の実施形態を示すもので、コイル配置を示した平面図である。 図２Ｂは、図２ＡのＢ－Ｂ線視断面図である。 図２Ｃは、図２ＡのＣ－Ｃ線視断面図である。 図３Ａは、本発明の第３の実施形態を示すもので、コイル配置を示した平面図である。 図３Ｂは、図３ＡのＢ－Ｂ線視断面図である。 図３Ｃは、図３ＡのＣ－Ｃ線視断面図である。 図４Ａは、実施例において比較例１として用いた積層インダクタのコイル配置を示す平面図である。 図４Ｂは、図４ＡのＢ－Ｂ線視断面図である。 図４Ｃは、図４ＡのＣ－Ｃ線視断面図である。 図５Ａは、実施例において比較例２として用いた積層インダクタのコイル配置を示す平面図である。 図５Ｂは、図５ＡのＢ－Ｂ線視断面図である。 図５Ｃは、図５ＡのＣ－Ｃ線視断面図である。 図６Ａは、上記実施例における実施例１の直流重畳特性を示すグラフである。 図６Ｂは、上記実施例における実施例１の直流重畳特性を示すグラフである。 図７Ａは、上記実施例における実施例１の直流重畳特性を示すグラフである。 図７Ｂは、上記実施例における実施例２の直流重畳特性を示すグラフである。 図８Ａは、上記実施例における比較例１の直流重畳特性を示すグラフである。 図８Ｂは、上記実施例における比較例１の直流重畳特性を示すグラフである。 図９Ａは、上記実施例における比較例２の直流重畳特性を示すグラフである。 図９Ｂは、上記実施例における比較例２の直流重畳特性を示すグラフである。 図１０Ａは、上記実施例においてコイルに位置ズレが生じた場合の例を示す平面図である。 図１０Ｂは、上記実施例においてコイルに位置ズレが生じた場合の例を示す平面図である。 図１０Ｃは、上記実施例においてコイルに位置ズレが生じた場合の例を示す平面図である。
　（第１の実施形態）
　図１Ａ、図１Ｂ、図１Ｃは、本発明に係る積層インダクタの第１の実施形態を示すもので、この積層インダクタ１は、複数の電気絶縁性の磁性層２および導電パターン３ａが積層され、各層の導電パターン３ａが積層方向に順次接続されることにより螺旋状に周回するコイル３が形成されるとともに、コイル３の両端部４が外周部に引き出された直方体状のもので、外周部に引き出されたコイル３の端部４が図示されない回路基板のランドに接続されることにより、面実装されるものである。
　そして、本実施形態の積層インダクタ１においては、磁性層２内に、巻回数が同じであって、かつコイル径が製造誤差範囲において等しい２個のコイル３が互いの軸線を平行にして並列的に配置されている。ここで、これらコイル３は、当該コイル３間の仮想面に対して互いに鏡像の関係となるように配置されている。また、コイル３は、互いの端部４を上記仮想面に対して反対側となる外周部、具体的にはこの積層インダクタ１の長辺部の角隅部近傍に位置させた配置されている。
　そして、上記積層方向に隣接する導電パターン３ａ間には、当該導電パターン３ａの形状に対応した形状を有する電気絶縁性の非磁性パターン５が配置されている。さらに、この積層インダクタ１においては、コイル３間には磁気ギャップが形成されておらず、コイル３の内部のみに、磁性層２に換えて磁気ギャップとなる電気絶縁性の非磁性層６が上記積層方向に１層配設されている。ちなみに、この非磁性層６は、導電パターン３ａ間に配置された非磁性パターン５に連続して形成されている。
　上記構成からなる積層インダクタ１を製造するには、先ずスクリーン印刷法などによりＮｉ－Ｚｎ系フェライト材等の電気絶縁材のペーストを印刷することにより磁性層２を形成し、この磁性層２上に、導電パターン３ａを印刷するとともに、当該導電パターン３ａを除いた部分に磁性層２を印刷する。次いで、導電パターン３ａ上に、当該導電パターン３ａの形状に対応した形状にＺｎフェライト材等の電気絶縁性のペースを印刷して非磁性パターン５を形成し、各非磁性パターン５を除いた部分に磁性層２を形成する。
　このようにして、磁性層２中に導電パターン３ａと非磁性パターン５とを交互に積層するとともに、図中５層目においては、非磁性パターン５と同じＺｎフェライト材等の電気絶縁性のペースを印刷して非磁性層６を形成する。この際に、非磁性層６を非磁性パターン５に連続して印刷し、これらを除いた部分に同様に磁性層２を印刷する。これと併行して、上下の導体パターン３ａ間を、ビア穴などを利用して電気的に接続する。そして、以上の積層工程をさらに繰り返すことにより、図１Ａ～図１Ｃに示した積層インダクタを製造することができる。
　（第２の実施形態）
　図２Ａ、図２Ｂ、図２Ｃは、本発明に係る積層インダクタの第２の実施形態を示すものである。なお、図１Ａ～図１Ｃに示したものと同一構成部分については、同一符号を付してその説明を簡略化する。
　本実施形態の積層インダクタ１０においては、第１の実施形態においてコイル３の内部に非磁性層６が形成されている層に、さらに当該非磁性層６および非磁性パターン５に連続するようにして、コイル３の外部であってコイル３の端部４が配置されている外周部分７の全面に、上記磁性層２に換えて電気絶縁性の非磁性層８が配置されている。
　（第３の実施形態）
　図３Ａ、図３Ｂ、図３Ｃは、本発明の第３の実施形態を示すもので、この積層インダクタ２０においては、３層目に導電パターン３ａ間の非磁性パターン５と連続するようにして、コイル３の内部に非磁性層６が形成されているとともに、さらに７層目に、コイル３内部の非磁性層６および導電パターン３ａ間の非磁性パターン５に連続するようにして、コイル３の外部であってコイル３の端部４が配置されている外周部分７の全面に、上記磁性層２に換えて電気絶縁性の非磁性層８が配置されている。
　以上の構成からなる積層インダクタ１、１０、２０によれば、巻回数およびコイル径が実質的に等しい２個のコイル３を、これらコイル３間の仮想面に対して互いに鏡像の関係となるように配置しているために、双方のコイル３によって形成される磁気回路が等しくなり、この結果インダクタンス値の差を小さくすることができる。
　しかも、各々のコイル３の内部に、１層の非磁性層６を配置することにより磁気ギャップを形成しているために、一方のコイル３によって発生した磁束が、他方のコイル３の内部に通り難くなり、よって一方のコイル３が他方のコイル３のインダクタンスに影響を及ぼすことを抑制することができる。
　また、コイル３間に磁気ギャップを配置していないために、従来の積層インダクタのようにコイル間に切り込みを形成したり、あるいは非絶縁層を印刷したりする必要がなく、よってスペース的に無駄な設計を回避することができるとともに、製造時に非磁性層６と非磁性パターン５とを同時に印刷等によって形成しているために、製造工程の簡易化を図ることもできる。
　さらに、第２および第３の実施形態に示した積層インダクタ１０、２０においては、コイル３の内部に非磁性層６を形成するとともに、さらにコイル３の外部であってコイル３の端部４が配置されることにより巻数が多くなる外周部分７の全面にも非磁性層８からなる磁気ギャップを形成しているために、製造時における切断工程において、内部のコイル３に位置ズレが生じた場合にも、当該位置ズレが切断精度範囲内のものであればインダクタンス値に殆ど差を生じることがない。加えて、低負荷時の直流重畳特性もフラットにすることができる。
　本発明の効果を検証するために、本発明に係る積層インダクタとして、第１の実施形態の構成を有する積層インダクタ（実施例１、「鏡像、センター」）および第２の実施形態の構成を有する積層インダクタ（実施例２、「鏡像、ひれ」）の試作品を作製した。
　また、比較例として、図４Ａ～図４Ｃおよび図５Ａ～図５Ｃに示す構成の積層インダクタ４０、５０を製作した。図４Ａ～図４Ｃに示す積層インダクタ４０は、第１の実施形態の積層インダクタにおいて、２個のコイル３１を、鏡像の関係ではなく互いに平行移動した関係となる並列に配置するとともに、コイル３の内部のみに配置した非磁性層６に換えて、積層インダクタ４０の全面にわたって非磁性層３２を非磁性パターン５と連続させて形成したものである（比較例１「並列、全面」）。
　また、図５Ａ～図５Ｃに示す積層インダクタ５０は、第１の実施形態の積層インダクタにおいて、２個のコイル３１を、鏡像の関係ではなく互いに平行移動の関係となる並列に配置するとともに、第１の実施形態と同様にコイル３の内部のみに非磁性層６を配置したものである（比較例２「並列、センター」）。
　そして、以下の２つの場合について、直流重畳特性を測定した。なお、以下２個のコイル３、３１を、それぞれ３（Ｌ１、Ｌ２）、３１（Ｌ１、Ｌ２）と表記する。なお、コイル３、３１は、巻回数およびコイル径が同じである。
　先ず、一方のコイル３（Ｌ１）、３１（Ｌ１）を流れる電流によって発生する磁束が、どの程度他方のコイル３（Ｌ２）、３１（Ｌ２）のインダクタンス値に影響を与えるか確認するために、他方のコイル３（Ｌ２）、３１（Ｌ２）にバイアス電流をかけない状態において、両者の直流重畳特性を測定した。
　図６Ａ、図７Ａ、図８Ａおよび図９Ａは、各々上記実施例１、２および比較例１、２における測定結果を示すものである。
　これらの直流重畳特性のグラフから、実施例１、２および比較例２の積層インダクタのようなコイル３、３１の内部にのみ非磁性層６を配置した場合、および上記非磁性層６に加えてコイル３、３１の内部およびコイル３の端部４が配置されている外周部分７の全面に非磁性層８を配置した場合に、比較例１の積層インダクタと比較して、上記他方のコイル３（Ｌ２）、３１（Ｌ２）のインダクタンス値の変化が小さく、よって一方のコイル３（Ｌ１）、３１（Ｌ１）を流れる電流によって発生する磁束が、他方のコイル３（Ｌ２）、３１（Ｌ２）のインダクタンス値に与える影響が少ないことが実証された。
　次いで、コイル３（Ｌ１、Ｌ２）、３１（Ｌ１、Ｌ２）を流れる電流によって発生する磁束が、相互にどの程度の影響を与えるか確認するために、両方のコイル３（Ｌ１、Ｌ２）、３１（Ｌ１、Ｌ２）に、同じバイアス電流をかけた場合について直流重畳特性を測定した。
　図６Ｂ、図７Ｂ、図８Ｂおよび図９Ｂは、各々上記実施例１、２および比較例１、２における測定結果を示すものである。
　これらのグラフにおいて、コイル３（Ｌ１）、３１（Ｌ１）と、コイル（Ｌ２）、３１（Ｌ２）とを対比することにより、同様に実施例１、２および比較例２においては、比較例１よりも両者の変化が大幅に小さいことが実証された。また、特に図７Ｂの実施例２においては、インダクタンス値に局所的に急激な変化が無く、この結果両方のコイル３（Ｌ１、Ｌ２）において安定的な直流重畳特性が得られることが検証された。
　次に、積層インダクタの製造においては、一般的に複数の積層インダクタを含む積層体を製造した後に、個々の積層インダクタに切断する工程があり、多くの場合押し切りによって切断を行っている。この押し切りによる切断では、設計値に対して実際の切断箇所にズレが生じ、この結果図１０Ａ、図１０Ｂ、図１０Ｃに示すように、各積層インダクタ内におけるコイル位置に変化が生じることが避けられない。
　そこで、このような場合に、インダクタンスがどの程度変化するか検証した。
　表１は、図１０Ａ～図１０Ｃのインダクタンスの変化を示す表であり、実施例１「センター」、実施例２「ひれ」および実施例１の非磁性層６に換えて全面にわたって非磁性層を形成した比較例３「全面」について、図１０Ａ～図１０Ｃに示すように、コイルの外側（外足）と切断縁との距離を変化させた場合のインダクタンス値の変化を示すものである。
Figure JPOXMLDOC01-appb-T000001
　表１に見られるように、実施例１および実施例２においては、比較例３「全面」と比較してインダクタンス値の変化量が小さいことが実証された。また、特に実施例２によれば、上記変化量を一層小さくすることができることも実証された。
　簡易な工法によって、インダクタンス値の差を低減し、かつ磁気的干渉の発生を抑制することが可能になる積層インダクタを提供できる。
　１、１０、２０、４０，５０　積層インダクタ
　２　磁性層
　３　コイル
　３ａ　導電パターン
　４　端部
　５　非磁性パターン
　６、８　非磁性層
　７　外周部分

Claims (3)

  1. 　複数の電気絶縁性の磁性層および導電パターンが積層され、各々の上記導電パターンが上記積層方向に順次接続されることにより螺旋状に周回するコイルが形成されるとともに、上記コイルの両端部が外周部に引き出される積層インダクタにおいて、
    　巻回数およびコイル径がほぼ等しい２個の上記コイルが、当該コイル間の仮想面に対して鏡像の関係となるように、かつ互いの上記端部を上記仮想面に対して反対側となる上記外周部に位置させて並列的に配置されるとともに、上記コイルの内部のみに、上記磁性層に換えて電気絶縁性の非磁性層を上記積層方向に１層以上配設したことを特徴とする積層インダクタ。
  2. 　複数の電気絶縁性の磁性層および導電パターンが積層され、各々の上記導電パターンが上記積層方向に順次接続されることにより螺旋状に周回するコイルが形成されるとともに、上記コイルの両端部が外周部に引き出される積層インダクタにおいて、
    　巻回数およびコイル径がほぼ等しい２個の上記コイルが、当該コイル間の仮想面に対して鏡像の関係となるように、かつ互いの上記端部を上記仮想面に対して反対側となる上記外周部に位置させて並列的に配置されるとともに、上記コイルの内部および当該コイルの外部であって上記端部が配置されている上記積層インダクタの外周部分に、上記磁性層に換えて電気絶縁性の非磁性層を上記積層方向に１層以上配設したことを特徴とする積層インダクタ。
  3. 　上記積層方向に隣接する上記導電パターン間に、当該導電パターンの形状に対応した形状を有する電気絶縁性の非磁性パターンが配置されるとともに、上記非磁性層は、上記非磁性パターンに連続して形成されていることを特徴とする請求項１または２に記載の積層インダクタ。
PCT/JP2014/000879 2013-03-25 2014-02-20 積層インダクタ WO2014155952A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201480018196.5A CN105051837B (zh) 2013-03-25 2014-02-20 层叠电感器
US14/778,430 US20160276093A1 (en) 2013-03-25 2014-02-20 Multilayer inductor
KR1020157026020A KR20160040446A (ko) 2013-03-25 2014-02-20 적층 인덕터

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013062080A JP2014187276A (ja) 2013-03-25 2013-03-25 積層インダクタ
JP2013-062080 2013-03-25

Publications (1)

Publication Number Publication Date
WO2014155952A1 true WO2014155952A1 (ja) 2014-10-02

Family

ID=51622975

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/000879 WO2014155952A1 (ja) 2013-03-25 2014-02-20 積層インダクタ

Country Status (5)

Country Link
US (1) US20160276093A1 (ja)
JP (1) JP2014187276A (ja)
KR (1) KR20160040446A (ja)
CN (1) CN105051837B (ja)
WO (1) WO2014155952A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102117512B1 (ko) 2015-07-01 2020-06-01 삼성전기주식회사 코일 부품 및 그 실장 기판
JP6520880B2 (ja) * 2016-09-26 2019-05-29 株式会社村田製作所 電子部品
JP6589793B2 (ja) * 2016-09-26 2019-10-16 株式会社村田製作所 積層型電子部品
JP6686979B2 (ja) * 2017-06-26 2020-04-22 株式会社村田製作所 積層インダクタ
JP7222217B2 (ja) * 2018-10-30 2023-02-15 Tdk株式会社 積層コイル部品

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190367A (ja) * 1992-01-14 1993-07-30 Tdk Corp 積層型磁性体部品の製造方法
JPH09330819A (ja) * 1996-06-10 1997-12-22 Murata Mfg Co Ltd セラミックインダクタと複合セラミックの製造方法またはセラミックインダクタの製造方法
JP2001345213A (ja) * 2000-05-31 2001-12-14 Toko Inc 積層型電子部品
JP2002329630A (ja) * 2001-04-27 2002-11-15 Toko Inc 積層型電子部品の製造方法
JP2007027444A (ja) * 2005-07-15 2007-02-01 Fdk Corp 積層コモンモードチョークコイルおよびその製造方法
JP2007324555A (ja) * 2006-06-01 2007-12-13 Taiyo Yuden Co Ltd 積層インダクタ
JP2008130736A (ja) * 2006-11-20 2008-06-05 Hitachi Metals Ltd 電子部品及びその製造方法
JP2009044030A (ja) * 2007-08-10 2009-02-26 Hitachi Metals Ltd 積層電子部品

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190367A (ja) * 1992-01-14 1993-07-30 Tdk Corp 積層型磁性体部品の製造方法
JPH09330819A (ja) * 1996-06-10 1997-12-22 Murata Mfg Co Ltd セラミックインダクタと複合セラミックの製造方法またはセラミックインダクタの製造方法
JP2001345213A (ja) * 2000-05-31 2001-12-14 Toko Inc 積層型電子部品
JP2002329630A (ja) * 2001-04-27 2002-11-15 Toko Inc 積層型電子部品の製造方法
JP2007027444A (ja) * 2005-07-15 2007-02-01 Fdk Corp 積層コモンモードチョークコイルおよびその製造方法
JP2007324555A (ja) * 2006-06-01 2007-12-13 Taiyo Yuden Co Ltd 積層インダクタ
JP2008130736A (ja) * 2006-11-20 2008-06-05 Hitachi Metals Ltd 電子部品及びその製造方法
JP2009044030A (ja) * 2007-08-10 2009-02-26 Hitachi Metals Ltd 積層電子部品

Also Published As

Publication number Publication date
US20160276093A1 (en) 2016-09-22
JP2014187276A (ja) 2014-10-02
CN105051837B (zh) 2018-04-17
KR20160040446A (ko) 2016-04-14
CN105051837A (zh) 2015-11-11

Similar Documents

Publication Publication Date Title
US9251943B2 (en) Multilayer type inductor and method of manufacturing the same
JP3621300B2 (ja) 電源回路用積層インダクタ
WO2017014065A1 (ja) 積層インダクタ及び積層インダクタ製造方法
US9736942B2 (en) Coil component, its manufacturing method, and circuit substrate provided with the coil component
JP2001044037A (ja) 積層インダクタ
US10418164B2 (en) Coil component, manufacturing method thereof, and circuit board on which coil component are mounted
JP4539630B2 (ja) 積層型インダクタ
US8947189B2 (en) Multilayer chip inductor and production method for same
WO2014155952A1 (ja) 積層インダクタ
CA2740622A1 (en) Inductive and capacitive components integration structure
KR101646505B1 (ko) 적층 인덕터
KR20140011694A (ko) 칩소자, 적층형 칩소자 및 이의 제조 방법
WO2012144103A1 (ja) 積層型インダクタ素子及び製造方法
CN104637650A (zh) 多层型电感器
US9653203B2 (en) Multilayer inductor
JP2012182286A (ja) コイル部品
WO2011048873A1 (ja) 積層インダクタ
JP2013065853A (ja) 積層型インダクタ及びその製造方法
JP2018056190A (ja) 積層型電子部品の製造方法
JP2012204475A (ja) 積層電子部品
JP2012182285A (ja) コイル部品
JP2016100344A (ja) 高周波コイル装置
KR20120045949A (ko) 적층형 인덕터 및 그 제조방법
US20230230737A1 (en) Multilayer coil component
KR101862400B1 (ko) 적층형 비드 및 이의 제조 방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480018196.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14774017

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14778430

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20157026020

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14774017

Country of ref document: EP

Kind code of ref document: A1