CN101090026B - 层叠电感器 - Google Patents

层叠电感器 Download PDF

Info

Publication number
CN101090026B
CN101090026B CN2007101054579A CN200710105457A CN101090026B CN 101090026 B CN101090026 B CN 101090026B CN 2007101054579 A CN2007101054579 A CN 2007101054579A CN 200710105457 A CN200710105457 A CN 200710105457A CN 101090026 B CN101090026 B CN 101090026B
Authority
CN
China
Prior art keywords
mentioned
layer
insulator layer
laminated inductor
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101054579A
Other languages
English (en)
Other versions
CN101090026A (zh
Inventor
冈部健次
中村和彦
川田敏文
丸山喜和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006178724A external-priority patent/JP2007324554A/ja
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN101090026A publication Critical patent/CN101090026A/zh
Application granted granted Critical
Publication of CN101090026B publication Critical patent/CN101090026B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F3/00Cores, Yokes, or armatures
    • H01F3/10Composite arrangements of magnetic circuits
    • H01F2003/106Magnetic circuits using combinations of different magnetic materials

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

本发明提供一种层叠电感器,层叠以Ni-Zn-Cu类铁氧体为主要成分的多个第一绝缘体层和以Ag为主要成分多个导电体层,在层叠体的内部设置螺旋状线圈,螺旋状线圈是多个导电体层和通孔导体相互连接而成的,以横穿螺旋状线圈的内侧磁路的方式配置矩形的第二绝缘体层,第二绝缘体层以具有比第一绝缘体层的导磁率低的导磁率的Zn类铁氧体为主要成分,并且,第二绝缘体层的主面边缘部和导电体层在层叠方向上重叠,在该重叠的部分,第二绝缘体层和导电体层接触。因此,在层叠体的内部与导电体层接触的、磁通量密度最容易变高的部分的磁通量不可避免地通过第二绝缘体层,从而能够无差异地改善电流直流叠加特性。

Description

层叠电感器
技术领域
本发明涉及层叠电感器。
背景技术
层叠电感器是将磁性体陶瓷层和导电体层做成层叠体,并将螺旋状导电体的线圈设置在磁性体陶瓷中的电感器,当施加预定值以上的直流电流时,因磁饱和而产生电感降低的现象。这种现象可以通过如下方式来改善:对闭磁路型层叠体电感器进行开磁路化,具体地说,如背景技术1(专利文献1)的图17所示,在层叠体的磁性体层101之间插入非磁性的绝缘体层103。
另外,人们提出了如下方案:如背景技术2(专利文献2)的图18所示,通过使磁性体陶瓷201的被线圈202包围的部分的至少一部分为非磁性绝缘体陶瓷203,来改善直流叠加特性。
专利文献1:日本特开昭56-155516号公报
专利文献2:日本特开平11-97245号公报
发明内容
但是,在使非磁性的绝缘体层插入在磁性体层之间的背景技术1(专利文献1)的层叠电感器中,存在如下问题:由于非磁性的绝缘体层在层叠电感器的内部和外部截断磁路,所以电感值大幅度地降低。另外,在使被线圈包围的部分的至少一部分为非磁性绝缘体陶瓷的背景技术2(专利文献2)的电感器中,存在这样的课题:相比磁性体陶瓷2的被线圈包围的部分的中心,构成线圈的导电体层2和非磁性绝缘体陶瓷3相接触的部分的磁通量密度变高,但是,由于在使非磁性绝缘体陶瓷3的厚度变薄的情况下,构成线圈的导电体层2和非磁性绝缘体陶瓷3的接触状态不稳定,所以由非磁性绝缘体陶瓷3进行的抑制磁通量通过的作用容易产生差异,在施加了直流电流时,不能得到直流叠加特性的改善效果,以10~30%的比例产生电感值从初始的电感值急剧地下降的器件。另一方面,当为了不产生上述差异而使上述非磁性绝缘体陶瓷的厚度变厚时,与背景技术1(专利文献1)的层叠电感器相同,因截断层叠体电感器的磁路而不能避免电感值的大幅度下降。
本发明的目的在于,提供一种能够无差异地改善电流直流叠加特性并能够获得高电感值的层叠电感器。
为了实现上述目的,本发明的层叠电感器,设置有层叠多个由磁性体做成的第一绝缘体层的层叠体;以及对每个上述第一绝缘体层形成的带状导电体层被相互连接,在上述层叠体的内部形成为螺旋状的至少一个线圈;其特征在于:
以横穿上述螺旋状线圈的内侧磁路和外侧磁路中的任意一个磁路的方式配置有第二绝缘体层,所述第二绝缘体层具有比上述第一绝缘体层的导磁率低的导磁率,并且,
上述第二绝缘体层的主面边缘部的至少一部分和上述导电体层在层叠方向上重叠,并且,在该重叠的部分,上述第二绝缘体层和上述导电体层接触。
从剖视图可知,与背景技术1(专利文献1)那样在层叠体的磁性体层101之间完全插入非磁性绝缘体层103的结构不同。
上述导电体层的附近最容易磁饱和,越远离上述导电体层就越难以磁饱和。在增加直流电流时,若不防止上述导电体层附近的磁饱和则特性将会下降。另外,若在未磁饱和的部分也配置导磁率低的绝缘层,则电感下降。
本发明能够防止使上述导电体层的附近可靠地磁饱和,无差异地改善电流直流叠加特性并提高电感。
主要形式之一的特征是,上述第二绝缘体层和上述导电体层在面方向和厚度方向接触。
本发明的层叠电感器,层叠由磁性材料构成的多个第一绝缘体层和多个导电体层,在层叠体的内部设置螺旋状线圈,
以横穿上述螺旋状线圈的内侧磁路和外侧磁路中的任意一个磁路的方式配置有第二绝缘体层,所述第二绝缘体层具有比上述第一绝缘体层的导磁率低的导磁率,并且,
上述第二绝缘体层的主面边缘部的至少一部分和上述导电体层在层叠方向上重叠,并且,在上述重叠的部分,上述第二绝缘体层和上述导电体层接触。
因此,根据本发明,能够提供一种在层叠体内部与导电体层接触的、磁通量密度最容易变高的部分的磁通量不可避免地通过上述第二绝缘体层,从而可以无差异地改善电流直流叠加特性的层叠电感器。
本发明的上述目的和其他目的、结构特征、作用效果可由以下的说明和附图得以明确。
附图说明
图1是表示本发明的层叠电感器的实施例1的外观的、透视部分内部结构的立体图。
图2是表示上述实施例1的内部结构的、沿着图1的A-A线的剖视图。
图3是用于说明上述实施例1的内部结构的分解立体图。
图4是表示上述实施例1的层叠电感器的电流直流叠加特性的测定结果的图。
图5表示本发明的层叠电感器的实施例2的内部结构的剖视图。
图6是表示上述实施例2的工序的一个例子的立体图。
图7是表示本发明的层叠电感器的实施例3的外观的、透视部分内部结构的立体图。
图8是表示上述实施例3的内部结构的、沿着图7的B-B线的剖视图。
图9是用于说明上述实施例3的内部结构的分解立体图。
图10是表示本发明的层叠电感器的实施例4的内部结构的剖视图。
图11是表示上述实施例3和上述实施例4的层叠电感器的电流直流叠加特性的测定结果的图。
图12是表示本发明的层叠电感器的实施例5的外观的、透视部分内部结构的立体图。
图13是表示上述实施例5的内部结构的、沿着图12的C-C线的剖视图。
图14是用于说明上述实施例5的内部结构的分解立体图。
图15是表示上述实施例5的层叠电感器的电流直流叠加特性的测定结果的图。
图16是表示本发明的层叠电感器的实施例6的内部结构的剖视图。
图17是表示背景技术1(专利文献1)的图。
图18是表示背景技术2(专利文献2)的图。
附图标记的说明
10:层叠电感器
11:层叠体
11a:第一绝缘体层
12:导电体层
12a:引出部
13:第二绝缘体层
14:外部电极
15:螺旋状线圈
16a:内侧磁路
16b:外侧磁路
20:层叠电感器
21:层叠体
21a:第一绝缘体层
22:导电体层
22a:引出部
23:第二绝缘体层
24:外部电极
25:螺旋状线圈
26a:内侧磁路
26b:外侧磁路
30:层叠电感器
31:层叠体
31a:第一绝缘体层
32:导电体层
32a:引出部
33a、33b:第二绝缘体层
34:外部电极
35:螺旋状线圈
36a:内侧磁路
36b:外侧磁路
40:层叠电感器
41:层叠体
41a:第一绝缘体层
42:导电体层
42a:引出部
43c:第二绝缘体层
44:外部电极
45:螺旋状线圈
46a:内侧磁路
46b:外侧磁路
50:层叠电感器
51:层叠体
51a:第一绝缘体层
52:导电体层
52a:引出部
53:第二绝缘体层
54:外部电极
55:螺旋状线圈
56a:内侧磁路
56b:外侧磁路
60:层叠电感器
61:层叠体
61a:第一绝缘体层
62:导电体层
62a:引出部
63:第二绝缘体层
64:外部电极
65:螺旋状线圈
66a:内侧磁路
66b:外侧磁路
具体实施方式
下面,参照图1图4对本发明的层叠电感器的第一实施方式进行说明。图1是表示本实施方式的层叠电感器整体的、透视部分内部构造的外观立体图,图2是上述层叠电感器的沿着图1的A-A线的剖视图,图3是表示本实施方式的层叠电感器的内部构造的分解立体图,图4是表示本实施方式的层叠电感器的电流直流叠加特性的图。
如图1、图2所示,层叠电感器10,层叠由磁性材料形成的多个第一绝缘体层11a和多个导电体层12,在层叠体11的内部设置有螺旋状线圈15。
以横穿上述螺旋状线圈15的内侧磁路16a或者外侧磁路16b的任意一个磁路的方式,配置第二绝缘体层13,所述第二绝缘体层13由具有比上述第一绝缘体的导磁率低的导磁率的磁性材料或者非磁性材料形成,并且,上述第二绝缘体层13的外周边缘部与上述导电体层12重叠、且与上述导电体层12接触。
由此,该层叠电感器10,仅使线圈中心的磁通量密度低的部分磁通量以及线圈外侧的磁通量密度低的部分磁通量中的任意一个,通过由具有低导磁率的磁性材料或者非磁性材料形成的第二绝缘体层13,并且,能够使在层叠体11内部与导电体层12接触的、磁通量密度最容易变高的部分磁通量,可靠地通过上述第二绝缘体层13,从而能够均匀地延迟磁饱和,所以能够可靠地改善电流直流叠加特性,而不伴随电感值的大幅度降低。
作为构成上述第一绝缘体层的磁性材料,能够从以Ni-Zn类铁氧体、Ni-Zn-Cu类铁氧体等为主要成分的材料中适当地选择使用,作为构成上述导电体层的材料,能够从以Ag、Ag-Pd合金等为主要成分的材料中适当地选择使用。另外,作为构成上述第二绝缘体层的材料,能够从Cu-Zn类铁氧体、Zn类铁氧体等在常温下不显示磁性的绝缘体材料、或者以由玻璃和TiO2粉末的混合物形成的绝缘体材料等为主要成分并具有比上述第一绝缘体层的导磁率低的导磁率的绝缘体材料中适当地选择使用。
上述层叠电感器10,是通过交替层叠并烧结上述由磁性材料形成的第一绝缘体层11a和导电体层12而成为一体,并在层叠体11的内部设置螺旋状线圈15而成的,但是,本发明不仅限于此,除了上述Ni-Zn类铁氧体、Ni-Zn-Cu类铁氧体之外,还可以混合Mn-Zn铁氧体、金属磁性材料等的粉末和环氧类树脂等来构成第一绝缘体层11a;并且,除了上述Cu-Zn类铁氧体、Zn类铁氧体等在常温下不显示磁性的绝缘体材料或者由玻璃和TiO2粉末的混合物形成的绝缘体材料等之外,还可以混合其他各种填充物等的粉末和环氧树脂等来构成第二绝缘体层13;除了以上述Ag、Ag-Pd合金等的粉末和树脂为主要成分的材料之外,还可以使用Au、Cu等的金属箔、各种金属薄膜等来构成导电体层12,通过加热加压对它们进行层叠一体化,从而构成树脂复合型层叠体。
接着,说明上述层叠体电感器10的有代表性的制造工序。如图3所示,将构成上述第一绝缘体层的磁性材料的粉末与聚乙酸乙烯酯(polyvinyl acetate)、乙基纤维素(ethyl cellulose)等有机粘合剂、松油醇(terpineol)等溶剂、分散剂等混合,做成高导磁率绝缘体材料浆料(slurry),采用刮涂(doctor blade)法、凹版印刷法等公知的方法将其涂敷在由PET(Poly Ethylene Terephthalate)等形成的底膜(carrier film)上并进行干燥,准备陶瓷生片(ceramic green sheet)S11~S18。另外,将构成上述导电体层的导体材料粉末与媒液(vehicle)、溶剂混合,准备导体材料糊料(paste),并且,将构成第二绝缘体层的绝缘体材料的粉末与有机粘合剂、溶剂混合,准备低导磁率绝缘体材料糊料。
接着,在上述获得的陶瓷生片S11~S16各自的预定位置上,通过冲床、激光照射等公知的方法穿有通孔,并在获得的陶瓷生片S11~S17的表面上,采用丝网印刷法等公知的印刷方法以预定的图案对上述低导磁率绝缘体材料糊料进行印刷,从而形成第二绝缘体材料层L11~L17。
接着,与上述相同地,采用丝网印刷法等公知的印刷方法,以与上述获得的陶瓷生片S11~S17的上述第二绝缘体材料层L11~L17的主面边缘部的至少一部分重合的方式,将上述导体材料糊料印刷成3/4匝(turn)、1/2匝等的コ字形图案等,从而形成导体材料层C11~C17,并且,在上述陶瓷生片的通孔H11~H16的内部填充上述导体材料糊料,形成通孔导体。
以预定的顺序重叠上述获得的陶瓷生片S11~S17,使得上述导体材料层C11~C17以及上述通孔导体交替连接而形成螺旋状线圈,并且,在上述获得的陶瓷生片S11~S17的上部和下部分别重叠、压接多张未印刷上述低导磁率绝缘体材料糊料、导体材料糊料等的陶瓷生片S 18,然后,在400℃~600℃下进行1~3个小时的去粘合剂处理,在800℃~1000℃下进行1~10个小时的烧固,从而得到层叠体11。
接着,与上述相同地,采用丝网印刷法、浸渍法、转印法等公知的涂敷方法,在获得的层叠体11的导电体层12的引出部12a露出的端面上,涂敷以Ag、Ag-Pd合金等的导电材料粉末为主要成分的烧结型导电材料糊料、或含有Ag、Ag-Pd合金等的导电材料粉末的热固化型导电性树脂糊料等,并在预定温度下进行烧结、或者在预定温度下进行热固化,从而形成外部电极14、14。
另外,出于提高浸焊性等目的,根据需要在上述外部电极上形成Cu镀层、Ni镀层、Sn镀层等。
(实施例1)
接着,使用图1~图4说明上述第一实施方式的层叠电感器的实施例1。首先,参照图3对本实施例的层叠电感器10的制造工序进行说明。
为了构成第一绝缘体层11a,将主要成分由FeO2、CuO、ZnO、NiO构成的准烧结粉碎后的Ni-Zn-Cu类铁氧体粉末与聚乙酸乙烯酯类有机粘合剂、溶剂、分散剂等混合,做成高导磁率绝缘体材料浆料,采用刮涂法将其涂敷在PET膜上并进行干燥,准备陶瓷生片S11~S18。另外,为了构成导电体层12,将Ag粉末与媒液、溶剂混合,准备导体材料糊料;并且,为了构成第二绝缘体层,将Zn类铁氧体材料粉末与有机粘合剂、溶剂混合,准备低导磁率绝缘体材料糊料。
接着,用冲床在上述获得的陶瓷生片S11~S16各自的预定位置上穿有通孔H11~H16,采用丝网印刷法,以预定的图案在获得的陶瓷生片S11~S17的表面上印刷上述低导磁率绝缘体材料糊料,形成第二绝缘体材料层L11~L17。
接着,采用丝网印刷法,以与上述获得的陶瓷生片S11~S17的上述第二绝缘体材料层L11~L17的主面边缘部的至少一部分重合的方式,将上述导体材料糊料印刷成3/4匝的コ字形图案,形成导体材料层C11~C17,并且,在上述陶瓷生片的通孔H1~H16的内部填充上述导体材料,形成通孔导体。
接着,以预定的顺序重叠上述获得的陶瓷生片S11~S17,使得上述导体材料层C11~C17以及上述通孔导体交替连接而形成螺旋状线圈,并且,在上述获得的陶瓷生片S11~S17的上部和下部分别重叠、压接多张未印刷上述低导磁率绝缘体材料糊料、导体材料糊料等的陶瓷生片S18,然后,在500℃下进行1个小时的去粘合剂处理,在900℃下进行5个小时的烧结,从而得到层叠体11。
接着,采用浸渍法在获得的层叠体11的导电体层12的引出部12a露出的端面上涂敷以Ag粉末为主要成分的烧结型导电材料糊料,在650℃下进行烧结,从而形成外部电极14、14。进而,虽然省略图示,但在上述外部电极上依次形成Ni镀层、Sn镀层,从而做成层叠电感器10。
如图1和图2所示,这样获得的本实施例1的层叠电感器是层叠电感器10,层叠以Ni-Zn-Cu类铁氧体为主要成分的多个绝缘体层11a、和以Ag为主要成分的3/4匝的コ字形的多个导电体层12,在层叠体11的内部设置螺旋状线圈15,所述螺旋状线圈15是上述3/4匝的コ字形的多个导电体层12和通孔导体交替连接而成的,所述层叠电感器10,以横穿上述螺旋状线圈15的内侧磁路16a的方式配置矩形的第二绝缘体层13,所述第二绝缘体层13以具有比上述第一绝缘体层11a的导磁率低的导磁率的Zn类铁氧体为主要成分,并且,上述第二绝缘体层13的主面边缘部和导电体层12在层叠方向上重叠,上述导电体层12从上面覆盖上述第二绝缘体层13的主面边缘部。
在本实施例1的层叠电感器10中,在上述层叠体11的层叠方向上设置有7个上述重叠的层结构,在上述重叠的部分,上述第二绝缘体层13的主面边缘部的3个边和上述3/4匝的コ字形的导电体层12的3个带状部,在面方向和厚度方向相接触。
(比较例1)
除没有设置第二绝缘体层之外,和上述实施例1相同地做成比较例1的层叠电感器。
表示测定上述实施例1的层叠电感器10和上述比较例1的层叠电感器的电流直流叠加特性而得到的结果(未图示)。
在比较例1的层叠电感器中,电感值从电流偏流为70mA左右开始急剧下降,在1A时下降为初始电感值的1/50。相对于此,在本实施例1的层叠电感器10中,即使将电流偏流增加到100mA左右,电感值也几乎不会从初始的电感值减少。
另外,除了上述第二绝缘体层13的配置之外,与上述第一实施方式相同地做成背景技术1和背景技术2的层叠电感器。
图4表示测定上述第一实施方式的层叠电感器10和上述比较例(背景技术1、背景技术2)的层叠电感器的电流直流叠加特性而得到的结果。横轴为叠加直流电流值(单位mA)0~1000mA,纵轴为电感值(单位μH)0~5μH。虚线表示背景技术1的层叠电感器的测定结果,包括初始电感值,在所施加的叠加直流电流的整个范围内,电感值大幅度降低。另外,点划线表示背景技术2的层叠电感器的测定结果,可以看到在从初始至100mA的范围内,随着叠加直流电流的增加,与初始的电感值相比电感值急剧下降。
相对于此,实线是第一实施方式的层叠电感器10的测定结果,初始的电感值是背景技术1和背景技术2的中间值左右,但是,即使叠加直流电流增加,也不会看到点划线所示的背景技术2的层叠电感器那样的电感值急剧下降,另外,电感值的变化较小。
如上所述,在本实施例的层叠电感器10的层叠体11的内部与导电体层12相接触的、磁通量密度最最容易变高的部分磁通量将不可避免地通过上述第二绝缘体层13,从而能够在本实施例的层叠电感器10中流过电流时防止磁饱和的发生,并能够无差异地改善电流直流叠加特性。
另外,如上所述第二绝缘体层13的主面边缘部和上述导电体层12在面方向和厚度方向接触,因此,即使第二绝缘体层变薄也能够可靠地得到导电体层和第二绝缘体层相接触的状态,并能够防止由第二绝缘体层抑制磁通量通过的作用产生差异,因此,能够提供一种可防止线圈磁路被完全截断、避免初始电感值大幅度下降的层叠电感器。
另外,由于采用上述第二绝缘体层13未向层叠电感器10的表面露出的结构,所以能够用作磁通量从层叠电感器10向周围泄漏较少的闭磁路电子零件。
并且,在本实施例的层叠电感器10中,由于在上述层叠体11的层叠方向上提供多个上述第二绝缘体层13,所以可减小施加电流时的特性变化,进一步提高电流直流叠加特性的稳定性。
(实施例2)
接着,使用图5和图6说明本发明的实施例2。图5是作为本发明的层叠电感器的实施方式的一个例子,表示实施例2的层叠电感器20的内部构造的剖视图,图6是用于说明本实施例2的层叠电感器20的制造工序的一个例子的主要部分的立体图。
如图5所示,本实施例2是层叠电感器20,层叠以Ni-Zn-Cu类铁氧体为主要成分的多个绝缘体层21a和以Ag为主要成分的多个导电体层22,在层叠体22的内部设置螺旋状线圈25,所述螺旋状线圈25是上述3/4匝的コ字形的多个导电体层22和通孔导体交替连接而成的,和先前的实施例1相同,以横穿上述螺旋状线圈25的内侧磁路26a的方式配置矩形的第二绝缘体层23,所述第二绝缘体层23以具有比上述第一绝缘体层21a的导磁率低的导磁率的Zn类铁氧体为主要成分,并且,上述第二绝缘体层23的主面边缘部和导电体层22在层叠方向重叠,从上述导电体层22上覆盖上述第二绝缘体层23的边缘部。在本实施例2的层叠电感器20中,在上述层叠体21的层叠体方向上设置3个上述重叠的层结构,在上述重叠的部分,上述第二绝缘体层23的主面边缘部的3个边和上述3/4匝的コ字形的导电体层22的3个带状部,在面方向和厚度方向相接触。
本实施例2和先前的实施例1的第1个不同点是:如上所述以从上述导电体层22上覆盖第二绝缘体层23的边缘部的方式重叠,在做成本实施例2的层叠电感器20的层叠体21时,在构成穿有通孔H24的第一绝缘体层的陶瓷生片S24上形成3/4匝的コ字形的导体材料层C24,并且,填充到上述通孔H24,从而形成通孔导体,然后,以边缘部与上述导体材料层C24重叠的方式,印刷形成低导磁率绝缘材料层L24。在为了得到电感值高的层叠电感器而使用较薄的第二绝缘体层时,在导电体层的厚度比第二绝缘体层的厚度大的情况下,如先前的实施例1所示,优选的是导电体层覆盖第二绝缘体层的边缘部的结构,在导电体层的厚度小于等于第二绝缘体层的厚度的情况下,如本实施例2所示,第二绝缘体层的边缘部从上面与导电体层重叠,能够使第二绝缘体层、导电体层各层的连续性变好。
本实施例2和先前的实施例1的第2个不同点是:在先前的实施例1中,对应于螺旋状线圈15的除去引出部12a的所有导电体层12,设置有上述第二绝缘体层13,对此,在本实施例2中,对应于接近螺旋状线圈的回转轴的长度中心的3个导电体层22,配置有3个上述第二绝缘体层。为了得到电流直流叠加特性良好且高电感值的层叠电感器,由于在接近磁通量密度容易变高的螺旋状线圈的回转轴的长度中心的地方配置第二绝缘体层,所以特别适合于低负荷电流规格的层叠电感器。
其他作用效果与上述实施例1相同。
(实施例3、4)
接着,使用图7~图11说明本发明的层叠电感器的第二实施方式的实施例3和实施例4。图7是表示本实施方式的实施例3的层叠电感器整体的、透视部分内部结构的外观立体图,图8是上述层叠电感器的图7的B-B线剖视图,图9是表示本实施方式的层叠电感器的内部构造的分解立体图。图10是表示本实施方式的实施例4的层叠电感器的内部结构的剖视图,图11是表示测定本实施方式的实施例3和实施例4的层叠电感器的电流直流叠加特性的结果的图。
首先,参照图9说明本实施例的层叠电感器30的制造工序。
为了构成第一绝缘体层31a,将Ni-Zn-Cu类铁氧体材料粉末与聚乙酸乙烯酯类有机粘合剂、溶剂、分散剂等混合,做成高导磁率绝缘体材料浆料,采用刮涂法将其涂敷在PET膜上并进行干燥,准备陶瓷生片S31~S39。另外,为了构成导电体层32,将Ag粉末与媒液、溶剂混合,准备导体材料糊料,并且,为了构成第二绝缘体层33,将Zn类铁氧体材料粉末与有机粘合剂、溶剂混合,准备低导磁率绝缘体材料糊料。
接着,在上述获得的陶瓷生片S31~S37各自的预定位置上,用冲床穿有通孔H31~H37,采用丝网印刷法,以预定的图案在获得的陶瓷生片S31、S33、S35、S37的表面上印刷上述低导磁率绝缘体材料糊料,形成第二绝缘体材料层L31、L33、L35、L37。此时,在陶瓷生片S33、S35上重叠4次地印刷形成上述低导磁率绝缘体材料糊料,使上述第二绝缘体材料层L33、L35的厚度,比形成在上述陶瓷生片S31、S37上的第二绝缘体材料层L31、L37的厚度厚4倍。
接着,采用丝网印刷法,以与上述获得的陶瓷生片S31~S38的上述第二绝缘体材料层L31、L33、L35、L37的主面边缘部的至少一部分重合的方式,将上述导体材料糊料印刷成1/2匝的コ字形图案,形成导体材料层C31~C38,并且,在上述陶瓷生片S31~S37的通孔H31~H37的内部填充上述导体材料糊料,形成通孔导体。
接着,以预定的顺序重叠上述获得的陶瓷生片S31~S38,使得上述导体材料层C31~C38以及上述通孔导体交替连接而形成螺旋状线圈,并且,在上述获得的陶瓷生片S31~S38的上部重叠、压接未印刷上述低导磁率绝缘体材料糊料、导体材料糊料等的陶瓷生片S39,然后,在500℃下进行1个小时的去粘合剂处理,在900℃下进行5个小时的烧结,从而得到层叠体31。
接着,采用浸渍法,在获得的层叠体31的导电体层32的引出部32a露出的端面上,涂敷以Ag粉末为主要成分的烧结型导电材料糊料,在650℃下进行烧结,形成外部电极34、34。进而,虽然省略图示,但在上述外部电极上依次形成Ni镀层、Sn镀层,从而做成层叠电感器30。
如图7和图8所示,上述获得的实施例3是层叠电感器30,层叠以Ni-Zn-Cu类铁氧体为主要成分的多个绝缘体层31a和以Ag为主要成分的多个导电体层32,在层叠体31的内部设置螺旋状线圈35,所述螺旋状线圈35是上述1/2匝的コ字形的多个导电体层32和通孔导体交替连接而成的,与先前的实施例1相同,以横穿上述螺旋状线圈35的内侧磁路36a的方式,配置矩形的第二绝缘体层33,所述第二绝缘体层33以具有比上述第一绝缘体层31a的导磁率低的导磁率的Zn类铁氧体为主要成分,并且,上述第二绝缘体层33的主面边缘部和导电体层32在层叠方向上重叠,上述导电体层32从上面覆盖上述第二绝缘体层33的主面边缘部。在本实施例3的层叠电感器30中,在上述层叠体31的层叠方向上设置有4个这样重叠的层结构,在上述重叠的部分,上述第二绝缘体层33的主面边缘部的3个边和上述1/2匝的コ字形的导电体层32的3个带状部,在面方向和厚度方向相接触。
另外,在本实施例3中,如上所述地设置的4个第二绝缘体层33中、接近上述螺旋状线圈35的回转轴的长度中心的第二绝缘体层33b的厚度分别为4μm,远离上述线圈的回转轴的长度中心的第二绝缘体层的厚度分别为1μm,接近上述螺旋状线圈35的回转轴的长度中心的第二绝缘体层33b的厚度,形成得比远离上述线圈的回转轴的长度中心的第二绝缘体层的厚度厚。
接着,说明本发明的实施例4的层叠电感器40的制造工序。
与先前的实施例3相同,为了构成第一绝缘体层41a,将Ni-Zn-Cu类铁氧体材料粉末与聚乙酸乙烯酯类有机粘合剂、溶剂、分散剂等混合,做成高导磁率绝缘体材料浆料,采用刮涂法将其涂敷在PET膜上并进行干燥,准备9张陶瓷生片。另外,为了构成导电体层42,将Ag粉末与媒液、溶剂混合,准备导体材料糊料,并且,为了构成第二绝缘体层43,将Zn类铁氧体材料粉末与有机粘合剂、溶剂混合,准备低导磁率绝缘体材料糊料。
接着,在上述获得的陶瓷生片中的7张陶瓷生片各自的预定位置上,用冲床穿有通孔,在获得的陶瓷生片中的4张陶瓷生片的表面上,采用丝网印刷法以预定的图案印刷上述低导磁率绝缘体材料糊料,将第二绝缘体材料层形成为上述实施例3的第二绝缘体材料层L31、L37的厚度的2.5倍的厚度。
接着,与上述实施例3相同,以与上述获得的陶瓷生片的上述第二绝缘体材料层的主面边缘部的至少一部分重合的方式,采用丝网印刷法将上述导体材料糊料印刷成1/2匝的コ字形图案,形成导体材料层,并且,在上述陶瓷生片的通孔的内部填充上述导体材料糊料,形成通孔导体。
接着,以预定的顺序重叠上述获得的陶瓷生片,使得上述导体材料层和上述通孔导体交替连接而形成螺旋状线圈,并且,在上述获得的陶瓷生片的上部重叠、压接未印刷上述低导磁率绝缘体材料糊料、导体材料糊料等的陶瓷生片,然后,在500℃下进行1个小时的去粘合剂处理,在900℃下进行5个小时的烧结,得到层叠体41。
接着,采用浸渍法在获得的层叠体41的导电体层42的引出部42a露出的端面上,涂敷以Ag粉末为主要成分的烧结型导电材料糊料,并在650℃下进行烧结,形成外部电极44、44。进而,虽然省略图示,但在上述外部电极上依次形成Ni镀层、Sn镀层,做成层叠电感器40。
如图10所示,上述获得的实施例4是层叠电感器40,层叠以Ni-Zn-Cu类铁氧体为主要成分的多个绝缘体层41a和以Ag为主要成分的多个导电体层42,在层叠体41的内部设置螺旋状线圈45,所述螺旋状线圈45是上述1/2匝的コ字形的多个导电体层42和通孔导体相互连接而成的,与先前的实施例1相同,以横穿上述螺旋状线圈45的内侧磁路46a的方式,配置矩形的第二绝缘体层43,所述第二绝缘体层43以具有比上述第一绝缘体层41a的导磁率低的导磁率的Zn类铁氧体为主要成分,并且,上述第二绝缘体层43的主面边缘部和导电体层42在层叠方向上重叠,上述导电体层42从上面覆盖在上述第二绝缘体层43的主面边缘部上。在本实施例4的层叠电感器40中,与上述实施例3相同,在上述层叠体41的层叠方向上设置有4个上述重叠的层结构,在上述重叠的部分,上述第二绝缘体层43的主面边缘部的3个边和上述1/2匝的コ字形的导电体层42的3个带状部,在面方向和厚度方向相接触。
另外,在本实施例4中,如上所述地设定的4个第二绝缘体层43c的厚度分别为2.5μm,接近上述螺旋状线圈45的回旋轴的长度中心的第二绝缘体层和远离上述线圈的回旋轴的长度中心的第二绝缘体层形成为相等的厚度。
图11表示对于上述实施例3和实施例4的层叠电感器,测定电流直流叠加特性获得的结果。横轴是叠加直流电流值(单位mA),纵轴是电感值(单位μH),实线是实施例3的层叠电感器10的测定结果,点划线是实施例4的层叠电感器的测定结果。
由图11可知,在接近螺旋状线圈35的回旋轴的长度中心的第二绝缘体层33b的厚度、形成得比远离上述线圈的回旋轴的长度中心的第二绝缘体层的厚度厚的实施例3的层叠电感器30中,与将4个第二绝缘体层形成为均匀厚度的实施例4的层叠电感器相比,能够得到较高的电感值,直到负荷电流至400mA为止。
如上所述,在实施例3中,能够通过流到线圈的电流,有效地防止发生线圈中心部的磁通量密度容易变高的部分的磁饱和,其结果是,能够使施加负荷电流时线圈内的磁通量密度均匀化,得到更高的电感值的层叠电感器。
另外,其他作用效果与上述实施例1、2相同。
(实施例5)
接着,使用图12~图15说明本发明的层叠电感器的第三实施方式的实施例5。图12表示本实施方式的实施例5的层叠电感器整体的、透视部分内部结构的外观立体图,图13是上述层叠电感器的图12的C-C线剖视图,图14是表示本实施方式的层叠电感器的内部构造的分解立体图。图15是表示测定本实施方式的实施例5的层叠电感器的电流直流叠加特性的结果的图。
首先,参照图14说明本实施例5的层叠电感器50的制造工序。
为了构成第一绝缘体层51a,将主要成分由FeO2、CuO、ZnO、NiO构成的准烧结粉碎后的Ni-Zn-Cu类铁氧体材料粉末与聚乙酸乙烯酯类有机粘合剂、溶剂、分散剂混合,做成高导磁率绝缘体材料浆料,采用刮涂法将其涂敷在PET膜上并进行干燥,准备陶瓷生片S51~S58。另外,为了构成导电体层52,将Ag粉末与媒液、溶剂相混合,准备导体材料糊料,并且,为了构成第二绝缘体层,将以FeO2、CuO、ZnO为主要成分的Cu-Zn类铁氧体粉末与上述同样地和有机粘合剂、溶剂相混合,准备低导磁率绝缘体材料糊料。
接着,在上述获得的陶瓷生片S51~S56各自的预定位置上,用冲床穿有通孔H51~H56,在获得的陶瓷生片S54的表面上,采用丝网印刷法以框形的图案印刷上述低导磁率绝缘体材料糊料,形成第二绝缘体材料层L54。
接着,以与上述获得的陶瓷生片S51~S57的上述第二绝缘体材料层L54的主面边缘部的至少一部分重合的方式,采用丝网印刷法将上述导体材料糊料印刷成3/4匝的コ字形图案,形成导体材料层C51~C57,并且,在上述陶瓷生片的通孔H51~H56的内部填充上述导体材料糊料,形成通孔导体。
接着,以预定的顺序重叠上述获得的陶瓷生片S51~S57,使得上述导体材料层C51~C57以及上述通孔导体交替连接而形成螺旋状线圈,并且,在上述获得的陶瓷生片S51~S57的上部和下部分别重叠、压接多张未印刷上述低导磁率绝缘体材料糊料、导体材料糊料等的陶瓷生片S58,然后,在500℃下进行1个小时的去粘合剂处理,在900℃下进行5个小时的烧结,得到层叠体51。
接着,在获得的层叠体51的导电体层52的引出部52a露出的端面上,采用浸渍法涂敷以Ag粉末为主要成分的烧结型导电材料糊料,并在650℃下进行烧结,形成外部电极54、54。进而,虽然省略图示,但在上述外部电极上依次形成Ni镀层、Sn镀层,做成层叠电感器50。
如图12和图13所示,这样获得的本实施例5的层叠电感器是层叠电感器50,层叠以Ni-Zn-Cu类铁氧体为主要成分的多个绝缘体层51a和以Ag为主要成分的3/4匝的コ字形的多个导电体层52,在层叠体51的内部设置螺旋状线圈55,所述螺旋状线圈55是上述3/4匝的コ字形的多个导电体层52和通孔导体交替连接而成的,以横穿上述螺旋状线圈55的内侧磁路56b的方式,配置框形的第二绝缘体层53,所述第二绝缘体层53以具有比上述第一绝缘体层51a的导磁率低的导磁率的Cu-Zn类铁氧体为主要成分,并且,上述第二绝缘体层53的主面边缘部和导电体层12在层叠方向上重叠,上述导电体层52从上面覆盖上述第二绝缘体层53的主面内周侧的边缘部。在本实施例5的层叠电感器50中,在上述层叠体51的层叠方向上设置有1个上述重叠的层结构,在上述重叠的部分,上述第二绝缘体层53的主面内周侧的边缘部的3个边和上述3/4匝的コ字形的导电体层52的3个带状部,在面方向和厚度方向相接触。
本实施例5与先前的实施例1~4的不同点在于,在先前的实施例1~4中,上述第二绝缘体层13、23、33、43以横穿上述螺旋状线圈15、25、35、45各自的内侧磁路的方式配置,相对于此,在本实施例5中,上述第二绝缘体层形成为框形,并以横穿上述螺旋状线圈55的外侧磁路的方式配置。
(比较例2)
除了以不与上述导电体层重叠的方式将第二绝缘体层仅配置在导电体层的内侧之外,与上述实施例5相同地,做成比较例2的层叠电感器。(背景技术2(专利文献2)的方式)
图15表示测定上述实施例5的层叠电感器50和上述比较例2的层叠电感器的电流直流叠加特性而获得的结果。横轴表示叠加直流电流值(单位mA),纵轴表示电感值(单位μH),实线是实施例5的层叠电感器50的测定结果,虚线是比较例2的层叠电感器的测定结果,由图15所示可知,与比较例的层叠电感器相比,本实施例5层叠电感器50从初始到负荷电流为1A为止,能够得到高电感值。
如上所述,在本实施例5中,第二绝缘体层以横穿螺旋状线圈55的外侧磁路56b的方式配置。因此,具有如下优点:由于能够在螺旋状线圈55内侧确保较大的磁路剖面积,所以能够取得较大的电感,并且,获得相同电感值所需要的线圈55的环绕数可以较少,特别适合于低负荷电流形式的层叠电感器。
(实施例6)
接着,使用图16说明本发明的第三实施方式的实施例6。
图16是作为本发明的层叠电感器的实施方式的一个例子,表示实施例6的层叠电感器60的内部结构的剖视图。
如图16所示,本实施例6是层叠电感器60,层叠以Ni-Zn-Cu类铁氧体为主要成分的多个绝缘体层61a和以Ag为主要成分的多个导电体层62,在层叠体61的内部设置螺旋状线圈65,所述螺旋状线圈65是上述3/4匝的コ字形的多个导电体层62和通孔导体交替连接而成的,与先前的实施例5相同,以横穿上述螺旋状线圈65的外侧磁路66b的方式,配置框形的第二绝缘体层63,所述第二绝缘体层63以具有比上述第一绝缘体层61a的导磁率低的导磁率的Cu-Zn类铁氧体为主要成分,并且,上述第二绝缘体层63的主面内周侧的边缘部和导电体层62在层叠方向上重叠,上述导电体层62从上面覆盖上述第二绝缘体层63的内周侧的边缘部。在本实施例6的层叠电感器60中,在上述层叠体61的层叠方向上设置有3个上述重叠的层结构,在上述重叠的部分,上述第二绝缘体层63的主面内周侧的边缘部的3个边和上述3/4匝的コ字形的导电体层62的3个带状部,在面方向和厚度方向相接触。
本实施例6和先前的实施例1的不同点在于,在先前的实施例5中,对应于接近螺旋状线圈55的回旋轴的长度中心的1个导电体层52,设置上述第二绝缘体层53,相对于此,在本实施例6中,对应于接近螺旋状线圈的回旋轴的长度中心的3个导电体层62,配置3个上述第二绝缘体层63。
由此,在能够减小施加电流时的特性变化,进一步提高电流直流叠加特性稳定性方面,与先前的实施例1~4相同。
在上述实施例1~实施例6中,例示了使用由通过烧结而一体化的陶瓷磁性体构成的层叠体的层叠电感器,但本发明不限于此,如上所述,能够适用于使用树脂复合型层叠体的层叠电感器。另外,这些层叠电感器能够适用于公知的各种电子设备。
产业上的可利用性
根据本发明,能够用于电流直流叠加特性良好且可取得高电感值的层叠电感器。

Claims (4)

1.一种层叠电感器,设置有层叠多个由磁性体做成的第一绝缘体层的层叠体;以及形成于多个上述第一绝缘体层的各个的带状导电体层被相互连接,在上述层叠体内部形成为螺旋状的至少一个线圈;其特征在于:
以横穿上述螺旋状线圈的外侧磁路的方式配置有第二绝缘体层,所述第二绝缘体层具有比上述第一绝缘体层的导磁率低的导磁率,并且,
上述第二绝缘体层的主面边缘部的至少一部分和上述导电体层在层叠方向上重叠,并且,在该重叠的部分,上述第二绝缘体层和上述导电体层接触。
2.根据权利要求1所述的层叠电感器,其特征在于:
上述第二绝缘体层和上述导电体层在面方向和厚度方向上接触。
3.根据权利要求1所述的层叠电感器,其特征在于:
在上述层叠体的层叠方向上具有多个上述第二绝缘体层。
4.根据权利要求3所述的层叠电感器,其特征在于:
接近上述螺旋状线圈的回旋轴的长度中心的第二绝缘体层的厚度,比远离上述线圈的回旋轴的长度中心的第二绝缘体层的厚度厚。
CN2007101054579A 2006-06-01 2007-05-31 层叠电感器 Expired - Fee Related CN101090026B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP178730/2006 2006-06-01
JP178724/2006 2006-06-01
JP2006178730A JP2007324555A (ja) 2006-06-01 2006-06-01 積層インダクタ
JP2006178724A JP2007324554A (ja) 2006-06-01 2006-06-01 積層インダクタ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2011104209934A Division CN102436902A (zh) 2006-06-01 2007-05-31 层叠电感器

Publications (2)

Publication Number Publication Date
CN101090026A CN101090026A (zh) 2007-12-19
CN101090026B true CN101090026B (zh) 2012-07-11

Family

ID=38857040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101054579A Expired - Fee Related CN101090026B (zh) 2006-06-01 2007-05-31 层叠电感器

Country Status (2)

Country Link
JP (1) JP2007324555A (zh)
CN (1) CN101090026B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911221B (zh) * 2008-01-08 2012-11-07 株式会社村田制作所 开磁路型层叠线圈部件及其制造方法
WO2009150921A1 (ja) * 2008-06-12 2009-12-17 株式会社村田製作所 電子部品
WO2010035559A1 (ja) * 2008-09-24 2010-04-01 株式会社村田製作所 積層コイル部品
JP4929483B2 (ja) * 2009-07-08 2012-05-09 株式会社村田製作所 電子部品及びその製造方法
CN102822917B (zh) * 2010-03-31 2016-01-06 株式会社村田制作所 电子部件及其制造方法
KR101332100B1 (ko) 2011-12-28 2013-11-21 삼성전기주식회사 적층형 인덕터
KR20130077400A (ko) 2011-12-29 2013-07-09 삼성전기주식회사 박막형 코일 부품 및 그 제조 방법
KR20130117026A (ko) * 2012-04-17 2013-10-25 주식회사 이노칩테크놀로지 회로 보호 소자
WO2013166619A1 (zh) * 2012-05-08 2013-11-14 深圳顺络电子股份有限公司 一种高自谐振频率和高品质因素的叠层电感
KR101792273B1 (ko) * 2012-06-14 2017-11-01 삼성전기주식회사 적층 칩 전자부품
WO2014050867A1 (ja) * 2012-09-28 2014-04-03 株式会社村田製作所 積層コイル部品およびその製造方法
KR101771749B1 (ko) * 2012-12-28 2017-08-25 삼성전기주식회사 인덕터
JP5807650B2 (ja) * 2013-03-01 2015-11-10 株式会社村田製作所 積層コイル及びその製造方法
JP2014187276A (ja) * 2013-03-25 2014-10-02 Fdk Corp 積層インダクタ
FR3009764B1 (fr) * 2013-08-14 2016-12-30 Thales Sa Composant ferrite pour application de puissance et procede de fabrication du composant
KR101994724B1 (ko) * 2013-11-05 2019-07-01 삼성전기주식회사 적층형 인덕터 및 그 제조방법
JP6204181B2 (ja) * 2013-12-18 2017-09-27 京セラ株式会社 コイル内蔵基板およびdc−dcコンバータ
KR101558132B1 (ko) * 2015-03-02 2015-10-06 삼성전기주식회사 박막형 코일 부품 및 그 제조 방법
WO2017038505A1 (ja) * 2015-09-01 2017-03-09 株式会社村田製作所 コイル内蔵部品
WO2018180176A1 (ja) * 2017-03-29 2018-10-04 株式会社村田製作所 電子部品
JP7288288B2 (ja) * 2017-05-02 2023-06-07 太陽誘電株式会社 磁気結合型コイル部品
JP2021136310A (ja) * 2020-02-26 2021-09-13 株式会社村田製作所 インダクタ部品

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6387809A (ja) * 1986-09-30 1988-04-19 Citizen Watch Co Ltd 演算増幅器
JPH1027712A (ja) * 1996-07-09 1998-01-27 Tokin Corp 高電流型積層チップインダクタ
JP2001044037A (ja) * 1999-08-03 2001-02-16 Taiyo Yuden Co Ltd 積層インダクタ
JP2001230119A (ja) * 2000-02-14 2001-08-24 Murata Mfg Co Ltd 積層インダクタ
JP3449351B2 (ja) * 2000-11-09 2003-09-22 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP2004343084A (ja) * 2003-04-21 2004-12-02 Murata Mfg Co Ltd 電子部品
JP4304019B2 (ja) * 2003-07-24 2009-07-29 Fdk株式会社 磁心型積層インダクタ

Also Published As

Publication number Publication date
JP2007324555A (ja) 2007-12-13
CN101090026A (zh) 2007-12-19

Similar Documents

Publication Publication Date Title
CN101090026B (zh) 层叠电感器
CN102436902A (zh) 层叠电感器
CN107025989B (zh) 线圈部件以及内藏该线圈部件的电路基板
CN106205954B (zh) 电感器及其形成方法
KR101762039B1 (ko) 코일 부품
KR101983136B1 (ko) 파워 인덕터 및 그 제조방법
US8970336B2 (en) Method of manufacturing an electronic component
JP5642036B2 (ja) チップ型コイル部品
KR101832560B1 (ko) 코일 전자부품 및 그 제조방법
EP3179489A1 (en) Power inductor
US10049814B2 (en) Multilayer electronic component and method of manufacturing the same
CN104347599B (zh) 线圈衬底及其制造方法、以及电感器
WO2005031764A1 (ja) 積層型磁性部品及びその製造方法
KR20160099882A (ko) 칩 전자부품 및 그 제조방법
CN109036831A (zh) 线圈部件及其制造方法
KR101832554B1 (ko) 칩 전자부품 및 그 제조방법
CN109961936B (zh) 片式电子组件
KR20170073554A (ko) 코일 부품
KR101813322B1 (ko) 코일 전자부품
JP2007324554A (ja) 積層インダクタ
CN107633941A (zh) 一种闭合型集成电感及其制备方法
US20210233698A1 (en) Coil component and its manufacturing method
JP2682829B2 (ja) 積層応用部品の構造
KR101561582B1 (ko) 적층형 파워 인덕터 및 그 제조방법
KR0180568B1 (ko) 적층 칩 인덕터의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1109955

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1109955

Country of ref document: HK

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120711

Termination date: 20140531