CN106205954B

CN106205954B - 电感器及其形成方法

Info

Publication number: CN106205954B
Application number: CN201610298452.1A
Authority: CN
Inventors: 柳寿铉; 彭世雄; 金政民; 吕正九; 金太勋; 李祥准; 郑地亨; 柳志满; 郑道暎
Original assignee: Samsung Electro Mechanics Co Ltd
Current assignee: Samsung Electro Mechanics Co Ltd
Priority date: 2015-05-27
Filing date: 2016-05-06
Publication date: 2018-08-03
Anticipated expiration: 2036-05-06
Also published as: CN106205954A; US10147533B2; US20160351321A1

Abstract

提供了一种电感器及其形成方法。所述电感器包括具有有机材料和设置在主体中的线圈部的主体。外电极设置在主体的外表面上并连接到线圈部。线圈部包括导电图案和导电过孔。粘合层设置在导电图案与导电过孔之间，粘合层由与导电图案和导电过孔的材料不同的材料形成。

Description

电感器及其形成方法

本申请要求分别于2015年5月27日和2015年10月16日在韩国知识产权局提交的第10-2015-0074101号和第10-2015-0144572号韩国专利申请的优先权和权益，所述韩国专利申请的公开内容通过引用被包含于此。

技术领域

本公开涉及一种表面安装器件(SMD)电感器，更具体地讲，涉及一种在100MHz或更高的高频带中使用的电感器。

背景技术

表面安装器件(SMD)电感器组件通常安装在电路板上。在100MHz或更高的高频带下使用的这样的产品称作高频电感器。

高频电感器通常用在用于阻抗匹配的LC电路中。例如，被构造为用于在各种频率下无线通信的多频带装置可包括这样的阻抗匹配电路，随着用于多频带装置的市场的发展，匹配电路的数量在使用时显著地增加。结果，对高频电感器的需求也已增加。

高频电感器方面的重要的技术趋势为高Q因数装置的实现。这里，Q可被评估为wL/R(Q＝wL/R)。也就是说，Q值为给定的频带中的电感(L)与电阻(R)的比的函数。由于针对电子组件的小型化的趋势，使得在减小元件的尺寸的同时，也努力地增大电感器的Q值。

如上所述，高频电感器用在阻抗匹配电路中，这样的高频电感器可被制造为适用于特定的公称电感(L)。此外，为了实现高Q因数组件，通常需要将组件制造为在恒定的公称电感L时具有较高的Q值。

然而，参照等式Q＝wL/R，为了在保持相同的电感的同时增大Q，应减小使用频带中的电阻(R)。这样，在主要使用高频电感器的大约100MHz至5GHz的高频区域内，需要减小电阻。

为了减小电阻，可增大电路线圈图案的厚度或线宽。在增大线宽的情况下，磁通量流经其的内芯的区域会减小，作为负面效果，电感L会减小。

因此，反而更优选的是：可在增大线圈图案的厚度的同时，通过减小线圈之间的层间距来减小电阻。

然而，在技术上难以增大线圈图案的厚度，由于将要堆叠的每个层的其上存在线圈的部分与其上不存在线圈的部分之间由于线圈的厚度而存在高度差，因此会需要用于减小高度差的特定方法。

根据现有技术，通常使用多层陶瓷技术来制造高频电感器。也就是说，已通过如下步骤来制造电感器：使用铁氧体或电介质粉末、玻璃陶瓷材料来制备浆料，以制造片；使用由银(Ag)成分形成的导电材料和丝网印刷方法来形成电路线圈图案，以制造每个层；同时堆叠制成的层；对堆叠的层进行烧结；然后，在烧结后的堆叠的层上形成外部端电极。

在根据现有技术的陶瓷电感器中，已通过丝网印刷方法来形成电路线圈图案。

结果，在印刷电路线圈图案时，对增大电路线圈图案的厚度的研究受到限制，并且在烧结的过程中，线的厚度会减小，从而难以增大电路线圈图案的厚度。

此外，即使在增大了电路线圈图案的厚度的情况下，在同时堆叠每个层时，也会形成台阶部。然而，在使用陶瓷片、单独的工艺和材料的现有技术中，需要诸如印刷非电路部、台阶部吸收片等，以解决如上所述的台阶部问题，但是这种单独的工艺会使制造产量和生产率劣化。

发明内容

本公开涉及一种电感器，更具体地讲，涉及一种高频电感器。

如上所述，在根据现有技术的多层陶瓷技术中，难以增大电路线圈图案的厚度和减小台阶部。

本公开的一方面提供一种电感器，具体地讲，提供一种能够解决诸如增大电路图案的厚度、减小台阶部等的技术问题的高频电感器。与通常使用的多层陶瓷技术不同，本公开还提供一种使用有机绝缘体的方法。

根据本公开的一方面，一种电感器可包括具有有机材料和设置在主体中的线圈部的主体，其中，线圈部包括导电图案和导电过孔，导电过孔包含作为金属成分的锡(Sn)或锡(Sn)基金属间化合物(IMC)。

IMC可形成在导电过孔中或形成在线圈部与过孔之间的界面处，并且可以为Cu₃Sn、Cu₆Sn₅、Ag₃Sn等。

根据本公开的另一方面，一种电感器包括：主体，具有有机材料和设置在主体中的线圈部；外电极，设置在主体的外表面上并连接到线圈部。线圈部包括导电图案和导电过孔，导电图案与导电过孔之间设置有粘合层，粘合层由与导电图案和导电过孔的材料不同的材料形成。

此外，本公开的另一方面提供一种电感器，所述电感器包括：主体，包括光敏有机材料、设置在主体内的线圈部；两个外电极，设置在主体的外表面上，并且电连接到线圈部的相应的端部。

此外，本公开的另一方面提供一种电感器，所述电感器包括：主体；线圈部，设置在主体中，并且包括：导电图案；多个过孔，使导电图案的部分互相连接，其中，过孔包含有机材料和金属的混合物。

此外，本公开的另一方面提供一种用于形成电感器的方法，所述方法包括：设置多个介电膜，其中，介电膜具有形成在介电膜的一个表面上的导电图案和延伸穿过介电膜并连接到导电图案的过孔导体；堆叠所述多个介电膜并对所述多个介电膜进行压制，以形成电感器，其中，设置具有导电图案和过孔导体的多个介电膜的步骤就每个单独的介电膜而言包括：形成延伸穿过单独的介电膜的过孔；在单独的介电膜的一个表面上形成导电图案，其中，导电图案在所述一个表面上延伸至过孔导体的位置。

附图说明

通过下面结合附图进行的详细描述，本公开的以上和其它方面、特征以及优点将更易于理解，在附图中：

图1是示出根据示例性实施例的电感器的内部的透视图；

图2是示出根据另一示例性实施例的电感器的内部的透视图；

图3是示出根据另一示例性实施例的电感器的内部的透视图；

图4是示出根据另一示例性实施例的电感器的内部的透视图；

图5A至图5G示出了根据发明示例1的用于电感器的制造工艺的顺序性步骤；

图6A至图6K示出了根据发明示例2的用于电感器的制造工艺的顺序性步骤；

图7A至图7L示出了根据发明示例3的用于电感器的制造工艺的顺序性步骤；

图8A至图8M示出了根据发明示例4的用于电感器的制造工艺的顺序性步骤；

图9A至图9M示出了根据发明示例5的用于电感器的制造工艺的顺序性步骤；

图10A至图10M示出了根据发明示例6的用于电感器的制造工艺的顺序性步骤。

具体实施方式

在下文中，将参照附图在下面描述本公开的实施例。

然而，本公开可按照许多不同的形式来举例说明，并且不应该被解释为局限于在此阐述的特定实施例。更确切地说，提供这些实施例，以使本公开将是彻底的和完整的，并将本公开的范围充分地传达给本领域的技术人员。

在整个说明书中，将理解的是，当诸如层、区域或晶圆(基板)的元件被称为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，所述元件可直接“在”另一元件“上”、直接“连接到”另一元件或直接“结合到”另一元件，或者可存在介于它们之间的其它元件。相比之下，当元件被称为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可不存在介于它们之间的其它元件或层。相同的标号始终指示相同的元件。如在此使用的，术语“和/或”包括一个或更多个相关联的所列项目中的任何以及全部组合。

将明显的是，虽然可在此使用术语“第一”、“第二”、“第三”等来描述各种构件、组件、区域、层和/或部分，但是这些构件、组件、区域、层和/或部分不应被这些术语限制。这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例实施例的教导的情况下，下面描述的第一构件、组件、区域、层或部分可称作第二构件、组件、区域、层或部分。

为了描述的方便，可在此使用空间相关的术语(例如，“在……之上”、“上面的”、“在……之下”和“下面的”等)，以描述如图中示出的一个元件与其它元件的位置关系。将理解的是，除了图中示出的方位之外，空间相关的位置术语意在包括装置在使用或操作时的不同方位。例如，如果图中的装置翻转，则被描述为相对于其它元件或特征“在”其它元件或特征“之上”的元件或“上面的”元件将被定位为相对于其它元件或特征“在”所述其它元件或特征“之下”或“下面”。因此，术语“在……之上”可根据附图和/或装置的特定方向而包含“在……之上”和“在……之下”的两种方位。装置可被另外定位(旋转90度或处于其它方位)，并可对在此使用的空间相关的描述符做出相应解释。

在此使用的术语仅用于描述特定实施例，并且无意限制本公开。除非上下文中另外清楚地指明，否则如在此使用的单数形式也意在包括复数形式。还将理解的是，当在本说明书中使用术语“包括”和/或“包含”时，列举存在所述的特征、整体、步骤、操作、构件、元件和/或组，而并不排除存在或增加一个或更多个其它特征、整体、步骤、操作、构件、元件和/或组。

在下文中，将参照示出本公开的实施例的示意图来描述本公开的实施例。在附图中，例如，由于制造技术和/或公差，可估计出所示出的形状的修改。因此，本公开的实施例不应被解释为受限于在此示出的区域的特定形状，而是应更普遍地被解释为包括由于制造工艺造成的形状的改变。以下的实施例也可由一个或它们的组合而构成。

下面描述的本公开的内容可具有多种构造，在此仅示出并描述了示例性构造。发明构思不应被解释为局限于这些示例性构造。

图1是示出根据示例性实施例的电感器的内部的透视图。

图2是示出根据另一示例性实施例的电感器的内部的透视图。

图3是示出根据另一示例性实施例的电感器的内部的透视图。

参照图1，根据示例性实施例的电感器可包括：主体10，包括有机材料和线圈部20；外电极31和32，设置在主体10的两端上。

此外，线圈部20可包括导电图案21以及一个或更多个导电过孔41。

主体10可包含具有有机成分的有机材料。

有机材料可以为具有B阶段的热固性有机材料或同时具有紫外线(UV)固化机理和热固化机理的光敏有机材料。主体10还可包含诸如SiO₂/Al₂O₃/BaSO₄/云母等的有机成分作为填料成分。

相比之下，由于根据现有技术的电感器的主体由诸如玻璃陶瓷、Al₂O₃、铁氧体等的陶瓷材料在800℃或更高温度下进行烧结而形成，因此主体大体上不包含有机成分。

同时，导电图案21由铜(Cu)线形成。提供了使用铜(Cu)箔蚀刻的遮蔽方法、使用镀铜(Cu)的半加成工艺(SAP)方法、模拟半加成工艺(MSAP)等作为形成线电路的方法，根据本公开，可使用任何这样的方法。

导电过孔41可由有机材料和金属彼此混合的膏而形成或由金属通过镀覆方法形成，并且可包含Sn或Sn基金属间化合物(IMC)作为金属成分。

根据本公开的示例性实施例，粘合层可形成在导电图案21与导电过孔41之间，形成粘合层的材料可与导电图案21和导电过孔41的材料不同。

粘合层可由具有比导电图案21和导电过孔41的材料的熔点低的熔点的材料形成。

导电图案21和导电过孔41可包含铜(Cu)，粘合层可包含锡(Sn)。例如，Sn基金属间化合物(IMC)可形成在导电图案21与导电过孔41之间的界面处。Sn基IMC的示例可包括Cu₃Sn、Cu₆Sn₅、Ag₃Sn等。

虽然Sn基金属间化合物形成在导体图案21与导电过孔41之间的界面处，但是也可形成在导电过孔41中，或也可不形成在导电过孔41中。

在现有技术中，使用陶瓷技术的电感器中的导电图案可形成为由银/铜(Ag/Cu)形成的烧结体，与导电图案相似，导电过孔也可形成为由银/铜(Ag/Cu)形成的烧结体。

在现有技术中，导电过孔和导电图案的成分会由于烧结助剂等而稍有改变，但是主要成分(80wt％或更多)为金属烧结体。由于在通过烧结形成金属烧结体时，有机材料会燃烧，从而被去除，因此导电过孔和导电图案大体上不包含有机材料。

相比之下，根据示例性实施例的导电过孔41不是金属电极，而是可由包含有机材料的金属膏形成，或可以为使用镀覆方法形成的金属柱状物。

导电过孔41可包含Sn或Sn基金属间化合物(IMC)作为金属成分。

根据示例性实施例，导电图案21可形成为通过镀覆方法、旋转方法(rollingmethod)制成的铜(Cu)布线图案，而导电过孔41可由有机材料和金属彼此混合的膏而形成或通过镀覆方法形成。

所述膏可包含体积比为大约20％至80％的有机材料。

此外，通过镀覆方法形成的导电过孔41大体上可以为纯金属。更具体地讲，在导电过孔由有机-金属复合材料形成的情况以及导电过孔通过镀覆方法形成的情况下，金属可包括锡(Sn)或锡(Sn)基混合金属。

根据示例性实施例，导电图案21和导电过孔41可通过同时堆叠而彼此直接接触，金属间化合物层可形成在它们之间的界面处。

为了容易形成金属间化合物层，可从同时堆叠起(以及之后)单独地执行热处理。

在诸如现有技术中使用的普通积层型印刷电路板技术中，由于导电过孔由与导电图案的材料相同的材料形成，因此不形成IMC层。

相比之下，在描述于此的示例性实施例中，与普通的堆积方法不同，导电图案21和导电过孔41可使用一种新颖的方法来彼此连接。详细地讲，导电图案21和导电过孔41可通过形成导电图案21的金属与形成导电过孔41的金属之间的扩散结合而彼此电连接。

根据示例性实施例，导电过孔41可包含用于形成导电图案21与导电过孔41之间的电连接的锡(Sn)。

导电过孔41可包含锡(Sn)，从而可通过与用作导电图案21的主要成分的铜(Cu)反应而容易地形成金属间化合物。

导电过孔41与导电图案21之间的接触可通过使金属间化合物形成在它们之间而改变为通过化学结合的接触，而不是简单的物理接触。

整个导电过孔41可包含锡。可选地，导电过孔41可仅在位于导电过孔41与导电图案21在同时堆叠过程中彼此接触处的界面的附近的区域中包含锡。

在仅于导电过孔41的位于导电过孔41和导电图案21在同时堆叠的过程中彼此接触处的界面的附近的部分中设置锡的情况下，可使用镀(Sn)镀覆仅在界面的附近中设置锡(Sn)层。

包含锡(Sn)和铜(Cu)的化合物可形成在导电图案21与粘合层之间，包含锡(Sn)和铜(Cu)的化合物可形成在导电过孔41与粘合层之间。

根据示例性实施例，与印刷电路板(PCB)或嵌在PCB中的电感器不同，外电极31和32可设置在主体10的两端。

外电极31和32可形成为一对，并且可沿主体10的长度方向设置在彼此相对的位置。更详细地讲，外电极31和32的最外层可以为锡(Sn)镀层，镍(Ni)镀层可设置在锡(Sn)镀层之下。

参照图1，在根据示例性实施例的电感器中，外电极31和32可均呈围绕主体10的拐角延伸的“L”形。

也就是说，外电极31和32可沿主体10的长度方向彼此对称地形成在主体10上，并且分别从主体10的相应的端表面延伸到主体10的下表面。

在外电极31和32呈如上所述的“L”形(图1中示出)的情况下，与如常见的根据现有技术的电感器中外电极设置在主体10的长度方向上的两个端表面以及其上表面和下表面上的情况相比，可显著地减少寄生电容的产生。外电极31和32的减小的寄生电容能够提供较高的Q因数。

此外，与以下将要描述的图2中的外电极的形状相比，在将电感器安装在板上时，可增大焊料涂敷区域，从而在将电感器安装在板上时，可提高电感器的粘合强度。

参照图2，在根据本公开的另一示例性实施例的电感器中，外电极31'和32'可设置在主体10的下表面上(例如，外电极31'和32'可仅设置在主体10的下表面上)。

在如上所述的外电极31'和32'设置在主体10的下表面上的情况下，与外电极设置在主体的长度方向上的两个端表面以及其上表面和下表面上的情况(例如，如常见的根据现有技术的电感器)相比，可显著地减少寄生电容的产生。与外电极呈“L”形的情况(如图1中示出的外电极)相比，还可减小寄生电容。寄生电容的减小能够提供较高的Q因数。

参照图3，在根据另一示例性实施例的电感器中，外电极31”和32”设置在包括主体10的长度方向上的两个端表面并包括主体10的上表面和下表面的区域上。

同时，参照图1至图3，线圈部20可被设置为垂直于电感器的安装表面。例如，线圈部20的每个线圈可大体上平坦，并且可被设置为与主体10的下表面垂直地延伸，其中，主体10的下表面用作安装表面。

根据示例性实施例，主体10可通过堆叠包含有机材料的多个层而形成。

主体10与由两个或更少层构成、包括单独的芯层并且具有堆叠在芯层上的积层的薄膜型功率电感器或薄膜型共模滤波器(CMF)(芯层和积层由彼此不同的介电材料形成)不同。具体地讲，根据示例性实施例的电感器的主体10可仅由包含有机材料的多个层构成，主体不具有与芯层对应的部分。

更具体地讲，多个层中的单个层的厚度可以为50μm或更小。

此外，包含有机材料的多个层可彼此接触。

根据示例性实施例，主体10还可包含无机材料，无机材料的含量可小于有机材料的含量。

与示例性实施例相比，现有技术中的电感器的主体通常由诸如玻璃陶瓷、Al₂O₃、铁氧体等的陶瓷材料形成，主体大体上不包含有机成分。

导电过孔41的截面形状可以为四边形，但不一定限制于此。

在使用普通的堆积方法通过顺序地堆叠而制成的电感器中，导电过孔的截面形状为梯形，但在根据描述于此的示例性实施例的电感器中，导电过孔的截面形状可以为四方形。

根据示例性实施例，锡(Sn)层还可设置在导电图案21与导电过孔41之间。

锡(Sn)层可通过镀覆形成，但不一定限制于此。

锡(Sn)层可设置在导电图案21与导电过孔41之间，用于导电图案21与导电过孔41之间的粘合。

图4是示出根据另一示例性实施例的电感器的内部的透视图。

参照图4，在根据另一实施例的电感器中，包括导电图案21和导电过孔41的线圈部20可以与电感器的板安装表面平行地设置，电感器的其它特征可以与以上描述的根据示例性实施例的电感器的特征相同。

在下文中，将描述用于制造根据示例性实施例的电感器的各个工艺。这些工艺为示例性的，电感器的制造方法不限于此。

图5A至图5G示出了根据发明示例1的用于电感器的制造工艺的顺序性步骤。

图6A至图6K示出了根据发明示例2的用于电感器的制造工艺的顺序性步骤。

图7A至图7L示出了根据发明示例3的用于电感器的制造工艺的顺序性步骤。

图8A至图8M示出了根据发明示例4的用于电感器的制造工艺的顺序性步骤。

图9A至图9M示出了根据发明示例5的用于电感器的制造工艺的顺序性步骤。

发明示例1

1、使用载膜层压半固化状态的介电膜(S1)

如图5A所示，可将载膜110'粘合到介电膜111的两个表面，其中，载膜110'为用于在每个工艺操作中处理和保护介电膜111的树脂膜。

载膜110'可由诸如聚乙烯对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)等的树脂材料形成，并且具有10至200μm的厚度。

在本发明示例中，可使用厚度为50μm的PET膜。

载膜110'可具有粘合力，但还可以容易分离。

为此，可使用高温发泡粘合剂、UV固化粘合剂等来调节粘合和分离。

在本发明示例中，可使用被加热至100℃时失去粘合力的高温发泡粘合剂将载膜110'和介电膜111彼此粘合。

介电膜111可由半固化状态的热固性树脂材料形成。

在本发明示例中，可使用BT(bismaleimide-triazine)树脂。在层压的过程中，介电膜111可以处于半固化状态。为了实现半固化状态，可使用热固性树脂材料或具有UV固化机理和热固化机理这二者的材料。

在本发明示例中，介电膜111的厚度可以为10μm。

2、使用激光钻孔形成通孔(S2)

如图5B所示，在使用载膜110'层压介电膜111的同时，可通过激光钻孔方法在介电膜111中形成通孔140。

在激光钻孔方法中，可使用任何的CO₂激光器和固体激光器，通孔140的直径可以在10至200μm的范围内。

在本发明示例中，可使用固体UV激光器来形成直径为40μm的通孔140。

3、在通孔中填充金属膏(S3)

如图5C所示，可使用膏印刷方法在通孔140中填充金属膏来形成过孔导体141。金属膏可以为导电金属(例如，粉末形式)和有机粘合剂的分散物或混合物。在本发明示例中，可使用包含体积比为20vol％至80vol％的导电金属的金属膏。

在金属的比低的情况下，导电性会劣化，这会对电感器的电阻和Q因数产生负面的影响。另一方面，在金属的比过高的情况下，会难以将金属散开，并且难以印刷金属膏。

4、去除载膜并层压铜箔(S4)

如图5D所示，可去除载膜110'，并且可在介电膜111的两个表面上层压铜箔120。在通过于100℃下加热达30秒去除发泡带(foamable tape)的粘合力之后，可去除载膜110'。在去除载膜110'之后，可将铜箔120附着到介电膜。在这种情况下，铜箔120的厚度可以在3μm至50μm的范围内进行不同的调节。在本发明示例中，可使用厚度为8μm的铜箔120。

5、使用图案蚀刻方法形成电路图案(S5)

可使用干膜抗蚀剂来执行曝光、显影和蚀刻。可将负性干膜(negative dry film)附着到介电膜的其上附着有铜箔的两个表面，然后进行曝光和显影。最后，可通过从已去除干膜的一部分对铜箔进行蚀刻。在这种情况下，图5E中示出的电路图案121可形成为具有15μm的宽度。在形成电路图案121时，形成在与电路图案121和过孔导体141彼此连接的位置对应的位置中的过孔垫121'可与电路图案121一起形成。过孔垫121'的尺寸(例如，直径)可以为50μm。

6、堆叠每个单独形成的层(S6)

可将其中仅形成有过孔的偶数层111c和111e与其上形成有如上所述的电路图案121的奇数层111b、111d和111f分开制造。可仅通过在步骤S4中去除载膜来容易地制造偶数层。

在如图5F所示的堆叠每个层时，包括最外层111a和111g，用于阻挡导体免受外部影响。最外层111a和111g可由绝缘体形成。在本发明示例中，可使用由与内层介电膜的材料相同的材料形成的膜来制造覆盖膜(例如，111a和111g)。覆盖膜的厚度可以为30μm。

如图5G所示，可通过同时堆叠如上所述单独地形成的每个层并且同时对堆叠的层进行压制来制造形成有电路图案121和过孔导体141的主体110。

可执行用于形成电感器的其它的工艺步骤，这些其它工艺步骤可与用于形成普通电感器的工艺步骤相似。详细地讲，可执行切割、抛光、形成外电极以及对外电极的外边缘镀镍/锡，最后，可另外执行测量和包装。

发明示例2

1、在介电膜上层压铜箔(S1)

如图6A所示，可在介电膜211上层压铜箔220。铜箔220和介电膜211可与发明示例1中的铜箔和介电膜相同。

2、层压载膜(S2)

在本发明示例中，可使用厚度为20μm的PET膜作为载膜210'。如图6B所示，与发明示例1相似，可使用具有能够调节粘附力的机理的粘合剂来附着载膜210'。

3、使用激光钻孔形成通孔(S3)

通孔240可具有与发明示例1中的通孔的直径相同的直径(40μm)。如图6C所示，通孔240可与通孔140类似地形成，并且可形成为延伸穿过介电膜211和载膜210'。注意的是，通孔240可延伸但不穿过铜箔220。

4、通过溅射形成种子层(S4)

可使用溅射方法形成钛(Ti)薄膜251。薄膜251可形成为具有1μm的厚度。如图6D所示，薄膜251可形成在载膜210'的一个表面上，并且可形成在通孔240的内部。

5、去除载膜(S5)

如图6E所示，可使用与发明示例1相似的粘合调节机理来去除载膜210'。

6、使用电镀方法形成过孔导体

如图6F所示，可通过对通孔240使用铜(Cu)电镀进行镀覆来形成过孔导体241。可在位于通孔240的内部的薄膜251的表面上镀覆过孔导体241。

7、使用电镀方法执行镀锡(Sn)(S7)

如图6G所示，可通过对过孔导体241执行镀锡(Sn)来形成锡镀层261，以确保层间连接可靠性。

可仅对稍后在同时堆叠层时将要与另一层接触的界面执行镀锡。

8、附着保护掩蔽膜270(S8)

如图6H所示，可在介电膜211的表面上形成保护掩蔽膜270，以覆盖介电膜211和锡镀层261。

9、通过干膜抗蚀剂的附着/曝光/显影/蚀刻来形成电路图案221(S9)

与电路图案121相似，可通过干膜抗蚀剂的附着/曝光/显影/蚀刻来形成电路图案221，如图6I所示。

10、去除掩蔽膜并堆叠每个层(S10)

在步骤S9之后，可去除掩蔽膜270，并且可如图6J所示堆叠层211a至211f中的每个。由于需要形成用于过孔导体241的平稳连接的Sn-Cu金属间化合物，因此可在230℃下执行真空压制达1小时。可通过加热来形成金属间化合物，同时，可使半固化状态的树脂完全固化。

为了锡镀层、电路层和镀铜的过孔导体241的稳固电连接，可单独地执行热处理。

可执行热处理(最高热处理温度：260℃)达1秒。

如上所述可通过其它的热处理来充分地形成锡镀层与电路导体之间的金属间化合物。

如图6K所示，可通过同时堆叠如上所述单独形成的层211a至211f中的每个并且对同时堆叠的层进行压制来制造可形成有电路图案221和过孔导体241主体210。

11、然后，外部端电极的形成可与普通电感器的制造工艺中的外部端电极的形成相似(S11)。

发明示例3

1、粘合载膜和铜箔(S1)

如图7A所示，可将载膜310'粘合到铜箔320，其中，载膜310'为用于在每个工艺操作中处理和保护介电膜311的树脂膜。

载膜310'可由诸如聚乙烯对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)等的树脂材料形成，并且具有10至200μm的厚度。

在本发明示例中，可使用厚度为50μm的PET载膜。

载膜310'可具有粘合力，但在去除载膜310'时还可以容易分离。

在本发明示例中，可使用被加热至100℃时失去粘合力的高温发泡粘合剂将载膜310'和铜箔320彼此粘合。

由于与发明示例1和2不同，在本发明示例中，通过模拟半加成工艺(MSAP)来形成电路，因此可使用具有薄的厚度的铜箔320。

在本发明示例中，可使用厚度为2μm的铜箔320。

2、在铜箔上层压DFR(PR)(S2)

为了形成电路图案，可在铜箔320上层压干膜抗蚀剂(DFR)330，如图7B所示。干膜抗蚀剂(DFR)330可以为用于曝光/显影的辅助材料。

3、显影/曝光(S3)

如图7C所示，可通过DFR 330的曝光/显影来形成干膜图案331。

4、电镀(S4)

如图7D所示，可通过电镀(镀Cu)来形成电路图案321。电路图案321由此可沉积在DFR 330中的由干膜图案331形成的间隙中。镀覆厚度可以为8μm。

5、分离干膜抗蚀剂(DFR)(S5)

如图7E所示，可通过去除干膜抗蚀剂(DFR)330来完成每个层上的电路图案321。

6、形成膏凸点(S6)

如图7F所示，可使用金属掩模通过印刷方法来形成用于过孔的金属膏凸点。在印刷之后，凸点341的直径可以为30μm，凸点341的高度可以为20μm。

所使用的膏中的金属材料可以为50wt％的锡-铋(Sn-Bi)合金和50wt％的铜(Cu)构成的混合金属，可使用环氧树脂作为粘合剂。膏的粘度可以为200Pa·s(帕·秒)，在印刷之后，可通过在60℃下干燥达30分钟来蒸发溶剂成分。

7、层压介电膜(S7)

如图7G所示，可在其上形成有凸点341的铜箔320上和电路图案321上层压介电膜311。可使用发明示例1中的BT树脂，介电膜311可形成为具有20μm的厚度。

8、附着保护掩蔽膜(S8)

如图7H所示，可附着保护掩蔽膜370。

9、去除载膜(S9)

如图7I所示，可去除载膜310'。可通过与发明示例1中的方法相同的方法来去除与发明示例1中的膜相同的膜。

10、蚀刻铜箔(S10)

如图7J所示，可通过蚀刻去除用作用于电镀的种子层的铜箔320。可使用H₂SO₄+H₂O₂作为蚀刻溶液。

11、同时堆叠(S11)

可去除掩蔽膜370，可堆叠层311a至311g中的每个层，如图7K所示。由于需要形成用于过孔的平稳连接的Sn-Cu金属间化合物，因此可在180℃下执行真空压制达1小时。可通过加热来形成金属间化合物，同时，可使介电树脂完全固化。由于使用具有低熔点的锡-铋(Sn-Bi)合金，因此与发明示例2不同，用于形成金属间化合物的温度可以低，从而可在低温下执行压制。

如图7L所示，可通过同时堆叠如上所述单独形成的层311a至311g中的每个并且同时对堆叠的层进行压制来制造形成有电路图案321和凸点341的主体310。

12、然后，外部端电极的形成可与普通电感器的制造工艺中的外部端电极的形成相似(S12)。

发明示例4

1、粘合载膜和铜箔(S1)

如图8A所示，可按照与发明示例3中公开的方式相同的方式来将载膜410'和铜箔420彼此粘合。

2、在铜箔上层压DFR(PR)(S2)

如图8B所示，可按照与发明示例3中的方式相同的方式在铜箔420上层压干膜抗蚀剂(DFR)(或光致抗蚀剂(PR))430。

3、曝光/显影(S3)

如图8C所示，可通过曝光/显影来形成干膜图案431。

4、电镀(S4)

可通过电镀(镀Cu)来形成电路图案421，如图8D所示。镀覆厚度可以为8μm。

5、分离干膜抗蚀剂(DFR)(S5)

如图8E所示，可通过去除干膜抗蚀剂(DFR)来完成每个层上的电路图案421。

6、附着介电膜(S6)

如图8F所示，可层压介电膜411。可将介电膜411层压为覆盖铜箔420的其上形成有电路图案421的表面和电路图案421。在本发明示例中，介电膜的高度可被设置为比电路图案的最上端高平均7μm。可使用能够被UV固化和显影的材料作为介电材料。

7、曝光/显影(S7)

如图8G所示，在使用掩模来遮蔽将要形成过孔的部分之后，可通过曝光和显影来形成通孔440。通孔的直径可以为30μm。

8、形成感光过孔(photo via)(金属掩模印刷)(S8)

如图8H所示，可使用金属掩模通过印刷方法来填充通孔440，以形成过孔441。

9、附着保护掩蔽膜(S9)

如图8I所示，可附着保护掩蔽膜470。

10、去除载膜(S10)

如图8J所示，可去除载膜410'。可通过与发明示例1中的方法相同的方法来去除与发明示例1中的膜相同的膜。

11、蚀刻铜箔(S11)

如图8K所示，可通过蚀刻来去除用作用于电镀的种子层的铜箔420。可使用H₂SO₄+H₂O₂作为蚀刻溶液。

12、同时堆叠(S12)

如图8L所示，可按照与发明示例3中的方式相同的方式来执行同时堆叠。

可去除掩蔽膜470，可堆叠层411a至411g中的每个。

如图8M所示，可通过同时堆叠如上所述单独地形成的层411a至411g中的每个并且对同时堆叠的层进行压制来制造设置有电路图案421和过孔441的主体410。

13、然后，外部端电极的形成可与普通电感器的制造工艺中的外部端电极的形成相似(S13)。

发明示例5

1、粘合载膜和铜箔(S1)

如图9A所示，可按照与发明示例3中公开的方式相同的方式将载膜510'和铜箔520彼此粘合。

虽然在本发明示例中将模拟半加成工艺(MSAP)用作电路形成方法，但是电路形成方法不一定限制于此。也就是说，可使用减成蚀刻方法。

2、在铜箔上层压DFR(PR)(S2)

如图9B所示，可按照与发明示例3中的方式相同的方式在铜箔520上层压干膜抗蚀剂(DFR)(或光致抗蚀剂(PR))530。

3、曝光/显影(S3)

如图9C所示，可通过曝光/显影来形成干膜图案531。

4、电镀(S4)

如图9D所示，可通过电镀(镀Cu)来形成电路图案521。镀覆厚度可以为8μm。

5、分离干膜抗蚀剂(DFR)(S5)

如图9E所示，可通过去除干膜抗蚀剂(DFR)来完成每个层上的电路图案521。

6、附着介电层(S6)

可层压膜式介电层。在本发明示例中，可将介电层511层压在电路图案521上，如图9F所示。可使用能够被UV固化和显影的光敏介电材料作为介电材料。

7、曝光/显影(S7)

如图9G所示，在使用掩模来遮蔽将要形成过孔的部分之后，可通过执行曝光和显影来形成通孔540。在本发明示例中，通孔540的直径可以为30μm，可执行曝光和显影，以使通孔540在介电膜511的曝光方向上的表面的周围具有大约30μm的直径，通孔540的整个截面形状可呈锥形。

8、对显影后的通孔的内部进行填Cu镀覆(S8)

可对显影后的通孔540执行填Cu镀覆，以形成过孔541，如图9H所示。在镀覆之后，为了使镀覆后的过孔的上表面平坦化，可对其执行研磨、抛光等。

9、对Cu填充镀层进行镀锡(Sn)(S9)

如图9I所示，可在形成于通孔上的Cu填充镀层的上表面上形成锡(Sn)镀层542。在这种情况下，锡(Sn)镀层542的合适的厚度可以为1μm至10μm。在本发明示例中，锡(Sn)镀层可形成为具有3μm的厚度。

10、附着保护掩蔽膜(S10)

如图9J所示，可附着保护掩蔽膜570。

11、去除载膜(S11)

如图9K所示，可去除载膜510'。可使用与发明示例1中的方法相同的方法来去除与发明示例1中的膜相同的膜。

12、蚀刻铜箔(S12)

如图9L所示，可通过蚀刻来去除用作用于电镀的种子层的铜箔520。可使用H₂SO₄+H₂O₂作为蚀刻溶液。

13、同时堆叠(S13)

如图9M所示，在去除掩蔽膜570之后，可堆叠每个层。由于需要形成用于过孔的平稳连接的Sn-Cu金属间化合物，因此可在200℃下执行真空压制达1小时。可通过加热来形成金属间化合物，同时，可使介电树脂完全固化。由于对铜填充镀层执行镀锡(Sn)，因此可在Sn-Cu界面处形成金属间化合物543。在这种情况下，形成的金属间化合物的示例可包括Cu₆Sn₅、Cu₃Sn等。

如图9M所示，可通过同时堆叠如上所述单独形成的每个层并且对同时堆叠的层进行压制来制造设置有电路图案521、过孔541、锡(Sn)镀层542和形成在Sn-Cu界面上的金属间化合物543的主体510。

14、然后，外部端电极的形成可与普通电感器的制造工艺中的外部端电极的形成相似(S14)。

发明示例6

1、粘合载膜和铜箔(S1)

如图10A所示，可按照与发明示例5中公开的方式相同的方式来将载膜610'和铜箔620彼此粘合。

2、在铜箔上层压DFR(PR)(S2)

如图10B所示，可按照与发明示例5中公开的方式相同的方式在铜箔620上层压干膜抗蚀剂(DFR)(或光致抗蚀剂(PR))630。

3、曝光/显影(S3)

如图10C所示，可通过曝光/显影来形成干膜图案631。

4、电镀(S4)

如图10D所示，可通过电镀(镀Cu)来形成电路图案621。镀覆厚度可以为8μm。

5、分离干膜抗蚀剂(DFR)(S5)

如图10E所示，可通过去除干膜抗蚀剂(DFR)来完成每个层上的电路图案621。

6、附着介电层(S6)

如图10F所示，可在电路图案621上层压介电层611。可使用能够通过热固化而处于半固化状态的材料作为介电材料。介电膜可由具有半固化状态的热固性树脂材料形成。这种材料的示例可包括半固化片、BT(bismaleimide-triazine resin)树脂等。在本发明示例中，可使用BT树脂。

7、激光钻孔(S7)

如图10G所示，可使用激光器来加工通孔640。在本发明示例中，通孔的直径可以为30μm。在激光钻孔的方法中，可使用CO₂激光器和固体激光器中的任意一种，通孔的直径可以在10μm至200μm范围内。在本发明示例中，可使用CO₂激光器形成具有30μm的直径的通孔640。

8、对通孔的内部进行填Cu镀覆(S8)

如图10H所示，可对通孔640的内部执行填Cu镀覆，以形成过孔641。在镀覆之后，为了使镀覆后的过孔的上表面平坦化，可对其执行研磨、抛光等。

同时，在对通孔的内部不执行填Cu镀覆的情况下，可仅通过对应于后续工艺的镀锡(Sn)来形成过孔导体。

9、对Cu填充镀层进行镀锡(Sn)(S9)

如图10I所示，可在形成于通孔中的Cu填充镀层的上表面上形成锡(Sn)镀层642。在这种情况下，锡(Sn)镀层642的合适的厚度可以为1μm至10μm。在本发明示例中，锡(Sn)镀层642可形成为具有3μm的突出高度。

10、附着保护掩蔽膜(S10)

如图10J所示，可附着保护掩蔽膜670。为了保护过孔641，可附着掩蔽膜670。

11、去除载膜(S11)

如图10K所示，可去除载膜610'。可使用热发泡膜(thermally foamable film)作为载膜，可通过在100℃下进行加热来去除载膜。

12、蚀刻铜箔(S12)

如图10L所示，可通过蚀刻来去除用作用于电镀的种子层的铜箔620。可使用H₂SO₄+H₂O₂作为蚀刻溶液。

13、同时堆叠(S13)

在去除掩蔽膜670之后，可堆叠每个层。由于需要形成用于过孔641的平稳连接的Sn-Cu金属间化合物，因此可在200℃下执行真空压制达1小时。可通过加热来形成金属间化合物，同时，可使介电树脂完全固化。由于对铜填充镀层执行镀锡(Sn)，因此可在Sn-Cu界面处形成金属间化合物643。在这种情况下，形成的金属间化合物的示例可包括Cu₆Sn₅、Cu₃Sn等。

与发明示例2和5相似，为了使锡镀层、电路图案和过孔641稳固地电连接，可单独地执行热处理。

可执行热处理(最高热处理温度：260℃)达1秒。

如上所述可通过热处理来充分地形成锡镀层与电路导体之间的金属间化合物643。

如图10M所示，可通过同时堆叠如上所述单独形成的每个层并且对同时堆叠的层进行压制来制造设置有电路图案621、过孔641、锡(Sn)镀层642以及形成在Sn-Cu界面上的金属间化合物643的主体610。

在下文中，将对发明示例1中制成的电感器和通过普通方法制成的电感器的Q值和电感进行模拟并将它们彼此进行比较。

在根据发明示例1制成的电感器中，使用镀铜(Cu)的电极，使用普通方法制成的对比示例的电感器被制造为使用烧结的银(Ag)电极。

[表1]

	对比示例	发明示例1
			导体的比电阻(μΩ·cm)	2.1(烧结的Ag)	1.7(铜箔/镀铜)
过孔的比电阻(μΩ·cm)	2.1(烧结的Ag)	80(Sn基膏)
			线宽/厚度(μm)	15/8	15/8
绝缘距离(μm)	7	7
			Q值(＠2.4GHz)	29.28	35.60
电感(nH)	15.06	14.09

参照表1，可了解的是，与通过普通方法使用烧结的银(Ag)电极制成的电感器的对比示例相比，在使用镀铜(Cu)的电极制成的电感器的发明示例1中，Q值显著提高。

在发明示例2中，由于过孔导体也由镀铜(Cu)的电极形成，因此增大Q值的效果可以更优良。

如上所述，根据在此提出的示例性实施例，可通过使用镀铜(Cu)的电极材料替代烧结的银(Ag)电极材料来增大Q值。

在纯材料的比电阻方面，与烧结的银(Ag)电极材料相比，镀铜的电极存在优势。然而，与烧结的电极相比，在镀覆的电极中，由于镀覆的电极的特性使得电阻由于晶界而增大的小，因此镀铜的电极比烧结的银电极更具优势。

通常，镀铜的电极的比电阻为大于1.7μΩ·cm至1.8μΩ·cm，但多层陶瓷方法中使用的烧结的银(Ag)电极的比电阻为大约2.0μΩ·cm至2.2μΩ·cm。

此外，根据本公开中提出的示例性实施例，由于通过镀铜/铜箔蚀刻来形成电路图案，因此可自由地调节线的厚度。

存在掩蔽方法(使用Cu箔蚀刻)、半加成工艺(SAP)(使用镀铜)、模拟半加成工艺(MSAP)等用作形成电路线圈图案的方法。在示例性实施例中，在没有具体的限制的情况下，可使用任何方法。

由于在根据现有技术的陶瓷电感器中使用丝网印刷方法来形成电路线圈图案，因此现有技术中的电路线圈图案在增大线的厚度方面受到限制，并且由于在烧结过程中所述厚度减小，因此难以增大线的厚度。

相比之下，在提出于此的根据示例性实施例的形成电路线圈图案的方法中，由于容易调节镀覆厚度和铜箔的厚度，因此可通过自由地增大铜(Cu)电路线圈的厚度来减小电阻，因此可增大Q值。

此外，根据示例性实施例，由于通过铜箔蚀刻来形成电路图案，因此可自由地调节线的厚度。因此，可通过自由地增大线的厚度来减小电阻，从而可增大Q值。

此外，根据示例性实施例，由于包含诸如聚合物等的有机材料的材料用作介电材料中的主要成分，因此可实现低的介电常数。

此外，根据现有技术的陶瓷电感器中通常使用的玻璃陶瓷材料的介电常数为大约5至10，铁氧体材料的介电常数为大约15。然而，包含作为主要成分的有机材料的介电材料的介电常数通常为5或更小。

因此，可减小自谐振现象(对Q因数具有负面影响)的影响。

也就是说，与根据现有技术的陶瓷电感器相比，由于介电常数低，使得自谐振频率(SRF)增大，因此还可减小几个GHz的频带内自谐振对电感器的影响，因此可实现稳定的Q因数。

此外，可通过使用有机绝缘材料有效地抑制在堆叠时形成台阶部，其中，与陶瓷片相比，有机绝缘材料中的无机材料的含量低且流动性好。

本公开提出了两种方法作为解决台阶部问题的方法。首先，提供一种通过在形成每个层时使用流动性的有机绝缘材料来形成层从而大体上不存在台阶部的方法。其次，提供一种通过在同时堆叠层时使用流动性的有机绝缘材料来减小台阶部的方法。

在两种方法中，可通过使用半固化状态的流动性的有机绝缘材料来解决台阶部问题。

可使用具有B阶段的热固性树脂材料(例如，半固化、BT(bismaleimide-triazine)树脂等)或使用同时具有UV固化机理和/或热固化机理的树脂材料来实现半固化状态。

虽然以上已示出并描述了示例性实施例，但对本领域技术人员将明显的是，在不脱离由权利要求限定的本发明的范围的情况下，可做出修改和变型。

Claims

1.一种电感器，包括：

主体，包括有机材料和设置在主体内的线圈部；

外电极，设置在主体的外表面上并连接到线圈部，

其中，线圈部包括导电图案和导电过孔，导电图案与导电过孔之间设置有粘合层，粘合层由与导电图案和导电过孔的材料不同的材料形成。

2.如权利要求1所述的电感器，其中，主体中的有机材料为光敏有机材料。

3.如权利要求2所述的电感器，其中，主体中的有机材料为UV固化和热固化的光敏有机材料。

4.如权利要求1所述的电感器，其中，主体中的有机材料为热固化有机材料。

5.如权利要求1所述的电感器，其中，主体还包含无机材料，主体中的无机材料的含量低于主体中的有机材料的含量。

6.如权利要求1所述的电感器，其中，主体包括堆叠的多个有机层。

7.如权利要求6所述的电感器，其中，所述多个有机层彼此直接接触。

8.如权利要求1所述的电感器，其中，粘合层由具有比导电图案和导电过孔的材料的熔点低的熔点的材料形成。

9.如权利要求8所述的电感器，其中，导电图案和导电过孔包含铜，粘合层包含锡。

10.如权利要求9所述的电感器，其中，导电图案与粘合层之间形成有包含锡和铜的化合物。

11.如权利要求9所述的电感器，其中，导电过孔与粘合层之间形成有包含锡和铜的化合物。

12.如权利要求1所述的电感器，其中，导电过孔由包含有机材料和金属的混合物的膏形成。

13.一种电感器，包括：

主体；

线圈部，设置在主体中，并且包括：

导电图案；

多个过孔，使导电图案的部分互相连接，

其中，过孔包含有机材料和金属的混合物，

其中，过孔和导电图案包含不同的金属材料。

14.如权利要求13所述的电感器，其中，主体包含光敏有机材料。

15.如权利要求14所述的电感器，其中，主体中的有机材料具有UV固化机理和热固化机理。

16.如权利要求14所述的电感器，其中，主体包含光敏有机材料和无机材料的混合物。

17.如权利要求13所述的电感器，其中，过孔由有机材料和Sn或Sn基金属间化合物的混合物形成，导电图案由Cu形成。

18.如权利要求13所述的电感器，所述电感器还包括形成在过孔与导电图案之间的接触部处的金属间化合物。

19.如权利要求13所述的电感器，其中，过孔包含体积比为20％至80％的有机材料。

20.如权利要求13所述的电感器，所述电感器还包括：

两个外电极，设置在主体的外表面上，并且电连接到线圈部的相应的端部，

其中，每个外电极在主体的至多两个外表面上延伸。

21.如权利要求20所述的电感器，其中，每个外电极具有在主体的两个相邻外表面上延伸的“L”形状。

22.一种用于形成电感器的方法，包括：

设置多个介电膜，其中，介电膜具有形成在介电膜的一个表面上的导电图案和延伸穿过介电膜并连接到导电图案的过孔导体；

堆叠所述多个介电膜并对所述多个介电膜进行压制，以形成电感器，

其中，设置具有导电图案和过孔导体的多个介电膜的步骤就每个单独的介电膜而言包括：

形成延伸穿过单独的介电膜的过孔导体；

在单独的介电膜的一个表面上形成导电图案，其中，导电图案在所述一个表面上延伸至过孔导体的位置，

其中，导电图案和过孔导体包含不同的金属材料。

23.如权利要求22所述的方法，其中，形成导电图案的步骤包括在单独的介电膜的一个表面和单独的介电膜的与所述一个表面背对的另一表面上形成导电图案，

堆叠所述多个介电膜并对所述多个介电膜进行压制的步骤包括：

交替地堆叠多个介电膜和另外的多个介电膜，其中，所述多个介电膜的一个表面和另一表面上形成有导电图案，所述另外的多个介电膜具有延伸穿过所述另外的多个介电膜的过孔导体；

对交替堆叠的介电膜进行压制。

24.如权利要求22所述的方法，其中，形成延伸穿过单独的介电膜的过孔导体的步骤包括：

形成延伸穿过单独的介电膜的通孔；

使用溅射方法在通孔中形成薄膜种子层；

对薄膜种子层进行电镀铜，以填充通孔；

在填充通孔的铜上电镀锡镀层。

25.如权利要求22所述的方法，其中，设置具有导电图案和过孔导体的多个介电膜的步骤就每个单独的介电膜而言包括：

形成导电图案；

在形成导电图案的步骤之后，通过印刷方法在导电图案上形成用于过孔导体的金属膏凸点；

在形成金属膏凸点的步骤之后，在形成有金属膏凸点的导电图案上层压介电膜，以形成金属膏凸点延伸穿过介电膜的介电膜。

26.如权利要求22所述的方法，其中，设置具有导电图案和过孔导体的多个介电膜的步骤就每个单独的介电膜而言包括：

形成导电图案；

在形成导电图案的步骤之后，层压单独的介电膜，以覆盖导电图案；

在层压单独的介电膜的步骤之后，在与导电图案重叠的位置形成延伸穿过介电膜的通孔；

在形成通孔的步骤之后，使用金属通过填充通孔来形成过孔导体。

27.如权利要求26所述的方法，其中，形成过孔导体的步骤包括：使用填铜方法对通孔的内部进行填充镀覆；在填充有Cu的通孔的上表面上镀覆锡镀层。