WO2012077413A1 - 積層チップインダクタ及びその製造方法 - Google Patents

積層チップインダクタ及びその製造方法 Download PDF

Info

Publication number
WO2012077413A1
WO2012077413A1 PCT/JP2011/073987 JP2011073987W WO2012077413A1 WO 2012077413 A1 WO2012077413 A1 WO 2012077413A1 JP 2011073987 W JP2011073987 W JP 2011073987W WO 2012077413 A1 WO2012077413 A1 WO 2012077413A1
Authority
WO
WIPO (PCT)
Prior art keywords
pattern
multilayer chip
lead
patterns
chip inductor
Prior art date
Application number
PCT/JP2011/073987
Other languages
English (en)
French (fr)
Inventor
喜和 丸山
小原　将孝
和彦 大山
Original Assignee
太陽誘電株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 太陽誘電株式会社 filed Critical 太陽誘電株式会社
Priority to JP2012547736A priority Critical patent/JPWO2012077413A1/ja
Priority to US13/991,690 priority patent/US8947189B2/en
Publication of WO2012077413A1 publication Critical patent/WO2012077413A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/043—Printed circuit coils by thick film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor

Definitions

  • the present invention relates to a multilayer chip inductor and a method for manufacturing the same, and more specifically to suppression of a decrease in core area due to misalignment during lamination.
  • FIGS. 8E and 8F A general configuration of a conventional multilayer chip inductor is shown in FIGS. 8E and 8F.
  • the circular patterns 112 to 118 and the lead patterns 120 and 124 are land patterns (connection portions) 112A, 112B, 114A, 114B, 116A, 116B, 118A, and the like for connection to the respective end portions through the through holes 130. 118B, 120A, 124A. *
  • such a multilayer chip inductor 100 includes a magnetic green sheet (hereinafter referred to as “magnetic sheet”) in which through patterns 130 to 118 constituting the coil pattern 106 and through holes 130 are formed at predetermined positions.
  • E1 to E4 are laminated in a predetermined order, a magnetic material sheet E5 on which an extraction pattern 120 and a through hole 130 are formed is overlaid on the upper side, and a magnetic material on which an extraction pattern 124 is formed on the lower side Sheet E6 is laminated.
  • a predetermined number of magnetic sheets G not provided with a conductor pattern are laminated on top and bottom of these laminates, fired, and external layers connected to the lead patterns 120 and 124 on the end face of the obtained laminate chip 102.
  • the multilayer chip inductor 100 is formed.
  • a multilayer chip inductor having a structure in which the lead pattern and the winding pattern are continuously formed as described above for example, there is a technique described in Patent Document 1 below.
  • the multilayer chip inductor 100 is formed using a 3/4 round conductor pattern (circulation pattern) as in the example shown in FIGS. 6 to 8 described above, a round screen having a plurality of round patterns arranged thereon, Each conductor pattern is printed on a magnetic green sheet using a drawing screen in which a plurality of drawing patterns are arranged, and magnetic sheets E1 to E6 on which each conductor pattern is printed are stacked.
  • differences in overall length accuracy between screens that cannot be aligned by alignment by alignment, and alignment errors reduce stacking accuracy, cause displacement and distortion of conductor patterns, reduce core area, and reduce inductance values. There is an inconvenience of lowering. *
  • FIG. 9A shows a state in which there is no stacking deviation
  • FIG. 9B shows a state in which the circulation pattern and the extraction pattern are shifted.
  • the present invention pays attention to the above points, and when forming a coil by laminating a plurality of insulator layers on which conductor patterns are formed, an inductance is suppressed by suppressing a decrease in core area due to misalignment of the lamination. It is an object of the present invention to provide a multilayer chip inductor that can maintain the value and can easily cope with a change in the number of turns of the coil, and a manufacturing method thereof. In addition, a magnetic body and a dielectric shall be contained in the insulator as used in the field of this invention.
  • a spiral coil pattern that circulates in a substantially rectangular shape along each side of the multilayer body is embedded in the multilayer body having a substantially rectangular parallelepiped shape in which a plurality of insulator layers are stacked.
  • the multilayer chip inductor comprising the multilayer chip and the external terminal electrode provided on the end face of the multilayer chip, the multilayer chip has a plurality of first patterns in which a circular pattern having connection portions at corners and ends is formed.
  • An insulator layer a coil pattern formed by connecting end portions of the circumferential pattern on the plurality of first insulator layers by through holes, and upper and lower sides of a stack of the plurality of first insulator layers
  • a second set of second patterns in which a drawing pattern having two connecting portions corresponding to the connecting portions and a notch portion formed between the two connecting portions and excised from the overlapping pattern is formed.
  • the coil pattern and the lead pattern are through-hole connected at one of the two connecting portions of the lead pattern.
  • One of the main forms is characterized in that the extraction pattern is symmetrical. *
  • a method for manufacturing a multilayer chip inductor according to the present invention is the method for manufacturing a multilayer chip inductor according to claim 1, wherein the second chip layer is formed on one of the second insulator layers. A through hole is formed at a position corresponding to one of the two connecting portions of the lead pattern on the insulator layer, the first insulator layer having the circumferential pattern is laminated, and a spiral coil pattern is formed thereon.
  • a plurality of first insulator layers are stacked in a predetermined order so as to be formed, and further, a position corresponding to one of the two closest connection portions of the circular pattern of the uppermost first insulator layer
  • the other second insulating layer having a through hole is laminated, and the obtained laminated body is baked to form an external terminal electrode on the end face where the lead pattern is exposed.
  • a spiral coil pattern is formed by laminating an insulating layer on which a circular pattern is formed, and the circular pattern is provided with connecting portions at corners and ends.
  • a lead portion formed at a position that does not overlap with the surrounding portion of the coil pattern; and two connecting portions corresponding to the connecting portion of the surrounding pattern of the first insulator layer that is continuous with the lead portion and nearest
  • the lead pattern having a notch formed between the two connection portions is provided above and below the coil pattern to be connected to the external terminal electrode. For this reason, even if the misalignment between the circumferential pattern and the lead pattern occurs during the stacking, the decrease in the core area can be suppressed and the inductance value can be maintained.
  • there are connecting portions at two positions of the drawing pattern and connecting portions are also provided at corner portions of the winding pattern, it is possible to easily cope with a change in the number of turns of the coil.
  • FIG. 1 is a diagram showing a multilayer chip inductor according to a first embodiment of the present invention, where (A) is a cross-sectional view of the chip cut in the stacking direction, and (B) is a cross-sectional view taken along line # A- # A. It is sectional drawing seen in the arrow direction.
  • FIG. 3 is an exploded perspective view showing a sheet laminated structure in the production process of the multilayer chip inductor of Example 1.
  • FIG. 3 is a plan view showing a turn pattern and a lead pattern of the multilayer chip inductor of Example 1.
  • FIG. 3 is a plan view showing a change in core area in the multilayer chip inductor of Example 1,
  • A is a state where there is no stacking deviation
  • B is a state where a circular pattern and a lead pattern are shifted
  • C is the above ( It is a figure which shows the planar shape of the core part in B). It is a figure which shows the other Example of this invention.
  • 1A and 1B are diagrams showing a multilayer chip inductor according to the background art, where FIG. 1A is a cross-sectional view of a chip cut in the stacking direction, and FIG. 2B is a cross-sectional view taken along line # C- # C in FIG. FIG.
  • FIG. 6 is a plan view showing a change in core area in the multilayer chip inductor according to the background art, in which (A) is a state where there is no stacking deviation, (B) is a state where a circular pattern and a lead pattern are shifted, and (C) is the above (B 2 is a diagram showing a planar shape of the core portion in FIG.
  • FIGS. 1A and 1B are diagrams showing a multilayer chip inductor according to the present embodiment, in which FIG. 1A is a cross-sectional view of the chip cut in the stacking direction, and FIG. 1B is a cross-sectional view taken along line # A- # A. It is sectional drawing cut
  • FIG. 2 is an exploded perspective view showing a sheet laminated structure in the manufacturing process of the multilayer chip inductor of the present embodiment
  • FIG. 3 is a plan view showing a circumferential pattern and a lead pattern of the multilayer chip inductor of the present embodiment.
  • FIG. 4A and 4B are plan views showing changes in the core area in the multilayer chip inductor of this example, where FIG. 4A shows a state in which there is no stacking deviation, FIG. 4B shows a state in which the circuit pattern and the lead pattern are shifted, and FIG. FIG. 4 is a diagram showing a planar shape of a core portion in (B).
  • a magnetic sheet is used to form the multilayer chip inductor.
  • a dielectric sheet may be used. *
  • the multilayer chip inductor 10 of this example includes a plurality of circular patterns 30, 32, and 34 inside a substantially rectangular parallelepiped magnetic body 14 that is a multilayer body of a plurality of magnetic sheets. , 36 is embedded in a spiral coil pattern 16.
  • each of the surrounding patterns 30 to 36 is substantially U-shaped, and these surrounding patterns 30 to 36 are laminated in a predetermined order, and are electrically connected via the through hole 22.
  • a spiral coil pattern 16 that circulates in a rectangular shape along each side of the substantially rectangular parallelepiped magnetic body 14 is obtained.
  • the external terminal electrodes 18 and 20 formed on the end face of the multilayer chip 12 and the coil pattern 16 are connected by lead patterns 40 and 42. These lead patterns 40 and 42 are formed of the same conductor as the circular patterns 30 to 36. *
  • the circulation pattern 30 is formed with land patterns 30A to 30D for connection at two ends and two corners.
  • the circular pattern 32 includes land patterns 32A to 32D
  • the circular pattern 34 includes land patterns 34A to 34D
  • the circular pattern 36 includes land patterns 36A to 36D.
  • These circular patterns 30 to 36 are printed by conductors on magnetic green sheets (hereinafter referred to as “magnetic sheets”) A1 to A4 using a circular screen in which a plurality of circular patterns are arranged.
  • the lead pattern 40 is formed at a position that reaches one of the short sides of the magnetic material sheet B1 and does not overlap with the surrounding portion of the spiral coil pattern 16.
  • the lead portion 40A and the two land patterns 40B and 40C corresponding to the land patterns 30A and 30B of the latest circuit pattern 30 at the time of lamination are continuously formed by the same conductor.
  • a notch 40D is formed between the land patterns 40B and 40C by cutting away a portion overlapping with the surrounding portion of the coil pattern 16.
  • the other lead pattern 42 is formed at a position that reaches one of the short sides of the magnetic sheet B2 and does not overlap with the surrounding portion of the spiral coil pattern 16.
  • the drawn portion 42A and the two land patterns 42B and 42C corresponding to the land patterns 34A and 34B of the latest round pattern 34 at the time of lamination are continuously formed by the same conductor.
  • a notch 42D is formed between the land patterns 42B and 42C by cutting away a portion overlapping the surrounding portion of the coil pattern 16.
  • These lead patterns 40 and 42 are printed by conductors on the magnetic sheets B1 and B2 by using a lead screen in which a plurality of lead patterns are arranged in the same manner as the circular patterns 30 to 36.
  • FIG. 2 An arbitrary number of magnetic sheets D on which no conductor pattern is provided are stacked, and a magnetic sheet B1 on which a lead pattern 40 is formed is stacked thereon. Then, a through-hole 22 is formed at a position corresponding to one of the land patterns 40B and 40C of the lead pattern 40, and a magnetic sheet A1 having a circular pattern 30 is laminated. Thereafter, the magnetic sheet A1, the magnetic sheet A2, the magnetic sheet A3, the magnetic sheet A4, the magnetic sheet A1, and the like are stacked in this order, and the ends of the respective circular patterns are connected to each other through the through holes 22. Thus, a spiral coil pattern 16 is formed.
  • the number of turns of the coil pattern 16 is arbitrary, but in the example shown in the drawing, the magnetic sheet A3 on which the winding pattern 34 is formed is laminated so as to be the uppermost layer, and on either of the land patterns 34A and 34D, The magnetic sheet B2 having the through hole 22 at the corresponding position and having the lead pattern 42 formed thereon is laminated. Furthermore, a desired number of other magnetic sheets D on which no conductor pattern is formed are laminated thereon.
  • FIG. 4 (A) from the state where there is no stacking deviation, the circular patterns 30 to 36 forming the spiral coil pattern 16 are stacked up and down as shown in FIG. 4 (B).
  • the core area 50 when the lead patterns 40 and 42 are displaced in position is only the amount that the land pattern 42C of the lead pattern 40 is shifted and blocked. That is, as shown in FIG. 4C, in this embodiment, the blocking area 52 due to the positional deviation at the time of stacking is the same as that of the above-described background art formed with the same outer dimensions (the blocking area 152 in FIG. 9C). ) And the inductance value can be maintained.
  • the magnetic sheets A1 to A4 on which the substantially U-shaped circulation patterns 30 to 36 are formed are laminated to form the spiral coil pattern 16, and the corners and ends of the circulation patterns 30 to 36 are formed. Is provided with a land pattern for connection. A lead portion formed at a position not overlapping with the surrounding portion of the coil pattern 16; two land patterns that are continuous with the lead portion and that connect to the land pattern of the nearest surrounding pattern; and the two land patterns.
  • the coil pattern 16 and the external terminal electrodes 18 and 20 are connected to each other by lead patterns 40 and 42 each having a cut portion formed between the patterns.
  • the lead-out patterns 40 and 42 have two land patterns 40B and 40C, 42B and 42C, respectively, and land patterns are also provided at corners of the circuit patterns 30 to 36, the coil pattern 16 It is not necessary to prepare different drawing patterns depending on the number of windings, and it is possible to easily cope with changes in the number of windings. In addition, an effect of increasing the stacking accuracy can be obtained.
  • this invention is not limited to the Example mentioned above, A various change can be added in the range which does not deviate from the summary of this invention.
  • the following are also included.
  • the shapes of the drawing patterns 40 and 42 shown in the above embodiment are merely examples, and may be appropriately changed as necessary.
  • the width of the lead-out portion 60A is narrower than the distance between the ends of the land patterns 60B and 60C on the magnetic sheet B3, and is cut between these land patterns 60B and 60C.
  • a lead pattern 60 having a notch 60D is formed.
  • FIG. 5A the width of the lead-out portion 60A is narrower than the distance between the ends of the land patterns 60B and 60C on the magnetic sheet B3, and is cut between these land patterns 60B and 60C.
  • a lead portion 66A reaching only one long side B6b of the magnetic sheet B6, two land patterns 66B and 66C, and a notch are formed on the magnetic sheet B6.
  • a lead pattern 66 having 66D is formed.
  • the same effects as those of the first embodiment described above can be obtained.
  • the example shown in FIGS. 5A to 5D is also an example, and may be appropriately changed so as to achieve the same effect. *
  • the lead pattern is connected to the land patterns at both ends of the substantially U-shaped circulation pattern.
  • this is also an example, and may be changed as necessary.
  • the other land pattern 36B is used as the land pattern 42C of the drawing pattern 42 as compared with the case where the land pattern 36A at the end of the circular pattern 36 and the land pattern 42B of the drawing pattern 42 are connected.
  • Inductance when connected to is reduced by the length of the pattern inside the frame indicated by a dotted line in FIG. That is, fine adjustment of the inductance of the dotted line frame portion is possible.
  • FIG. 5E the other land pattern 36B is used as the land pattern 42C of the drawing pattern 42 as compared with the case where the land pattern 36A at the end of the circular pattern 36 and the land pattern 42B of the drawing pattern 42 are connected.
  • Inductance when connected to is reduced by the length of the pattern inside the frame indicated by a dotted line in FIG. That is, fine adjustment of the inductance of the dotted line frame portion is possible.
  • the circular patterns 30 to 36 are substantially U-shaped, but any shape that can form a spiral coil pattern that circulates in a substantially rectangular shape is acceptable.
  • the circular pattern 38 shown in FIG. 5G has land patterns 38A, 38B, and 38C at two substantially L-shaped end portions and one corner portion.
  • the inductance can be reduced by the length of the pattern. That is, as in the case of the substantially U-shaped circulation pattern shown in FIGS. 5E and 5F described above, fine adjustment of the inductance of the dotted line frame portion is possible.
  • the number of laminated magnetic sheets shown in the above embodiment is an example, and may be appropriately increased or decreased as necessary. Further, a dielectric sheet may be used instead of the magnetic sheet.
  • the shape of the notches 40D, 42D, 60D, 62D, 64D, and 66D shown in the above embodiment is also an example, and the lead pattern has a shape that does not overlap with the surrounding portion of the coil pattern at a portion other than the land pattern, that is, Any shape may be used as long as it does not block the core area.
  • a spiral coil pattern is formed by laminating an insulating layer on which a circular pattern is formed, and the circular pattern is provided with connecting portions at corners and ends.
  • a lead portion formed at a position that does not overlap with the surrounding portion of the coil pattern; and two connecting portions corresponding to the connecting portion of the surrounding pattern of the first insulator layer that is continuous with the lead portion and nearest.
  • the lead pattern having a notch formed between the two connection portions is provided above and below the coil pattern to be connected to the external terminal electrode.
  • Multilayer chip inductor 12 Multilayer chip 14: Magnetic body 16: Coil pattern 18, 20: External terminal electrode 22: Through hole 30, 32, 34, 36, 38: Circulation pattern 30A-30D, 32A-32D, 34A 34D, 36A-36D, 38A-38C: Land pattern 40, 42: Draw pattern 40A, 42A: Drawer 40B, 40C, 42B, 42C: Land pattern 40D, 42D: Notch 50: Core area 52: Reduced area 60 66: Drawing pattern 60A, 62A, 64A, 66A: Drawing part 60B, 60C, 62B, 62C, 64B, 64C, 66B, 66C: Land pattern 60D, 62D, 64D, 66D: Notch 100: Multilayer chip inductor 102: Laminate chip 104: magnetism Body 106: Coil pattern 108, 110: External terminal electrode 112, 114, 116, 118: Circulation pattern 112A, 112B, 114A, 114B,

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

【課題】導体パターンが形成された絶縁体層の積層ずれによるコア面積の減少を抑制し、コイルの巻き数の調整にも対応可能な積層チップインダクタを提供する。【解決手段】角部及び端部に接続部を有する周回パターン３０～３６が形成された磁性体シートＡ１～Ａ４を、所定順序で積層してスルーホール接続し、螺旋状のコイルパターン１６を形成する。引出パターン４０，４２は、コイルパターン１６の周回部と重ならない位置に形成され外部端子電極１８，２０に接続する引出部と、該引出部に連続しており前記周回パターンの接続部と対応する位置に形成された２つの接続部と、該２つの接続部の間に形成された切欠きを有している。引出パターン４０，４２を設けた磁性体シートＢ１，Ｂ２を、コイルパターン１６が形成された積層体の上下に設けることで、積層時の位置ずれによるコア面積の減少を抑制できる。

Description

積層チップインダクタ及びその製造方法
本発明は、積層チップインダクタ及びその製造方法に関し、更に具体的には、積層時の位置ずれによるコア面積の減少抑制に関するものである。
従来の積層チップインダクタの一般的な構成が図６～図８に示されている。これらの図に示す積層チップインダクタ１００は、磁性体１０４の内部に、スルーホール１３０を介して複数の周回パターン１１２，１１４，１１６，１１８を導電接続した螺旋状のコイルパターン１０６が埋設されている。前記コイルパターン１０６と積層体チップ１０２の端面に形成された外部端子電極１０８，１１０は、引出パターン１２０，１２４により接続されている。これら引出パターン１２０，１２４は、図８(E)及び(F)に示すように、前記周回パターン１１２～１１８と同一の導体によって形成された周回部１２２，１２６と連続的に形成されている。前記周回パターン１１２～１１８及び引出パターン１２０，１２４は、それぞれの端部に、スルーホール１３０を介して接続するためのランドパターン（接続部）１１２Ａ，１１２Ｂ，１１４Ａ，１１４Ｂ，１１６Ａ，１１６Ｂ，１１８Ａ，１１８Ｂ，１２０Ａ，１２４Ａを有している。　
このような積層チップインダクタ１００は、図７に示すように、コイルパターン１０６を構成する周回パターン１１２～１１８と所定の位置にスルーホール１３０が形成された磁性体グリーンシート（以下「磁性体シート」とする）Ｅ１～Ｅ４を、所定の順序で積層し、その上側に、引出パターン１２０及びスルーホール１３０が形成された磁性体シートＥ５を重ね、下側に、引出パターン１２４が形成された磁性体シートＥ６を積層する。更に、これらの積層体の上下に、導体パターンを設けていない磁性体シートＧを所定枚数積層して焼成し、得られた積層体チップ１０２の端面に、前記引出パターン１２０，１２４に接続する外部端子電極１０８，１１０を形成することにより、積層チップインダクタ１００が形成される。このように引出パターンと周回パターンが連続形成された構造を有する積層チップインダクタとしては、例えば、下記特許文献１に記載の技術がある。
特開２００３－２７２９１４号公報
上述した図６～図８に示す例のように、３／４周の導体パターン（周回パターン）を用いて積層チップインダクタ１００を形成する場合には、周回パターンが複数配列された周回用スクリーンと、引出パターンが複数配列された引出用スクリーンを用いて、各導体パターンを磁性体のグリーンシートに印刷し、各導体パターンが印刷された磁性体シートＥ１～Ｅ６を積層する。その結果、アライメントによる位置合わせにて、合せきることができない各スクリーン間の全長精度差や、アライメント誤差が、積層精度を低下させ、導体パターンのずれや歪みを起こし、コア面積を下げインダクタンス値を低下させるという不都合がある。　
この状態を、前記積層チップインダクタ１００におけるコア面積の変化を示す図９を参照して具体的に説明する。図９(A)には、積層ずれがない状態が示され、図９(B)には、周回パターンと引出パターンがずれた状態が示されている。図９(B)のように螺旋状のコイルパターン１０６を形成する周回パターン１１２～１１８に対して、その上下に積層される引出パターン１２０，１２４が位置的なずれを生じると、コイルのコア面積１５０の一部が、引出パターン１２０の周回部１２２と引出パターン１２４の周回部１２６により遮断される。すなわち、図９(C)に示す遮断面積１５２の分だけ、コア面積１５０が減少し、インダクタンスを劣化させる原因となっている。なお、図９(B)には、磁性体シートＥ５及びＥ６の双方が、他の磁性体シートＥ１～Ｅ４に対して、同方向に同じ量だけずれた状態が示されているが、磁性体シートＥ５又はＥ６のいずれか一方がずれた場合でも、コア面積１５０が減少することには変わりがない。なお、上述した磁性体シートに代えて、誘電体シートを利用する場合にも、上記と同様の不都合が生じる。　
本発明は、以上のような点に着目したもので、導体パターンが形成された絶縁体層を複数積層してコイルを形成する際に、積層の位置ずれによるコア面積の減少を抑制してインダクタンス値を維持するとともに、コイルの巻き数の変更にも容易に対応可能な積層チップインダクタ及びその製造方法を提供することを、その目的とする。なお、本発明でいう絶縁体には、磁性体及び誘電体が含まれるものとする。
本発明の積層チップインダクタは、複数の絶縁体層が積層された略直方体形状の積層体の内部に、該積層体の各辺に沿って略矩形状に周回した螺旋状のコイルパターンが埋設された積層チップと、該積層チップの端面に設けられた外部端子電極とを備える積層チップインダクタにおいて、前記積層チップは、角部及び端部に接続部を有する周回パターンが形成された複数の第１の絶縁体層，前記複数の第１の絶縁体層上の前記周回パターンの端部同士をスルーホールによって接続して形成されたコイルパターン，前記複数の第１の絶縁体層の積層体の上下に配置されており、前記コイルパターンの周回部分と重ならない位置に形成され前記外部端子電極と接続する引出部分と、該引出部分に連続しており直近の第１の絶縁体層の周回パターンの接続部と対応する２つの接続部と、該２つの接続部の間に形成されており前記周回パターンと重なる部分を切除した切欠き部と、を有する引出パターンが形成された一組の第２の絶縁体層，を有しており、前記コイルパターンと引出パターンが、前記引出パターンの２つの接続部のいずれかの位置で、スルーホール接続されたことを特徴とする。主要な形態の一つは、前記引出パターンが、対称形であることを特徴とする。　
本発明の積層チップインダクタの製造方法は、請求項１又は２のいずれかに記載の積層チップインダクタの製造方法であって、一方の前記第２の絶縁体層上に、該一方の第２の絶縁体層上の引出パターンの２つの接続部のいずれかに対応する位置にスルーホールが形成され、前記周回パターンを有する第１の絶縁体層を積層し、その上に螺旋状のコイルパターンを形成するように所定の順序で複数の第１の絶縁体層を積層し、更にその上に、最上層の第１の絶縁体層の周回パターンの直近の２つの接続部のいずれかと対応する位置にスルーホールを有する他方の前記第２の絶縁体層を積層し、得られた積層体を焼成して、前記引出パターンが露出した端面に、外部端子電極を形成することを特徴とする。本発明の前記及び他の目的，特徴，利点は、以下の詳細な説明及び添付図面から明瞭になろう。
本発明によれば、周回パターンが形成された絶縁体層を積層して螺旋状のコイルパターンを形成するとともに、前記周回パターンには、角部及び端部に接続部を設ける。そして、前記コイルパターンの周回部と重ならない位置に形成された引出部分と、該引出部分に連続しており直近の第１の絶縁体層の周回パターンの接続部に対応する２つの接続部と、該２つの接続部間に形成された切欠き部とを有する引出パターンを、前記コイルパターンの上下に設けることで、外部端子電極に接続することとした。このため、積層時に周回パターンと引出パターンの位置ずれが生じたとしても、コア面積の減少を抑制し、インダクタンス値を維持することができる。また、引出パターンの２ヶ所に接続部があり、かつ、周回パターンの角部にも接続部を設けているため、コイルの巻き数の変更にも容易に対応が可能となる。
本発明の実施例１の積層チップインダクタを示す図であって、(A)は積層方向にチップを切断した断面図，(B)は前記(A)を＃Ａ－＃Ａ線に沿って切断し矢印方向に見た断面図である。 前記実施例１の積層チップインダクタの製造工程におけるシート積層構造を示す分解斜視図である。 前記実施例１の積層チップインダクタの周回パターン及び引出パターンを示す平面図である。 前記実施例１の積層チップインダクタにおけるコア面積の変化を示す平面図であり、(A)は積層ずれがない状態，(B)は周回パターンと引出パターンがずれた状態，(C)は前記(B)におけるコア部分の平面形状を示す図である。 本発明の他の実施例を示す図である。 背景技術の積層チップインダクタを示す図であって、(A)は積層方向にチップを切断した断面図，(B)は前記(A)を＃Ｃ－＃Ｃ線に沿って切断し矢印方向に見た断面図である。 前記背景技術の積層チップインダクタの製造工程におけるシート積層構造を示す分解斜視図である。 前記背景技術の積層チップインダクタの周回パターン及び引出パターンを示す平面図である。 前記背景技術の積層チップインダクタにおけるコア面積の変化を示す平面図であり、(A)は積層ずれがない状態，(B)は周回パターンと引出パターンがずれた状態，(C)は前記(B)におけるコア部分の平面形状を示す図である。
以下、本発明を実施するための形態を、実施例に基づいて詳細に説明する。
最初に、図１～図４を参照しながら本発明の実施例１を説明する。図１は、本実施例の積層チップインダクタを示す図であって、(A)は積層方向にチップを切断した断面図，(B)は前記(A)を＃Ａ－＃Ａ線に沿って切断し矢印方向に見た断面図である。図２は、本実施例の積層チップインダクタの製造工程におけるシート積層構造を示す分解斜視図であり、図３は、本実施例の積層チップインダクタの周回パターン及び引出パターンを示す平面図である。図４は、本実施例の積層チップインダクタにおけるコア面積の変化を示す平面図であり、(A)は積層ずれがない状態，(B)は周回パターンと引出パターンがずれた状態，(C)は前記(B)におけるコア部分の平面形状を示す図である。なお、本実施例では、積層チップインダクタを形成するために磁性体シートを利用しているが、これは一例であり、誘電体シートを利用してもよい。　
図１及び図２に示すように、本実施例の積層チップインダクタ１０は、複数の磁性体シートの積層体である略直方体形状の磁性体１４の内部に、複数の周回パターン３０，３２，３４，３６からなる螺旋状のコイルパターン１６が埋設されている。前記周回パターン３０～３６は、図２及び図３に示すように、それぞれ略コ字状をしており、これら周回パターン３０～３６を所定の順序で積層し、スルーホール２２を介して導電接続することによって、略直方体形状の磁性体１４の各辺に沿って矩形状に周回した螺旋状のコイルパターン１６が得られる。積層体チップ１２の端面に形成された外部端子電極１８，２０と前記コイルパターン１６は、引出パターン４０，４２により接続されている。これら引出パターン４０，４２は、前記周回パターン３０～３６と同一の導体によって形成されている。　
前記周回パターン３０は、図示の例では、２つの端部と２つの角部に、接続用のランドパターン３０Ａ～３０Ｄが形成されている。同様に、周回パターン３２は、ランドパターン３２Ａ～３２Ｄを有し、周回パターン３４は、ランドパターン３４Ａ～３４Ｄを、周回パターン３６は、ランドパターン３６Ａ～３６Ｄを有している。これら周回パターン３０～３６は、周回パターンが複数配列された周回用スクリーンを用いて、磁性体のグリーンシート（以下「磁性体シート」とする）Ａ１～Ａ４上に、導体によって印刷される。　
一方、前記引出パターン４０は、図３(E)に示すように、磁性体シートＢ１の短辺の一方に達し、かつ、前記螺旋状のコイルパターン１６の周回部と重ならない位置に形成された引出部４０Ａと、積層時の直近の周回パターン３０のランドパターン３０Ａ，３０Ｂと対応する２つのランドパターン４０Ｂ及び４０Ｃとが、同一の導体によって連続形成されている。なお、
前記ランドパターン４０Ｂと４０Ｃの間には、前記コイルパターン１６の周回部と重畳する部分を切除した切欠き４０Ｄが形成されている。同様に、他方の引出パターン４２は、図３(F)に示すように、磁性体シートＢ２の短辺の一方に達し、かつ、前記螺旋状のコイルパターン１６の周回部と重ならない位置に形成された引出部４２Ａと、積層時の直近の周回パターン３４のランドパターン３４Ａ，３４Ｂと対応する２つのランドパターン４２Ｂ及び４２Ｃとが、同一の導体によって連続形成されている。前記ランドパターン４２Ｂと４２Ｃの間には、前記コイルパターン１６の周回部と重畳する部分を切除した切欠き４２Ｄが形成されている。これら引出パターン４０，４２は、前記周回パターン３０～３６と同様に、引出パターンが複数配列された引出用スクリーンを用いて、磁性体シートＢ１及びＢ２の上に、導体によって印刷される。　
次に、本実施例の製造方法の一例を説明する。まず、図２に示すように、導体パターンが設けられていない磁性体シートＤを任意の枚数重ね、その上に、引出パターン４０が形成された磁性体シートＢ１を積層する。そして、前記引出パターン４０のランドパターン４０Ｂ，４０Ｃのいずれかと対応する位置にスルーホール２２が形成され、周回パターン３０を有する磁性体シートＡ１を積層する。その後は、磁性体シートＡ１→磁性体シートＡ２→磁性体シートＡ３→磁性体シートＡ４→磁性体シートＡ１→・・・の順に積層し、それぞれの周回パターンの端部同士をスルーホール２２で接続して、螺旋状のコイルパターン１６を形成する。コイルパターン１６の巻き数は任意であるが、図示の例では、周回パターン３４が形成された磁性体シートＡ３が最上層になるように積層し、その上に、ランドパターン３４Ａ，３４Ｄのいずれかと対応する位置にスルーホール２２を有し、引出パターン４２が形成された磁性体シートＢ２を積層する。更にその上に、導体パターンが形成されていない他の磁性体シートＤを所望枚数積層する。以上のようにして得られた積層体を焼成し、得られた積層体チップ１２の端面に、前記引出パターン４０，４２の露出した端面と接続する外部端子電極１８及び２０を形成することにより、積層チップインダクタ１０が形成される。　
以上のようにして形成された積層チップインダクタ１０において、周回パターン３０～３６と、引出パターン４０及び４２がずれた場合のコア面積の変化について、図４を参照して説明する。図４(A)に示すように、積層ずれがない状態から、図４(B)に示すように螺旋状のコイルパターン１６を形成する周回パターン３０～３６に対して、その上下に積層される引出パターン４０，４２が位置的なずれを生じた場合のコア面積５０は、引出パターン４０のランドパターン４２Ｃがずれて遮断した分だけである。すなわち、図４(C)に示すように、本実施例では、積層時の位置ずれによる遮断面積５２を、同じ外形寸法で形成した上述した背景技術の場合（図９(C)の遮断面積１５２）と比べて、大幅に低減し、インダクタンス値を維持することが可能となる。　
このように、実施例１によれば、次のような効果がある。(1)略コ字状の周回パターン３０～３６が形成された磁性体シートＡ１～Ａ４を積層して螺旋状のコイルパターン１６を形成するとともに、前記周回パターン３０～３６の角部及び端部に接続用のランドパターンを設ける。そして、コイルパターン１６の周回部と重ならない位置に形成された引出部と、該引出部に連続しており直近の周回パターンのランドパターンとスルーホール接続する２つのランドパターンと、該２つのランドパターンの間に形成された切除部とを有する引出パターン４０，４２によって、前記コイルパターン１６と外部端子電極１８，２０を接続することとした。このため、積層時に周回パターン３０～３６と引出パターン４０，４２の位置ずれが生じたとしても、コア面積５０の減少を抑制し、インダクタンス値を維持することができる。(2)引出パターン４０，４２が、それぞれ２つのランドパターン４０Ｂ及び４０Ｃ，４２Ｂ及び４２Ｃを有し、かつ、周回パターン３０～３６の角部にもランドパターンを設けているため、コイルパターン１６の巻き数によって異なる引出パターンを用意する必要がなく巻き数の変更にも容易に対応できる。また、積層精度が上がるという効果も得られる。　
なお、本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることができる。例えば、以下のものも含まれる。  (1)前記実施例で示した引出パターン４０，４２の形状は一例であり、必要に応じて適宜変更してよい。例えば図５(A)に示す例は、磁性体シートＢ３上に、引出部６０Ａの幅が、ランドパターン６０Ｂと６０Ｃの端の間の間隔よりも狭く、これらランドパターン６０Ｂと６０Ｃの間に切欠き６０Ｄを有する引出パターン６０が形成された例である。また、図５(B)に示す例は、磁性体シートＢ４の上に、該磁性体シートＢ４の一方の短辺Ｂ４ａ及び一方の長辺Ｂ４ｂの双方に達する引出部６２Ａと、２つのランドパターン６２Ｂ及び６２Ｃと、切欠き６２Ｄを有する引出パターン６２が形成された例である。図５(C)に示す例は、磁性体シートＢ５の上に、該磁性体シートＢ５の一方の短辺Ｂ５ａと一対の長辺Ｂ５ｂ及びＢ５ｃの３辺に達する引出部６４Ａと、２つのランドパターン６４Ｂ及び６４Ｃと、切欠き６４Ｄを有する引出パターン６４が形成された例である。更に、図５(D)に示す例は、磁性体シートＢ６の上に、該磁性体シートＢ６の一方の長辺Ｂ６ｂにのみ達する引出部６６Ａと、２つのランドパターン６６Ｂ及び６６Ｃと、切欠き６６Ｄを有する引出パターン６６が形成された例である。いずれの例の場合であっても、上述した実施例１と同様の効果が得られるが、積層精度の向上を考慮した場合には、対照形の引出パターンを用いるとよい。むろん、前記図５(A)～(D)に示す例も一例であり、同様の効果を奏するように適宜変更してよい。　
(2)前記実施例１では、略コ字状の周回パターンの両端のランドパターンに、引出パターンを接続することとしたが、これも一例であり、必要に応じて適宜変更してよい。例えば、図５(E)に示すように、周回パターン３６の端部のランドパターン３６Ａと引出パターン４２のランドパターン４２Ｂを接続した場合に比べ、他方のランドパターン３６Ｂを引出パターン４２のランドパターン４２Ｃに接続した場合のインダクタンスは、同図５(E)に点線で示した枠内部のパターンの長さ分、低くなる。つまり、点線枠部のインダクタンス分の微調整が可能となる。同様に、図５(F)に示すように、周回パターン３０を引出パターン４２と接続する場合においても、ランドパターン３０Ｂをランドパターン４２Ｂに接続した場合のインダクタンスに比べて、ランドパターン３０Ｃをランドパターン４２Ｃに接続することで、同図に点線で示した枠部内のパターンを省略でき、そのパターンの長さ分、インダクタンスを小さくすることができる。すなわち、この場合も、点線枠部のインダクタンス分、微調整が可能となる。　
(3)前記実施例１では、周回パターン３０～３６を略コ字状としたが、略矩形状に周回した螺旋状のコイルパターンを形成可能な形状であればよい。例えば、図５(G)に示す周回パターン３８は、略Ｌ字形状の端部２ヶ所と角部１ヶ所に、ランドパターン３８Ａ，３８Ｂ，３８Ｃを有している。この場合も、ランドパターン３８Ｃをランドパターン４２Ｂに接続した場合のインダクタンスに比べ、他方のランドパターン３８Ｂをランドパターン４２Ｃに接続することで、同図に点線で示した枠部のパターンを省略でき、そのパターンの長さ分、インダクタンスを小さくできる。つまり、上述した図５(E)及び(F)に示した略コ字状の周回パターンの場合と同様に、点線枠部のインダクタンス分の微調整が可能となる。　
(4)前記実施例で示した磁性体シートの積層数は一例であり、必要に応じて適宜増減してよい。また、磁性体シートに代えて誘電体シートを利用してもよい。  (5)前記実施例で示した切欠き４０Ｄ，４２Ｄ，６０Ｄ，６２Ｄ，６４Ｄ，６６Ｄの形状も一例であり、引出パターンが、ランドパターン以外の部分でコイルパターンの周回部と重ならない形状，すなわち、コア面積を遮断しない形状であれば、どのような形でもよい。
本発明によれば、周回パターンが形成された絶縁体層を積層して螺旋状のコイルパターンを形成するとともに、前記周回パターンには、角部及び端部に接続部を設ける。そして、前記コイルパターンの周回部と重ならない位置に形成された引出部分と、該引出部分に連続しており直近の第１の絶縁体層の周回パターンの接続部に対応する２つの接続部と、該２つの接続部間に形成された切欠き部とを有する引出パターンを、前記コイルパターンの上下に設けることで、外部端子電極に接続することとした。このため、積層時に周回パターンと引出パターンの位置ずれが生じたとしても、コア面積の減少を抑制することができるため、積層チップインダクタの用途に適用できる。
１０：積層チップインダクタ　１２：積層体チップ　１４：磁性体　１６：コイルパターン　１８，２０：外部端子電極　２２：スルーホール　３０，３２，３４，３６，３８：周回パターン　３０Ａ～３０Ｄ，３２Ａ～３２Ｄ，３４Ａ～３４Ｄ，３６Ａ～３６Ｄ，３８Ａ～３８Ｃ：ランドパターン　４０，４２：引出パターン　４０Ａ，４２Ａ：引出部　４０Ｂ，４０Ｃ，４２Ｂ，４２Ｃ：ランドパターン　４０Ｄ，４２Ｄ：切欠き　５０：コア面積　５２：減少面積　６０～６６：引出パターン　６０Ａ，６２Ａ，６４Ａ，６６Ａ：引出部　６０Ｂ，６０Ｃ，６２Ｂ，６２Ｃ，６４Ｂ，６４Ｃ，６６Ｂ，６６Ｃ：ランドパターン　６０Ｄ，６２Ｄ，６４Ｄ，６６Ｄ：切欠き１００：積層チップインダクタ１０２：積層体チップ１０４：磁性体１０６：コイルパターン１０８，１１０：外部端子電極１１２，１１４，１１６，１１８：周回パターン１１２Ａ，１１２Ｂ，１１４Ａ，１１４Ｂ，１１６Ａ，１１６Ｂ，１１８Ａ，１１８Ｂ，１２０Ａ，１２４Ａ：ランドパターン１２０，１２４：引出パターン１２２，１２６：周回部１３０：スルーホール１５０：コア面積１５２：遮断面積Ａ１～Ａ４，Ｂ１～Ｂ６，Ｄ，Ｅ１～Ｅ６，Ｇ：磁性体シートＢ３ａ，Ｂ４ａ，Ｂ５ａ，Ｂ６ａ：短辺Ｂ４ｂ，Ｂ５ｂ，Ｂ５ｃ，Ｂ６ｂ：長辺

Claims (3)

  1. 複数の絶縁体層が積層された略直方体形状の積層体の内部に、該積層体の各辺に沿って略矩形状に周回した螺旋状のコイルパターンが埋設された積層チップと、該積層チップの端面に設けられた外部端子電極とを備える積層チップインダクタにおいて、　前記積層チップは、　角部及び端部に接続部を有する周回パターンが形成された複数の第１の絶縁体層，　前記複数の第１の絶縁体層上の前記周回パターンの端部同士をスルーホールによって接続して形成されたコイルパターン，　前記複数の第１の絶縁体層の積層体の上下に配置されており、前記コイルパターンの周回部分と重ならない位置に形成され前記外部端子電極と接続する引出部分と、該引出部分に連続しており直近の第１の絶縁体層の周回パターンの接続部と対応する２つの接続部と、該２つの接続部の間に形成されており前記周回パターンと重なる部分を切除した切欠き部と、を有する引出パターンが形成された一組の第２の絶縁体層，を有しており、　前記コイルパターンと引出パターンが、前記引出パターンの２つの接続部のいずれかの位置で、スルーホール接続されたことを特徴とする積層チップインダクタ。
  2. 前記引出パターンが、対称形であることを特徴とする請求項１記載の積層チップインダクタ。
  3. 請求項１又は２のいずれかに記載の積層チップインダクタの製造方法であって、　一方の前記第２の絶縁体層上に、該一方の第２の絶縁体層上の引出パターンの２つの接続部のいずれかに対応する位置にスルーホールが形成され、前記周回パターンを有する第１の絶縁体層を積層し、その上に螺旋状のコイ
    ルパターンを形成するように所定の順序で複数の第１の絶縁体層を積層し、　更にその上に、最上層の第１の絶縁体層の周回パターンの直近の２つの接続部のいずれかと対応する位置にスルーホールを有する他方の前記第２の絶縁体層を積層し、　得られた積層体を焼成して、前記引出パターンが露出した端面に、外部端子電極を形成することを特徴とする積層チップインダクタの製造方法。
PCT/JP2011/073987 2010-12-08 2011-10-19 積層チップインダクタ及びその製造方法 WO2012077413A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012547736A JPWO2012077413A1 (ja) 2010-12-08 2011-10-19 積層チップインダクタ及びその製造方法
US13/991,690 US8947189B2 (en) 2010-12-08 2011-10-19 Multilayer chip inductor and production method for same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-274072 2010-12-08
JP2010274072 2010-12-08

Publications (1)

Publication Number Publication Date
WO2012077413A1 true WO2012077413A1 (ja) 2012-06-14

Family

ID=46206916

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/073987 WO2012077413A1 (ja) 2010-12-08 2011-10-19 積層チップインダクタ及びその製造方法

Country Status (3)

Country Link
US (1) US8947189B2 (ja)
JP (1) JPWO2012077413A1 (ja)
WO (1) WO2012077413A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109474104A (zh) * 2017-09-07 2019-03-15 揖斐电株式会社 电机用线圈

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806565B2 (en) * 2012-03-23 2017-10-31 Lg Innotek Co., Ltd. Wireless power receiver and method of manufacturing the same
US9553476B2 (en) 2012-03-23 2017-01-24 Lg Innotek Co., Ltd. Antenna assembly and method for manufacturing same
KR20150080797A (ko) * 2014-01-02 2015-07-10 삼성전기주식회사 세라믹 전자 부품
KR20160000329A (ko) * 2014-06-24 2016-01-04 삼성전기주식회사 적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판
KR101659216B1 (ko) * 2015-03-09 2016-09-22 삼성전기주식회사 코일 전자부품 및 그 제조방법
US10147533B2 (en) * 2015-05-27 2018-12-04 Samsung Electro-Mechanics Co., Ltd. Inductor
KR102505440B1 (ko) * 2016-07-07 2023-03-06 삼성전기주식회사 코일 부품
US10923259B2 (en) * 2016-07-07 2021-02-16 Samsung Electro-Mechanics Co., Ltd. Coil component
JP6828555B2 (ja) 2017-03-29 2021-02-10 Tdk株式会社 コイル部品およびその製造方法
JP7369546B2 (ja) * 2019-05-31 2023-10-26 太陽誘電株式会社 コイル部品
JP7419884B2 (ja) * 2020-03-06 2024-01-23 Tdk株式会社 コイル部品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04134807U (ja) * 1991-06-07 1992-12-15 太陽誘電株式会社 積層セラミツクインダクタンス素子
JPH07201568A (ja) * 1993-12-28 1995-08-04 Taiyo Yuden Co Ltd 積層チップインダクタ
JPH09129448A (ja) * 1995-10-30 1997-05-16 Toshiba Corp インダクタおよびその製造方法
JP2607588Y2 (ja) * 1999-10-04 2001-11-12 ティーディーケイ株式会社 積層チップ型インダクタンス部品

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3582454B2 (ja) * 1999-07-05 2004-10-27 株式会社村田製作所 積層型コイル部品及びその製造方法
JP2003272914A (ja) 2002-03-12 2003-09-26 Sumitomo Metal Ind Ltd 酸化物磁性材料とその製造方法および積層チップインダクタ
TWI264969B (en) * 2003-11-28 2006-10-21 Murata Manufacturing Co Multilayer ceramic electronic component and its manufacturing method
JP2007134555A (ja) * 2005-11-11 2007-05-31 Matsushita Electric Ind Co Ltd 電子部品及びその製造方法
US7579937B2 (en) * 2007-11-07 2009-08-25 Tdk Corporation Laminated inductor and method of manufacture of same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04134807U (ja) * 1991-06-07 1992-12-15 太陽誘電株式会社 積層セラミツクインダクタンス素子
JPH07201568A (ja) * 1993-12-28 1995-08-04 Taiyo Yuden Co Ltd 積層チップインダクタ
JPH09129448A (ja) * 1995-10-30 1997-05-16 Toshiba Corp インダクタおよびその製造方法
JP2607588Y2 (ja) * 1999-10-04 2001-11-12 ティーディーケイ株式会社 積層チップ型インダクタンス部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109474104A (zh) * 2017-09-07 2019-03-15 揖斐电株式会社 电机用线圈
CN109474104B (zh) * 2017-09-07 2022-04-08 揖斐电株式会社 电机用线圈

Also Published As

Publication number Publication date
US8947189B2 (en) 2015-02-03
JPWO2012077413A1 (ja) 2014-05-19
US20140132385A1 (en) 2014-05-15

Similar Documents

Publication Publication Date Title
WO2012077413A1 (ja) 積層チップインダクタ及びその製造方法
US9019058B2 (en) Chip-type coil component
JP6500992B2 (ja) コイル内蔵部品
KR100692281B1 (ko) 칩 인덕터 및 그 제조 방법
WO2007043309A1 (ja) 積層コイル部品
KR101843283B1 (ko) 코일 전자 부품
JP7238937B2 (ja) コイル部品および、これを含むフィルタ回路
EP1075000A1 (en) Monolithic inductor
CN107871584B (zh) 电子部件
KR101408505B1 (ko) 커먼 모드 필터 및 그 제조방법
JPWO2005024863A1 (ja) 積層コイル部品及びその製造方法
KR100644788B1 (ko) 적층 세라믹 전자부품
KR20160040446A (ko) 적층 인덕터
JP4678563B2 (ja) 積層型コモンモードチョークコイル
KR20130134075A (ko) 적층형 인덕터 및 그 제조방법
JP2012182286A (ja) コイル部品
JP2003217935A (ja) 積層インダクタアレイ
JP2012182285A (ja) コイル部品
JP2000260621A (ja) 積層型コモンモードチョークコイル
JP6562158B2 (ja) 積層トロイダルコイルおよびその製造方法
JP4803295B2 (ja) 積層型方向性結合器
JP2003069317A (ja) 積層型方向性結合器
JP2005310959A (ja) 積層コイル部品およびその製造方法
JP2004343036A (ja) 積層インダクタ
JP2001085244A (ja) 積層チップインダクタ及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11847523

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012547736

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13991690

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 11847523

Country of ref document: EP

Kind code of ref document: A1