JPH09129448A - インダクタおよびその製造方法 - Google Patents

インダクタおよびその製造方法

Info

Publication number
JPH09129448A
JPH09129448A JP28179195A JP28179195A JPH09129448A JP H09129448 A JPH09129448 A JP H09129448A JP 28179195 A JP28179195 A JP 28179195A JP 28179195 A JP28179195 A JP 28179195A JP H09129448 A JPH09129448 A JP H09129448A
Authority
JP
Japan
Prior art keywords
inductor
pattern
wiring pattern
inductance
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP28179195A
Other languages
English (en)
Inventor
Yasuto Saito
康人 斉藤
Yoko Maekawa
陽子 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba AVE Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba AVE Co Ltd filed Critical Toshiba Corp
Priority to JP28179195A priority Critical patent/JPH09129448A/ja
Publication of JPH09129448A publication Critical patent/JPH09129448A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

(57)【要約】 【課題】 配線基板上の占有面積を削減できるととも
に、簡単な調整を可能とするインダクタを提供する。 【解決手段】 絶縁基板21a 〜21c にワンターンのコイ
ルパターン23a 〜23c を形成し、スルーホール用いてコ
イルパターン23a 〜23c を電気的に接続し、3ターンの
ソレノイド状コイルパターンを形成した配線基板21とす
る。コイルパターン23a 〜23c の内側に位置する、配線
基板21にスルーホール22を形成する。3ターンのソレノ
イド状コイルパターンを形成したスルーホールは、スル
ーホール22の形成と同一の工程で形成する。次に、スル
ーホールパターン22上へ磁性体層26を形成する。このと
き、コイルパターンからの引き出し電極25a,25b 間のイ
ンダクタンスを計測しながら磁性体層26の形成を行い、
所望のインダクタンスが得られた時点で、磁性体層26の
形成を停止し、インダクタンスの調整を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、特に絶縁基板上
に平面的に形成するインダクタおよびその製造方法に関
する。
【0002】
【従来の技術】近年、高度情報化社会の進展に伴い、通
信分野においては、携帯電話等の移動体通信機器が急速
に普及し、またデータ通信や画像通信が発展してきた。
これらは、今後ますます高速・高機能化、高周波化が進
むことが予想され、また機器の小型化も急速に進むと考
えられる。さらに、情報・映像機器との融合が進むこと
により、データ或いは画像等の情報を送受信するため
の、送受信モジュール、チューナ等も多機能化が進み、
これらをいかに小型・軽量化するかが大きな課題とな
る。
【0003】送受信モジュール、チューナ等において、
小型化を阻害する1つの要因として、空芯コイルがあ
る。この空芯コイルは、銅線をソレノイド状に形成する
ため、サイズが大きく、全体の容積に大きな影響を与え
る。
【0004】しかしながら、回路の高周波化が進んだ場
合、大きな容量は必要とされず、例えば絶縁基板上に配
線パターンをスパイラル状に形成する、いわゆる平面イ
ンダクタ等で十分な電気特性が得られる。ただし、より
高い精度が要求されるため、容量値の調整方法等が重要
となってくる。
【0005】図5を用い、代表的な平面インダクタおよ
びその製造方法について説明する。図5において、アル
ミナ、ガラスエポキシ等の絶縁基板1上に、エッチング
法、印刷等により銅等の配線パターン2を形成する。こ
の配線パターン2を形成するのと同一の工程により、例
えばスパイラル状のコイルパターン3を、絶縁基板1上
または内層面に形成する。このスパイラル状のコイルパ
ターン3を配線パターン2に電気的に接続するため、特
にスパイラル状のコイルパターン3の最内端は、スルー
ホール4aを通って内層へまたは裏面へ引き出し、さら
にスルーホール4bを通って回路パターン2に接続す
る。
【0006】所望のインダクタンスを得るために、イン
ダクタンス調整用パターンを設ける場合がある。すなわ
ち、図6に示すように、スパイラル状のコイルパターン
3の最外線部の複数箇所から、インダクタンス調整用の
配線パターン5a〜5dを引き出し、各々を回路接続用
の配線パターン6に接続する。所望のインダクタンスが
得られるコイルパターン3上の調整端子7a〜7dを求
め、この調整端子7a〜7dより外側のパターン6に接
続された以外の調整用配線パターンを全て切断して、コ
イルパターンの電流が流れる範囲を変化させ、インダク
タンスの調整を行う。
【0007】以上述べたように、調整パターン5a〜5
dを設けることで、インダクタンスの調整は可能である
が、調整パターン5a〜5dを全て絶縁基板1の表面に
形成しなければならないため、実装密度の低下により基
板面積が大きくなり小型化の妨げとなった。またインダ
クタンスすなわちコイルパターンの電流が流れる範囲の
調整は、形成された調整用パターン5a〜5dとの調整
7a〜7dの位置に限定されるため、インダクタンスの
微調整が困難であった。
【0008】また、基板面積を小型化するために、イン
ダクタの構造はさまざまな工夫がなされているが、その
代表的な例を図7に示す。図7は多層配線基板を用いて
形成した平面インダクタを各層毎に展開した斜視図であ
る。ここでは3層配線基板を例にあげるが、各層を構成
する基材部8a〜8cの所定の同一箇所に、開口部9a
〜9cを形成する。次に各層の開口部9a〜9cの周囲
にワンターンのコイルパターン10a〜10cを形成
し、各々電気的に接続を行う。
【0009】すなわち、1層目のコイルパターン10a
の端部11aからスルーホールを介して、2層目のコイ
ルパターン10bの端部11bへ電気的に接続する。2
層目のコイルパターン10bのもう一方の端部11cか
ら3層目のコイルパターン10cの端部11dへ電気的
に接続する。これにより、1層目に形成された引き出し
電極12aと3層目に形成された引き出し電極12b間
には、3ターンのソレノイド状コイルパターンを形成す
る。
【0010】このように基板内層を利用して、配線基板
の垂直方向に複数ターンのコイルを形成することによ
り、基板面積を小型化することが可能となる。また、あ
らかじめ形成した開口部9a〜9c内へ、鉄芯等のコア
状磁性体13を配置することで透磁率を増大し、さらに
大容量のインダクタンスを得ることが可能となる。ま
た、磁性体13の挿入量を変化させることで、インダク
タンスの調整が可能となる。
【0011】以上述べたように、平面インダクタの内部
にコア状磁性体13を装着することで、小型で大容量の
インダクタを形成でき、またインダクタンスの調整も可
能となる。しかし、インダクタの形状が小型になるほど
コア状磁性体13の形状は微細化し、基板内部に装着す
る際に自動化は難しく、さらに所望のインダクタンスが
得られた後に固定が必要なことから、工数が増大すると
いう問題があった。また、コア状磁性体13は透磁率が
数百以上と非常に大きいことから、挿入量の調整ではイ
ンダクタンスの微調整が困難であった。
【0012】
【発明が解決しようとする課題】上記した従来のインダ
クタでは、コア状磁性体を基板内部に装着するために工
数が増大するばかりか、インダクタンスの微調整が困難
であった。
【0013】この発明は、配線基板上の占有面積を削減
するとともに、簡単にインダクタンスの微調整を行える
インダクタおよびその製造方法を提供する。
【0014】
【課題を解決するための手段】この発明によるインダク
タは、絶縁基板と、前記絶縁基板上へ第1の配線パター
ンにより形成されたパターンインダクタと、前記パター
ンインダクタの近傍に形成された、表面に磁性体層を有
する第2の配線パターンとにより構成されることを特徴
とする。
【0015】また、絶縁基板上へインダクタを形成する
ための第1の配線パターン及び前記第1の配線パターン
の近傍に第2の配線パターンを形成する第1の工程と、
前記第1の配線パターンにより形成されたインダクタの
インダクタンスを計測しながら前記第2の配線パターン
上へ磁性体層を形成してインダクタンスを調整する第2
の工程とからなることを特徴とする。
【0016】また、絶縁基板上へインダクタを形成する
ための配線パターンを形成する第1の工程と、前記配線
パターンにより形成されたインダクタのインダクタンス
を計測しながら前記配線パターンの近傍へメッキ法を用
いて磁性体層を形成してインダクタンスを調整する第2
の工程とからなることを特徴とする。
【0017】このように構成したことにより、製造プロ
セスを変更することなく、インダクタの近傍に微細構造
で磁性体を配置することが可能となり、最小限の工数で
絶縁基板のサイズの削減および実装密度の向上が可能と
なる。また、磁性体を薄い膜状に形成しながらインダク
タンスの調整を行うため、インダクタンスの微調整が可
能である。配線基板の占有面積を削減し、より簡単にイ
ンダクタンスの微調整を行うことができる。
【0018】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら詳細に説明する。図1および
図2を用い、この発明の一実施の形態について説明す
る。図1は配線基板のインダクタ形成部を各層毎に展開
した斜視図を、図2は配線基板のインダクタ形成部の断
面図を示している。
【0019】この実施の形態ではアルミナ、ガラスエポ
キシ材等の21a〜21cの絶縁基板に、それぞれワン
ターンのコイルパターン23a〜23cを形成し、これ
らコイルパターン23a〜23cを電気的に接続すると
ともに、図2に示すように一枚に合わせた配線基板21
とする。すなわち、絶縁基板21aのコイルパターン2
3aの端部24aからスルーホールを介して絶縁基板2
1bのコイルパターン23bの端部24bへ電気的に接
続し、絶縁基板21bのコイルパターン23bの他端部
24cからスルーホールを介して絶縁基板21cのコイ
ルパターン23cの端部24dへ電気的に接続する。こ
れにより、絶縁基板21aに形成された引き出し電極2
5aと絶縁基板21cに形成された引き出し電極25b
間には3ターンのソレノイド状コイルパターンを形成す
る。
【0020】コイルパターン23a〜23cの内側に位
置して、エッチング法等により銅等のスルーホール22
を形成する。コイルパターン23a〜23cを電気的に
接続して形成された、3ターンのソレノイド状コイルパ
ターンは、スルーホール22の形成と同一の工程に形成
する。
【0021】次に、図2に示すように、スルーホールパ
ターン22上へメッキ法等によりニッケル(Ni)等の
磁性体層26を形成する。このとき、コイルパターンか
らの引き出し電極25a、25b間のインダクタンスを
計測しながら磁性体層26の形成を行い、所望のインダ
クタンスが得られた時点で、磁性体層26の形成を停止
することで、インダクタンスの調整を行うことができ
る。
【0022】ここで、図1の実施の形態で用いたインダ
クタの効果について調べたので以下に記載する。インダ
クタの効果の確認のため、図1の実施の形態で用いたイ
ンダクタの構造をモデル化し、有限要素法による電磁界
解析を行なった。実際の解析モデルは、絶縁基板中のコ
イル(径:2mm、パターン幅:0.2mm、パターン
厚:0.1mm)の内部の、コイルから10μm離れた
位置にリング状に磁性体層(1mm厚,μ=600)を
配置した場合とし、磁性体層の幅をパラメーターとして
インダクタンスを求めた。磁性体層の幅0mm(磁性体
層を配置しない場合)のときのインダクタンスは約12
0nHであり、これに対し磁性体層の幅20μmでイン
ダクタンスは50%増、100μmで55%増、700
μmで59%増となった。
【0023】このように、磁性体層が20μmと非常に
薄い場合でも、コイルパターンにできるだけ近い位置に
形成することで、インダクタンスを上げるのに十分な効
果が得られ、また磁性体の厚さを変えることでインダク
タンスの微調整が可能であることが解析結果から証明さ
れた。
【0024】以上説明したように、この実施の形態で
は、インダクタの透磁率を増大させることができ、イン
ダクタの占有面積を増大することなく、最小限の工数で
大容量のインダクタンスを得ることが可能となり、絶縁
基板のサイズの削減および実装密度を向上することがで
きる。また、磁性体を薄い膜状に形成しながらインダク
タンスの調整を行うため、インダクタンスの微調整が可
能となる。
【0025】なお、従来例で記載したような、インダク
タの内部にコア状磁性体を配置した場合と比較すると、
この実施の形態の構造では高い透磁率は得られず、イン
ダクタンスの値は小さくなる。しかし、周波数帯域が例
えばGHz帯域のように高くなった場合は、大容量のイ
ンダクタンスが要求されず、インダクタンスの精度が要
求されるため、より効果的であることがわかる。
【0026】なお、ここではスルーホールパターン22
は1個だけ形成した例を示したが、このスルーホールパ
ターン22は、複数個形成されていても構わない。ま
た、磁性体層26を形成するために、下地電極としてス
ルーホールパターン22を設けたが、これは安定した磁
性体層26を得るためには電解メッキ法による形成が適
しているためであり、この位置にスルーホールパターン
22を設けずに、無電解メッキ法等により磁性体層26
を形成してもよい。また、ここでのスルーホールパター
ン22は、電気的に接続されない構造となっているが、
回路に接続されていても構わない。さらに、インダクタ
の形状として、配線基板21に対して垂直方向にソレノ
イド状コイルパターンを形成した例を説明したが、イン
ダクタの形状はこの形状に限るものではない。
【0027】次に、図3および図4を用い、この発明の
他の実施の形態について説明する。この実施の形態で
は、配線基板として4層配線基板を用いた。図3は配線
基板のインダクタ形成部を2層毎に展開した斜視図を、
図4は配線基板のインダクタ形成部の断面図をそれぞれ
示している。
【0028】図3に示すように、絶縁基板27の1層目
27aに、非接触状態の複数の配線パターン28〜31
を平行に並設して形成する。また、絶縁基板の4層目2
7dに、非接触状態の複数の配線パターン32〜36
を、1層目27aに形成した配線パターン28〜31と
同形状で平行にかつ傾斜を持たせて並設して形成する。
配線パターン28の一端28aは、配線パターン32の
一端32a、他端28bは配線パターン33の33bに
接続可能な位置関係に配置してある。同様に配線パター
ン29の一端29aは、配線パターン33の一端33
a、他端29bは配線パターン34の34bに接続可能
な位置関係に、配線パターン30の一端30aは、配線
パターン34の一端34a、他端30bは配線パターン
35の35bに接続可能な位置関係に、配線パターン3
1の一端31aは、配線パターン35の一端35a、他
端31bは配線パターン36の36bに接続可能な位置
関係に、それぞれ配置してある。これらの端子同志は、
それぞれスルーホールを介して電気的に接続され、配線
パターン32の他端32bと配線パターン36の他端3
6aはそれぞれスルーホール37、38を介して1層目
27aに形成された引き出し電極39、40に電気的に
接続する。このような構造にすることにより、引き出し
電極39、40間には、配線基板27の水平方向に5タ
ーンのソレノイド状のコイルパターンを形成する。ま
た、2層目27b、3層目27cの配線パターン28〜
31、配線パターン32〜36にそれぞれ対応する位置
には、配線パターン41、42をそれぞれ形成する。
【0029】このような構造にすることにより、図1に
て説明した実施の形態と同様の効果を得ることができ
る。
【0030】この実施の形態において、配線パターン4
1、42は電気的に接続されない構造となっているが、
回路に接続されていても構わない。配線パターン41、
42上へメッキ法等によりニッケル(Ni)等の磁性体
層43、44を形成する。なお、ここでは磁性体層4
3、44を形成するための配線パターンは2本形成した
場合について説明したが、これは何本形成されていても
構わない。配線基板の垂直方向、水平方向にそれぞれソ
レノイド状コイルパターンを形成する例を説明してきた
が、その他例えば配線基板表面または内層面にスパイラ
ル形状を有するインダクタを形成し、内部からの引き出
しパターン上へ磁性体層を形成しても同様の効果が得ら
れる。
【0031】また、これまでの説明の中で、磁性体層を
形成する位置は全てインダクタの内部を例にして説明し
てきたが、この位置はインダクタの周囲であっても同様
の効果を得ることができる。
【0032】
【発明の効果】以上説明したように、この発明によれば
インダクタの占有面積を削減することができ、インダク
タが形成される絶縁基板のサイズの削減および実装密度
を向上することができる。また、簡単な製造プロセス
で、精度のよい調整が可能なインダクタを得ることがで
きる。
【図面の簡単な説明】
【図1】この発明の一実施の形態を説明するための分解
斜視図。
【図2】組み立てられた図1の要部の断面図。
【図3】この発明の他の実施の形態を説明するための分
解斜視図。
【図4】組み立てられた図3の要部の断面図。
【図5】従来の平面インダクについて説明するための正
面図。
【図6】図5の平面インダクに調整機能を持たせた状態
を説明するための正面図。
【図7】もう一つの従来の平面インダクについて説明す
るための分解斜視図。
【符号の説明】
21a〜21c,27…絶縁基板、23、28〜36…
コイルパターン、26、43、44…磁性体。

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板と、 前記絶縁基板上へ第1の配線パターンにより形成したパ
    ターンインダクタと、 前記パターンインダクタの近傍に形成した、表面に磁性
    体層を有する第2の配線パターンとにより構成されるこ
    とを特徴とするインダクタ。
  2. 【請求項2】 前記パターンインダクタは、前記絶縁基
    板の1層または複数層に形成された少なくとも1個のイ
    ンダクタをそれぞれ電気的に接続した形状を有し、前記
    第2の配線パターンは少なくとも1個のスルーホールパ
    ターンであることを特徴とする請求項1記載のインダク
    タ。
  3. 【請求項3】 前記パターンインダクタは、前記絶縁基
    板の少なくとも2つの層にそれぞれ形成されたインダク
    タの一部を形成する配線パターンの所望箇所が電気的に
    接続された形状を有し、前記第2の配線パターンは1本
    または複数本の配線パターンであることを特徴とする請
    求項1記載のインダクタ。
  4. 【請求項4】 前記パターンインダクタは、前記絶縁基
    板の少なくとも1層に形成されたスパイラル形状を有
    し、前記第2の配線パターンは、前記スパイラル形状を
    有するパターンインダクタの内部からの引き出しパター
    ンであることを特徴とする請求項1記載のインダクタ。
  5. 【請求項5】 前記第2の配線パターンは、前記第1の
    配線パターンであるパターンインダクタの内部に形成し
    てなることを特徴とする請求項1記載のインダクタ。
  6. 【請求項6】 前記第2の配線パターンは、前記第1の
    配線パターンであるパターンインダクタの周囲に形成し
    てなることを特徴とする請求項1記載のインダクタ。
  7. 【請求項7】 絶縁基板上へインダクタを形成するため
    の第1の配線パターン及び前記第1の配線パターンの近
    傍に第2の配線パターンを形成する第1の工程と、 前記第1の配線パターンにより形成されたインダクタの
    インダクタンスを計測しながら、前記第2の配線パター
    ン上へ磁性体層を形成してインダクタンスを調整する第
    2の工程とからなることを特徴とするインダクタの製造
    方法。
  8. 【請求項8】 絶縁基板上へインダクタを形成するため
    の配線パターンを形成する第1の工程と、 前記配線パターンにより形成されたインダクタのインダ
    クタンスを計測しながら前記配線パターンの近傍へメッ
    キ法により磁性体層を形成してインダクタンスを調整す
    る第2の工程とからなることを特徴とするインダクタの
    製造方法。
JP28179195A 1995-10-30 1995-10-30 インダクタおよびその製造方法 Withdrawn JPH09129448A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28179195A JPH09129448A (ja) 1995-10-30 1995-10-30 インダクタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28179195A JPH09129448A (ja) 1995-10-30 1995-10-30 インダクタおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH09129448A true JPH09129448A (ja) 1997-05-16

Family

ID=17644035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28179195A Withdrawn JPH09129448A (ja) 1995-10-30 1995-10-30 インダクタおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH09129448A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280219A (ja) * 2001-03-16 2002-09-27 Sony Corp インダクタ及び又はその近傍の回路配線及びその製造方法
WO2012077413A1 (ja) * 2010-12-08 2012-06-14 太陽誘電株式会社 積層チップインダクタ及びその製造方法
JPWO2018034162A1 (ja) * 2016-08-18 2019-01-10 株式会社村田製作所 多層基板およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280219A (ja) * 2001-03-16 2002-09-27 Sony Corp インダクタ及び又はその近傍の回路配線及びその製造方法
WO2012077413A1 (ja) * 2010-12-08 2012-06-14 太陽誘電株式会社 積層チップインダクタ及びその製造方法
JPWO2012077413A1 (ja) * 2010-12-08 2014-05-19 太陽誘電株式会社 積層チップインダクタ及びその製造方法
US8947189B2 (en) 2010-12-08 2015-02-03 Taiyo Yuden Co., Ltd. Multilayer chip inductor and production method for same
JPWO2018034162A1 (ja) * 2016-08-18 2019-01-10 株式会社村田製作所 多層基板およびその製造方法

Similar Documents

Publication Publication Date Title
TWI603352B (zh) 晶片電子組件及用於安裝該晶片電子組件的板件
US7005955B2 (en) Inductor or transformer having a ferromagnetic core that is formed on a printed circuit board
KR102025708B1 (ko) 칩 전자부품 및 그 실장기판
US7513031B2 (en) Method for forming an inductor in a ceramic substrate
CN106783069B (zh) 线圈组件及其制造方法
KR102122929B1 (ko) 칩 전자부품 및 그 실장기판
CN105514573B (zh) 天线装置及无线通信装置
EP1657727B1 (en) Plate member, magnetic element using the same, and magnetic element manufacturing method
EP2662873B1 (en) Method of manufacturing coil element and coil element
KR101565700B1 (ko) 칩 전자부품, 이의 제조방법 및 그 실장기판
US6747450B2 (en) Weak-magnetic field sensor using printed circuit board manufacturing technique and method of manufacturing the same
KR101532172B1 (ko) 칩 전자부품 및 그 실장기판
JP6011377B2 (ja) アンテナ、アンテナ装置、及び携帯端末
CN108231335B (zh) 电感器
KR20150105787A (ko) 칩 전자부품 및 그 제조방법
US8004382B2 (en) Inductor device, and method of manufacturing the same
WO2023087797A1 (zh) 电路板组件及其制备方法、电子设备
CN105050313A (zh) 多层基板和制造多层基板的方法
KR20070032259A (ko) 인덕터 및 인덕터 제조 방법
JP2001196240A (ja) 積層インダクタ
JPH09129449A (ja) インダクタおよびその製造方法
JPH09129448A (ja) インダクタおよびその製造方法
JP2004127966A (ja) インダクティブ素子とその製造方法
JP2015204428A (ja) プリント配線板及びプリント配線板の製造方法
KR102154199B1 (ko) 칩 전자부품 및 그 실장기판

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030107