CN114071872A - 电路板组件及其制备方法、电子设备 - Google Patents

Abstract

本申请提供了电路板组件及其制备方法、电子设备。电路板组件包括至少一个芯板组件，每个芯板组件包括基底、线圈、第一磁性层、第二磁性层、第三磁性层。基底具有相背的第一表面与第二表面，基底具有贯穿第一表面与第二表面的第一通孔。线圈包括设于第一表面上的第一部。第一磁性层设于第一表面上，且覆盖至少部分第一部。第二磁性层设于第二表面上。第三磁性层设于第一通孔内，且连接第一磁性层与第二磁性层。通过将线圈集成于基底上，从而减少电路板组件的尺寸与面积。同时增设第一磁性层、第二磁性层、及第三磁性层，利用第一通孔来连通上下磁性层，降低磁感线在第一表面的一侧、第二表面的一侧、及基底中的磁阻，增加电路板组件的感量值。

Description

电路板组件及其制备方法、电子设备

技术领域

本申请属于电路板技术领域，具体涉及电路板组件及其制备方法、电子设备。

背景技术

随着电子硬件的小型化和高密度发展趋势，电路板的面积急剧减少，但电路板上要求贴装的电子元件却有增无减。例如在电源模块中，电感器件占用了大量电路板的面积。目前，可将电感的磁芯线圈集成在电路板上，但这样会降低感量。

发明内容

鉴于此，本申请第一方面提供了一种电路板组件，包括至少一个芯板组件，每个所述芯板组件包括：

基底，具有相背设置的第一表面与第二表面，所述基底具有贯穿所述第一表面与所述第二表面的第一通孔；

线圈，包括第一部，所述第一部设于所述第一表面上；

第一磁性层，设于所述第一表面上，且覆盖至少部分所述第一部；

第二磁性层，设于所述第二表面上；以及

第三磁性层，设于所述第一通孔内，且所述第三磁性层连接所述第一磁性层与所述第二磁性层。

本申请第一方面提供的电路板组件，首先，将线圈的第一部设于基底的第一表面上，可将线圈集成在基底上，从而减少电路板组件的尺寸与面积。其次，本申请在第一表面上增设了第一磁性层，并使第一磁性层覆盖至少部分线圈的第一部。当线圈通电时，线圈的周围便会产生磁场，形成磁感线，从而形成磁通路。由于第一磁性层具有磁性，因此第一磁性层的相对磁导率大于空气的相对磁导率，即磁感线更易在第一磁性层中通过，磁感线通过时的磁阻更小。且相较于相关技术中未设第一磁性层时，在第一表面一侧会有更多的磁感线在第一磁性层中通过，从而降低了磁通路在第一表面一侧的磁阻，提高了电路板组件的感量值。

本申请还在与第一表面相背的第二表面上增设了第二磁性层。由于线圈的周围会产生磁场，磁感线不仅存在于第一表面的一侧，还会穿过基底并存在于第二表面的一侧。因此与第一磁性层相同，由于第二磁性层具有磁性，磁感线更易在第二磁性层中通过，磁感线通过时的磁阻更小。且相较于相关技术中未设第二磁性层时，在第二表面一侧会有更多的磁感线在第二磁性层中通过，从而降低了磁通路在第二表面一侧的磁阻，提高了电路板组件的感量值。

另外，除了第一磁性层与第二磁性层之外，本申请还在基底上开设了贯穿第一表面与第二表面的第一通孔，同时在第一通孔内增设第三磁性层，且第三磁性层连接第一磁性层与第二磁性层。从上述内容可知，磁感线若想从第一表面的一侧到第二表面的一侧，或者从第二表面的一侧到第一表面的一侧，磁感线需穿过基底。由于在电路板组件中基底通常为绝缘材质，即基底的相对磁导率较低，因此当磁感线穿过基底时也会产生较大的磁阻，从而降低感量。本申请通过增设第三磁性层，由于第三磁性层具有磁性，磁感线更易在第三磁性层中通过，磁感线通过时的磁阻更小。相较于相关技术中未在基底上开孔并设置第三磁性层时，磁感线在穿过基底时会有更多的磁感线穿过第三磁性层处，这样便可降低磁通路在基底内的磁阻，提高了电路板组件的感量值。

本申请第二方面提供了一种电路板组件的制备方法，包括至少一个芯板组件，每个所述芯板组件的制备方法包括：

提供芯板，所述芯板包括基底与导电层，所述基底具有相背设置的第一表面与第二表面，所述导电层设于所述第一表面上；

去除部分所述导电层，形成包括第一部的线圈，以使所述第一部设于所述第一表面上；

形成贯穿所述第一表面与所述第二表面的第一通孔；以及

形成设于所述第一表面上的第一磁性层、设于所述第二表面上的第二磁性层、及设于所述第一通孔内的第三磁性层，以使所述第一磁性层覆盖至少部分所述第一部，且所述第三磁性层连接所述第一磁性层与所述第二磁性层。

本申请第二方面提供的制备方法，通过去除部分导电层便可得到线圈，使线圈集成到基底上，减少了电路板组件的尺寸与面积。并在形成第一通孔后形成第一磁性层、第二磁性层、及第三磁性层，降低了磁通路中的总磁阻，提高了电路板组件的感量值。

本申请第三方面提供了一种电子设备，包括壳体、显示屏、及如本申请第一方面提供的电路板组件，所述显示屏装设于所述壳体上，所述壳体具有收容空间，所述电路板组件设于所述收容空间内，且所述电路板组件电连接所述显示屏。

本申请第三方面提供的电子设备，通过采用本申请第一方面提供的电路板组件，可减少电路板组件的尺寸与面积，同时提高电路板组件的感量值，从而转换、储存更多的能量。

附图说明

为了更清楚地说明本申请实施方式中的技术方案，下面将对本申请实施方式中所需要使用的附图进行说明。

图1为本申请一实施方式中电路板组件的立体结构示意图。

图2为图1的透视图。

图3为图1的爆炸示意图。

图4为相关技术中当线圈通电时磁感线的分布图。

图5为图1中沿A-A方向的截面示意图。

图6为本申请一实施方式中当线圈通电时磁感线的分布图。

图7为本申请另一实施方式中图1沿A-A方向的截面示意图。

图8为本申请又一实施方式中图1沿A-A方向的截面示意图。

图9为本申请又一实施方式中图1沿A-A方向的截面示意图。

图10为本申请一实施方式中电路板组件去除第一磁性层、第二磁性层、及第三磁性层后的示意图。

图11为本申请另一实施方式中电路板组件的立体结构示意图。

图12为本申请一实施方式中图11沿B-B方向的截面示意图。

图13为本申请又一实施方式中图1沿A-A方向的截面示意图。

图14为本申请又一实施方式中图1沿A-A方向的截面示意图。

图15为本申请另一实施方式中图11沿B-B方向的截面示意图。

图16为本申请又一实施方式中电路板组件的立体结构示意图。

图17为本申请一实施方式中图16沿C-C方向的截面示意图。

图18为本申请一实施方式中电路板组件的制备方法的工艺流程图。

图19-图22分别为图18中S100，S200，S300，S400对应的结构示意图。

图23为本申请一实施方式中电子设备的示意图。

标号说明：

电路板组件-1，芯板组件-1a，电子设备-2，基底-10，芯板-10a，第一表面-11，第二表面-12，第一通孔-13，线圈区-14，第二通孔-15，线圈-20，导电层-20a，第一部-21，匝部-22，间隙-23，第二部-24，第一端-241，第二端-242，第三部-25，第一磁性层-30，第二磁性层-40，第三磁性层-50，壳体-60，收容空间-61，显示屏-70。

具体实施方式

以下是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本申请的保护范围。

在介绍本申请的技术方案之前，再详细介绍下相关技术中的技术问题。

随着时代与科技的不断发展，电子设备朝着小型化的趋势不断发展。因此电子设备中的电子硬件也朝着小型化与高密度的趋势不断进行变化。例如，电路板面积与尺寸急剧减小，但随着电子设备功能的不断增加，电路板上要求贴装的电子元件却有增无减。例如在电源模块中，具有多个电感器件，而众多电感器件会占用电源板表面40％以上的面积，这不利于产品的小型化和高密度化。并且大部分电感器件都需要分立贴装，即多个电感器件需分别通过焊接等方法连接至电路板上，降低了封装效率。

目前有人将电感的磁芯线圈集成到电路板上。例如通过原位沉积、刻蚀和封装等工艺，在电路板的制备工艺体系内完成电感的埋嵌。换句话说，电路板上本身就会制备出很多电路的走线图案，因此可将电感线圈与电路板上本身的电路图案通过一道工序同时制备出来，从而减少面板空间以增强电路板的布线、布件能力。并且由于将电感线圈与电路板进行集成，因此可减少部分电感器件后续繁琐的贴装工艺，同步实现自动化组装，大幅提升封装效率。

但是电路板的基底通常为绝缘层，当电感线圈与电路板集成时电路板的绝缘层会作为一个很大的磁阻串联入电感的整个磁通路中，使得磁通路的总磁阻增加，造成了较低的电感感量，无法满足用户的需求。

鉴于此，为了解决上述问题，本申请提供了一种电路板组件。请一并参考图1-图6，图1为本申请一实施方式中电路板组件的立体结构示意图。图2为图1的透视图。图3为图1的爆炸示意图。图4为相关技术中当线圈通电时磁感线的分布图。图5为图1中沿A-A方向的截面示意图。图6为本申请一实施方式中当线圈通电时磁感线的分布图。

本实施方式提供了一种电路板组件1，包括至少一个芯板组件1a，每个芯板组件1a包括基底10、线圈20、第一磁性层30、第二磁性层40、及第三磁性层50。其中，基底10具有相背设置的第一表面11与第二表面12，基底10具有贯穿第一表面11与第二表面12的第一通孔13。线圈20包括第一部21，第一部21设于第一表面11上。第一磁性层30设于第一表面11上，且覆盖至少部分第一部21。第二磁性层40设于第二表面12上。第三磁性层50设于第一通孔13内，且第三磁性层50连接第一磁性层30与第二磁性层40。

本实施方式提供的电路板组件1可应用各种电子设备2中。例如可应用于手机、平板、电脑、智能手表或者各种需要电控的设备中，为电子设备2实现各种各样的功能。电路板组件1并不是只有一个部件，而是由多个部件组合而成，从而解决相关技术中的技术问题。

本实施方式提供的电路板组件1包括至少一个芯板组件1a。其中一个芯板组件1a可以认为成一个电路板。当电路板组件1包括一个芯板组件1a时，此时电路板组件1即为单层电路板。当电路板组件1包括至少两个芯板组件1a，且至少两个芯板组件1a层叠设置时，此时电路板组件1即为多层电路板。每个芯板组件1a的结构大致相同，因此本实施方式以电路板组件1包括一个芯板组件1a进行示意说明。当电路板组件1包括至少两个芯板组件1a时的情况，本申请将在后文进行介绍。

本实施方式提供的芯板组件1a包括基底10，基底10作为电路板组件1中的结构支撑骨架，起到支撑、固定的作用，用于支撑在基底10上的电路图案，以及线圈20，更可支撑后续在电路板上的各种电子元器件。基底10的材质通常为绝缘材料，因此基底10也可称之为绝缘层，例如由木浆纸或玻纤布等作增强材料，浸以树脂得到基底10。具体地，基底10的绝缘材料包括但不限于玻纤复合板材或聚酰亚胺(Polyimide，PI)。

可选地，基底10的厚度为10μm-60μm。若基底10的厚度过小，例如小于10μm，会降低基底10的力学性能，使得基底10的力学性能有限，无法对后续的线圈20、及其他电子元器件做有效的支撑。但若基底10的厚度过大，例如大于60μm，又会增大磁通路的磁阻，不利于最后得到高电感性能。因此本实施方式基底10厚度只有为10μm-60μm时，其力学性能与电感性能才能达到最优的效果。进一步可选地，基底10的厚度为20μm-50μm。进一步可选地，基底10的厚度为30μm-40μm。

另外，本实施方式的基底10还具有相背设置的第一表面11与第二表面12，第一表面11与第二表面12用于后续形成线圈20、电路、以及支撑其他电子元器件。基底10还具有贯穿第一表面11与第二表面12的第一通孔13，从上述内容可知，基底10的材质通常为绝缘材料，例如当基底10的绝缘材料为玻纤复合板材或PI时，其相对磁导率接近1，因此基底10将会作为一个很大的磁阻串联入整个磁通路，使得磁通路的总磁阻增大，造成较低的电感感量。而第一通孔13的设置，可便于后续磁性层的设置。

可选地，可在基底10上利用钻孔的方式形成第一通孔13。进一步可选地，钻孔方式为机械钻孔或激光镭射成孔。具体地，由于机械钻孔的尺寸精度有限，一般用于百微米以上的孔洞结构。因此，本实施方式可采用激光镭射成孔的方式制备第一通孔13。激光镭射成孔包括但不限于紫外光激光成孔或二氧化碳激光成孔。

本实施方式提供的芯板组件1a还包括线圈20，线圈20是电感元器件中重要的部件之一，通常用于电源模块中。当线圈20通电时，电流通过线圈20会产生磁场，从而起到转换、储存能量的作用，因此线圈20也可称之为电感线圈20。线圈20包括第一部21，第一部21设于第一表面11上，即线圈20集成在基底10上，从而减少电路板组件1的尺寸与面积。当然，线圈20还可包括第二部24、第三部25等等，本实施方式在此并不进行限定。至于线圈20的缠绕的形状与匝数，本实施方式在此并不进行限定。

在第一表面11上除了线圈20外，通常还设有多个导电线路，从而将电路板上的各个元器件电连接起来。可选地，可将基底10与设于基底10上导电线路称之为印刷电路板(Printed Circuit Board，PCB)，只不过本实施方式强调的是线圈20的相关结构与位置关系，因此对导电线路并不进行限定。可选地，线圈20与导电线路的材质包括铜。

可选地，线圈20与导电线路可通过一道工序制备而成。例如在初始时基底10上设有导电层20a，例如铜层。此时基底10与导电层20a可以称之为芯板10a，通过曝光、显影、刻蚀、褪膜等工艺步骤来去除部分用户不需要的导电层20a，而剩下的导电层20a便为线圈20与导电线路。

如图4所示，当线圈20通电时，线圈20的周围会产生磁场，形成磁感线，并形成磁通路。该磁感线会从第一表面11的一侧穿过基底10，到达第二表面12的一侧，再穿过基底10形成闭环。或者，也可以反过来，磁感线从第二表面12的一侧穿过基底10，到达第一表面11的一侧，在穿过基底10形成闭环。由于空气与基底10的相对磁导率较低，磁感线在通过时会产生较大的磁阻，从而降低了电感的感量，即降低了电路板组件1的感量值。本实施方式通过增设第一磁性层30、第二磁性层40、及第三磁性层50来提高电路板组件1的感量值。第一磁性层30、第二磁性层40、及第三磁性层50的相对磁导率较高，通常大于空气和基底10中的相对磁导率。因此相较于磁感线从空气与基底10中通过，磁感线更易在第一磁性层30、第二磁性层40、及第三磁性层50中通过，且磁感线通过时的磁阻更小。

例如，本实施方式首先在第一表面11上增设了第一磁性层30，并使第一磁性层30覆盖至少部分线圈20的第一部21。第一磁性层30与线圈20可以形成集成电感。当然，电感还可包括其他部件，本实施方式只讨论线圈20与磁性层的相互关系，对于其他部件并不进行限定。当线圈20通电时，相较于相关技术中未设第一磁性层30时，在第一表面11一侧会有更多的磁感线在第一磁性层30中通过，只有少量离第一磁性层30较远的磁感线仍从空气中通过。这样便可降低磁通路在第一表面11一侧的磁阻，从而提高了电感感量，即提高了电路板组件1的感量值。

本实施方式还在与第一表面11相背的第二表面12上增设了第二磁性层40。由于线圈20的周围会产生磁场，磁感线不仅存在于第一表面11的一侧，还会穿过基底10并存在于第二表面12的一侧。因此与第一磁性层30相同，由于第二磁性层40具有磁性，磁感线更易在第二磁性层40中通过，且磁感线通过时的磁阻更小。相较于相关技术中未设第二磁性层40时，在第二表12面一侧会有更多的磁感线在第二磁性层40中通过，只有少量离第二磁性层40较远的磁感线仍从空气中通过，从而降低了磁通路在第二表面12一侧的磁阻，提高了电路板组件1的感量值。

另外，除了第一磁性层30与第二磁性层40之外，本实施方式还在基底10上开设了贯穿第一表面11与第二表面12的第一通孔13，同时在第一通孔13内增设第三磁性层50，且第三磁性层50连接第一磁性层30与第二磁性层40。至于第一通孔13的形状、大小、数量、及位置本实施方式在此并不进行限定。本实施方式以第一通孔13的数量为两个进行示意。如图4与图6所示，从上述内容可知，磁感线若想从第一表面11的一侧到第二表面12的一侧，或者从第二表面12的一侧到第一表面11的一侧，磁感线需穿过基底10。由于在电路板组件1中基底10通常为绝缘材质，即基底10的相对磁导率也较低，因此当磁感线穿过基底10时也会产生较大的磁阻，从而降低感量。本申请通过增设第三磁性层50，由于第三磁性层30具有磁性，磁感线更易在第三磁性层30中通过，磁感线通过时的磁阻更小。相较于相关技术中未在基底10上开孔并设置第三磁性层50时，磁感线在穿过基底10时会有更多的磁感线穿过第三磁性层50处，这样便可降低磁通路在基底10内的磁阻，提高了电路板组件1的感量值。

另外，本实施方式上述内容提及的更多磁感线通过第一磁性层30、第二磁性层40、以及第三磁性层50，可以理解为，不是全部的磁感线均从第一磁性层30、第二磁性层40、以及第三磁性层50内通过，而是绝大多数可从第一磁性层30、第二磁性层40、以及第三磁性层50内通过。相较于相关技术未设磁性层时，磁性层所覆盖的区域内的磁感线数量更多，磁阻降低的效果更明显。

若第三磁性层50不与第一磁性层30和第二磁性层40相连接，即第三磁性层50设于第一磁性层30与第二磁性层40的一侧。换句话说，第三磁性层50与第一磁性层30和第二磁性层40间隔设置。这样的话，当磁感线要穿过基底10时，第三磁性层50几乎不会起到任何作用。例如大量磁感线还是会从基底10穿过。少量的磁感线就算从第三磁性层50穿过，但它们也要先经过第一磁性层30与第三磁性层50之间的基底10，才能到达第三磁性层50，而基底10还是会阻碍磁感线的通过，增加磁阻。因此本实施方式使第三磁性层50的相对两端分别连接第一磁性层30与第二磁性层40，从而使第一磁性层30与第二磁性层40中的磁感线直接通过第三磁性层50，而不通过基底10，最终提高电路板组件1的感量值。

综上，本实施方式通过将线圈20集成于基底10上，从而减少电路板组件1的尺寸与面积。同时增设第一磁性层30、第二磁性层40、及第三磁性层50，利用第一通孔13来连通上下磁性层，降低磁感线在第一表面11的一侧、第二表面12的一侧、及基底10中的磁阻，实现低阻的磁通路，从而增加电路板组件1的感量值，获得较高的感值。

请再次参考图5，本实施方式中，第一磁性层30、第二磁性层40、及第三磁性层50为一体式结构。换句话说，第一磁性层30、第二磁性层40、及第三磁性层50属于同一种结构，也可通过一道工艺制备出来。只不过，为了便于更好地区别在不同位置的磁性层，人为地将不同位置的磁性层进行了不同的命名。至于磁性层的制备过程，可通过印刷等工艺形成磁性层。例如可先在基底10的一侧表面(例如第一表面11)印刷一层磁性浆料，由于磁性浆料具有一定的流动性，因此磁性浆料会自动流入第一通孔13内。随后再在基底10的另一侧表面(例如第二表面12)印刷一层磁性浆料。该侧的磁性浆料也可自动流入第一通孔13中，最终便可得到第一磁性层30、第二磁性层40、及第三磁性层50。

请再次参考图5，本实施方式中，第三磁性层50填充满第一通孔13。即第三磁性层50抵接第一通孔13的所有侧壁，这样可进一步提高第三磁性层50的尺寸与含量，从而降低磁通路的总磁阻，提高电路板组件1的感量值。可选地，在制备各个磁性层的时候，由于磁性浆料具有流动性，因此磁性浆料会自动流入第一通孔13中。因此，可通过控制磁性料浆的材质、含量、及时间来使磁性料浆填充满第一通孔13。

图7为本申请另一实施方式中图1沿A-A方向的截面示意图。本实施方式中，线圈20在基底10上的正投影与第一通孔13的间距d的范围为：0≤d≤0.3μm。其中，线圈20的正投影与第一通孔13的间距d可以理解为线圈20正投影边缘与第一通孔13边缘之间的距离。即，在平行于基底10的延伸方向上，线圈20与第一通孔13的间距d的范围为：0≤d≤0.3μm。换句话说，本实施方式可将第一通孔13设置在基底10上未有线圈20包覆的部分，即第一通孔13与线圈20错开设置，这样可防止第一通孔13设于线圈20正下方时，基底10无法有效支撑线圈20，降低了基底10的力学性能。并且由于第一通孔13位于线圈20正下方时，会增加第一通孔13内第三磁性层50的制备难度。

另外，由于当线圈20的周围产生磁场时，距离线圈20越近的位置其磁感线分布越密集，因此本实施方式可使线圈20与第一通孔13的间距不小于0，从而进一步提高感量。当实际加工时，由于加工误差或加工精度的问题，使其第一通孔13与线圈20之间会预留一定的距离，防止在加工第一通孔13时损坏线圈20。例如机械加工时加工精度通常为0.3μm。激光加工时加工精度通常为0.1μm。因此本实施方式可使线圈20与第一通孔13的间距不大于0.3μm，从而降低制备难度，提高电路板组件1的质量。可选地，线圈20在基底10上的正投影与第一通孔13的间距d的范围为：0≤d≤0.1μm。

请一并参考图5、图8、及图9，图8为本申请又一实施方式中图1沿A-A方向的截面示意图。图9为本申请又一实施方式中图1沿A-A方向的截面示意图。本实施方式中，线圈20在基底10上的正投影围设形成线圈区14，第一通孔13与线圈区14满足如下情况中的至少一种：第一通孔13位于线圈区14内，第一通孔13位于线圈区14外。

基底10上的线圈20通常不是一条笔直的线段，而是会依据一定的角度缠绕、卷绕成一定的匝数，形成一圈一圈的形状，因此线圈20在基底10上的正投影可围设形成线圈区14。本实施方式中第一通孔13与线圈区14的位置关系可具有如下三种实施方式。

如图5所示，第一种实施方式中，第一通孔13可位于线圈20内侧，即第一通孔13位于线圈区14内，这样可使第一通孔13不占用基底10额外的空间，使形同尺寸的基底10可设置更多的元器件。如图8所示，第二种实施方式中，第一通孔13可位于线圈20外侧，即第一通孔13位于线圈区14外，这样可降低第一通孔13的制备难度。如图9所示，第三种实施方式中，第一通孔13可位于线圈区14的内侧与外侧。磁感线在运动时需要穿过两次基底10，例如磁感线从第一表面11的一侧从线圈区14外穿过基底10到达第二表面12的一侧，再从第二表面12的一侧从线圈区14内穿过基底10到达第一表面11的一侧，形成磁通路。因此在线圈区14内外两侧均开设第一通孔13，或者说第一通孔13的数量为两个，一个第一通孔13设于线圈区14内，另一个第一通孔13设于线圈区14外。也可以理解为，位于线圈区14内的第一通孔13与位于线圈区14外的第一通孔13为两个彼此独立的通孔。

由于第一通孔13设于线圈区14的内外两侧，因此第三磁性层50也设于线圈区14的内外两侧，可使得磁感线在两次穿过基底10时均穿过第三磁性层50，在完整的磁通回路中磁感线两次穿过第三磁性层50，从而进一步降低了磁通路的总磁阻，进一步提高了电路组件的感量值。

图10为本申请一实施方式中电路板组件去除第一磁性层、第二磁性层、及第三磁性层后的示意图。本实施方式中，第一部21包括依次卷绕的多个匝部22，相邻的两个匝部22之间具有间隙23，第一通孔13位于间隙23内，第一通孔13的形状与间隙23的形状相对应。

线圈20会按照一定的规律缠绕、卷绕成一圈一圈的形状。因此第一部21便可包括依次卷绕的多个匝部22，且相邻的两个匝部22之间具有间隙23，防止线圈20内相互接触从而造成短路。本实施方式可将第一通孔13设于间隙23内，还可使第一通孔13的形状与间隙23的形状相对应。即第一部21缠绕成什么形状的图案，其间隙23变为对应形状的图案，第一通孔13便可与之相对应地设计成对应的形状。例如当第一部21缠绕成矩形的线圈20时，其间隙23的形状也为多个矩形，此时第一通孔13的形状也可以为矩形。或者，当第一部21缠绕成圆形时，其间隙23的形状为多个圆环，此时第一通孔13的形状也可以为圆环。这样可进一步提高第一通孔13的尺寸大小，即提高第三磁性层50的尺寸，从而提高电路板组件1的感量值。

可选地，本实施方式可使第一通孔13的尺寸为20-100μm。若第一通孔13的尺寸过小，例如第一通孔13的尺寸小于20μm，会增加第一通孔13的加工难度，且不利于后期磁性浆料的渗入与流通。但若第一通孔13的尺寸过大，例如第一通孔13的尺寸大于100μm，会使得基底10上开设的孔洞的尺寸过大，从而降低基底10的力学性能。当使第一通孔13的尺寸为20-100μm时，既利于磁性浆料的流动，又不损失基底10过多的力学性能，能够提高电路板组件1的综合性能。

请一并参考图11-图12，图11为本申请另一实施方式中电路板组件的立体结构示意图。图12为本申请一实施方式中图11沿B-B方向的截面示意图。本实施方式中，在平行于基底10的延伸方向上，线圈20中第一部21的端部凸出于第一磁性层30。

在本实施方式中，可使第一磁性层30覆盖部分第一部21，即第一部21的部分可凸出于第一磁性层30。具体地，可在平行于基底10的延伸方向上(如图12中D1方向所示)，使第一部21的端部凸出于第一磁性层30，从而便于线圈20外连其他部件。

当然，在其他方式中，也可使第一部21的端部也被第一磁性层30所覆盖，即第一磁性层30覆盖全部的第一部21，此时若想使第一部21连接其他部件，可在第一磁性层30上开孔并露出第一部21，利用该开孔来使第一部21连接其他部件。

请再次参考图12，本实施方式中，第二磁性层40在基底10上的正投影与第一部21在基底10上的正投影的至少部分重合。也可以理解为，使第二磁性层40正对应第一部21的至少部分，这样当线圈20的第一部21通电产生磁场时，在第二表面12上由于越靠近第一部21的区域其磁感线的密度与强度最大，因此可将第二磁性层40设于第一部21的正下方，从而进一步降低磁通路的磁阻，提高电路板组件1的感量值。

图13为本申请又一实施方式中图1沿A-A方向的截面示意图。本实施方式中，线圈20还包括第二部24，第二部24电连接第一部21，第二部24设于第二表面12上，第二磁性层40覆盖至少部分第二部24。

由于线圈20的第一部21在缠绕时其相对两端有一端设于第一部21的外侧，另一端设于第一部21的内侧。设于外侧的一端可直接连接其他的元器件，但内部的一端不便与其他的部件相连。因此本实施方式可在第二表面12上增设第二部24，并使第二部24电连接第一部21。可选地，第二部24电连接第一部21内侧的一端，从而将第一部21内部的一端给引出至第二表面12的第二部24。当第二部24连接其他部件时，便相当于第一端241的内部连接该部件，降低了线圈20的连接难度。

另外，由于线圈20的第二部24设于第二表面12上，因此当线圈20通电时，第二部24也通常会产生磁场，因此使第二磁性层40覆盖至少部分第二部24，可进一步降低磁通路中的总磁阻，提高电路板组件1的感量值。

图14为本申请又一实施方式中图1沿A-A方向的截面示意图。本实施方式中，线圈20还包括第三部25，基底10还具有贯穿第一表面11与第二表面12的第二通孔15，第三部25设于第二通孔15内，且第三部25连接第一部21与第二部24。

本实施方式可通过基底10上开设第二通孔15，并在第二通孔15内增设第三部25，使第三部25连接第一部21与第二部24，从而使第一部21电连接第二部24，降低了第一部21电连接第二部24的难度。可选地，第三部25的一端连接第二部24，另一端连接第一部21内侧的一端。

可选地，第一通孔13可连通第二通孔15，这样在第一通孔13内制备第三磁性层50时，由于第一通孔13连通第二通孔15，因此第二通孔15内也可形成第三磁性层50，从而进一步增加第三磁性层50的尺寸，提高电路板组件1的感量值。在其他实施方式中，第一通孔13也可与第二通孔15间隔设置。

图15为本申请另一实施方式中图11沿B-B方向的截面示意图。本实施方式中，在平行于基底10的延伸方向上，第二部24包括相对设置的第一端241与第二端242，第一端241连接第三部25，第二端242凸出于第二磁性层40。

本实施方式中的第二部24可与上述提及的第一部21相同，均使其一端凸出于磁性层，从而便于端部外连其他结构件。具体地，可使第二部24的第一端241连接第三部25，而第二端242凸出于第二磁性层40，从而便于第二部24外连其他部件。

当然，在其他方式中，也可使第二端242被第二磁性层40所覆盖，即第二磁性层40覆盖全部的第二部24，此时若想使第二端242连接其他部件，可在第二磁性层40上开孔并露出第二端242，利用该开孔来使第二端242连接其他部件。

上述内容详细介绍了电路板组件1中的详细结构，以及各个部件之间的相互配合关系，接下来本申请将详细介绍第一磁性层30、第二磁性层40、及第三磁性层50的具体材质。本实施方式中，第一磁性层30、第二磁性层40、及第三磁性层50包括磁性材料与载体，磁性材料分散于载体内。磁性材料可分散于载体中，从而使各个磁性层的各处均具有磁性。可选地，磁性材料均匀地分散与载体内，可提高各个磁性层磁性的均匀性。

磁性材料包括但不限于软磁铁氧体与软磁合金中的一种或多种。软磁铁氧体具有较高的电绝缘特性和更低的损耗。可选地，软磁铁氧体包括但不限于锰锌铁氧体、镍锌铁氧体等等。软磁合金具有较高的磁导率和饱和磁感应强度。可选地，软磁合金包括但不限于铁硅铝(FeSiAl)、铁硅硼(FeSiB)等等。当磁性材料包括软磁铁氧体与软磁合金时，软磁铁氧体与软磁合金的具体成分比例可根据用户对性能的需要来进行调整，本实施方式在此并不进行限定。

另外，载体可以为有机载体。可选地，载体包括但不限于环氧树脂。

可选地，在本实施方式中，磁性材料的质量占磁性材料与载体的总质量的占比a的范围为：30％≤a≤90％。若磁性材料的质量占比较低，例如磁性材料的质量占磁性材料与载体的总质量小于30％，相当于在磁性层中磁性材料较少，会使得制备出的磁性层的相对磁导率降低，从而降低电路板组件1的感量值。但若磁性材料的质量占比过高，例如磁性材料的质量占磁性材料与载体的总质量大于90％，相对于在磁性料浆中磁性材料过多、过于浓稠，使得磁性料浆的流动性不足、分散困难，线圈20的间隙23和基底10中的第一通孔13的填充效果较差。因此本实施方式使磁性材料的质量占磁性材料与载体的总质量占比a的范围为：30％≤a≤90％，可使得磁性料浆既具有高相对磁导率，又具有较好的流动性，从而具有优异的综合性能。

具体地，磁性材料的质量占磁性材料与载体的总质量的占比a可以为：30％，40％，50％，60％，70％，80％，90％。

可选地，在本实施方式中，磁性材料的粒径R的范围为：0.5μm≤R≤5μm。若磁性材料的粒径太小，例如磁性材料的粒径小于0.5μm，此时磁性材料过小，会降低相对磁导率，从而降低电路板组件1的感量值。但若磁性材料的粒径太大，例如例如磁性材料的粒径大于5μm，此时磁性材料过大，会提高磁性浆料进入第一通孔13的难度，即增加第三磁性层50的制备难度。因此本实施方式使磁性材料的粒径R的范围为：0.5μm≤R≤5μm时，能保证磁性材料既具有较高的相对磁导率，又可流入第一通孔13内形成第三磁性层50。

进一步可选地，磁性材料的粒径R的范围为：1μm≤R≤4μm。进一步可选地，磁性材料的粒径R的范围为：2μm≤R≤3μm。

请一并参考图16-图17，图16为本申请又一实施方式中电路板组件的立体结构示意图。图17为本申请一实施方式中图16沿C-C方向的截面示意图。本实施方式中，电路板组件1包括至少两个层叠设置的芯板组件1a，且多个芯板组件1a中多个基底10上的多个第一通孔13在基底10上的正投影至少部分相互重叠。

当电路板组件1为多层电路板时，此时至少两个芯板组件1a层叠设置，即至少两个基底10也为层叠设置。由于每个基底10上均设有线圈20，以及磁性层，因此每个基底10上均设有第一通孔13，第一通孔13内均设有第三磁性层50。由于线圈20在通过电流时会产生磁场，当多个基底10层叠设置时磁感线不仅会穿过自己的基底10，也会穿过靠近该基底10的附近的基底10。因此，对于多个第一通孔13来说，在至少两个芯板组件1a的层叠方向上，至少两个第一通孔13在基底10上的正投影至少部分相互重叠，即至少两个第一通孔13正对应设置。也可以理解为至少两个第三磁性层50正对应设置，这样磁感线还可穿过其他基底10中的第三磁性层50，从而进一步降低磁通路中的总磁阻，从而提高电路板组件1的感量值。

可选地，每个芯板组件1a中的第一磁性层30靠近相邻的芯板组件1a中基底10的第二表面12，这样可防止相邻的第一磁性层30相互接触，从而影响电流与磁场的大小。

本申请还采用本申请提供的基底10上开设第一通孔13的电路板组件1与相关技术中基底10上未开设第一通孔13的电路板组件1进行感量值的比较。即，本申请提供的电路板组件1，基底10上设有第一磁性层30、第二磁性层40、及第三磁性层50。相关技术中的电路板组件1，基底10上未开设第一通孔13，仅设有第一磁性层30与第二磁性层40，未设有第三磁性层50。至于其他的参数，控制本申请提供的电路板组件1与相关技术中的电路板组件1相同。

具体地，基底10的厚度为30μm，基底10的第一表面11设有线圈20的第一部21，第二表面12设有线圈20的第二部24。且线圈20的线宽为200μm、线厚为100μm、线距为150μm。第一磁性层30与第二磁性层40的厚度为300μm。第一磁性层30与第二磁性层40的材质为FeSiAl/环氧树脂复合材料，相对磁导率为12。电路板组件1的感量值采用GB/T 8554-1998国家标准进行测量。

经测试，相关技术中的电路板组件1的电感感值为8.2，本申请的电路板组件1的电感感值为10.1。因此本申请的感量值相较于相关技术中提高了23.2％，可以看出本申请提供的电路板组件1感量值更高，可以存储更多、更大的磁能。

本申请的电路板组件1可采用本申请下文提供的制备方法进行制备。当然了本申请的电路板组件1也可采用其他制备方法进行制备，本申请在此并不进行限定。

请一并参考图18-图22，图18为本申请一实施方式中电路板组件的制备方法的工艺流程图。图19-图22分别为图18中S100，S200，S300，S400对应的结构示意图。

请参考图19，结合图18的步骤S100，提供芯板10a，芯板10a包括基底10与导电层20a，基底10具有相背设置的第一表面11与第二表面12，导电层20a设于第一表面11上。

请参考图20，结合图18的步骤S200，去除部分导电层20a，形成包括第一部21的线圈20，第一部21设于第一表面11上。

请参考图21，结合图18的步骤S300，形成贯穿第一表面11与第二表面12的通孔13。

请参考图22，结合图18的步骤S400，形成设于第一表面11上的第一磁性层30、设于第二表面12上的第二磁性层40、及设于通孔13内的第三磁性层50，以使第一磁性层30覆盖至少部分第一部21，且第三磁性层50连接第一磁性层30与第二磁性层40。

基底10表面在最初始设置一整层的导电层20a，因此可先通过曝光、显影、刻蚀、褪膜等工艺来去除不需要的导电层20a，剩余的导电层20a便是用户所需的导线线路与线圈20。随后再形成贯穿第一表面11与第二表面12的通孔13(即上述电路板组件1结构中提及的第一通孔13)。最终再形成第一磁性层30、第二磁性层40、以及第三磁性层50。

本实施方式的制备方法，通过去除部分导电层20a便可得到线圈20，使线圈20集成到基底10上，减少了电路板组件1的尺寸与面积。在形成通孔13后形成第一磁性层30、第二磁性层40、及第三磁性层50，降低了磁通路中的总磁阻，提高了电路板组件1的感量值。

图23为本申请一实施方式中电子设备的示意图。本实施方式提供了一种电子设备2，包括壳体60、显示屏70、及如上述实施方式提供的电路板组件1，显示屏70装设于壳体60上，壳体60具有收容空间61，电路板组件1设于收容空间61内，且电路板组件1电连接显示屏70。

本实施方式提供的电子设备2，通过采用本申请上述实施方式提供的电路板组件1，可减少电路板组件1的尺寸与面积，同时提高电路板组件1的感量值，从而转换、储存更多的能量。

以上对本申请实施方式所提供的内容进行了详细介绍，本文对本申请的原理及实施方式进行了阐述与说明，以上说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本申请的限制。

Claims (17)

1.一种电路板组件，其特征在于，包括至少一个芯板组件，每个所述芯板组件包括：

基底，具有相背设置的第一表面与第二表面，所述基底具有贯穿所述第一表面与所述第二表面的第一通孔；

线圈，包括第一部，所述第一部设于所述第一表面上；

第一磁性层，设于所述第一表面上，且覆盖至少部分所述第一部；

第二磁性层，设于所述第二表面上；以及

第三磁性层，设于所述第一通孔内，且所述第三磁性层连接所述第一磁性层与所述第二磁性层。

2.如权利要求1所述的电路板组件，其特征在于，所述线圈在所述基底上的正投影与所述第一通孔的间距d的范围为：0≤d≤0.3μm。

3.如权利要求2所述的电路板组件，其特征在于，所述线圈在所述基底上的正投影围设形成线圈区，所述第一通孔与所述线圈区满足如下情况中的至少一种：

所述第一通孔位于所述线圈区内；

所述第一通孔位于所述线圈区外。

4.如权利要求1所述的电路板组件，其特征在于，所述第一部包括依次卷绕的多个匝部，相邻的两个所述匝部之间具有间隙，所述第一通孔位于所述间隙内，所述第一通孔的形状与所述间隙的形状相对应。

5.如权利要求1所述的电路板组件，其特征在于，在平行于所述基底的延伸方向上，所述第一部的端部凸出于所述第一磁性层。

6.如权利要求1所述的电路板组件，其特征在于，所述第二磁性层在所述基底上的正投影与所述第一部在所述基底上的正投影的至少部分重合。

7.如权利要求1所述的电路板组件，其特征在于，所述第三磁性层填充满所述第一通孔。

8.如权利要求1所述的电路板组件，其特征在于，所述第一磁性层、所述第二磁性层、及所述第三磁性层为一体式结构。

9.如权利要求1-8任一项所述的电路板组件，其特征在于，所述线圈还包括第二部，所述第二部电连接所述第一部，所述第二部设于所述第二表面上，所述第二磁性层覆盖至少部分所述第二部。

10.如权利要求9所述的电路板组件，其特征在于，所述线圈还包括第三部，所述基底还具有贯穿所述第一表面与所述第二表面的第二通孔，所述第三部设于所述第二通孔内，且所述第三部连接所述第一部与所述第二部。

11.如权利要求10所述的电路板组件，其特征在于，在平行于所述基底的延伸方向上，所述第二部包括相对设置的第一端与第二端，所述第一端连接所述第三部，所述第二端凸出于所述第二磁性层。

12.如权利要求1-8任一项所述的电路板组件，其特征在于，所述第一磁性层、所述第二磁性层、及所述第三磁性层包括磁性材料与载体，所述磁性材料分散于所述载体内；其中，所述磁性材料包括软磁铁氧体与软磁合金中的一种或多种。

13.如权利要求12所述的电路板组件，其特征在于，所述磁性材料的质量占所述磁性材料与所述载体的总质量的占比a的范围为：30％≤a≤90％。

14.如权利要求12所述的电路板组件，其特征在于，所述磁性材料的粒径R的范围为：0.5μm≤R≤5μm。

15.如权利要求1所述的电路板组件，其特征在于，所述电路板组件包括至少两个层叠设置的所述芯板组件，且多个所述芯板组件中多个所述基底上的多个所述第一通孔在所述基底上的正投影至少部分相互重叠。

16.一种电路板组件的制备方法，其特征在于，所述制备方法包括：

提供芯板，所述芯板包括基底与导电层，所述基底具有相背设置的第一表面与第二表面，所述导电层设于所述第一表面上；

去除部分所述导电层，形成包括第一部的线圈，以使所述第一部设于所述第一表面上；

形成贯穿所述第一表面与所述第二表面的通孔；以及

形成设于所述第一表面上的第一磁性层、设于所述第二表面上的第二磁性层、及设于所述通孔内的第三磁性层，以使所述第一磁性层覆盖至少部分所述第一部，且所述第三磁性层连接所述第一磁性层与所述第二磁性层。

17.一种电子设备，其特征在于，包括壳体、显示屏、及如权利要求1-15任一项所述的电路板组件，所述显示屏装设于所述壳体上，所述壳体具有收容空间，所述电路板组件设于所述收容空间内，且所述电路板组件电连接所述显示屏。

Images