JPH07201568A - 積層チップインダクタ - Google Patents
積層チップインダクタInfo
- Publication number
- JPH07201568A JPH07201568A JP33557193A JP33557193A JPH07201568A JP H07201568 A JPH07201568 A JP H07201568A JP 33557193 A JP33557193 A JP 33557193A JP 33557193 A JP33557193 A JP 33557193A JP H07201568 A JPH07201568 A JP H07201568A
- Authority
- JP
- Japan
- Prior art keywords
- chip inductor
- magnetic path
- conductor pattern
- multilayer chip
- laminated chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【目的】磁路面積を簡単な構造で変更でき、これにより
インダクタンスを容易に変更できる積層チップインダク
タを提供する。 【構成】引き出し電極３が形成された層に磁路７の一部
を遮断する遮断部８ａを形成したので、この遮断部８ａ
で遮断される部分だけその磁路７が狭くなり、インダク
タンスを小さくすることができる。
インダクタンスを容易に変更できる積層チップインダク
タを提供する。 【構成】引き出し電極３が形成された層に磁路７の一部
を遮断する遮断部８ａを形成したので、この遮断部８ａ
で遮断される部分だけその磁路７が狭くなり、インダク
タンスを小さくすることができる。
Description
【０００１】
【産業上の利用分野】本発明は導体パターンが印刷等さ
れた磁性体グリーンシートを積層した積層チップインダ
クタに関するものである。
れた磁性体グリーンシートを積層した積層チップインダ
クタに関するものである。
【０００２】
【従来の技術】従来、この種の積層チップインダクタと
して、図８及び図９に示すものが一般的に知られてい
る。
して、図８及び図９に示すものが一般的に知られてい
る。
【０００３】この積層チップインダクタ１の構造を簡単
に説明するに、図８に示すように、積層チップインダク
タ１は導体パターン２及び引き出し電極３が印刷された
磁性体グリーンシート４を上下に積層固着したもので、
この導体パターン２及び引き出し電極３は導電材料（図
示しない）が貫通したスルーホール５で接続されてい
る。
に説明するに、図８に示すように、積層チップインダク
タ１は導体パターン２及び引き出し電極３が印刷された
磁性体グリーンシート４を上下に積層固着したもので、
この導体パターン２及び引き出し電極３は導電材料（図
示しない）が貫通したスルーホール５で接続されてい
る。
【０００４】このように積層された磁性体グリーンシー
ト４の端面には、図９に示すように、引き出し電極３に
接続する外部電極６が印刷される一方、導体パターン２
及び引き出し電極３の内側に幅Ｗ１の磁路７が形成され
ている。
ト４の端面には、図９に示すように、引き出し電極３に
接続する外部電極６が印刷される一方、導体パターン２
及び引き出し電極３の内側に幅Ｗ１の磁路７が形成され
ている。
【０００５】このように構成された積層チップインダク
タ１は、そのインダクタンスの大きさを変更する構造と
して以下のものが採用されている。
タ１は、そのインダクタンスの大きさを変更する構造と
して以下のものが採用されている。
【０００６】第１に導体パターン２及び引き出し電極３
が印刷された磁性体グリーンシート４の透磁率を変更す
る構造、第２に導体パターン２で形成されるコイルの形
状を変更する構造、第３にコイルの巻数を変更する構
造、第４に一部の導体パターン２の位置をずらし、磁路
の幅（磁路面積）を変更する構造が知られている。
が印刷された磁性体グリーンシート４の透磁率を変更す
る構造、第２に導体パターン２で形成されるコイルの形
状を変更する構造、第３にコイルの巻数を変更する構
造、第４に一部の導体パターン２の位置をずらし、磁路
の幅（磁路面積）を変更する構造が知られている。
【０００７】
【発明が解決しようとする課題】しかしながら、前記第
１の変更構造では、磁性体グリーンシート４の材料を変
更することを要し、各種インダクタンス用の材料を予め
用意しなければならず、その変更作業が面倒なものとな
っている。また、第２の変更構造では、導体パターン２
の形状を変更することを要し、この導体パターン２の印
刷設定を大幅に変更しなければならないという問題点を
有している。更に、第３の変更構造では、導体パターン
２それ自体は変更を必要としないが、コイルの巻数間の
インダクタンス量を設定できない欠点を有している。
１の変更構造では、磁性体グリーンシート４の材料を変
更することを要し、各種インダクタンス用の材料を予め
用意しなければならず、その変更作業が面倒なものとな
っている。また、第２の変更構造では、導体パターン２
の形状を変更することを要し、この導体パターン２の印
刷設定を大幅に変更しなければならないという問題点を
有している。更に、第３の変更構造では、導体パターン
２それ自体は変更を必要としないが、コイルの巻数間の
インダクタンス量を設定できない欠点を有している。
【０００８】更にまた、第４の変更構造により、導体パ
ターン２をずらし磁路７を変更するときは、図１０に示
すように、ずらした２点鎖線の導体パターン２とスルー
ホール５とが互いに非接続状態となるおそれがあり、こ
のため、その磁路変更が僅かしかできないという欠点を
有していた。
ターン２をずらし磁路７を変更するときは、図１０に示
すように、ずらした２点鎖線の導体パターン２とスルー
ホール５とが互いに非接続状態となるおそれがあり、こ
のため、その磁路変更が僅かしかできないという欠点を
有していた。
【０００９】本発明の目的は前記従来の問題点に鑑み、
磁路面積を簡単な構造で変更でき、これによりインダク
タンスを容易に変更できる積層チップインダクタを提供
することにある。
磁路面積を簡単な構造で変更でき、これによりインダク
タンスを容易に変更できる積層チップインダクタを提供
することにある。
【００１０】
【課題を解決するための手段】本発明は前記課題を解決
するため、請求項１の発明は、各層に形成された導体パ
ターンの一部を引き出し電極に接続し、該各導電パター
ンの内側に磁路を形成した積層チップインダクタにおい
て、前記引き出し電極が形成された層に前記磁路の一部
を遮断する遮断部を形成したことを特徴とする。
するため、請求項１の発明は、各層に形成された導体パ
ターンの一部を引き出し電極に接続し、該各導電パター
ンの内側に磁路を形成した積層チップインダクタにおい
て、前記引き出し電極が形成された層に前記磁路の一部
を遮断する遮断部を形成したことを特徴とする。
【００１１】請求項２の発明は、各層に形成された導体
パターンの一部を引き出し電極に接続し、該各導電パタ
ーンの内側に磁路を形成した積層チップインダクタにお
いて、前記各導体パターンが形成された少なくとも一部
の層に該導体パターンとは別個に前記磁路の一部を遮断
する遮断部を形成したことを特徴とする。
パターンの一部を引き出し電極に接続し、該各導電パタ
ーンの内側に磁路を形成した積層チップインダクタにお
いて、前記各導体パターンが形成された少なくとも一部
の層に該導体パターンとは別個に前記磁路の一部を遮断
する遮断部を形成したことを特徴とする。
【００１２】
【作用】請求項１の発明によれば、引き出し電極が形成
された層に磁路の一部を遮断する遮断部を形成したの
で、この遮断部で遮断される部分だけその磁路が狭くな
り、インダクタンスを小さくすることができる。
された層に磁路の一部を遮断する遮断部を形成したの
で、この遮断部で遮断される部分だけその磁路が狭くな
り、インダクタンスを小さくすることができる。
【００１３】請求項２の発明によれば、導体パターンが
形成された層にこの導体パターンと別個に磁路の一部を
遮断する遮断部を形成しているため、請求項１の発明と
同様に磁路面積を変更してインダクタンスを変更できる
し、また、この遮断部は導体パターンと別個に形成され
ているため、この導体パターンの形状等を変更すること
なく、インダクタンスを変更できる。
形成された層にこの導体パターンと別個に磁路の一部を
遮断する遮断部を形成しているため、請求項１の発明と
同様に磁路面積を変更してインダクタンスを変更できる
し、また、この遮断部は導体パターンと別個に形成され
ているため、この導体パターンの形状等を変更すること
なく、インダクタンスを変更できる。
【００１４】
【実施例】図１及び図２は本発明に係る積層チップイン
ダクタの第１実施例を示すもので、図１は積層チップイ
ンダクタの磁性体グリーンシートの分解斜視図、図２は
積層チップインダクタの側面図である。なお、従来例と
同一構成部分は同一の符号をもって表している。
ダクタの第１実施例を示すもので、図１は積層チップイ
ンダクタの磁性体グリーンシートの分解斜視図、図２は
積層チップインダクタの側面図である。なお、従来例と
同一構成部分は同一の符号をもって表している。
【００１５】即ち、図中、１は積層チップインダクタ、
２は導体パターン、３は引き出し電極、４は導体パター
ン２及び引き出し電極３が表面に印刷された磁性体グリ
ーンシート、５は導体パターン２の端部に形成されたス
ルーホール、６は積層チップインダクタ１の端面に印刷
された外部電極である。なお、図１では導体パターン２
が印刷された磁性体グリーンシート４の一部を省略して
表示した。
２は導体パターン、３は引き出し電極、４は導体パター
ン２及び引き出し電極３が表面に印刷された磁性体グリ
ーンシート、５は導体パターン２の端部に形成されたス
ルーホール、６は積層チップインダクタ１の端面に印刷
された外部電極である。なお、図１では導体パターン２
が印刷された磁性体グリーンシート４の一部を省略して
表示した。
【００１６】このような構成は従来例の図８及び図９に
示すものと同一であり、本実施例は最下位の磁性体グリ
ーンシート４に印刷された引き出し電極３の配置形状に
特徴を有する。
示すものと同一であり、本実施例は最下位の磁性体グリ
ーンシート４に印刷された引き出し電極３の配置形状に
特徴を有する。
【００１７】即ち、この引き出し電極３は図２に示すよ
うに、その一端部が従来の引き出し電極３と比較し、幅
Ｗ３の部分が積層チップインダクタ１の内側まで延びて
おり、この延設部分が磁路の一部を遮断する遮断部８ａ
を構成している。
うに、その一端部が従来の引き出し電極３と比較し、幅
Ｗ３の部分が積層チップインダクタ１の内側まで延びて
おり、この延設部分が磁路の一部を遮断する遮断部８ａ
を構成している。
【００１８】この実施例によれば、従来の磁路Ｗ１と比
較し本実施例の磁路７の幅Ｗ２がこの遮断部８ａの幅Ｗ
３の分狭くなり、磁路面積が小さくなる。このため、従
来の積層チップインダクタより小さなインダクタンスの
積層チップインダクタ１を形成できる。
較し本実施例の磁路７の幅Ｗ２がこの遮断部８ａの幅Ｗ
３の分狭くなり、磁路面積が小さくなる。このため、従
来の積層チップインダクタより小さなインダクタンスの
積層チップインダクタ１を形成できる。
【００１９】また、このインダクタンス変更構造はこの
遮断部８ａの位置、形状、大きさ等を変更するだけで良
く、導体パターン２の形状等の変更を要しないため、極
めて簡単にインダクタンスを変更できる。
遮断部８ａの位置、形状、大きさ等を変更するだけで良
く、導体パターン２の形状等の変更を要しないため、極
めて簡単にインダクタンスを変更できる。
【００２０】図３及び図４は本発明に係る積層チップイ
ンダクタの第２実施例を示すもので、図３は積層チップ
インダクタの磁性体グリーンシートの分解斜視図、図４
は積層チップインダクタの側面図である。
ンダクタの第２実施例を示すもので、図３は積層チップ
インダクタの磁性体グリーンシートの分解斜視図、図４
は積層チップインダクタの側面図である。
【００２１】前記第１実施例では最下部の引き出し電極
３に遮断部８ａを一体に形成しているが、この第２実施
例ではこの最下位の引き出し電極３と離隔し別個に磁路
７の遮断部８ｂを形成している。この遮断部８ｂにより
本実施例の磁路７の幅Ｗ４が遮断部８ｂの幅Ｗ５の分狭
くなり、インダクタンスが小さくなる。なお、その他の
構成、作用は前記第１実施例と同様である。
３に遮断部８ａを一体に形成しているが、この第２実施
例ではこの最下位の引き出し電極３と離隔し別個に磁路
７の遮断部８ｂを形成している。この遮断部８ｂにより
本実施例の磁路７の幅Ｗ４が遮断部８ｂの幅Ｗ５の分狭
くなり、インダクタンスが小さくなる。なお、その他の
構成、作用は前記第１実施例と同様である。
【００２２】図５及び図６は本発明に係る積層チップイ
ンダクタの第３実施例を示すもので、図５は積層チップ
インダクタの磁性体グリーンシートの分解斜視図、図６
は積層チップインダクタの側面図である。
ンダクタの第３実施例を示すもので、図５は積層チップ
インダクタの磁性体グリーンシートの分解斜視図、図６
は積層チップインダクタの側面図である。
【００２３】前記第１及び第２実施例では最下位の磁性
体グリーンシート４に遮断部８ａ，８ｂを形成している
が、この第３実施例では導体パターン２が印刷された磁
性体グリーンシート４に遮断部８ｃを形成している。ま
た、この導体パターン２の形状を変更しなくても良いよ
うに、この遮断部８ｃを導体パターン２から離隔して別
個に形成している。この遮断部８ｃにより本実施例の磁
路７の幅Ｗ６が遮断部８ｃの幅Ｗ７の分狭くなり、イン
ダクタンスが小さくなる。なお、その他の構成、作用は
前記第１実施例と同様である。
体グリーンシート４に遮断部８ａ，８ｂを形成している
が、この第３実施例では導体パターン２が印刷された磁
性体グリーンシート４に遮断部８ｃを形成している。ま
た、この導体パターン２の形状を変更しなくても良いよ
うに、この遮断部８ｃを導体パターン２から離隔して別
個に形成している。この遮断部８ｃにより本実施例の磁
路７の幅Ｗ６が遮断部８ｃの幅Ｗ７の分狭くなり、イン
ダクタンスが小さくなる。なお、その他の構成、作用は
前記第１実施例と同様である。
【００２４】なお、前記第１実施例においては、引き出
し電極３及び遮断部８ａを方形状に形成した例を示して
いるが、この形状はスルーホールの接続する部位により
様々である。従って、例えば図７の(a)(b)に示すように
引き出し電極兼遮断部９を形成し、その横方向の幅Ｗ６
を変えることにより、磁路の遮断幅を任意に変更するよ
うにしてもよい。
し電極３及び遮断部８ａを方形状に形成した例を示して
いるが、この形状はスルーホールの接続する部位により
様々である。従って、例えば図７の(a)(b)に示すように
引き出し電極兼遮断部９を形成し、その横方向の幅Ｗ６
を変えることにより、磁路の遮断幅を任意に変更するよ
うにしてもよい。
【００２５】
【発明の効果】以上説明したように、請求項１の発明に
よれば、引き出し電極が形成された層に磁路の一部を遮
断する遮断部を形成したので、この遮断部でインダクタ
ンスを簡単かつ任意に変更することができる。
よれば、引き出し電極が形成された層に磁路の一部を遮
断する遮断部を形成したので、この遮断部でインダクタ
ンスを簡単かつ任意に変更することができる。
【００２６】請求項２の発明によれば、導体パターンが
形成された層にこの導体パターンと別個に磁路の一部を
遮断する遮断部を形成しているため、請求項１の発明と
同様の効果を奏するし、また、この遮断部は導体パター
ンと別個に形成されているため、この導体パターンの形
状等を変更することなく、容易にインダクタンスを変更
できる。
形成された層にこの導体パターンと別個に磁路の一部を
遮断する遮断部を形成しているため、請求項１の発明と
同様の効果を奏するし、また、この遮断部は導体パター
ンと別個に形成されているため、この導体パターンの形
状等を変更することなく、容易にインダクタンスを変更
できる。
【図１】第１実施例に係る積層チップインダクタの磁性
体グリーンシートの分解斜視図
体グリーンシートの分解斜視図
【図２】第１実施例に係る積層チップインダクタの側面
図
図
【図３】第２実施例に係る積層チップインダクタの磁性
体グリーンシートの分解斜視図
体グリーンシートの分解斜視図
【図４】第２実施例に係る積層チップインダクタの側面
図
図
【図５】第３実施例に係る積層チップインダクタの磁性
体グリーンシートの分解斜視図
体グリーンシートの分解斜視図
【図６】第３実施例に係る積層チップインダクタの側面
図
図
【図７】引き出し電極及び遮断部の他の例を示す平面図
【図８】従来の積層チップインダクタの磁性体グリーン
シートの分解斜視図
シートの分解斜視図
【図９】従来の積層チップインダクタの側面図
【図１０】従来の接続不良状態を示す斜視図
１…積層チップインダクタ、２…導体パターン、３…引
き出し電極、６…外部電極、７…磁路、８ａ，８ｂ，８
ｃ…遮断部。
き出し電極、６…外部電極、７…磁路、８ａ，８ｂ，８
ｃ…遮断部。
Claims (2)
- 【請求項１】 各層に形成された導体パターンの一部を
引き出し電極に接続し、該各導電パターンの内側に磁路
を形成した積層チップインダクタにおいて、 前記引き出し電極が形成された層に前記磁路の一部を遮
断する遮断部を形成したことを特徴とする積層チップイ
ンダクタ。 - 【請求項２】 各層に形成された導体パターンの一部を
引き出し電極に接続し、該各導電パターンの内側に磁路
を形成した積層チップインダクタにおいて、 前記各導体パターンが形成された少なくとも一部の層に
該導体パターンとは別個に前記磁路の一部を遮断する遮
断部を形成したことを特徴とする積層チップインダク
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33557193A JPH07201568A (ja) | 1993-12-28 | 1993-12-28 | 積層チップインダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33557193A JPH07201568A (ja) | 1993-12-28 | 1993-12-28 | 積層チップインダクタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07201568A true JPH07201568A (ja) | 1995-08-04 |
Family
ID=18290076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33557193A Pending JPH07201568A (ja) | 1993-12-28 | 1993-12-28 | 積層チップインダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07201568A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294637A (ja) * | 2004-04-01 | 2005-10-20 | Murata Mfg Co Ltd | 積層コイルアレイ |
| WO2012077413A1 (ja) * | 2010-12-08 | 2012-06-14 | 太陽誘電株式会社 | 積層チップインダクタ及びその製造方法 |
| JP2017022304A (ja) * | 2015-07-14 | 2017-01-26 | 太陽誘電株式会社 | インダクタ及びプリント基板 |
-
1993
- 1993-12-28 JP JP33557193A patent/JPH07201568A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294637A (ja) * | 2004-04-01 | 2005-10-20 | Murata Mfg Co Ltd | 積層コイルアレイ |
| WO2012077413A1 (ja) * | 2010-12-08 | 2012-06-14 | 太陽誘電株式会社 | 積層チップインダクタ及びその製造方法 |
| JPWO2012077413A1 (ja) * | 2010-12-08 | 2014-05-19 | 太陽誘電株式会社 | 積層チップインダクタ及びその製造方法 |
| US8947189B2 (en) | 2010-12-08 | 2015-02-03 | Taiyo Yuden Co., Ltd. | Multilayer chip inductor and production method for same |
| JP2017022304A (ja) * | 2015-07-14 | 2017-01-26 | 太陽誘電株式会社 | インダクタ及びプリント基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6023214A (en) | Sheet transformer | |
| US20010020885A1 (en) | Method of manufacturing multilayer-type chip inductors | |
| US6194248B1 (en) | Chip electronic part | |
| JP3077061B2 (ja) | 積層型コイル | |
| US5291173A (en) | Z-foldable secondary winding for a low-profile, multi-pole transformer | |
| KR20080043268A (ko) | 칩 저항기 및 그 제조 방법 | |
| JPH07201568A (ja) | 積層チップインダクタ | |
| JPH07249844A (ja) | コンデンサ実装用配線パータンを備えたプリント板およびコンデンサを実装したプリント板 | |
| JP3218444B2 (ja) | チップ型積層インダクタ | |
| US20230317358A1 (en) | Coil component | |
| KR19980014210A (ko) | 반도체 장치 및 그 제조방법 | |
| KR0140683B1 (ko) | 반도체 소자의 배선구조 | |
| JPH07106144A (ja) | 表面実装型電子部品及びその製造方法 | |
| EP0837518B1 (en) | Dielectric filter | |
| JPH06168825A (ja) | 積層インダクタ | |
| CN117894545A (zh) | 层叠线圈部件 | |
| JPH0767001B2 (ja) | 電子部品用基板 | |
| JPH10163582A (ja) | リフロー半田付け用プリント基板 | |
| JP2002151593A (ja) | 半導体装置 | |
| JPS6074501A (ja) | 厚膜抵抗体 | |
| EP1484765B1 (en) | High density magnetoresistance memory and manufacturing method thereof | |
| JPH08130361A (ja) | プリント配線基板 | |
| JPH07106416A (ja) | 半導体素子の配線構造 | |
| JPH06349667A (ja) | 積層セラミックコンデンサの構造 | |
| JPH05129754A (ja) | 半導体装置用積層セラミツク・パツケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030624 |