JP2017022304A - インダクタ及びプリント基板 - Google Patents

Abstract

【課題】インダクタのコイル状周回部の周囲に発生している磁束がプリント基板の配線によって遮られ、インダクタのＱ値が低下することを抑制する。【解決手段】絶縁体５０１の内部に形成され、一端５０７ａ及び他端５０７ｂが実装面５１０から離れていく方向に形成されたコイル状周回部５０７と、コイル状周回部５０７との接続部分が、実装面１００からコイル状周回部５０７の最も近い位置よりも遠い位置で接続される引き出し部５０５、５０６とを有する。【選択図】図４

Description

本発明は、インダクタ電子部品とプリント基板に関し、例えば携帯電話、携帯情報端末等に用いられるプリント基板とこれに表面実装される外部電極を有するインダクタ電子部品（以下単に「インダクタ」）に関する。なお、インダクタの外形に注目する場合は、単に「部品」と呼ぶこともある。

近年、移動体通信システムの発展に伴って携帯電話、携帯情報端末等の携帯端末が急速に普及している。これら携帯端末の小型・高性能化のためにインダクタに関しても、より小型であるとともに、高周波での特性の向上が要望されていた。

このような要望に対し、小型化により面積が小さくなっている実装面に対して垂直にコイルを形成した方がコイル状導体のコア面積をより大きくできるため、Ｑ値（品質係数）を確保するのに有利である。このような構造に対して、インダクタの一類型としての積層インダクタとして、特許文献1に記載の積層インダクタが知られている。さらにこのような要望に対して、引き出し部導体がコイル状導体と同じ幅を有する方が、引き出し部導体がコイル状導体に発生させる磁束（フラックス）を阻害するのを抑えられるため、Ｑ値の低下を抑制することに有利である。さらに、コイル状周回部の軸心方向に交差する側面に外部電極が、実質的に存在しないことにより、磁束が外部電極により大きく阻害されることはないような構造となるため、Ｑ 値の低下を抑制することに有利である。これらについて、例えば、特許文献２に記載の積層インダクタが知られている。

特許３０５８１６４号 特許４０１９０７１号

現在、移動体通信システムの発展による電子機器の小型化は、近年までの単に携帯可能としたサイズにとどまらず、人体と一体化と呼べるようなウェアラブルサイズにまで及んできている。これにともなって、インダクタについても、従来の部品サイズからのより一層の小型化と、それにともなうコイル部分のコア断面積が減少したことによるＱ値の低下を補うことが求められている。また、小型化にともなって劣化する外部電極面積の減少による実装性（後述）の確保が求められており、プリント基板への実装時の部品の位置精度や基板固着強度などの向上が求められている。

従来、インダクタのＱ値の低下を抑制するためには、主として特許文献１、２に記載された積層インダクタの例のように、インダクタ部品内部で、コイル状導体の開口部から、その側面部を通って、もう一方の開口部へ分布する磁束の一部分を内部導体が遮るのを抑制し、また、その内部導体が発生させる浮遊容量を低下させる対応を行っていた。

昨今の部品の小型化の進行は、部品内部の各々の寸法の縮減につながっており、コイル状周回部の周囲に発生している磁束の分布の影響の範囲内に外部電極と、部品が実装されるプリント基板上の配線とプリント基板の内部の配線（以下、プリント基板上の配線とプリント基板内部の配線をあわせて「プリント基板の配線」と呼称する。）とが位置する構成となっている。従来技術においてはこれら外部電極とプリント基板の配線により磁束が遮られるとインダクタンス（Ｌ値）の低下により、これに比例したＱ値が低下してしまう。

また、上述で説明したＱ値低下の抑制のための手段は、外部電極の設計の自由度を制限する。設計の自由度とは、例えば、引き出し部導体と外部電極の接続部分の位置、外部電極の形状、その面積についての自由度である。具体的には、Ｑ値低下の抑制手段をとると、なるべく実装面のみに、できるだけ最小の面積で、外部電極を形成しなければならないと言う制限を受けてしまう。このため、従来技術では、実装性を考慮した外部電極の設計が難しいため、部品の実装性が損なわれるという問題も発生していた。

本発明は、上記課題に鑑みなされたものであり、インダクタのＱ値の低下を抑制するのみならず、そのインダクタの実装性を確保する手段を提供する。

本発明は、実装面を含む複数の面を有する絶縁体と、前記絶縁体の面のうち少なくとも一つ以上の面に形成された一対の外部電極と、前記絶縁体の内部に形成され、一端及び他端が前記実装面から離れていく方向に形成されたコイル状周回部と、前記絶縁体の内部に少なくとも一部が形成され、前記外部電極と前記コイル状周回部とに電気的に接続され、前記コイル状周回部への接続部分が前記実装面からの前記コイル状周回部の最も近い部分よりも遠い位置で接続される引き出し部とを有するインダクタである。

前記インダクタについて、前記引き出し部が、前記コイル状周回部の幅よりも、一部、もしくは全体に広い幅である形状、もしくは湾曲していることを特徴としていてもよい。

前記引き出し部の導体の断面積が、前記コイル状周回部の導体の断面積より大きいことを特徴としていてもよい。

前記インダクタについて、前記引き出し部が、前記コイル状周回部の導体の厚みより厚いことを特徴としていてもよい。

前記インダクタについて、前記外部電極が前記絶縁体の面のうち少なくとも二つ以上の面に形成され、前記引き出し部が、前記絶縁体の複数の面に形成される外部電極へ接続されることを特徴としていてもよい。

前記インダクタについて、前記引き出し部の前記外部電極に接続する部分が、２箇所以上の面状もしくは線状であることを特徴としていてもよい。

前記インダクタについて、絶縁体層と主として絶縁体層表面に形成された導体を積層されていることを特徴としていてもよい。

前記インダクタが実装され実装されることを特徴とするプリント基板様態で有ってもよい。

インダクタを小型化しながら、従来製造方法にて得られるＱ値よりもさらに高いＱ値をえられ、従来製造方法よりも高い実装性を実現できる。

一般的なインダクタの透視図である。 一般的なインダクタの外部電極及びマーカーの透視図である。 図３（ａ）は一般的な周回方向が右巻きのコイル状周回部単体の透視図である。図３（ｂ）は一般的な周回方向が左巻きのコイル状周回部単体の透視図である。図３（ｃ）は一般的なコイル状周回部が右巻きの場合の積層インダクタの透視図である。図３（ｄ）は一般的なコイル状周回部が左巻きの場合の積層インダクタの透視図である。 図４（ａ）は従来例、図４（ｂ）は実施例１のそれぞれ積層インダクタの透視図である。図４（ｃ）は図４（ａ）の点線部分の断面図である。図４（ｄ）は図４（ｂ）の点線部の断面である。図４（ｅ）は第１の参考例、図４（ｆ）は第２の参考例のそれぞれ積層インダクタの透視図である。 図５（ａ）は従来例、図５（ｂ）は実施例１のそれぞれの積層インダクタの断面における磁束密度分布シミュレーション図である。 図６は、従来例、及び 実施例１の、それぞれの積層インダクタのインダクタンス（Ｌ値：５００MHz）と品質係数（Ｑ値：１８００MHｚ）を示した図である。 図７（ａ）は、実施例２の基準の構成とした実施例１の、図７（ｂ）は、実施例２のそれぞれ積層インダクタの透視図である。 図８（ａ）は、実施例２の基準の構成とした実施例１の、図８（ｂ）は、実施例２のそれぞれ積層インダクタの断面磁束密度分布シミュレーション図である。 図９は基準の構成とした実施例１及び実施例２のそれぞれ積層インダクタのインダクタンス（Ｌ値：５００MHz）と品質係数（Ｑ値：１８００MHｚ）を示した図である。 図１０（ａ）、図１０（ｂ）は、実施例３の基準の構成とした実施例１の、図１０（ｃ）、図１０（ｄ）は、実施例３のそれぞれ積層インダクタの透視図及び断面図である。 図１１（ａ）は、実施例３の基準の構成とした実施例１の、図１１（ｂ）は、実施例３のそれぞれ積層インダクタの磁束密度分布シミュレーション図である。 図１２は、実施例３の基準の構成とした実施例１の、及び 実施例３のそれぞれ積層インダクタのインダクタンス（Ｌ値：５００MHz）と品質係数（Ｑ値：１８００MHｚ）を示した図である。 図１３（ａ）は、実施例４の基準の構成とした実施例１の、図１３（ｂ）は、実施例４の第一の例の、図１３（ｃ）は、実施例４の第二の例のそれぞれ積層インダクタの側面よりの透視図である。 図１４（ａ）は、実施例４の基準の構成とした実施例１の、図１４（ｂ）は実施例４の第一の例の、図１４（ｃ）は実施例４の第二の例のそれぞれ積層インダクタの磁束密度分布シミュレーション図である。 図１５は、実施例４の基準の構成とした実施例１の、及び実施例４の第一の例、第二の例のそれぞれ積層インダクタのインダクタンス（Ｌ値：５００MHz）と品質係数（Ｑ値：１８００MHｚ）を示した図である。 図１６（ａ）、図１６（ｂ）は、実施例５の基準の構成とした実施例１の、図１６（ｃ）、図１６（ｄ）は、実施例５の第一の例の、図１６（ｅ）、図１６（ｆ）は、実施例５の第二の例のそれぞれ積層インダクタの透視図及び断面図である。 図１７（ａ）は、実施例５の基準の構成とした実施例１の、図１７（ｂ）は実施例５の第一の例の、図１７（ｃ）は実施例５の第二の例の、それぞれ積層インダクタの磁束密度分布シミュレーション図である。 図１８は、実施例５の基準の構成とした実施例１の、及び 実施例５の第一の例、第二の例のそれぞれ積層インダクタの、インダクタンス（Ｌ値：５００MHz）と品質係数（Ｑ値：１８００MHｚ）を示した図である。 図１９（ａ）は外部電極が実装面のみに形成されている場合のプリント基板実装例である。図１９（ｂ）は図１９（ａ）にリフロー時の外乱要因による応力が加わった場合の例である。図１９（ｃ）は外部電極が実装面及び端面の一部に形成されている場合のプリント基板実装例である。図１９（ｄ）は図１９（ｃ）にリフロー時の外乱要因による応力が加わった場合の例である。図１９（ｅ）は外部電極が実装面及び端面、両側面、上面の５面に形成されている場合のプリント基板実装例である。図１９（ｆ）は図１９（ｅ）にリフロー時の外乱要因による応力が加わった場合の例である。 図２０（ａ）、図２０（ｂ）、図２０（ｃ）は、それぞれ本実施例における、外部電極の構成を示す図である。 図２１（ａ）、図２１（ｂ）は、それぞれ本実施例における、外部電極の構成を示す図である。 図２２（ａ）、図２２（ｂ）は、それぞれ本実施例における、外部電極の構成を示す図である。 図２３（ａ）、図２３（ｂ）、図２３（ｃ）、図２３（ｄ）、図２３（ｅ）は、それぞれ本実施例における、外部電極の構成を示す図である。 図２４（ａ）、図２４（ｂ）、それぞれ本実施例における、外部電極の構成を示す図である。 図２５（ａ）、図２５（ｂ）、図２５（ｃ）、図２５（ｄ）それぞれ本実施例による方向識別マーカーと外部電極の構成を示す図である。 図２６（ａ）、図２６（ｂ）、それぞれ本実施例による方向識別マーカーと外部電極の構成を示す図である。 先行技術文献１の図２より引用した従来例のインダクタの透視図である。 先行技術文献２の図２より引用した従来例のインダクタの断面図である。 先行技術文献２の図１２より引用した従来例のインダクタの断面図である。

以下の説明では、本実施例と従来技術の内容を対比出来るように列挙する。従来技術は、発生した磁束を導体ができるだけ遮らないことを基本構成とし磁束が導体を遮る場合にはそれに起因する浮遊容量をなるべく減らすことでＱ値の減少を防ぐ構成であった。一方、本実施例は、外部電極やプリント基板の配線の影響が出ないような分布となるように磁束を発生させる手段を提供する。また、発生した磁束を遮ることにより磁束の分布を変化させ外部電極やプリント基板の配線の影響が出ないようにする。磁束の弱い部分では渦電流損の影響が小さいことから、導体の厚みを増やして内部導体抵抗を下げることもその一手段である。これらによってＱ値の向上を図ることができる。

以下、実施例に係るインダクタについて図面を参照してさらに詳しく説明する。説明の順番として、まず一般的なインダクタについて図面を参照して説明する。次に従来技術のインダクタについても図面を参照して説明する。その後、それらとの差異が分かるように図面を参照して実施例を複数説明する。但し、本実施例は、図示された態様に限定されるわけでなく、また、図面は、発明の特徴的な部分を強調して表現することから、図面各部の縮尺の正確性は必ずしも担保されていない。説明において、同一要素または同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。また、部品の表面の一部を面と呼んで説明を行うが、その面は平面にとらわれるものではなく、また、辺や稜に面取りが取られていてもそれを含めて全体を面と呼ぶ。以下の実施形態は、インダクタの一類型である表面実装部品としての積層型インダクタに関するものである。

最初に、一般的な積層インダクタについて構造の説明を図１（積層インダクタ内部のコイル状導体を点線で表している）及び図２（隠れている部分を透過させてあらわしている）で示す。積層インダクタ５００は、一般にガラス系セラミックス材などの絶縁体５０１の絶縁体の内部に少なくとも一部が形成された銀、銅などの主成分で形成されたコイル状導体５０２と、絶縁体５０１の外部に形成された銀などを主成分に形成された一対の外部電極５０３、５０４とを備える。コイル状導体５０２は、一対の外部電極５０３、５０４へ電気的に接続される一対の引き出し部５０５、５０６とそれ以外のコイル状周回部５０７とを有する。コイル状周回部５０７は、ビアホール導体５０８により互いに接続されている。外部電極５０３、５０４は、エポキシ基板などのプリント基板上の銅などで形成されたランドパターンに半田などを使用して実装されるためのものである。外部電極５０３、５０４の位置と形状から絶縁体５０１の１面は、プリント基板に実装される面として５１０を「実装面」と呼ぶことができる。実装面５１０と対向する面５１１を「上面」と呼ぶことができる。コイル状周回部５０７のコイル中心を通る軸をコイル状周回部５０７の「軸心」と定義する。また、このコイル状周回部５０７の軸心と交差する２つの面を「側面」と呼ぶ。さらに、コイル状周回部５０７の軸心に平行でかつ実装面５１０及び上面５１１の双方と隣り合う２つの面５１２、５１３を「端面」と呼ぶ。なお、実装面５１０を実装機で画像認識させるために、絶縁体５０１の面に方向識別マーカー５３０、５３１が設けられることもある。コイル状導体５０２、すなわちコイル状周回部５０７と引き出し部５０５、５０６の導体について、コイル状周回部５０７の軸心と平行な方向を導体の厚さ、厚さに直交する方向を導体の幅と呼ぶことにする。この厚さと幅については導体パターンをスクリーンマスクにて形成するときの、ペーストの厚さと幅と同じ考え方である。

次に従来例を示す。図３（ａ）及び図３（ｂ）は、それぞれ巻き方向が違うコイル状周回部５０７のみを示したものである。コイル状周回部５０７の両端に電圧をかけると、コイル状周回部５０７の周辺部に磁束が発生する。このとき、コイル状周回部５０７の周回方向が、図３（ａ）の矢印３０１の向き（右巻き）もしくは、図３（ｂ）の矢印３０２の向き（左向き）の差異により、発生する磁束の向きは変化するものの、磁束の密度分布形状は変わらない。そのため、どちらの構造を選んでもよいことになる。

実際の部品としての積層インダクタには、電流を流すための一対の外部電極５０３、５０４及び、一対の引き出し部５０５、５０６が必要となる。これを図示したものが図３（ｃ）及び図３（ｄ）であり、それぞれ図３（ａ）、図３（ｂ）に対応する図である（内部は点線で表している。） 図３（ｃ）では、引き出し部５０５、５０６は、コイル状周回部５０７と外部電極５０３、５０４を直線的に接続しており、コイル状周回部５０７と引き出し部５０５、５０６の電流の流れる方向３１１が一致している。これに対し、図３（ｄ）では、引き出し部５０５、５０６は、コイル状周回部５０７と外部電極５０３、５０４を直線的に接続すると、コイル状周回部５０７と引き出し部５０５、５０６の電流の流れる方向３１２が、折り返し部３１３で一致せず、逆行している部分が発生することになる。電流の方向が一致せず逆行している場合、発生する磁束同士が打ち消しあうことになる。そのため、従来のインダクタでは、図３（ｃ）及び図３（ｄ）の構成の比較では、電流の方向が一致して引き出し部が接続される図３（ｃ）の構成が通常選ばれる。

これより実施例１を図を使って説明する。図４（ａ）は従来構造の比較例、図４（ｂ）は実施例１の構成を示した断面模式図である。図４（ａ）及び図４（ｂ）は、図１〜３で説明した積層インダクタ５００をプリント基板５１５に実装した状態を示している。本発明者らは、従来技術では省みられていなかったプリント基板５１５への実装状態での積層インダクタ５００のコイル状周回部５０７より発生する磁束の密度分布について、コイル状周回部５０７によって、磁束の密度分布の強度の発生形状が異なることに着目し、その密度分布形状を考察した。そして、コイル状周回部５０７の一端５０７ａ及び他端５０７ｂが、それぞれ実装面５１０より矢印５２０のように離れていく方向にコイル状周回部５０７を形成することにより、プリント基板５１５側に磁束の密度分布の強度の弱い領域を作り出すことができる点を見出した。このような巻き方向とすることで、コイル状周回部５０７で１巻きに満たない導体周回部分が、実装面５１０から遠い部分に位置することになるからである。コイル状周回部５０７の巻き数は、１巻きに満たない導体周回部分が存在する部分で多くなり、その他の部分で相対的に少なくなる。導体周回部分の少ない部分での磁束の発生が少なくなることにより実装面５１０及びプリント基板５１５側に磁束の密度分布の強度の弱い領域を作り出すことができた。

図４（ｃ）、図４（ｄ）に、それぞれ図４（ａ）のＡ−Ａ´点線、及び図４（ｂ）のＢ−Ｂ´点線から見た断面図を示す。コイル状周回部５０７の実装面に近い導体５０７ｄと上面に近い導体５０７ｕの巻き数を比較すると、従来例である図４（ｃ）では１巻きに満たない導体周回部分が実装面５１０側にあるため、実装面に近い導体５０７ｄが上面に近い導体５０７ｕよりも１本多くなっている。一方、実施例１である図４（ｄ）では１巻きに満たない導体周回部分が上面５１１側にあるので、実装面に近い導体５０７ｄは上面に近い導体５０７ｕよりも１本少なくなっている。巻き数の少ない部分での磁束の発生が少なくなることにより、磁束の密度分布をコイル状周回部５０７によって制御することができる。実施例１の積層インダクタは、一対の外部電極５０３、５０４と、実装面５１０側に固着されるプリント基板の配線が、この磁束の密度分布の強度が弱い領域に位置することにより良好なＱ値を得ることができる。

また、本発明者らは、実装面５１０側の磁束に引き出し部５０５、５０６自体から発生する磁束が影響していることに着目し、実装面５１０から引き出し部５０５、５０６までの距離について考察した。実装面５１０からコイル状周回部５０７までの最も近い距離よりも、実装面５１０から引き出し部５０５、５０６とコイル状周回部５０７との接続部分までの距離を大きくすることによって、実装面５１０側の磁束をより減少させることができた。これらにより総合的にＱ値を向上することができる。

図４（ｅ）、図４（ｆ）に実施例１と関係しない第１の参考例、及び第２の参考例をそれぞれ示す。第１の参考例では、引き出し部５０５、５０６とコイル状周回部５０７との接続部分の実装面５１０からの距離が、コイル状周回部５０７の実装面５１０から最も近い部分の実装面５１０からの距離よりも、大きくないので実施例１と関係しない。第２の参考例では、コイル状周回部５０７の一端５０７ａ及び他端５０７ｂが、それぞれ実装面５１０より離れていく方向にコイル状周回部５０７が形成されていないことにより実施例と関係しない。

以下に図４（ｂ）を参照しながら具体的な構成を示す。絶縁体層と主として絶縁体層表面に形成された導体を積層した後、外部電極５０３、５０４を形成した積層インダクタ５００について、コイル状周回部５０７はスパイラル状あるいは螺旋状を呈しており、本実施例では、コイル状周回部５０７の軸心は実装面５１０と平行である。コイル状周回部５０７は、絶縁体層１層毎に形成された略矩形状の導体がビアホール導体により接続されながら積層されることによって、スパイラル状あるいは螺旋状となるように軸心に沿って形成される。コイル状周回部５０７の断面形状は略矩形に限定されず、例えば略楕円形状や矩形状と楕円状とを組み合わせたような形状なども挙げられる。コイル状周回部５０７はその一端５０７ａ及び他端５０７ｂが、実装面５１０に対して矢印５２０のように離れて行く方向に形成される。引き出し部５０５、５０６を形成する導体は、コイル状周回部５０７を形成する導体と一体に形成される。引き出し部５０５、５０６とコイル状周回部５０７は、実装面５１０とコイル状周回部５０７の最も近い部分よりも、遠い位置で接続される。

以下に具体的な製造方法として、シート法による積層インダクタの製造方法を示す。まず、絶縁性材料グリーンシートを複数用意する。グリーンシートは、ガラス等を主原料とする絶縁性材料スラリーをドクターブレード法等によりフィルム上に塗布することで形成される。ここで、絶縁性材料として、ガラスを主成分とした素材のほか、誘電体セラミックス、フェライト、軟磁性合金材料、あるいは絶縁材料を混合した樹脂等を用いてもよい。具体的には誘電率５のホウケイ酸ガラス粉体とカーボンブラックをバインダーとともにアルコール中に分散し、得られたスラリーをＰＥＴフィルム上にドクターブレード法で塗布しながら乾燥させることでグリーンシートを得た。このグリーンシートを裁断し、グリーンシートの所定の位置、すなわちビアホール導体が形成される予定の位置に、レーザー加工等によって、具体的にはＹＡＧレーザーにより、所定の個数の直径５０μｍのビアホールを加工した。そして、導体パターンの前駆体である導電性ペーストを、上記グリーンシートのそれぞれの所定の位置に
、スクリーンマスク等にて印刷する。導電性ペーストの主成分としては、銀、銅等の金属などが挙げられ、具体的には銀とバインダーと有機溶剤からなるペーストを用いて、スクリーン印刷法によりビアホールにあわせてパターン幅７０μｍ、厚み１０μｍの導体パターンを印刷した。本実施例においては、方向識別マーカーパターンは必須ではないが、方向識別マーカーパターンを付与する場合以下のように作成する。すなわち、方向識別マーカーパターンの前駆体であるペーストを、上記グリーンシートのそれぞれの所定の位置に、スクリーンマスク等にて印刷する。方向識別マーカーを絶縁体で構成する場合、印刷する絶縁性ペーストの主成分としては、非金属性材料などが挙げられ、これを実装面と反対側の面（上面）に露出するよう配置する。方向識別マーカーを導体で構成する場合、印刷する導体性ペーストの主成分としては、銀、銅等の金属が挙げられ、これを実装面に両方の外部電極から同じ長さ露出するように配置する。このときコイル状導体パターンと方向識別マーカーのパターンは積層後に同一断面層にならない様に別々のグリーンシートに分けて印刷する。

続いて、グリーンシート、具体的にはコイル状導体パターンの形成されたシートと、方向識別マーカーパターンの形成されたシートと、印刷されていないシートとを所定の順序に重ね合わせて（＝積層）、高温と高圧力、具体的には１００°Ｃ、１００Ｋｇｆ／ｃｍ^２の温度と圧力を加えてグリーンシートを一体化（＝圧着）する。そして、この圧着した絶縁性材料グリーンシートをチップ単位にダイシングブレードによりカットして、それを７００°Ｃ〜９００°Ｃ程度の所定温度、具体的には９００°Ｃで１時間焼成を行って、部品本体を形成した。外部電極は、この部品本体の引き出し部の導体が露出している面に銀や銅などを主成分とする導電性ペーストを塗布して、６００°Ｃ〜９００°Ｃ程度の所定温度で焼き付けを行い、さらに電気めっきを施すことなどにより形成される。この電気めっきとしては、Ｃｕ、Ｎｉ及びＳｎ等を用いることができる。具体的には銀とバインダーと有機溶剤からなる導電性ペーストを塗布して、７００°Ｃ、１時間焼成し、電気バレルめっきにてＮｉ、Ｓｎをめっきすることで積層インダクタ５００が完成する。本実施例は、スラリービルド製法や薄膜製法などの他の製造方法においても作成可能であり、シート法による製造方法に縛られるわけではない。実施例１では、外形寸法を幅０．６ｍｍ×奥行き０．３ｍｍ×高さ０．４ｍｍ、コイル巻き数を３．５巻き、インダクタンス値を３．９ｎＨの積層インダクタとして製作した。磁束密度分布のシミュレーションは、誘電率３．４の基板材料上に銅箔１８μｍを張ったコプレナープリント基板へ実装されたものとして算出した。

図５（ａ）、図５（ｂ）に、それぞれ従来例と実施例１の磁束の密度分布のシミュレーション図を示した。白線２８０は部品外形を表している。本図上で、磁束密度分布の強度の強い部分は白く示され、逆に磁束密度分布が弱い部分は黒く示される。プリント基板５１５は表面の銅箔配線部分が白く見え、電流導入部が左右に白く見えている。従来例として図５（ａ）では、磁束は実装面５１０側すなわちプリント基板５１５側に、矢印２０１で示す部分のように強く分布しており、上面側５１１には、矢印２０２で示すように、弱く分布している。逆に、実施例１の磁束密度分布を示す図５（ｂ）では磁束は上面５１１側に、矢印２０３で示す部分のように強く分布しており、矢印２０４で示す部分のように、磁束の密度分布の強度の弱い範囲を実装面５１０側、プリント基板５１５側に作りだしている事がわかる。外部電極５０３、５０４やプリント基板の配線は、実装面５１０側に位置しており、その近傍の磁束の密度分布は図５（ａ）に比べて、図５（ｂ）は弱くなっている。

図６に、従来例と実施例１での実際のインダクタンス及びＱ値を示す。プリント基板側の磁束の密度分布の強度によって、プリント基板の配線から受ける渦電流損の影響の大小が異なってくる。このため、プリント基板側に強く磁束が分布していて渦電流損が大きい従来例（●１０１）に対して、プリント基板側に弱い磁束の密度分布となっていて渦電流損の少ない実施例１（○１０２）では、インダクタンスが＋１３、５％、Ｑ値が＋１０、２％向上している。

渦電流損については以下のような関係が知られている。
（Ｐｅ：渦電流損、ｋｅ：比例係数、ｔ：導体の厚み、ｆ：周波数、Ｂｍ：最大磁束密度、ρ：磁性体の抵抗率、Ｅ：電圧） 実施例１では、積層インダクタがプリント基板に実装された時に、コイル状導体の周囲に磁束の密度分布が弱い領域を作り出している。その領域内の外部電極と、プリント基板の配線とによって発生する渦電流損は、式１におけるＢｍやＥの値が小さくなったことで減少していると考察される。従来例では、渦電流損が減少する磁束の密度分布の強度の弱い領域を作り出していない。このため、従来例では、渦電流損を増大させないために、外部電極の形状、面積、位置などについて制約を受けてしまうため、後述するように実装性が損なわれてしまっていた。実施例１においては、そのような制約は受けない。実施例１によって、Ｑ値向上のために、磁束の密度分布を変化させ、実装性をも向上させることができた。

さらに本発明者らは、プリント基板への部品の実装時の磁束の密度分布状況に着目し以下の事象を見いだした。コイル状周回部の磁束の一部が遮られた場合、インダクタンスの低下が起こる。一般的にインダクタンスとＱ値は比例するから、この場合Ｑ値も低下すべきであるが、逆に増加する現象が観察された。これは、磁束の一部が遮られたことによって磁束の密度分布の強度の弱い部分が生じており、その部分で発生する渦電流損が少なくなったことによるものと考えることができる。このことから、本発明者は、必要な部分の磁束の一部を引き出し部などの内部導体によって遮ることで、磁束の密度分布が弱い領域を作り出し、Ｑ値を向上させることを考えた。

実施例２の構成を図７（ｂ）、比較のため実施例１の図４（ｂ）を図７（ａ）として再掲して説明する。積層インダクタ５００では、引き出し部５０５、５０６が、コイル状周回部５０７と外部電極５０３、５０４を接続している。コイル状周回部５０７と引き出し部５０５、５０６の導体について、コイル状周回部５０７の軸心と平行な方向を導体の厚さ、厚さ方向に直交する方向を導体の幅と呼ぶことにする。実施例１の図７（ａ）は、コイル状周回部５０７と、引き出し部５０５、５０６の導体の幅が同じである。これに対し、図７（ｂ）の引き出し部５０５、５０６の導体の幅は、コイル状周回部５０７の導体の幅の２倍である。どちらの構成も実施例１と同様の構成とし、引き出し部５０５、５０６のみが、互いに異なる構成である。実施例１の構成についても、周回方向についての効果は前述のとおりあるが、実施例２の引き出し部を幅広とした構成では、磁束の遮り効果が大きく、生成される磁束の密度分布の強度の弱い領域がより広くなり、このため外部電極とプリント基板の配線とにより生じる渦電流損がより少なくなることから、Ｑが実施例１に比べて向上する。

次に、実施例２の製造方法について述べる。実施例２は、特徴である引き出し部５０５、５０６をコイル状周回部５０７より広い幅として形成することで、実施例１で示した製造方法にて作成可能である。具体的には、実施例１の引き出し部５０５、５０６の幅はコイル状周回部５０７の導体の幅と同じ７０μｍ、実施例２は、コイル状周回部５０７の導体の幅は７０μｍ、引き出し部５０５、５０６の導体の幅は１４０μｍとなるように印刷作成し、外形寸法を幅０．６ｍｍ×奥行き０．３ｍｍ×高さ０．４ｍｍ、コイル巻き数を３．５巻き、インダクタンス値を３．９ｎＨの積層インダクタとして製作した。磁束密度分布のシミュレーションは、誘電率３．４の基板材料上に銅箔１８μｍを張ったコプレナープリント基板上へ実装されたものとして算出した。

図８（ａ）と図８（ｂ）に、それぞれ実施例１と、実施例２について、引き出し部分５０５、５０６が外部電極５０３、５０４に接続する断面における磁束密度分布のシミュレーション図を示す。白線２８０は部品外形を表している。本図上で、磁束密度分布の強度の強い部分は白く示され、逆に磁束密度分布が弱い部分は黒く示される。プリント基板５１５は表面の銅箔配線部分が白く見え、電流導入部が左右に白く見えている。８（ａ）の矢印２２１の部分、及び図８（ｂ）の矢印２２２の部分を比較すると、図８（ｂ）の矢印部分２２２のほうが磁束の密度分布が弱い部分が大きな面積になっており、幅広引き出し部によって、磁束の密度分布の弱い部分が大きくなっていることがわかる。図９に、実施例１と、実施例２についての実際のインダクタンス及びＱ値を示す。実施例１（○１０３）に対して、実施例２（△１０４）は、インダクタンスの−０、４％の低下に対しＱ値を＋０、８％向上させている。

実施例２では、積層インダクタがプリント基板に実装された時に、コイル状導体の周囲に発生する磁束を、内部導体の一部によって遮ることにより、磁束の密度分布の強度の弱い領域を作り出し、その領域内の渦電流損を式１におけるＢｍやＥの値を小さくすることで、減少させることができると考察される。実施例２によって、磁束の一部を遮ることによってその密度分布を変化させ、Ｑ値を向上させることができた。

本発明者らは、積層インダクタがプリント基板に実装された時に、コイル状導体の周囲に発生する磁束を遮るために引き出し部の形状や大きさなどを様々に考察した結果、引き出し部の導体の厚み（ｔ）についても、Ｑ値向上のためには、必ずしも渦電流損の制約により薄くする必要がないという知見を得た。 Ｑ（品質係数）には以下のような関係が知られている。また、説明のために、渦電流損についての式１を再掲する
（Ｑ：品質係数、π：円周率、ｆ：周波数、Ｃ：キャパシタンス、Ｒ：導体抵抗、Ｌ：インダクタンス）（Ｐｅ：渦電流損、ｋｅ：比例係数、ｔ：導体の厚み、ｆ：周波数、Ｂｍ：最大磁束密度、ρ：磁性体の抵抗率、Ｅ：電圧） 導体の厚み（ｔ）を厚くすることは、式１により、渦電流損の増大につながっている。しかし導体抵抗（Ｒ）は導体の厚み（ｔ）に反比例するから、導体の厚み（ｔ）を厚くすることにより導体抵抗（Ｒ）の削減もなされる。導体抵抗（Ｒ）が削減されると式２により、Ｑ値が向上することがわかる。渦電流損の増大によるＱ値の低下と、導体抵抗（Ｒ）の低下によるＱ値の向上のどちらの作用が優勢かについて、発明者らは考察を重ねた結果、磁束の密度分布の強度の弱い領域においては、渦電流損の増大によるＱ値の低下の作用に比べて、導体抵抗（Ｒ）の低下によるＱ値の向上の作用が優勢であることを見いだした。このことにより、引き出し部の形状や大きさなどを変更し、また、断面積を増大させることにより導体抵抗（Ｒ）の削減をおこない、Ｑ値を向上させることができる。

実施例３を、図１０（ａ）〜（ｄ）で説明する。積層インダクタ５００では、コイル状周回部５０７と外部電極５０３、５０４を引き出し部５０５、５０６が接続している。この引き出し部５０５、５０６をコイル状周回部５０７から発生する磁束を遮るような構成とする。比較のため実施例１の図４（ｂ）を図１０（ａ）として再掲する。図１０（ａ）のＣ−Ｃ´断面図１０（ｂ）の引き出し部５０５、５０６は、コイル状周回部５０７と同じ導体の厚みである。一方、実施例３の図１０（ｃ）とそのＤ−Ｄ´断面図１０（ｄ）の引き出し部５０５、５０６は、コイル状周回部５０７の導体の厚みより２倍と厚くし、より導体抵抗が削減されるようにしている。どちらの構成も実施例１と同様の構成とし、引き出し部５０５、５０６のみが、互いに異なる構成である。実施例１の構成についても、周回方向についての効果は前述のとおりあるが、実施例３で
ある図１０（ｃ）、図１０（ｄ）の構成は、それに加えて、導体の厚みの分だけ渦電流損が増大し、導体の厚みの分だけ導体抵抗は削減された効果が加わる。渦電流損が増大することのよりインダクタンスは減少するものの、磁束の密度分布の強度の弱い領域において、Ｑ値については渦電流損の増大効果よりも導体抵抗減少の効果のほうが優勢なので、実施例３ではＱ値が上昇する。

次に、実施例３の製造方法について述べる。実施例３は、特徴である引き出し部５０５、５０６の導体の厚みをコイル状周回部５０７の導体の厚みより厚く形成することで、実施例１で示した製造方法にて作成可能である。具体的には、引き出し部を印刷する時に、実施例１は導体の厚さ１０μｍとなるよう、実施例３では、導体の厚さ２０μｍとなるように印刷した。実施例３では、外形寸法を幅０．６ｍｍ×奥行き０．３ｍｍ×高さ０．４ｍｍ、コイル巻き数を３．５巻き、インダクタンス値を３．９ｎＨの積層インダクタとして製作した。磁束密度分布のシミュレーションは、誘電率３．４の基板材料上に銅箔１８μｍを張ったコプレナープリント基板上へ実装されたものとして算出した。

図１１（ａ）と図１１（ｂ）にそれぞれ実施例１と実施例３について引き出し部分５０５、５０６が外部電極５０３、５０４に接続する断面における磁束の密度分布のシミュレーション図を示す。白線２８０は部品外形を表している。本図上で、磁束密度分布の強度の強い部分は白く示され、逆に磁束密度分布が弱い部分は黒く示される。プリント基板５１５は表面の銅箔配線部分が白く見え、電流導入部が左右に白く見えている。図１１（ａ）の矢印２３１の部分、及び図１１（ｂ）の矢印２３２の部分を比較すると、引き出し部で遮られる磁束の幅は変わらないので、作られる磁束の密度分布の強度の弱い部分の範囲は、ほとんど変わっていないことが分かる。図１２に、実施例１と、実施例３についての実際のインダクタンス及びＱ値を示す。実施例１（○１０５）に対して、実施例３（△１０６）は、インダクタンスは−７、４％と低下しているが、それに対してＱ値は＋２、８％と向上させている。

実施例３では、積層インダクタがプリント基板に実装された時に、コイル状導体の周囲に発生する磁束を、内部導体の一部によって遮る構成とした場合、渦電流損低減よりも導体抵抗低下を行うことで更にＱ値を向上させることができる。

実施例４を図１３（ａ）、図１３（ｂ）、図１３（ｃ）にて説明する。実施例４の積層インダクタ５００は、絶縁体５０１の表面のうち少なくとも二つ以上の面にわたって外部電極５０３、５０４が形成されている。外部電極５０３、５０４の一部で絶縁体５０１の端面に形成された部分を５０３ｔ、５０４ｔと呼ぶ。外部電極５０３、５０４の一部で実装面５１０に形成された電極部分を５０３ｚ、５０４ｚと呼ぶ。実施例４では積層インダクタ５００の引き出し部５０５、５０６がコイル状周回部５０７から発生する磁束を遮るためにコイル軸芯に垂直な方向に湾曲した形状を持ち、外部電極５０３、５０４を形成する複数の面５０３ｔ、５０４ｔ及び５０３ｚ、５０４ｚに接続した構成である。比較のため実施例１の図４（ｂ）を図１３（ａ）として再掲している。実施例１は、引き出し部５０５、５０６を端面に形成された外部電極の５０３ｔ、５０４ｔのみに直線的に接続した構成である。これに対し、実施例４の第一の例は、図１３（ｂ）のように、引き出し部５０５、５０６が、外部電極の５０３ｔ、５０４ｔへ接続されるとともに実装面５１０側へ湾曲され、その先端が、外部電極の５０３ｚ、５０４ｚに接続するまで延ばされている。実施例４の第二の例は、図１３（ｃ）のように、引き出し部５０５、５０６が、外部電極の５０３ｔ、５０４ｔへ接続されるとともに実装面５１０側へ湾曲され、その先端が、外部電極の５０３ｚ、５０４ｚに接続するまで延ばされて、それに添って湾曲されている。どちらの構成も実施例１と同様の構成とし、引き出し部５０５、５０６のみが、互いに異なる構成である。実施例１の構成についても、周回方向についての効果は前述のとおりあるが、実施例４の第一の例、第二の例それぞれの構成はそれに加えて、引き出し部５０５、５０６をコイル軸芯に垂直に湾曲させることによってコイル状周回部５０７より発生する磁束を実施例１より大きく遮ることができ、引き出し部５０５、５０６が実装面５１０側に湾曲していることで、実装面５１０側の磁束を実施例１より大きく遮ることが出来る。実施例１よりも大きな面積で磁束を遮るためインダクタンスは減少し、渦電流損は増大するが、外部電極への密着面積が増加することによる導体抵抗の低下効果で、Ｑ値はインダクタンスの低下分と渦電流損による低下分の双方を補ってさらに向上する。

次に、実施例４の製造方法について述べる。実施例４は、特徴である磁束を遮るように湾曲した形状を持った引き出し部が、絶縁体の複数の面に形成される外部電極へ接続されるようなパターンで印刷されることによって形成し、その他の工程は実施例１で示した製造方法にて形成可能である。具体的には、引き出し部を印刷する時に、実施例１は端面に形成された外部電極へのみ接続した形状を、実施例４では、端面に形成された外部電極と実装面に形成された外部電極のそれぞれの面へ磁束を遮るように接続した形状を第一の例、第二の例の２通り印刷した。実施例４では、外形寸法を幅０．６ｍｍ×奥行き０．３ｍｍ×高さ０．４ｍｍ、コイル巻き数を３．５巻き、インダクタンス値を３．９ｎＨの積層インダクタとして製作した。磁束密度分布のシミュレーションは、誘電率３．４の基板材料上に銅箔１８μｍを張ったコプレナープリント基板上へ実装されたものとして算出した。

図１４（ａ）、図１４（ｂ）、図１４（ｃ）にそれぞれ実施例１、及び実施例４の第一の例、第二の例の構成の磁束の密度分布のシミュレーション図を示した。図１４（ａ）、図１４（ｂ）、図１４（ｃ）は、それぞれ図１３（ａ）、図１３（ｂ）、図１３（ｃ）の外部電極５０３付近のそれぞれの断面Ｅ−Ｅ´、Ｆ−Ｆ´、Ｇ−Ｇ´点線部の磁束密度の分布をシミュレーションした図である。白線２８０は部品外形を表している。本図上で、磁束密度分布の強度の強い部分は白く示され、逆に磁束密度分布が弱い部分は黒く示される。プリント基板５１５は表面の銅箔配線部分が白く見えている。引き出し部５０５は黒く見えている。実施例１では実装面５１０付近に磁束の弱い部分２４１が黒くみえるが、実施例４では両例とも実装面５１０付近の磁束の弱い部分２４２、２４３の黒い部分が実施例１より広くなっていることが分かる。図１５に実施例１、及び実施例４の第一の例、第二の例、それぞれの構成における実際のインダクタンス及びＱ値を示す。実施例１（○１０７）、に対して実施例４の第一の例の構成、（×１０８）、実施例４の第二の例の構成、（△１０９）ともに、それぞれ順に、インダクタンス−０、３％、−０、３％と低下したのに対し、Ｑ値は、＋１、８％、＋２、０％と向上している。Ｑの関係式（式２）よりＬとＱ値は比例するので、本実施例では、Ｌが減少したにもかかわらずＱ値は減少せずに、逆に向上していることが分かる。

実施例４では、積層インダクタがプリント基板に実装された時に、その外部電極が絶縁体の表面のうち少なくとも二つ以上の面に形成されており、コイル状周回部から発生する磁束を遮るためにコイル軸芯に垂直な方向に湾曲した形状を持った引き出し部が、絶縁体の複数の面に形成される外部電極へ接続される構成とした場合、渦電流損低減を行うよりも、引き出し部が、絶縁体の複数の面に形成される外部電極へ接続されることによって導体抵抗低下を行うことで更にＱ値を向上させることができる。

実施例５を図１６（ａ）〜（ｅ）にて説明する。実施例５では積層インダクタ５００の引き出し部５０５、５０６がコイル状周回部５０７から発生する磁束を遮るためにコイル軸芯に垂直な方向に湾曲した形状を持ち、２箇所以上の面状にもしくは線状に外部電極５０３、５０４に接続した構成である。比較のため実施例１の図４（ｂ）を図１６（ａ）として再掲する。実施例１は、引き出し部５０５、５０６を１箇所のみ外部電極５０３、５０４に直線的に接続した構成であり、そのＨ−Ｈ´点線の断面図を図１６（ｂ）とした。これに対し、実施例５の第一の例は、図１６（ｃ）とそのＩ−Ｉ´点線の断面図の図１６（ｄ）で示されるように、引き出し部５０５、５０６と平行に複数のダミー引き出し部５０５ｗ、５０６ｗを持つ構成である。引き出し部５０５、５０６の構成は実施例４の第二の例と同じ様態である。ダミー引き出し部５０５ｗ、５０６ｗは、コイル状周回部５０７との接続部以外は引き出し部５０５、５０６と相似形な導体が引き出し部５０５、５０６と平行に複数の絶縁体層を挟んで層状に形成され、外部電極５０３、５０４に各層毎に接続されている構成となっている。実施例５の第二の例は、図１６（ｅ）とそのＪ−Ｊ´点線の断面図の図１６（ｆ）で示されるように、複数層に形成された引き出し部５０５、５０６の導体が積層により一体化されたもので、複数層の導体を多数のビアホール導体５０８によって接続することで導体部分の表面積及び断面積を大きくし、外部電極５０３、５０４への接続面積がコイル状周回部５０７の導体の断面積より大きくなるような構成である。具体的には、第一の例の引き出し部５０５、５０６と複数のダミー引き出し部５０５ｗ、５０６ｗが多数のビアホール導体５０８によって接続されて一体化されて全体で引き出し部５０５、５０６を形成した構成である。これにより外部電極５０３、５０４には、コイル状周回部５０７の導体の断面積より大きな面積にて接続される。どちらの構成も実施例１と同様の構成とし、引き出し部５０５、５０６の形状のみが互いに異なる構成である。実施例１の構成についても、周回方向についての効果は前述のとおりあるが、実施例５の第一の例、第二の例それぞれの構成はそれに加えて、実施例４と同様に引き出し部５０５、５０６が湾曲することで実施例１より磁束を大きく遮ることが出来る。第一の例では、さらにダミー引き出し５０５ｗ、５０６ｗが複数層に渡って磁束を遮り、引き出し部５０５、５０６が１層で遮るよりも大きく磁束を遮ることが出来る。第二の例のように複数層に形成された引き出し部導体をビアホール導体５０８によって一体化し、全体を引き出し部５０５、５０６とすると、第一の例の磁束の遮り効果に加えて、導体抵抗を低下させることができる。両例とも、実施例１よりも大きな面積で磁束を遮るため、インダクタンスは減少し、渦電流損も増大するが、外部電極への接続面積が増加することによる導体抵抗の低下効果で、Ｑ値はインダクタンスの低下分と渦電流損による低下分の双方を補って、さらに向上する。

次に、実施例５の製造方法について述べる。実施例５は、特徴である引き出し部を２箇所以上の面状にもしくは線状に外部電極に接続するように形成することで、実施例１で示した製造方法によって形成可能である。具体的には、引き出し部を印刷する時に、実施例１は端面に形成された外部電極へのみ接続した形状を作成する。実施例５の第一の例では、絶縁体の端面と実装面との２面にわたって形成されている外部電極のそれぞれの面へ接続する所定のパターン形状の引き出し部を印刷作成する。次に引き出し部と略相似のダミー引き出し部のパターン形状を複数のグリーンシートへ印刷し作成する。これらを積層することで引き出し部と複数層のダミー引き出し部とすることで作成した。実施例５の第二の例では、所定の位置にビアホールを予め設けたグリーンシートに、絶縁体の端面と実装面との２面にわたって形成されている外部電極のそれぞれの面へ接続する所定のパターン形状の引き出し部を印刷作成する。次に接続部の部位以外は引き出し部と相似形なパターン形状を複数印刷し作成する。これらを積層することで引き出し部を複数層が連結された形状にすることで作成した。実施例５では、外形寸法を幅０．６ｍｍ×奥行き０．３ｍｍ×高さ０．４
ｍｍ、コイル巻き数を３．５巻き、インダクタンス値を３．９ｎＨの積層インダクタとして製作した。磁束密度分布のシミュレーションは、誘電率３．４の基板材料上に銅箔１８μｍを張ったコプレナープリント基板上へ実装されたものとして算出した。

図１７（ａ）、（ｂ）、（ｃ）にそれぞれ実施例１、及び実施例５の第一の例、第二の例、の構成の磁束密度分布のシミュレーション図を示した。図１７（ａ）、図１７（ｂ）、図１７（ｃ）は、それぞれ図１６（ａ）、図１６（ｃ）、図１６（ｅ）のそれぞれ外部電極５０３付近の、それぞれの断面Ｋ−Ｋ´、Ｌ−Ｌ´、Ｍ−Ｍ´点線部の磁束密度分布をシミュレーションした図である。白線２８０は部品外形を表している。本図上で、磁束密度分布の強度の強い部分は白く示され、逆に磁束密度分布が弱い部分は黒く示される。プリント基板５１５は表面の銅箔配線部分が白く見えている。引き出し部５０５は黒く見えている。実施例１では実装面５１０付近に磁束の弱い部分２５１が黒くみえるが、本実施例では両例とも実装面５１０付近の磁束の弱い部分２５２、２５３の黒い部分が実施例１より広くなっていることが分かる。図と違っています。図１８に実施例１と、実施例５の第一の例、第二の例それぞれの構成の実際のインダクタンス及びＱ値を示す。実施例１（○１１０）に対して、実施例５の第一の例の構成（◆１１１）、実施例５の第二の例の構成（◇１１２）は、それぞれ順に、インダクタンスは−０、３％、−０、４％の減少に対して、Ｑ値は＋５、４％、＋５、１％と上昇している。

実施例５では、積層インダクタがプリント基板に実装された時に、コイル状周回部から発生する磁束を遮るためにコイル軸芯に垂直な方向に湾曲した形状を持ち、２箇所以上の面状もしくは線状に外部電極に接続した引き出し部とした場合、渦電流損低減よりも導体抵抗低下を行うことで更にＱ値を向上させることができる。

従来技術においては、外部電極を渦電流損が増大しないような形状、面積、位置にする制限があった。このため半田によるプリント基板上のランドパターンへのインダクタの実装の際、その位置精度や基板固着強度などの実装性について良好な外部電極とすることが難しかった。本実施例においては、外部電極を磁束密度分布の強度の影響が小さい領域に位置させることで、引き出し部と外部電極との接続部分の位置を任意に設定し、外部電極の形状及び面積を自由に設計することができる。さらに、外部電極を実装面以外の端面、側面などに設けることにより、セルフアライメント効果が期待できる。セルフアライメント効果とは、実装時に溶けた半田からの張力が駆動力になり、各外部電極面に張力がバランスするように、部品本体を実装位置中央に移動調整させる効果である。この効果によって、実装時の部品の実装面に対する水平方向への回転の防止、部品立ち（片側のランドパターンから、部品が外れて、もう一方のランド側で直立し、あたかもビルが建っているように見えたり、墓石が立っているように見えたりする様子から、マンハッタン、ツームストーン等で呼ばれる現象。片側の外部電極のみに半田張力がかかると発生する）の防止などが実現できる。

実装性については、ここで図を使って具体例で説明する。従来技術において渦電流損を小さくするためには、図１９（ａ）に示すように、外部電極５０３、５０４は実装面のみに、なるべく小さな面積で作成することが理想とされていた。実装用の半田が供給されているプリント基板５１５上のランドパターン６００の所定の位置に、積層インダクタ５００をマウントし、リフロー炉にて半田を溶かして、積層インダクタ５００の実装を行うと、図１９（ａ）のように、外部電極５０３、５０４が実装面のみにある場合、半田の濡れ上がり６０１がほとんど発生しないため、半田による張力がほとんど発生しない。このため、積層インダクタ５００のプリント基板５１５への固着強度は、半田の濡れ上がり部分の固着強度への寄与が無いため、弱いことになる。また、このような構成では、図１９（ｂ）で示すように、リフロー時に、積層インダクタ５００に外乱要因による応力６０３が加わった場合、半田による張力を駆動力とするセルフアライメント効果が働かず、大きく部品の位置がずれてしまうことになる。

図１９（ｃ）は、渦電流は増大するもののプリント基板５１５への固着強度を改善するために、外部電極５０３、５０４を実装面及び端面の一部分までとした例である。従来例も実施例１から実施例５も比較のためこの形状の外部電極としている。外部電極５０３、５０４を実装面及び端面の一部分までとした場合、端面に形成された電極部分へ半田の濡れ上がり６０１が発生し、半田による張力６０２が２方向に発生する。このような外部電極の構造にすることで、側面にある電極部分の半田の濡れ上がり部分のプリント基板５１５への固着強度に対する寄与が発生するため、プリント基板５１５への固着強度は改善される。しかし、リフロー時、半田による張力６０２は、端面の方向の２方向にしか発生しないから、図１９（ｄ）で示すように、外乱要因による応力６０３がかかった場合、半田による張力６０２を駆動力とするセルフアライメント効果が働かない方向が出てしまうことになりこの場合部品の位置ずれが発生してしまう。

図１９（ｅ）は、渦電流損が大きいため、従来技術においてはＱ値が低くなるとされた外部電極５０３、５０４の構成である。外部電極５０３、５０４の面積が大きく、実装面に隣接する端面及び側面にも外部電極５０３、５０４があり、その部分が半田の濡れ上がりに寄与するので、半田の濡れ上がり６０１の量は大きく、プリント基板５１５への固着強度は大きくなる。また、半田による張力６０２は４方向に発生するので、図１９（ｆ）に示すようにリフロー時の外乱要因による応力６０３に対して半田による張力６０２を駆動力とするセルフアライメント効果が働くことによって、部品の位置ずれが発生し難い。渦電流損の影響を低減した本実施例では外部電極としてこの形状を選ぶことができる。

本実施例によれば、渦電流損の大小にとらわれず実装性を考慮した実装面積と外部電極表面に対する半田の濡れ上がり面積をも考慮する外部電極を設計し、半田実装性を確保し、実装強度を確保することができる。

本実施例では、このように一対の外部電極の位置と形状は、任意に選ぶことができる。 具体的には、外部電極が形成できる面は、実装面、実装面の対面である上面、コイル状周回部の軸心に交わる２つの側面、コイル状周回部の軸心に平行でかつ実装面及び上面の双方と隣り合う２つの端面である。部品本体の表面のうち何面に外部電極が形成されているかで、１面電極、２面電極、３面電極、４面電極、５面電極と呼ばれるが、本実施例ではそのどれを選んでもよい。より具体的には部品内部を省略した外部電極の位置を図で例示すると、実装面もしくは端面のみに外部電極の形成された１面電極が図２０（ａ）〜（ｃ）、実装面と端面の両方に外部電極が形成された２面電極が図２１（ａ）、（ｂ）、２面電極の外部電極が上面まで延長され形成された３面電極が図２２（ａ）、（ｂ）、２面電極の外部電極が２つの側面まで延長され形成された４面電極が図２３（ａ）〜（ｅ）、４面電極の外部電極が上面まで延長され形成された５面電極が図２４（ａ）、（ｂ）となり、本実施例ではこれら色々な様態の外部電極であってもよい。

本実施例では実装時に基板に対する部品が正しい方向で実装されていることが、重要である。本実施例の積層インダクタは、電極の位置と形状等で実装面を区別することが可能な場合もあるが、自動実装機が実装方向を識別するためのマーカーを有してもよい。方向識別マーカーは、部品上面に設ける場合は、コイル状周回部よりの磁束が密度分布に干渉しないように絶縁物を用い、好ましくは、コイル状周回部と異なる断面に複数設ける。また、方向識別マーカーを、実装面に設ける場合は、コイル状周回部よりの磁束の密度分布の強度の弱い領域に、絶縁物ないし導体のどちらかを、好ましくは、外部電極と接続できるよう導体を露出させて、コイル状周回部と異なる断面に複数設けるとよい。ここで複数設けるのは視認性、識別性の向上のためである。

方向識別マーカーは、その有無については、任意に選ぶことができ、その位置などは磁束の密度分布が弱い領域を考慮する形で任意に選ぶことができる。以下に、部品内部を省略した方向識別マーカーと外部電極の位置を図で具体的に例示する。方向識別マーカーが、磁束の密度分布が弱い領域外にあり絶縁物で形成されることが好ましい例では、上面５１１に積層後別途マーカー５３０が形成された例として図２５（ａ）、上面５１１に積層前にコイル状周回導体層に印刷などで形成されたマーカー５３０が露出している例として図２５（ｂ）、上面５１１に積層前にコイル状周回導体層に以外の層に印刷などで形成されたマーカー５３０が露出している例として図２５（ｃ）、上面５１１に積層前にコイル状周回導体層とコイル状導体周回層以外の層の両方に印刷などで形成されたマーカー５３０が露出している例として図２５（ｄ）などがある。また、磁束の密度分布が小さい領域内で、絶縁物にて形成されることが好ましい例では実装面５１０に積層前にコイル状周回導体層に印刷などで形成されたマーカー５３１が露出している例として図２６（ａ）、導体にて形成されることが好ましい例では実装面５１０に積層前にコイル状周回導体層同士の層間に印刷などで形成されたマーカー５３２が露出している例として図２６（ｂ）などがある。導体により実装面にマーカーが形成された場合、外部電極と接続されることによって、実装時の固着強度の向上などが期待できるが、この場合互いのマーカーの長さを等しくすることで、実装時の部品の位置ずれを防止することが好ましい。

本実施例はこれまで単独のコイル状導体から構成するインダクタについて説明をおこなってきたが、複数のコイル状導体からなるインダクタについても適用可能である。これは例えばインダクタアレイ電子部品などを例示できる。

２８０ 部品外形５００ 部品本体 ５０１ 絶縁体５０２ コイル状導体 ５０３、５０４ 外部電極５０３ｔ、５０４ｔ 外部電極の一部で端面に形成された部分５０３ｚ、５０４ｚ 外部電極の一部で実装面に形成された部分５０５、５０６ 引き出し部 ５０５ｗ、５０６ｗ ダミー引き出し部５０７ コイル状周回部５０７ａ コイル状周回部の一端 ５０７ｂ コイル状周回部の他端５０７ｄ コイル状周回部の実装面に近い導体５０７ｕ コイル状周回部の上面に近い導体５０８ ビアホール導体 ５１０ 実装面５１１ 上面 ５１２、５１３ 端面５１５ プリント基板 ５２０ 導体形成方向の矢印５３０ 方向識別マーカー（絶縁体：上面） ５３１ 方向識別マーカー（絶縁体：実装面）５３２ 方向識別マーカー（導体：実装面）６００ ランドパターンとその上の半田 ６０１ 濡れ上がった半田６０２ 半田による張力 ６０３ 外乱要因による応力

Claims (8)

1. 実装面を含む複数の面を有する絶縁体と前記絶縁体の面のうち少なくとも一つ以上の面に形成された一対の外部電極と、前記絶縁体の内部に形成され、一端及び他端が前記実装面から離れていく方向に形成されたコイル状周回部と、前記絶縁体の内部に少なくとも一部が形成され、前記外部電極と前記コイル状周回部とに電気的に接続され、前記コイル状周回部への接続部分が前記実装面からの前記コイル状周回部の最も近い部分よりも遠い位置で接続される引き出し部とを有するインダクタ。
2. 前記引き出し部が、前記コイル状周回部の幅よりも、一部、もしくは全体にわたって広い幅である形状、もしくは湾曲していることを特徴とする請求項１記載のインダクタ。
3. 前記引き出し部の導体の断面積が、前記コイル状周回部の導体の断
   面積より一部、もしくは全体にわたって大きいことを特徴とする請求項１または２記載のインダクタ。
4. 前記引き出し部が、前記コイル状周回部の導体の厚みより厚いことを特徴とする請求項１〜３の一に記載のインダクタ。
5. 前記外部電極が前記絶縁体の面のうち少なくとも二つ以上の面に形成され、前記引き出し部が、前記絶縁体の複数の面に形成される外部電極へ接続されることを特徴とする請求項１〜３の一に記載のインダクタ。
6. 前記引き出し部の前記外部電極に接続する部分が、２箇所以上の面状もしくは線状であることを特徴とする請求項１〜３の一に記載のインダクタ。
7. 請求項１〜６の一に記載の前記絶縁体が、絶縁体層と前記絶縁体層表面に形成された導体とが積層されていることを特徴とするインダクタ。
8. 請求項１〜７の一に記載の前記インダクタが実装されることを特徴とするプリント基板。