JP2002151593A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002151593A JP2002151593A JP2000347074A JP2000347074A JP2002151593A JP 2002151593 A JP2002151593 A JP 2002151593A JP 2000347074 A JP2000347074 A JP 2000347074A JP 2000347074 A JP2000347074 A JP 2000347074A JP 2002151593 A JP2002151593 A JP 2002151593A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- fuse
- cut
- semiconductor device
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】レーザ装置によるカット位置の合わせ込みを容
易にでき、またヒューズピッチの縮小によるチップサイ
ズの縮小もできる半導体装置を得る。 【解決手段】配線基板１０に複数のヒューズ配線が多層
構造（１１，１５）に設けられ、これらヒューズ配線の
前記配線基板１０内にある下層配線１５とその配線基板
表面にある上層配線１１部分とがスルーホール１７で接
続され、前記上層配線部分がレーザ照射によりカット部
１３で切断されるようにしたことを特徴とする。
易にでき、またヒューズピッチの縮小によるチップサイ
ズの縮小もできる半導体装置を得る。 【解決手段】配線基板１０に複数のヒューズ配線が多層
構造（１１，１５）に設けられ、これらヒューズ配線の
前記配線基板１０内にある下層配線１５とその配線基板
表面にある上層配線１１部分とがスルーホール１７で接
続され、前記上層配線部分がレーザ照射によりカット部
１３で切断されるようにしたことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に複数のヒューズ配線が確実に遮断できるようにした
半導体装置に関する。
特に複数のヒューズ配線が確実に遮断できるようにした
半導体装置に関する。
【０００２】
【従来の技術】一般に、複数のヒューズ配線をチップ上
に実装した半導体装置がある。この半導体装置は、その
ヒューズ配線をレーザ照射により切断して、装置機能の
切替や装置特性の調整がなされるが、特に半導体メモリ
装置は、多くのヒューズ回路を用いて、不良メモリセル
を冗長メモリセルに切替えている。従って、レーザ照射
により切断すべきヒューズ回路が、他の素子に影響を与
えずに確実にレーザ照射により切断される必要がある。
に実装した半導体装置がある。この半導体装置は、その
ヒューズ配線をレーザ照射により切断して、装置機能の
切替や装置特性の調整がなされるが、特に半導体メモリ
装置は、多くのヒューズ回路を用いて、不良メモリセル
を冗長メモリセルに切替えている。従って、レーザ照射
により切断すべきヒューズ回路が、他の素子に影響を与
えずに確実にレーザ照射により切断される必要がある。
【０００３】このようなレーザカット用ヒューズでは、
レーザカット時の隣接ヒューズへのオーバーカットまた
はショートなどの影響を防止して、ヒューズ機能を確実
に発揮できる様にしながらチップサイズに与える影響も
小さくする事が重要な要素の一つとなっている。この種
の半導体装置として、特開平０６―１２０３４９号公報
（公知例）に示されたものがある。
レーザカット時の隣接ヒューズへのオーバーカットまた
はショートなどの影響を防止して、ヒューズ機能を確実
に発揮できる様にしながらチップサイズに与える影響も
小さくする事が重要な要素の一つとなっている。この種
の半導体装置として、特開平０６―１２０３４９号公報
（公知例）に示されたものがある。
【０００４】図５（ａ）（ｂ）はこの公知例の半導体装
置の平面図およびそのＡ―Ａ断面図を示す。この半導体
装置は、ヒューズ配線２１を表面に形成した配線基板２
０上に絶縁膜のカバー２４が設けられたもので、平行に
配置された複数の直線状のヒューズ配線２１にそれぞれ
カット部２３が交互に千鳥状に設けられてたものであ
る。すなわちカット部２３が、Ｙ軸方向に２列設定さ
れ、第１カット列２５，第２カット列２６上に交互に配
置されでレーザ照射によりカットするように設定され、
レーザ装置のレーザ照射範囲能力により、そのヒューズ
ピッチ２２が設定される。
置の平面図およびそのＡ―Ａ断面図を示す。この半導体
装置は、ヒューズ配線２１を表面に形成した配線基板２
０上に絶縁膜のカバー２４が設けられたもので、平行に
配置された複数の直線状のヒューズ配線２１にそれぞれ
カット部２３が交互に千鳥状に設けられてたものであ
る。すなわちカット部２３が、Ｙ軸方向に２列設定さ
れ、第１カット列２５，第２カット列２６上に交互に配
置されでレーザ照射によりカットするように設定され、
レーザ装置のレーザ照射範囲能力により、そのヒューズ
ピッチ２２が設定される。
【０００５】
【発明が解決しようとする課題】しかしこの従来の方法
では、カットするヒューズ配線２１の隣にも別のヒュー
ズ配線２１があるため、カット時の隣接ヒューズへの影
響を防止するには、レーザー装置のカット位置を十分に
合わせ込む必要がある。しかも、レーザ装置のレーザー
照射範囲能力により設計最小基準以上のヒューズピッチ
２２が設定されるため、ヒューズの本数が多くなればな
るほどチップサイズに与える影響も大きくなるという問
題を発生する。
では、カットするヒューズ配線２１の隣にも別のヒュー
ズ配線２１があるため、カット時の隣接ヒューズへの影
響を防止するには、レーザー装置のカット位置を十分に
合わせ込む必要がある。しかも、レーザ装置のレーザー
照射範囲能力により設計最小基準以上のヒューズピッチ
２２が設定されるため、ヒューズの本数が多くなればな
るほどチップサイズに与える影響も大きくなるという問
題を発生する。
【０００６】本発明の目的は、レーザ装置によるカット
位置の合わせ込みを容易にでき、またヒューズピッチの
縮小によるチップサイズの縮小もできる半導体装置を提
供することにある。
位置の合わせ込みを容易にでき、またヒューズピッチの
縮小によるチップサイズの縮小もできる半導体装置を提
供することにある。
【０００７】
【課題を解決するための手段】本発明の半導体装置の構
成は、ヒューズ配線においてレーザカットする部分のみ
を上層配線にして、それ以外の部分は下層配線にした構
造を有することを特徴とする。
成は、ヒューズ配線においてレーザカットする部分のみ
を上層配線にして、それ以外の部分は下層配線にした構
造を有することを特徴とする。
【０００８】本発明の構成は、配線基板に複数のヒュー
ズ配線が多層構造に設けられ、これらヒューズ配線の前
記配線基板内にある下層配線とその配線基板表面にある
上層配線部分とが接続され、前記上層配線部分がレーザ
照射により切断されるようにしたことを特徴とする。
ズ配線が多層構造に設けられ、これらヒューズ配線の前
記配線基板内にある下層配線とその配線基板表面にある
上層配線部分とが接続され、前記上層配線部分がレーザ
照射により切断されるようにしたことを特徴とする。
【０００９】本発明において、配線基板内の下層配線が
１層または２層からなり、レーザ照射される上層配線部
分が前記配線基板表面に設けられることができ、また、
配線基板内の２層の下層配線が直線状に重なって上層配
線部分に接続されることができる。
１層または２層からなり、レーザ照射される上層配線部
分が前記配線基板表面に設けられることができ、また、
配線基板内の２層の下層配線が直線状に重なって上層配
線部分に接続されることができる。
【００１０】さらに、レーザカットされる上層配線部分
が対向して配置されることもでき、また、複数本並列に
設けられたヒューズ配線の上層配線部分が互に隣接しな
いように千鳥状に配置されることもでき、また、レーザ
照射される上層配線部分が、配線基板内の下層配線と直
交して配置されることもでき、さらに、複数本並列に設
けられたヒューズ配線の上層配線部分が、互に隣接して
配置されることもできる。
が対向して配置されることもでき、また、複数本並列に
設けられたヒューズ配線の上層配線部分が互に隣接しな
いように千鳥状に配置されることもでき、また、レーザ
照射される上層配線部分が、配線基板内の下層配線と直
交して配置されることもでき、さらに、複数本並列に設
けられたヒューズ配線の上層配線部分が、互に隣接して
配置されることもできる。
【００１１】
【発明の実施の形態】次に図面により本発明の実施形態
を説明する。図１（ａ）（ｂ）は本発明の一実施形態と
しての半導体装置のヒューズ配線構造の平面図及びＡ−
Ａ線にそった断面図である。この半導体装置は、ヒュー
ズ配線（１１，１５）の多層配線を持った配線基板１０
を用いることを特徴とし、レーザーカットする部分に配
線基板１０表面の上層配線１１を使用し、それ以外の部
分は下層配線１５を使用し、スルーホール１７により上
層配線１１と下層配線１５とを接続している。
を説明する。図１（ａ）（ｂ）は本発明の一実施形態と
しての半導体装置のヒューズ配線構造の平面図及びＡ−
Ａ線にそった断面図である。この半導体装置は、ヒュー
ズ配線（１１，１５）の多層配線を持った配線基板１０
を用いることを特徴とし、レーザーカットする部分に配
線基板１０表面の上層配線１１を使用し、それ以外の部
分は下層配線１５を使用し、スルーホール１７により上
層配線１１と下層配線１５とを接続している。
【００１２】この構造により、Ｙ軸方向に設定されたカ
ット部１３の第１カット列１８及び第２カット列１９に
おいてヒューズ配線１１を交互にレーザ照射によりカッ
トするため、カット列のどちらか一列においては隣のヒ
ューズ配線が下層配線１５となり、上層配線１１同士で
の隣の配線はヒューズピッチ１２の２本分となる。
ット部１３の第１カット列１８及び第２カット列１９に
おいてヒューズ配線１１を交互にレーザ照射によりカッ
トするため、カット列のどちらか一列においては隣のヒ
ューズ配線が下層配線１５となり、上層配線１１同士で
の隣の配線はヒューズピッチ１２の２本分となる。
【００１３】従って、レーザーカット時のレーザ装置で
のカット位置の合わせ込みが容易になる。また、レーザ
装置のレーザ照射範囲能力により、ヒューズピッチ１２
を縮小することが可能となり、チップサイズの縮小が可
能となるという効果が得られる。
のカット位置の合わせ込みが容易になる。また、レーザ
装置のレーザ照射範囲能力により、ヒューズピッチ１２
を縮小することが可能となり、チップサイズの縮小が可
能となるという効果が得られる。
【００１４】このヒューズ配線構造は、ヒューズ配線部
分１１がレーザカットするカット部１３とそれ以外の配
線部分とに分離され、それぞれ上層配線１１と下層配線
１５で構成され、Ｙ軸方向に設定された第１カット列１
８と第２カット列１９においてヒューズ配線１１を交互
にレーザカットするため、カット列のどちらか一列にお
いては隣のカット部１３の配線はヒューズピッチ１２の
２本分の間隔を有することになる。
分１１がレーザカットするカット部１３とそれ以外の配
線部分とに分離され、それぞれ上層配線１１と下層配線
１５で構成され、Ｙ軸方向に設定された第１カット列１
８と第２カット列１９においてヒューズ配線１１を交互
にレーザカットするため、カット列のどちらか一列にお
いては隣のカット部１３の配線はヒューズピッチ１２の
２本分の間隔を有することになる。
【００１５】このヒューズ配線構造は、レーザカットす
るカット部１３が上層配線１１で構成され、それ以外の
配線部分は下層配線１５で構成され、これら上層配線１
１と下層配線１５とはスルーホール１７で接続され、ま
た、ヒューズ配線のカット部１３はＹ軸方向に設定され
た第１カット列１８および第２カット列１９においてヒ
ューズ配線を交互にレーザカットする様に構成されてい
る。
るカット部１３が上層配線１１で構成され、それ以外の
配線部分は下層配線１５で構成され、これら上層配線１
１と下層配線１５とはスルーホール１７で接続され、ま
た、ヒューズ配線のカット部１３はＹ軸方向に設定され
た第１カット列１８および第２カット列１９においてヒ
ューズ配線を交互にレーザカットする様に構成されてい
る。
【００１６】さらに、カット部１３にはレーザカットす
るために絶縁層のカバー１４が開口されている。このよ
うなヒューズ配線の多層化により、Ｙ軸方向に設定され
た第１カット列１８および第２カット列１９においてヒ
ューズ配線を交互にレーザカットするため、カット列の
どちらか一列においては隣のカット部１３の配線はヒュ
ーズピッチ１２の２本分の間隔を有している。
るために絶縁層のカバー１４が開口されている。このよ
うなヒューズ配線の多層化により、Ｙ軸方向に設定され
た第１カット列１８および第２カット列１９においてヒ
ューズ配線を交互にレーザカットするため、カット列の
どちらか一列においては隣のカット部１３の配線はヒュ
ーズピッチ１２の２本分の間隔を有している。
【００１７】このヒューズ配線構造では、ヒューズ配線
を多層化してレーザーカットする部分だけを上層配線１
１で構成し、それ以外の配線部分は下層配線１５で構成
している。そしてヒューズカット工程でのレーザカット
では、カット部１３となる上層配線１１をカットするた
め、Ｙ軸方向に設定された２列のカット列のどちらか一
列においてはカット部１３同士の間隔が広くとれること
になり、レーザカット時の隣接ヒューズへのオーバーカ
ットまたはショートなどの影響が防止され、ヒューズ機
能を確実に発揮できるヒューズ配線構造とできる。
を多層化してレーザーカットする部分だけを上層配線１
１で構成し、それ以外の配線部分は下層配線１５で構成
している。そしてヒューズカット工程でのレーザカット
では、カット部１３となる上層配線１１をカットするた
め、Ｙ軸方向に設定された２列のカット列のどちらか一
列においてはカット部１３同士の間隔が広くとれること
になり、レーザカット時の隣接ヒューズへのオーバーカ
ットまたはショートなどの影響が防止され、ヒューズ機
能を確実に発揮できるヒューズ配線構造とできる。
【００１８】図２（ａ）（ｂ）は本発明の第２の実施形
態として、ヒューズ構造を多層化することによりヒュー
ズの対極を同じ方向に引き出すことができるようにした
ものである。この図では、ヒューズの下層配線をさらに
多層化して２層とした配線基板１０ａを用い、下層配線
を第１下層配線１５とこの配線１５の下に重ねられた第
２下層配線１６とすることで、ヒューズの対極を同じ方
向に引き出したものである。
態として、ヒューズ構造を多層化することによりヒュー
ズの対極を同じ方向に引き出すことができるようにした
ものである。この図では、ヒューズの下層配線をさらに
多層化して２層とした配線基板１０ａを用い、下層配線
を第１下層配線１５とこの配線１５の下に重ねられた第
２下層配線１６とすることで、ヒューズの対極を同じ方
向に引き出したものである。
【００１９】従って、ヒューズ配線１１の対極を同じ方
向に引き出すことにより、ヒューズに接続する他の回路
素子を一方向にかためて配置する場合、ヒューズ配線の
一方がヒューズ回路をまわりこまずに接続できる。従っ
て、余分な配線領域を削除することができるのでチップ
サイズを縮小できるという効果も得られる。
向に引き出すことにより、ヒューズに接続する他の回路
素子を一方向にかためて配置する場合、ヒューズ配線の
一方がヒューズ回路をまわりこまずに接続できる。従っ
て、余分な配線領域を削除することができるのでチップ
サイズを縮小できるという効果も得られる。
【００２０】図３（ａ）（ｂ）は本発明の第３の実施形
態として、図２と同様に、下層配線を２層に多層化した
配線基板１０ａを用いて、ヒューズの対極を同じ方向に
引き出したものである。従って、２つの上層配線１１，
１１ａが配線基板１０ａ上で２つのカット列１８，１９
に並べられ、対向して配置されている。
態として、図２と同様に、下層配線を２層に多層化した
配線基板１０ａを用いて、ヒューズの対極を同じ方向に
引き出したものである。従って、２つの上層配線１１，
１１ａが配線基板１０ａ上で２つのカット列１８，１９
に並べられ、対向して配置されている。
【００２１】この構造では、同一カバー開口（１３）内
でヒューズ（１１）を自由に配置することができる。こ
の図では同一カバー開口内で、レーザ装置のレーザ照射
範囲能力でのヒューズピッチを保った状態で、ヒューズ
を２列配置している。このような配置を可能とすること
で、ヒューズ回路の面積を縮小することもできる。
でヒューズ（１１）を自由に配置することができる。こ
の図では同一カバー開口内で、レーザ装置のレーザ照射
範囲能力でのヒューズピッチを保った状態で、ヒューズ
を２列配置している。このような配置を可能とすること
で、ヒューズ回路の面積を縮小することもできる。
【００２２】図４（ａ）（ｂ）は本発明の第４の実施形
態として、図１と同様に、内部が１層の下層配線１５か
らなる配線基板１０により、ヒューズ構造を多層化した
ものであるが、そのヒューズの上層配線１１ｂがＸ軸方
向に一列に配置したものである。
態として、図１と同様に、内部が１層の下層配線１５か
らなる配線基板１０により、ヒューズ構造を多層化した
ものであるが、そのヒューズの上層配線１１ｂがＸ軸方
向に一列に配置したものである。
【００２３】この図では、ヒューズ１１ｂをＸ軸方向に
一列に配置することで，ヒューズ回路を細長く配置して
いる。このような配置をすることにより狭い場所でもヒ
ューズ回路を作成することができ、ヒューズ回路の面積
を縮小することもできる。
一列に配置することで，ヒューズ回路を細長く配置して
いる。このような配置をすることにより狭い場所でもヒ
ューズ回路を作成することができ、ヒューズ回路の面積
を縮小することもできる。
【００２４】
【発明の効果】以上説明したように本発明によれば、ヒ
ューズ配線を多層化することでＹ軸方向に設定された２
列のカット列のどちらか一列におけるカット部をヒュー
ズピッチ２本分の間隔をとることにができ、レーザ装置
でのカット位置の合わせ込みが容易になり、ヒューズカ
ット工程の時間を短縮することができる効果がある。
ューズ配線を多層化することでＹ軸方向に設定された２
列のカット列のどちらか一列におけるカット部をヒュー
ズピッチ２本分の間隔をとることにができ、レーザ装置
でのカット位置の合わせ込みが容易になり、ヒューズカ
ット工程の時間を短縮することができる効果がある。
【００２５】また、ヒューズ配線を多層化することでＹ
軸方向に設定された２列のカット列のどちらか一列にお
けるカット部をヒューズピッチ２本分の間隔をとること
ができ、レーザカット時の隣接ヒューズへのオーバーカ
ット、またヒューズ配線のきりかすによるショートなど
の影響を防止してヒューズ機能を確実に発揮できるとい
う効果がある。
軸方向に設定された２列のカット列のどちらか一列にお
けるカット部をヒューズピッチ２本分の間隔をとること
ができ、レーザカット時の隣接ヒューズへのオーバーカ
ット、またヒューズ配線のきりかすによるショートなど
の影響を防止してヒューズ機能を確実に発揮できるとい
う効果がある。
【００２６】さらに、ヒューズ配線を多層化することで
Ｙ軸方向に設定された２列のカット列のどちらか一列に
おけるカット部をヒューズピッチ２本分の間隔をとるこ
とができ、カット部のレーザ照射範囲が多少大きくても
よいため、古いレーザ装置を使用することもでき、ま
た、ヒューズ配線を多層化することで、Ｙ軸方向に設定
された２列のカット列のどちらか一列におけるカット部
の間隔が大きくなり、レーザ装置のレーザ照射範囲能力
までヒューズピッチを縮小することが可能となり、チッ
プサイズを縮小することができる。
Ｙ軸方向に設定された２列のカット列のどちらか一列に
おけるカット部をヒューズピッチ２本分の間隔をとるこ
とができ、カット部のレーザ照射範囲が多少大きくても
よいため、古いレーザ装置を使用することもでき、ま
た、ヒューズ配線を多層化することで、Ｙ軸方向に設定
された２列のカット列のどちらか一列におけるカット部
の間隔が大きくなり、レーザ装置のレーザ照射範囲能力
までヒューズピッチを縮小することが可能となり、チッ
プサイズを縮小することができる。
【図１】（ａ）（ｂ）は本発明の第１の実施形態の半導
体装置の構造を示す平面図およひ断面図である。
体装置の構造を示す平面図およひ断面図である。
【図２】（ａ）（ｂ）は本発明の第２の実施形態の平面
図およひ断面図である。
図およひ断面図である。
【図３】（ａ）（ｂ）は本発明の第３の実施形態の平面
図およひ断面図である。
図およひ断面図である。
【図４】（ａ）（ｂ）は本発明の第４の実施形態の平面
図およひ断面図である。
図およひ断面図である。
【図５】従来例の半導体装置の構造を示す平面図およひ
断面図である。
断面図である。
１０，１０ａ，２０ 配線基板 １１，１１ａ，１１ｂ，２１ ヒューズ配線（上層配
線） １２，２２ ヒューズのピッチ １３，２３ カット部 １４，２４ カバー １５ （第１）下層配線 １６ 第２下層配線 １７ スルーホール １８，１９ カット列
線） １２，２２ ヒューズのピッチ １３，２３ カット部 １４，２４ カバー １５ （第１）下層配線 １６ 第２下層配線 １７ スルーホール １８，１９ カット列
フロントページの続き Ｆターム(参考） 5F033 HH07 JJ00 KK00 QQ53 UU04 UU05 VV11 VV16 XX34 5F064 EE16 EE17 EE19 EE22 FF02 FF27 FF34 FF42 FF60 5F083 GA10 MA06 MA16 ZA10
Claims (8)
- 【請求項１】 配線基板に複数のヒューズ配線が多層構
造に設けられ、これらヒューズ配線の前記配線基板内に
ある下層配線とその配線基板表面にある上層配線部分と
が接続され、前記上層配線部分がレーザ照射により切断
されるようにしたことを特徴とする半導体装置。 - 【請求項２】 配線基板内の下層配線が１層からなり、
レーザ照射される上層配線部分が前記配線基板表面に設
けられた請求項１記載の半導体装置。 - 【請求項３】 配線基板内の下層配線が２層からなり、
レーザ照射される上層配線部分が前記配線基板表面に設
けられた請求項１記載の半導体装置。 - 【請求項４】 配線基板内の２層の下層配線が直線状に
重なって上層配線部分に接続される請求項３記載の半導
体装置。 - 【請求項５】 上層配線部分が対向して設けられた請求
項４記載の半導体装置。 - 【請求項６】 複数本並列に設けられたヒューズ配線の
上層配線部分が互に隣接しないように千鳥状に配置され
た請求項２，３または４記載の半導体装置。 - 【請求項７】 レーザ照射される上層配線部分が、配線
基板内の下層配線と直交して配置された請求項４記載の
半導体装置。 - 【請求項８】 複数本並列に設けられたヒューズ配線の
上層配線部分が、互に隣接して配置された請求項５また
は７記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000347074A JP2002151593A (ja) | 2000-11-14 | 2000-11-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000347074A JP2002151593A (ja) | 2000-11-14 | 2000-11-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002151593A true JP2002151593A (ja) | 2002-05-24 |
Family
ID=18820859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000347074A Pending JP2002151593A (ja) | 2000-11-14 | 2000-11-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002151593A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005019498A (ja) * | 2003-06-24 | 2005-01-20 | Elpida Memory Inc | 半導体装置 |
| CN100438013C (zh) * | 2003-07-10 | 2008-11-26 | 株式会社瑞萨科技 | 半导体装置 |
| US7633136B2 (en) | 2005-12-07 | 2009-12-15 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
-
2000
- 2000-11-14 JP JP2000347074A patent/JP2002151593A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005019498A (ja) * | 2003-06-24 | 2005-01-20 | Elpida Memory Inc | 半導体装置 |
| JP4591808B2 (ja) * | 2003-06-24 | 2010-12-01 | エルピーダメモリ株式会社 | 半導体装置 |
| CN100438013C (zh) * | 2003-07-10 | 2008-11-26 | 株式会社瑞萨科技 | 半导体装置 |
| US7633136B2 (en) | 2005-12-07 | 2009-12-15 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100722934B1 (ko) | 반도체소자의 퓨즈박스 및 퓨즈 커팅 방법 | |
| US5539227A (en) | Multi-layer wiring | |
| US6876057B2 (en) | Semiconductor devices including fuses and dummy fuses | |
| US7361967B2 (en) | Semiconductor device with fuse wires and connection wires | |
| KR100567984B1 (ko) | 전기 접속 소자를 구비한 집적 회로 | |
| KR20040050663A (ko) | 반도체 기억장치의 퓨즈 박스및 그 제조방법 | |
| JP4299227B2 (ja) | 薄膜トランジスタアレイパネルの製造方法 | |
| JP2000269342A (ja) | 半導体集積回路および半導体集積回路の製造方法 | |
| JP2002151593A (ja) | 半導体装置 | |
| JP5436867B2 (ja) | フューズ素子の製造方法 | |
| JP2007049071A (ja) | チップ抵抗器とその製造方法 | |
| KR100855983B1 (ko) | 수직하게 적층된 캐패시터층들을 구비한 반도체 소자의캐패시턴스 트리밍회로 | |
| JPH07263558A (ja) | 半導体装置 | |
| JPH0936234A (ja) | 半導体装置およびヒューズの切断方法 | |
| JP5459941B2 (ja) | 半導体素子のヒューズボックス及びその形成方法 | |
| JPH0917872A (ja) | 半導体装置 | |
| US20060226508A1 (en) | Semiconductor device having patterns for protecting fuses and method of fabricating the semiconductor device | |
| KR20070054278A (ko) | 반도체 소자의 퓨즈구조 및 퓨즈 형성방법 | |
| KR100586548B1 (ko) | 반도체 메모리소자의 퓨즈 및 리페어 방법 | |
| US11742142B2 (en) | Capacitor component | |
| JP7472004B2 (ja) | 薄膜キャパシタ | |
| JP3269491B2 (ja) | 半導体装置及びそれに用いるヒューズ構造並びにその製造方法 | |
| JP2006294944A (ja) | 回路基板 | |
| KR20070058833A (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
| JPH10172815A (ja) | 厚膜チップ部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031007 |