JP2000269342A - 半導体集積回路および半導体集積回路の製造方法 - Google Patents
半導体集積回路および半導体集積回路の製造方法Info
- Publication number
- JP2000269342A JP2000269342A JP11067513A JP6751399A JP2000269342A JP 2000269342 A JP2000269342 A JP 2000269342A JP 11067513 A JP11067513 A JP 11067513A JP 6751399 A JP6751399 A JP 6751399A JP 2000269342 A JP2000269342 A JP 2000269342A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- plug
- semiconductor integrated
- integrated circuit
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Laser Beam Processing (AREA)
Abstract
(57)【要約】
【課題】 ヒューズ２部分の面積の微小化ができ、周辺
回路がヒューズの片側のみで構成できる半導体集積回路
を提供することができる。 【解決手段】 レーザの照射により選択的に切断可能な
複数のヒューズ２の端にプラグ３の上面を接続する。そ
して、プラグ３の上方の絶縁膜１に開口部４を形成す
る。このことによりプラグ３より下の層の配線６の引き
回しが可能になる。
回路がヒューズの片側のみで構成できる半導体集積回路
を提供することができる。 【解決手段】 レーザの照射により選択的に切断可能な
複数のヒューズ２の端にプラグ３の上面を接続する。そ
して、プラグ３の上方の絶縁膜１に開口部４を形成す
る。このことによりプラグ３より下の層の配線６の引き
回しが可能になる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＲＡＭ、ＳＲＡ
Ｍ等の半導体集積回路および半導体集積回路の製造方法
に関し、特に、レーザ光を照射することにより切断して
救済機能を発現させるヒューズとその周囲の構造に関す
るものである。
Ｍ等の半導体集積回路および半導体集積回路の製造方法
に関し、特に、レーザ光を照射することにより切断して
救済機能を発現させるヒューズとその周囲の構造に関す
るものである。
【０００２】
【従来の技術】半導体集積回路には不良救済のために冗
長機能が付加されているものがあり、この冗長機能を構
成する回路は一般にリダンダンシ回路と称されている。
たとえば、半導体メモリのＤＲＡＭ、ＳＲＡＭ等では、
不良メモリセルが発見された場合、良品のメモリセルと
置き換えができるリダンダンシ回路が内蔵されている。
このようなリダンダンシ回路では、複数行のリダンダン
シ回路のメモリセル配列がメモリマトリックス内に設け
られており、一般にヒューズと称される配線部分をレー
ザ光を用いて切断することにより、不良メモリセルを含
むメモリセル配列をリダンダンシ回路のメモリ配列と置
き換えるための信号が生成され、不良メモリセルの回路
部分が救済されるようになっている。
長機能が付加されているものがあり、この冗長機能を構
成する回路は一般にリダンダンシ回路と称されている。
たとえば、半導体メモリのＤＲＡＭ、ＳＲＡＭ等では、
不良メモリセルが発見された場合、良品のメモリセルと
置き換えができるリダンダンシ回路が内蔵されている。
このようなリダンダンシ回路では、複数行のリダンダン
シ回路のメモリセル配列がメモリマトリックス内に設け
られており、一般にヒューズと称される配線部分をレー
ザ光を用いて切断することにより、不良メモリセルを含
むメモリセル配列をリダンダンシ回路のメモリ配列と置
き換えるための信号が生成され、不良メモリセルの回路
部分が救済されるようになっている。
【０００３】図８は、従来のヒューズとその周辺の構造
図である。図８（ａ）は上面図であり、一部、位置関係
がわかりやすいように透視して記載してある。図８
（ｂ）は（ａ）のＩ−Ｉ方向の断面図である。図８
（ｃ）は（ａ）のII−II方向の断面図である。ヒューズ
２を切断するためのレーザ光照射用の開口部４がパッシ
ベイション膜１に形成されている。開口部４の一方の端
から他方の端までヒューズ２が複数本走っている。開口
部４の周辺にはヒューズ２に付随したリダンダンシ回路
等の周辺回路が存在している。それぞれのヒューズ２
は、図８（ｂ）に示すように、絶縁層９上に形成され、
ヒューズ２の上に絶縁層７を形成する。なお、開口部４
の直下には配線関係ではヒューズ２のみ存在し、ヒュー
ズ２の下層にはプラグ等の接続部や配線は存在していな
い。ヒューズ２の切断は、図８（ｃ）に示すように、レ
ーザ光でブロウ(blow)し、ヒューズ２をブロウ部５で断
線させることで不良ビットの配線を良品ビットの配線に
置き換える構造となっている。
図である。図８（ａ）は上面図であり、一部、位置関係
がわかりやすいように透視して記載してある。図８
（ｂ）は（ａ）のＩ−Ｉ方向の断面図である。図８
（ｃ）は（ａ）のII−II方向の断面図である。ヒューズ
２を切断するためのレーザ光照射用の開口部４がパッシ
ベイション膜１に形成されている。開口部４の一方の端
から他方の端までヒューズ２が複数本走っている。開口
部４の周辺にはヒューズ２に付随したリダンダンシ回路
等の周辺回路が存在している。それぞれのヒューズ２
は、図８（ｂ）に示すように、絶縁層９上に形成され、
ヒューズ２の上に絶縁層７を形成する。なお、開口部４
の直下には配線関係ではヒューズ２のみ存在し、ヒュー
ズ２の下層にはプラグ等の接続部や配線は存在していな
い。ヒューズ２の切断は、図８（ｃ）に示すように、レ
ーザ光でブロウ(blow)し、ヒューズ２をブロウ部５で断
線させることで不良ビットの配線を良品ビットの配線に
置き換える構造となっている。
【０００４】
【発明が解決しようとする課題】従来のヒューズの構造
では、ヒューズを断線させるレーザ径によってヒューズ
のピッチが決まってくるため配線の微細化が進んでもレ
ーザ径を変更する以外ヒューズ部分の面積の微小化が見
込めない。また、１つのヒューズの両端にリダンダンシ
回路等の付随する回路が配置されるので複数のヒューズ
毎のこれら回路がヒューズ開口部の周囲全体に存在し微
小化の妨げとなっている。
では、ヒューズを断線させるレーザ径によってヒューズ
のピッチが決まってくるため配線の微細化が進んでもレ
ーザ径を変更する以外ヒューズ部分の面積の微小化が見
込めない。また、１つのヒューズの両端にリダンダンシ
回路等の付随する回路が配置されるので複数のヒューズ
毎のこれら回路がヒューズ開口部の周囲全体に存在し微
小化の妨げとなっている。
【０００５】本発明はこのような問題点を解決するため
に成されたものであり、その目的とするところは、ヒュ
ーズ部分の面積の微小化ができ、周辺回路がヒューズの
片側のみで構成できる半導体集積回路を提供することで
ある。
に成されたものであり、その目的とするところは、ヒュ
ーズ部分の面積の微小化ができ、周辺回路がヒューズの
片側のみで構成できる半導体集積回路を提供することで
ある。
【０００６】また、本発明の他の目的は、ヒューズ部分
の面積の微小化ができ、周辺回路がヒューズの片側のみ
で構成できる半導体集積回路の製造方法を提供すること
である。
の面積の微小化ができ、周辺回路がヒューズの片側のみ
で構成できる半導体集積回路の製造方法を提供すること
である。
【０００７】
【課題を解決するための手段】このような問題点を解決
するため、本発明の第１の特徴は、少なくとも１つが必
要に応じてレーザの照射により選択的に切断可能な複数
のヒューズと、このヒューズの端に上面が接続するプラ
グと、このプラグの上方の絶縁膜を開口してなる開口部
とを有する半導体集積回路であることである。ここで、
プラグとは上層配線であるヒューズと下層配線とを電気
的に接続するためのものである。開口部とはレーザの照
射によるヒューズのブロウの効率を高めるためにパッシ
ベーション膜の膜厚を薄くした部分である。このことに
より、レーザ光をプラグとヒューズの接触面に向けて照
射すれば、 （１）プラグは、下層配線へのレーザ光を遮光し、下層
配線の温度上昇を押さえ、下層配線の損傷を防ぐ。
するため、本発明の第１の特徴は、少なくとも１つが必
要に応じてレーザの照射により選択的に切断可能な複数
のヒューズと、このヒューズの端に上面が接続するプラ
グと、このプラグの上方の絶縁膜を開口してなる開口部
とを有する半導体集積回路であることである。ここで、
プラグとは上層配線であるヒューズと下層配線とを電気
的に接続するためのものである。開口部とはレーザの照
射によるヒューズのブロウの効率を高めるためにパッシ
ベーション膜の膜厚を薄くした部分である。このことに
より、レーザ光をプラグとヒューズの接触面に向けて照
射すれば、 （１）プラグは、下層配線へのレーザ光を遮光し、下層
配線の温度上昇を押さえ、下層配線の損傷を防ぐ。
【０００８】（２）プラグは、絶縁膜で発生する熱を吸
収するウィッキングの現象により、下層配線の温度上昇
を押さえ、下層配線の損傷を防ぐ。
収するウィッキングの現象により、下層配線の温度上昇
を押さえ、下層配線の損傷を防ぐ。
【０００９】（３）プラグは、熱伝導率の低い材料を選
択したり、プラグの上下間で熱抵抗の大きい形状を採用
することにより、熱伝導を押さえ、ヒューズが高温にな
っても下層配線の温度上昇を押さえ、下層配線の損傷を
防ぐ。熱伝導率の低い材料としてはタングステン、チタ
ン、タンタル、シリコン等が考えられる。形状としては
タンデム構造の連なった複数のプラグとかアスペクト比
の大きいプラグ等が考えられる。
択したり、プラグの上下間で熱抵抗の大きい形状を採用
することにより、熱伝導を押さえ、ヒューズが高温にな
っても下層配線の温度上昇を押さえ、下層配線の損傷を
防ぐ。熱伝導率の低い材料としてはタングステン、チタ
ン、タンタル、シリコン等が考えられる。形状としては
タンデム構造の連なった複数のプラグとかアスペクト比
の大きいプラグ等が考えられる。
【００１０】（４）プラグは、高融点、高沸点の材料を
選択することにより、プラグの高温化によるプラグの変
形を防ぎ、下層配線の形状を保全する。高融点、高沸点
の材料としては銅、タングステン、チタン、タンタル、
シリコン等が考えられる。等の効果が得られる。よっ
て、下層配線をブロウ部の下に設けることが可能になる
ので、１つのヒューズの両端に接続されるリダンダンシ
回路等の付随する回路をプラグによる接続部を用いて折
り返しの構造にすることによりヒューズの片側に配置す
ることが可能になりヒューズに係わる回路領域を一般的
な集積化の技法により微小化できる半導体集積回路を提
供することができる。また、ヒューズとプラグの接触面
を断線すればヒューズの機能は果たせるので、上方から
見込んだ断線で消失するヒューズの面積を小さくできヒ
ューズ部分の面積が微小化できる。そして、これらのこ
とにより、１列にしか配置できなかった複数のヒューズ
の配列を２列にすることができる。片側のヒューズの列
に接続する周辺回路を、そのヒューズの列の片側に配置
することができるからである。さらに、２列のヒューズ
の列を千鳥状に配置することにより複数のヒューズの占
める面積をさらに小さくすることができる。
選択することにより、プラグの高温化によるプラグの変
形を防ぎ、下層配線の形状を保全する。高融点、高沸点
の材料としては銅、タングステン、チタン、タンタル、
シリコン等が考えられる。等の効果が得られる。よっ
て、下層配線をブロウ部の下に設けることが可能になる
ので、１つのヒューズの両端に接続されるリダンダンシ
回路等の付随する回路をプラグによる接続部を用いて折
り返しの構造にすることによりヒューズの片側に配置す
ることが可能になりヒューズに係わる回路領域を一般的
な集積化の技法により微小化できる半導体集積回路を提
供することができる。また、ヒューズとプラグの接触面
を断線すればヒューズの機能は果たせるので、上方から
見込んだ断線で消失するヒューズの面積を小さくできヒ
ューズ部分の面積が微小化できる。そして、これらのこ
とにより、１列にしか配置できなかった複数のヒューズ
の配列を２列にすることができる。片側のヒューズの列
に接続する周辺回路を、そのヒューズの列の片側に配置
することができるからである。さらに、２列のヒューズ
の列を千鳥状に配置することにより複数のヒューズの占
める面積をさらに小さくすることができる。
【００１１】本発明の第１の特徴は、レーザ照射後の視
点から表現すると、絶縁膜上に設けられた凹部と、この
凹部の上部に達するヒューズと、凹部の底部に達しこの
ヒューズとは接続しないプラグとを有する半導体集積回
路であることである。ここで、凹部とは、レーザの照射
によってヒューズと絶縁膜がブロウされることでできた
穴のことである。このことによりヒューズとプラグが絶
縁される。
点から表現すると、絶縁膜上に設けられた凹部と、この
凹部の上部に達するヒューズと、凹部の底部に達しこの
ヒューズとは接続しないプラグとを有する半導体集積回
路であることである。ここで、凹部とは、レーザの照射
によってヒューズと絶縁膜がブロウされることでできた
穴のことである。このことによりヒューズとプラグが絶
縁される。
【００１２】また、本発明の第１の特徴は、ヒューズの
材料の主成分がアルミニウムまたは銅であることにより
効果的である。このことにより、アルミニウムについて
は低融点、低沸点の材料なので低温でブロウ可能とな
る。銅については電気抵抗率が低いのでヒューズを細く
できブロウしなければならない体積を小さくすることが
できるようになる。
材料の主成分がアルミニウムまたは銅であることにより
効果的である。このことにより、アルミニウムについて
は低融点、低沸点の材料なので低温でブロウ可能とな
る。銅については電気抵抗率が低いのでヒューズを細く
できブロウしなければならない体積を小さくすることが
できるようになる。
【００１３】本発明の第２の特徴は、プラグを形成する
工程と、このプラグの上面と接するようにヒューズを形
成する工程と、このヒューズの切断が必要か否かを知る
ために検査する工程と、レーザ光をプラグとヒューズの
接触面に向けて照射する工程とを有する半導体集積回路
の製造方法であることである。このことにより、レーザ
光の照射時の下層配線の温度上昇を押さえ下層配線の損
傷を防ぐので、下層配線をブロウ部の下に設けることが
可能になり、プラグによる接続部を用いて折り返しの構
造にすることによりヒューズ部分の面積が微小化でき
る。また、折り返しのヒューズ構造により、周辺回路を
片側に持っていくことができ、ヒューズに係わる回路領
域を一般的な集積化の技法により微小化できる半導体集
積回路を提供することができる。
工程と、このプラグの上面と接するようにヒューズを形
成する工程と、このヒューズの切断が必要か否かを知る
ために検査する工程と、レーザ光をプラグとヒューズの
接触面に向けて照射する工程とを有する半導体集積回路
の製造方法であることである。このことにより、レーザ
光の照射時の下層配線の温度上昇を押さえ下層配線の損
傷を防ぐので、下層配線をブロウ部の下に設けることが
可能になり、プラグによる接続部を用いて折り返しの構
造にすることによりヒューズ部分の面積が微小化でき
る。また、折り返しのヒューズ構造により、周辺回路を
片側に持っていくことができ、ヒューズに係わる回路領
域を一般的な集積化の技法により微小化できる半導体集
積回路を提供することができる。
【００１４】
【発明の実施の形態】以下図面を参照して、本発明の実
施の形態を説明する。図面の記載において従来技術と同
一又は類似名部分には類似な符号を付している。ただ
し、図面は模式的なものであり、厚みと平面寸法との関
係、各層の厚みの比率等は現実のものとは異なることに
留意すべきである。したがって、具体的な厚みや寸法は
以下の説明を参酌して判断すべきものである。また図面
相互間においても互いの寸法の関係や比率が異なる部分
が含まれていることはもちろんである。
施の形態を説明する。図面の記載において従来技術と同
一又は類似名部分には類似な符号を付している。ただ
し、図面は模式的なものであり、厚みと平面寸法との関
係、各層の厚みの比率等は現実のものとは異なることに
留意すべきである。したがって、具体的な厚みや寸法は
以下の説明を参酌して判断すべきものである。また図面
相互間においても互いの寸法の関係や比率が異なる部分
が含まれていることはもちろんである。
【００１５】（第１の実施の形態）図１は、本発明の第
１の実施の形態に係る半導体集積回路の一部に設けられ
るヒューズとその周辺の構造図である。図１（ａ）は上
面図であり、一部、位置関係がわかりやすいように透視
して記載してある。図１（ｂ）は（ａ）のＩ−Ｉ方向の
断面図である。図１（ｃ）は（ａ）のII−II方向の断面
図である。本発明の第１の実施の形態に係る半導体集積
回路は、少なくとも１つが必要に応じてレーザの照射に
より選択的に切断可能な複数のヒューズ２と、このヒュ
ーズ２の端に上面が接続するプラグ３と、プラグ３の上
方のパッシベーション膜１を開口する開口部４とを有す
る。ヒューズ２が向かい合うように２列に配置されてい
る。開口部４の周辺にはヒューズ２と下層配線６に接続
するリダンダンシ回路等の周辺回路が存在している。レ
ーザの照射がされない場合は図１（ｂ）に示すように層
間絶縁膜１１上に形成される下層配線６と配線間の絶縁
膜１０と、下層配線６と絶縁膜１０の上に形成される層
間絶縁膜９とタングステンのプラグ３と、層間絶縁膜９
とプラグ３の上に形成される上層配線であるヒューズ２
と配線間の絶縁膜８と、ヒューズ２と絶縁膜８の上に形
成される２層のパッシベーション膜１と７とを有する。
ヒューズ２は例えばアルミニウムであり、例えばタング
ステンの下層配線６とタングステンのプラグ３で接続
し、配線構造はプラグ３で折り返す構造になっている。
レーザの照射がされた場合は図１（ｃ）に示すように絶
縁膜７、８、９上に設けられた凹部であるブロウ部５
と、このブロウ部５の上部に達するヒューズ２と、ブロ
ウ部５の底部に達しヒューズ２とは接続しないプラグ３
とを有する。
１の実施の形態に係る半導体集積回路の一部に設けられ
るヒューズとその周辺の構造図である。図１（ａ）は上
面図であり、一部、位置関係がわかりやすいように透視
して記載してある。図１（ｂ）は（ａ）のＩ−Ｉ方向の
断面図である。図１（ｃ）は（ａ）のII−II方向の断面
図である。本発明の第１の実施の形態に係る半導体集積
回路は、少なくとも１つが必要に応じてレーザの照射に
より選択的に切断可能な複数のヒューズ２と、このヒュ
ーズ２の端に上面が接続するプラグ３と、プラグ３の上
方のパッシベーション膜１を開口する開口部４とを有す
る。ヒューズ２が向かい合うように２列に配置されてい
る。開口部４の周辺にはヒューズ２と下層配線６に接続
するリダンダンシ回路等の周辺回路が存在している。レ
ーザの照射がされない場合は図１（ｂ）に示すように層
間絶縁膜１１上に形成される下層配線６と配線間の絶縁
膜１０と、下層配線６と絶縁膜１０の上に形成される層
間絶縁膜９とタングステンのプラグ３と、層間絶縁膜９
とプラグ３の上に形成される上層配線であるヒューズ２
と配線間の絶縁膜８と、ヒューズ２と絶縁膜８の上に形
成される２層のパッシベーション膜１と７とを有する。
ヒューズ２は例えばアルミニウムであり、例えばタング
ステンの下層配線６とタングステンのプラグ３で接続
し、配線構造はプラグ３で折り返す構造になっている。
レーザの照射がされた場合は図１（ｃ）に示すように絶
縁膜７、８、９上に設けられた凹部であるブロウ部５
と、このブロウ部５の上部に達するヒューズ２と、ブロ
ウ部５の底部に達しヒューズ２とは接続しないプラグ３
とを有する。
【００１６】本発明の第１の実施の形態に係る半導体集
積回路は以下のような製造工程で製造できる。
積回路は以下のような製造工程で製造できる。
【００１７】（イ）層間絶縁膜１１をＣＶＤ法により成
膜し、ケミカルメカニカルポリッシング（ＣＭＰ）法で
層間絶縁膜１１の表面を平坦にする。 （ロ）タングステン膜をＰＶＤ法またはＣＶＤ法で成膜
し、下層配線６のパターニングをする。 （ハ）配線間の絶縁膜１０と層間絶縁膜９をＣＶＤ法に
より成膜し、ＣＭＰ法で層間絶縁膜９の表面を平坦にす
る。
膜し、ケミカルメカニカルポリッシング（ＣＭＰ）法で
層間絶縁膜１１の表面を平坦にする。 （ロ）タングステン膜をＰＶＤ法またはＣＶＤ法で成膜
し、下層配線６のパターニングをする。 （ハ）配線間の絶縁膜１０と層間絶縁膜９をＣＶＤ法に
より成膜し、ＣＭＰ法で層間絶縁膜９の表面を平坦にす
る。
【００１８】（ニ）ヴィアホールを層間絶縁膜９にパタ
ーニングする。 （ホ）タングステン膜をＣＶＤ法で成膜することでヴィ
アホール内にタングステンを埋め込み、層間絶縁膜９上
のタングステン膜をＣＭＰ法により除去する。 （ヘ）アルミニウム膜をＰＶＤ法で成膜し、ヒューズ２
のパターニングをする。
ーニングする。 （ホ）タングステン膜をＣＶＤ法で成膜することでヴィ
アホール内にタングステンを埋め込み、層間絶縁膜９上
のタングステン膜をＣＭＰ法により除去する。 （ヘ）アルミニウム膜をＰＶＤ法で成膜し、ヒューズ２
のパターニングをする。
【００１９】（ト）配線間の絶縁膜８とパッシベーショ
ン膜７をＣＶＤ法により成膜し、パッシベーション膜１
をＣＶＤ法により成膜する。 （チ）開口部４をパッシベーション膜１にパターニング
する。 （リ）ヒューズ２の切断が必要か否かを知るために検査
する。 （ヌ）切断が必要な場合はレーザ光をプラグ３とヒュー
ズ２の接触面に向けて照射し、ヒューズ２をブロウす
る。プラグ３とヒューズ２を断線させ、不良ビット配線
を置き換える。
ン膜７をＣＶＤ法により成膜し、パッシベーション膜１
をＣＶＤ法により成膜する。 （チ）開口部４をパッシベーション膜１にパターニング
する。 （リ）ヒューズ２の切断が必要か否かを知るために検査
する。 （ヌ）切断が必要な場合はレーザ光をプラグ３とヒュー
ズ２の接触面に向けて照射し、ヒューズ２をブロウす
る。プラグ３とヒューズ２を断線させ、不良ビット配線
を置き換える。
【００２０】第１の実施の形態の半導体集積回路のヒュ
ーズの配置では、従来のレーザ径を用いても開口部４を
長径方向で１／２に微小化できる。また、ブロウするヒ
ューズ２を開口部４に橋渡しする必要がないため、開口
部４の微小化が可能となる。さらに、ブロウするヒュー
ズ２の下に下層配線６が存在するためヒューズ２部分の
配線層下の絶縁層９がＣＭＰ法においてディッシング
（Dishing）されにくくなる。
ーズの配置では、従来のレーザ径を用いても開口部４を
長径方向で１／２に微小化できる。また、ブロウするヒ
ューズ２を開口部４に橋渡しする必要がないため、開口
部４の微小化が可能となる。さらに、ブロウするヒュー
ズ２の下に下層配線６が存在するためヒューズ２部分の
配線層下の絶縁層９がＣＭＰ法においてディッシング
（Dishing）されにくくなる。
【００２１】（第２の実施の形態）図２は、本発明の第
２の実施の形態に係る半導体集積回路の一部に設けられ
るヒューズとその周辺の構造図である。図２（ａ）は上
面図であり、一部、位置関係がわかりやすいように透視
して記載してある。図２（ｂ）は（ａ）のＩ−Ｉ方向の
断面図である。図２（ｃ）は（ａ）のII−II方向の断面
図である。本発明の第２の実施の形態に係る半導体集積
回路のヒューズ構造は、レーザ照射用の開口部４がパッ
シベイション膜１に形成されており、複数のヒューズ２
が向かい合うように２列に配置されている。図２（ｂ）
に示すように層間絶縁膜１４上に形成される例えばポリ
シリコンからなる下層配線１６と配線間の絶縁膜１３
と、下層配線１６と絶縁膜１３の上に形成される層間絶
縁膜１１とアルミニウムのプラグ１２と、層間絶縁膜１
１とプラグ１２の上に形成される下層配線６と配線間の
絶縁膜１０と、下層配線６と絶縁膜１０の上に形成され
る層間絶縁膜９とアルミニウムのプラグ３と、層間絶縁
膜９とプラグ３の上に形成される上層配線であるヒュー
ズ２と配線間の絶縁膜８と、ヒューズ２と絶縁膜８の上
に形成される２層のパッシベーション膜１と７を有す
る。ヒューズ２は、下層配線１６とプラグ１２と下層配
線６とプラグ３を介してリダンダンシ回路等の周辺回路
同士に接続し、１つのヒューズ２に接続する周辺回路は
そのヒューズ２の片側に配置される。図２（ｃ）に示す
ようにプラグ３上をブロウすることによって、ヒューズ
２とプラグ３を断線させ、不良ビット配線を置き換え
る。
２の実施の形態に係る半導体集積回路の一部に設けられ
るヒューズとその周辺の構造図である。図２（ａ）は上
面図であり、一部、位置関係がわかりやすいように透視
して記載してある。図２（ｂ）は（ａ）のＩ−Ｉ方向の
断面図である。図２（ｃ）は（ａ）のII−II方向の断面
図である。本発明の第２の実施の形態に係る半導体集積
回路のヒューズ構造は、レーザ照射用の開口部４がパッ
シベイション膜１に形成されており、複数のヒューズ２
が向かい合うように２列に配置されている。図２（ｂ）
に示すように層間絶縁膜１４上に形成される例えばポリ
シリコンからなる下層配線１６と配線間の絶縁膜１３
と、下層配線１６と絶縁膜１３の上に形成される層間絶
縁膜１１とアルミニウムのプラグ１２と、層間絶縁膜１
１とプラグ１２の上に形成される下層配線６と配線間の
絶縁膜１０と、下層配線６と絶縁膜１０の上に形成され
る層間絶縁膜９とアルミニウムのプラグ３と、層間絶縁
膜９とプラグ３の上に形成される上層配線であるヒュー
ズ２と配線間の絶縁膜８と、ヒューズ２と絶縁膜８の上
に形成される２層のパッシベーション膜１と７を有す
る。ヒューズ２は、下層配線１６とプラグ１２と下層配
線６とプラグ３を介してリダンダンシ回路等の周辺回路
同士に接続し、１つのヒューズ２に接続する周辺回路は
そのヒューズ２の片側に配置される。図２（ｃ）に示す
ようにプラグ３上をブロウすることによって、ヒューズ
２とプラグ３を断線させ、不良ビット配線を置き換え
る。
【００２２】本発明の第２の実施の形態に係る半導体集
積回路は以下のような製造工程で製造できる。
積回路は以下のような製造工程で製造できる。
【００２３】（イ）層間絶縁膜１４をＣＶＤ法により成
膜し、ＣＭＰ法で層間絶縁膜１４の表面を平坦にする。
膜し、ＣＭＰ法で層間絶縁膜１４の表面を平坦にする。
【００２４】（ロ）ポリシリコン膜をＣＶＤ法で成膜
し、下層配線１６のパターニングをする。
し、下層配線１６のパターニングをする。
【００２５】（ハ）配線間の絶縁膜１３と層間絶縁膜１
１をＣＶＤ法により成膜し、ＣＭＰ法で層間絶縁膜１１
の表面を平坦にする。 （ニ）ヴィアホールを層間絶縁膜１１にパターニングす
る。 （ホ）アルミニウム膜をＰＶＤ法で成膜することでヴィ
アホール内にアルミニウム埋め込み、層間絶縁膜１１上
のアルミニウム膜をＣＭＰ法により除去する。 （ヘ）アルミニウム膜をＰＶＤ法で成膜し、下層配線６
のパターニングをする。
１をＣＶＤ法により成膜し、ＣＭＰ法で層間絶縁膜１１
の表面を平坦にする。 （ニ）ヴィアホールを層間絶縁膜１１にパターニングす
る。 （ホ）アルミニウム膜をＰＶＤ法で成膜することでヴィ
アホール内にアルミニウム埋め込み、層間絶縁膜１１上
のアルミニウム膜をＣＭＰ法により除去する。 （ヘ）アルミニウム膜をＰＶＤ法で成膜し、下層配線６
のパターニングをする。
【００２６】（ト）配線間の絶縁膜１０と層間絶縁膜９
をＣＶＤ法により成膜し、ＣＭＰ法で層間絶縁膜９の表
面を平坦にする。
をＣＶＤ法により成膜し、ＣＭＰ法で層間絶縁膜９の表
面を平坦にする。
【００２７】（チ）ヴィアホールを層間絶縁膜９にパタ
ーニングする。
ーニングする。
【００２８】（リ）アルミニウム膜をＰＶＤ法で成膜す
ることでヴィアホール内にアルミニウム埋め込み、層間
絶縁膜９上のアルミニウム膜をＣＭＰ法により除去す
る。
ることでヴィアホール内にアルミニウム埋め込み、層間
絶縁膜９上のアルミニウム膜をＣＭＰ法により除去す
る。
【００２９】（ヌ）アルミニウム膜をＰＶＤ法で成膜
し、ヒューズ２のパターニングをする。
し、ヒューズ２のパターニングをする。
【００３０】（ル）配線間の絶縁膜８とパッシベーショ
ン膜７をＣＶＤ法により成膜し、パッシベーション膜１
をＣＶＤ法により成膜する。 （ヲ）開口部４をパッシベーション膜１にパターニング
する。 （ワ）ヒューズ２の切断が必要か否かを知るために検査
する。 （カ）切断が必要な場合はレーザ光をプラグ３とヒュー
ズ２の接触面に向けて照射し、ヒューズ２をブロウす
る。
ン膜７をＣＶＤ法により成膜し、パッシベーション膜１
をＣＶＤ法により成膜する。 （ヲ）開口部４をパッシベーション膜１にパターニング
する。 （ワ）ヒューズ２の切断が必要か否かを知るために検査
する。 （カ）切断が必要な場合はレーザ光をプラグ３とヒュー
ズ２の接触面に向けて照射し、ヒューズ２をブロウす
る。
【００３１】第２の実施の形態の半導体集積回路のヒュ
ーズの配置では、第１の実施の形態と同様の効果のほか
に、プラグ３と１２の材料にアルミニウムや銅を用いて
も、ブロウするヒューズの下に下層配線が走っているた
めブロウした後でヒューズ（上部配線）２と下部配線１
６がショートしブロウされていない状態になるのをヒュ
ーズ（上部配線）２と下部配線１６を引き離すことで防
ぐことができる。よって、ヒューズ（上部配線）２と下
部配線１６の間にあるプラグ３と１２のように作用する
配線層は何層あっても構わない。
ーズの配置では、第１の実施の形態と同様の効果のほか
に、プラグ３と１２の材料にアルミニウムや銅を用いて
も、ブロウするヒューズの下に下層配線が走っているた
めブロウした後でヒューズ（上部配線）２と下部配線１
６がショートしブロウされていない状態になるのをヒュ
ーズ（上部配線）２と下部配線１６を引き離すことで防
ぐことができる。よって、ヒューズ（上部配線）２と下
部配線１６の間にあるプラグ３と１２のように作用する
配線層は何層あっても構わない。
【００３２】（第３の実施の形態）図３は、本発明の第
３の実施の形態に係る半導体集積回路の一部に設けられ
るヒューズとその周辺の構造図である。図３（ａ）は上
面図であり、一部、位置関係がわかりやすいように透視
して記載してある。図３（ｂ）は（ａ）のＩ−Ｉ方向の
断面図である。図３（ｃ）は（ａ）のII−II方向の断面
図である。本発明の第３の実施の形態に係る半導体集積
回路のヒューズ構造は、開口部４がパッシベイション膜
１に形成されており、複数のヒューズ２が向かい合うよ
うに２列に配置されている。図３（ｂ）に示すように半
導体基板１５上に層間絶縁膜１１とタングステンのプラ
グ１２が形成される。層間絶縁膜１１とプラグ１２の上
に下層配線６と配線間の絶縁膜１０が形成される。下層
配線６と絶縁膜１０の上に層間絶縁膜９とアルミニウム
のプラグ３が形成される。層間絶縁膜９とプラグ３の上
に上層配線であるヒューズ２と配線間の絶縁膜８が形成
される。ヒューズ２と絶縁膜８の上に２層のパッシベー
ション膜１と７が形成される。ヒューズ２は、半導体基
板１５とプラグ３と下層配線６とプラグ１２を介して接
続し、配線構造はプラグ３と６で折り返す構造になって
いる。図３（ｃ）に示すようにプラグ３上をブロウする
ことによって、ヒューズ２とプラグ３を断線させ、不良
ビット配線を置き換える。
３の実施の形態に係る半導体集積回路の一部に設けられ
るヒューズとその周辺の構造図である。図３（ａ）は上
面図であり、一部、位置関係がわかりやすいように透視
して記載してある。図３（ｂ）は（ａ）のＩ−Ｉ方向の
断面図である。図３（ｃ）は（ａ）のII−II方向の断面
図である。本発明の第３の実施の形態に係る半導体集積
回路のヒューズ構造は、開口部４がパッシベイション膜
１に形成されており、複数のヒューズ２が向かい合うよ
うに２列に配置されている。図３（ｂ）に示すように半
導体基板１５上に層間絶縁膜１１とタングステンのプラ
グ１２が形成される。層間絶縁膜１１とプラグ１２の上
に下層配線６と配線間の絶縁膜１０が形成される。下層
配線６と絶縁膜１０の上に層間絶縁膜９とアルミニウム
のプラグ３が形成される。層間絶縁膜９とプラグ３の上
に上層配線であるヒューズ２と配線間の絶縁膜８が形成
される。ヒューズ２と絶縁膜８の上に２層のパッシベー
ション膜１と７が形成される。ヒューズ２は、半導体基
板１５とプラグ３と下層配線６とプラグ１２を介して接
続し、配線構造はプラグ３と６で折り返す構造になって
いる。図３（ｃ）に示すようにプラグ３上をブロウする
ことによって、ヒューズ２とプラグ３を断線させ、不良
ビット配線を置き換える。
【００３３】第３の実施の形態の半導体集積回路のヒュ
ーズの配置は、複数のヒューズ２を接地等の共通の電位
に接続する場合に用いられ、第２の実施の形態と同様の
効果を有する。
ーズの配置は、複数のヒューズ２を接地等の共通の電位
に接続する場合に用いられ、第２の実施の形態と同様の
効果を有する。
【００３４】（第４の実施の形態）図４は、本発明の第
４の実施の形態に係る半導体集積回路の一部に設けられ
るヒューズとその周辺の構造図である。図４（ａ）は上
面図であり、一部、位置関係がわかりやすいように透視
して記載してある。図４（ｂ）は（ａ）のＩ−Ｉ方向の
断面図である。図４（ｃ）は（ａ）のII−II方向の断面
図である。本発明の第４の実施の形態に係る半導体集積
回路のヒューズ構造は、レーザ照射用の開口部４がパッ
シベイション膜１に形成されており、複数のヒューズ２
が千鳥状に配置されている。図４（ｂ）に示すように断
面構造は第１の実施の形態と同様の積層構造である。図
４（ｃ）に示すようにプラグ３上をブロウすることによ
って、ヒューズ２とプラグ３を断線させ、不良ビット配
線を置き換える。第４の実施の形態の半導体集積回路の
ヒューズの配置では、第１の実施の形態と同様の効果の
ほかに、開口部４の短径方向についても微小化が可能と
なる。
４の実施の形態に係る半導体集積回路の一部に設けられ
るヒューズとその周辺の構造図である。図４（ａ）は上
面図であり、一部、位置関係がわかりやすいように透視
して記載してある。図４（ｂ）は（ａ）のＩ−Ｉ方向の
断面図である。図４（ｃ）は（ａ）のII−II方向の断面
図である。本発明の第４の実施の形態に係る半導体集積
回路のヒューズ構造は、レーザ照射用の開口部４がパッ
シベイション膜１に形成されており、複数のヒューズ２
が千鳥状に配置されている。図４（ｂ）に示すように断
面構造は第１の実施の形態と同様の積層構造である。図
４（ｃ）に示すようにプラグ３上をブロウすることによ
って、ヒューズ２とプラグ３を断線させ、不良ビット配
線を置き換える。第４の実施の形態の半導体集積回路の
ヒューズの配置では、第１の実施の形態と同様の効果の
ほかに、開口部４の短径方向についても微小化が可能と
なる。
【００３５】（第５の実施の形態）図５は、本発明の第
５の実施の形態に係る半導体集積回路の一部に設けられ
るヒューズとその周辺の構造図である。図５（ａ）は上
面図であり、一部、位置関係がわかりやすいように透視
して記載してある。図５（ｂ）は（ａ）のＩ−Ｉ方向の
断面図である。図５（ｃ）は（ａ）のII−II方向の断面
図である。本発明の第５の実施の形態に係る半導体集積
回路のヒューズ構造は、開口部４がパッシベイション膜
１に形成されており、複数のヒューズ２が向かい合うよ
うに２列に配置されている。下層配線６はプラグ３の下
以外はヒューズ２の下方には形成されず斜め下方向に形
成される。この下部配線６のヒューズ２の真下からのず
れは左右どちらでも左右の組み合わせでも構わない。図
５（ｂ）に示すように断面構造は第１の実施の形態と同
様の積層構造である。図５（ｃ）に示すようにプラグ３
上をブロウすることによって、ヒューズ２とプラグ３を
断線させ、不良ビット配線を置き換える。第５の実施の
形態の半導体集積回路のヒューズの配置では、第１の実
施の形態と同様の効果のほかに、ブロウ時の上部配線と
下部配線のショートを防ぐ効果がある。
５の実施の形態に係る半導体集積回路の一部に設けられ
るヒューズとその周辺の構造図である。図５（ａ）は上
面図であり、一部、位置関係がわかりやすいように透視
して記載してある。図５（ｂ）は（ａ）のＩ−Ｉ方向の
断面図である。図５（ｃ）は（ａ）のII−II方向の断面
図である。本発明の第５の実施の形態に係る半導体集積
回路のヒューズ構造は、開口部４がパッシベイション膜
１に形成されており、複数のヒューズ２が向かい合うよ
うに２列に配置されている。下層配線６はプラグ３の下
以外はヒューズ２の下方には形成されず斜め下方向に形
成される。この下部配線６のヒューズ２の真下からのず
れは左右どちらでも左右の組み合わせでも構わない。図
５（ｂ）に示すように断面構造は第１の実施の形態と同
様の積層構造である。図５（ｃ）に示すようにプラグ３
上をブロウすることによって、ヒューズ２とプラグ３を
断線させ、不良ビット配線を置き換える。第５の実施の
形態の半導体集積回路のヒューズの配置では、第１の実
施の形態と同様の効果のほかに、ブロウ時の上部配線と
下部配線のショートを防ぐ効果がある。
【００３６】（第６の実施の形態）図６は、本発明の第
６の実施の形態に係る半導体集積回路の一部に設けられ
るヒューズとその周辺の構造図である。図６（ａ）は上
面図であり、一部、位置関係がわかりやすいように透視
して記載してある。図６（ｂ）は（ａ）のＩ−Ｉ方向の
断面図である。図６（ｃ）は（ａ）のII−II方向の断面
図である。本発明の第６の実施の形態に係る半導体集積
回路のヒューズ構造は、開口部４がパッシベイション膜
１に形成されており、複数のヒューズ２が向かい合うよ
うに２列に配置されている。下層配線６は片側１列の複
数のヒューズ２にそれぞれ対応するプラグ３を介して接
続する。この複数のプラグ３は直線状に位置し、下層配
線はこの複数のプラグ３がすべて接続するのに必要な長
さを超えた長さだけ直線であるように配置する。図６
（ｂ）に示すように断面構造は第１の実施の形態と同様
の積層構造である。図６（ｃ）に示すようにプラグ３上
をブロウすることによって、ヒューズ２とプラグ３を断
線させ、不良ビット配線を置き換える。第６の実施の形
態の半導体集積回路のヒューズの配置では、第１の実施
の形態と同様の効果のほかに、下部配線６に対するプラ
グ３の合わせずれのマージンが大きくなるため、プラグ
３を形成しやすくなる。
６の実施の形態に係る半導体集積回路の一部に設けられ
るヒューズとその周辺の構造図である。図６（ａ）は上
面図であり、一部、位置関係がわかりやすいように透視
して記載してある。図６（ｂ）は（ａ）のＩ−Ｉ方向の
断面図である。図６（ｃ）は（ａ）のII−II方向の断面
図である。本発明の第６の実施の形態に係る半導体集積
回路のヒューズ構造は、開口部４がパッシベイション膜
１に形成されており、複数のヒューズ２が向かい合うよ
うに２列に配置されている。下層配線６は片側１列の複
数のヒューズ２にそれぞれ対応するプラグ３を介して接
続する。この複数のプラグ３は直線状に位置し、下層配
線はこの複数のプラグ３がすべて接続するのに必要な長
さを超えた長さだけ直線であるように配置する。図６
（ｂ）に示すように断面構造は第１の実施の形態と同様
の積層構造である。図６（ｃ）に示すようにプラグ３上
をブロウすることによって、ヒューズ２とプラグ３を断
線させ、不良ビット配線を置き換える。第６の実施の形
態の半導体集積回路のヒューズの配置では、第１の実施
の形態と同様の効果のほかに、下部配線６に対するプラ
グ３の合わせずれのマージンが大きくなるため、プラグ
３を形成しやすくなる。
【００３７】（第７の実施の形態）図７は、本発明の第
７の実施の形態に係る半導体集積回路の一部に設けられ
るヒューズとその周辺の構造図である。図７（ａ）は上
面図であり、一部、位置関係がわかりやすいように透視
して記載してある。図７（ｂ）は（ａ）のＩ−Ｉ方向の
断面図である。図７（ｃ）は（ａ）のII−II方向の断面
図である。本発明の第７の実施の形態に係る半導体集積
回路のヒューズ構造は、開口部４がパッシベイション膜
１に形成され、開口部４の片側に複数のヒューズ２を配
置し、ヒューズ２に伴う周辺回路を開口部４のヒューズ
２側に配置する。周辺回路はヒューズ２と下層配線６に
接続される。図７（ｂ）に示すように断面構造は第１の
実施の形態の２列のヒューズの構造を１列の構造にした
もので、特に積層の構造は第１の実施の形態と同じであ
る。図７（ｃ）に示すようにプラグ３上をブロウするこ
とによって、ヒューズ２とプラグ３を断線させ、不良ビ
ット配線を置き換える。第７の実施の形態の半導体集積
回路のヒューズ２の配置では、開口部４の長径方向の微
小化を除いて第１の実施の形態と同様の効果のほかに、
周辺回路を片側にすることで従来チップの中心にあった
ヒューズ２をチップの端に置くことが可能となり周辺回
路の集積化が容易になる。また、開口部４の短径方向が
微小化できる。
７の実施の形態に係る半導体集積回路の一部に設けられ
るヒューズとその周辺の構造図である。図７（ａ）は上
面図であり、一部、位置関係がわかりやすいように透視
して記載してある。図７（ｂ）は（ａ）のＩ−Ｉ方向の
断面図である。図７（ｃ）は（ａ）のII−II方向の断面
図である。本発明の第７の実施の形態に係る半導体集積
回路のヒューズ構造は、開口部４がパッシベイション膜
１に形成され、開口部４の片側に複数のヒューズ２を配
置し、ヒューズ２に伴う周辺回路を開口部４のヒューズ
２側に配置する。周辺回路はヒューズ２と下層配線６に
接続される。図７（ｂ）に示すように断面構造は第１の
実施の形態の２列のヒューズの構造を１列の構造にした
もので、特に積層の構造は第１の実施の形態と同じであ
る。図７（ｃ）に示すようにプラグ３上をブロウするこ
とによって、ヒューズ２とプラグ３を断線させ、不良ビ
ット配線を置き換える。第７の実施の形態の半導体集積
回路のヒューズ２の配置では、開口部４の長径方向の微
小化を除いて第１の実施の形態と同様の効果のほかに、
周辺回路を片側にすることで従来チップの中心にあった
ヒューズ２をチップの端に置くことが可能となり周辺回
路の集積化が容易になる。また、開口部４の短径方向が
微小化できる。
【００３８】（その他の実施の形態）上記のように、本
発明の実施の形態を記載したが、この開示の一部をなす
論述及び図面はこの発明を限定するものであると理解す
べきでない。この開示から当業者には様々な代替しうる
実施の形態、実施例及び運用技術が明らかになろう。
発明の実施の形態を記載したが、この開示の一部をなす
論述及び図面はこの発明を限定するものであると理解す
べきでない。この開示から当業者には様々な代替しうる
実施の形態、実施例及び運用技術が明らかになろう。
【００３９】既に述べた実施の形態の説明においては、
ヒューズ１つにプラグが１つであったが、ヒューズ１つ
に対しプラグが複数でも良い。この場合１回でブロウで
きる領域に複数のプラグを設置する必要がある。
ヒューズ１つにプラグが１つであったが、ヒューズ１つ
に対しプラグが複数でも良い。この場合１回でブロウで
きる領域に複数のプラグを設置する必要がある。
【００４０】また、既に述べた実施の形態の説明におい
ては、ヒューズの一端についてプラグに接続しているこ
とを示したが、ヒューズの両端がプラグに接続していて
も良く、両端のプラグの距離をブロウ部の直径より小さ
くし、両プラグ上のヒューズさらにはプラグ全体を１回
のレーザ照射でブロウするようにしても良い。ヒューズ
の両端で接続するプラグの段数を変えれば必要な面積の
増加もない。
ては、ヒューズの一端についてプラグに接続しているこ
とを示したが、ヒューズの両端がプラグに接続していて
も良く、両端のプラグの距離をブロウ部の直径より小さ
くし、両プラグ上のヒューズさらにはプラグ全体を１回
のレーザ照射でブロウするようにしても良い。ヒューズ
の両端で接続するプラグの段数を変えれば必要な面積の
増加もない。
【００４１】この様に、本発明はここでは記載していな
い様々な実施の形態を包含するということを理解すべき
である。したがって、本発明はこの開示から妥当な特許
請求の範囲に係る発明特定事項によってのみ限定される
ものである。
い様々な実施の形態を包含するということを理解すべき
である。したがって、本発明はこの開示から妥当な特許
請求の範囲に係る発明特定事項によってのみ限定される
ものである。
【００４２】
【発明の効果】以上説明したように本発明によれば、ヒ
ューズ部分の面積の微小化ができ、周辺回路がヒューズ
の片側のみで構成できるのでヒューズを２列に並べた半
導体集積回路を提供することができる。
ューズ部分の面積の微小化ができ、周辺回路がヒューズ
の片側のみで構成できるのでヒューズを２列に並べた半
導体集積回路を提供することができる。
【００４３】また、本発明によれば、ヒューズ部分の面
積の微小化ができ、周辺回路がヒューズの片側のみで構
成できるのでヒューズを２列に並べた半導体集積回路の
製造方法を提供することができる。
積の微小化ができ、周辺回路がヒューズの片側のみで構
成できるのでヒューズを２列に並べた半導体集積回路の
製造方法を提供することができる。
【図１】本発明の第１の実施の形態に係る半導体集積回
路の一部に設けられるヒューズとその周辺の構造図であ
る。
路の一部に設けられるヒューズとその周辺の構造図であ
る。
【図２】本発明の第２の実施の形態に係る半導体集積回
路の一部に設けられるヒューズとその周辺の構造図であ
る。
路の一部に設けられるヒューズとその周辺の構造図であ
る。
【図３】本発明の第３の実施の形態に係る半導体集積回
路の一部に設けられるヒューズとその周辺の構造図であ
る。
路の一部に設けられるヒューズとその周辺の構造図であ
る。
【図４】本発明の第４の実施の形態に係る半導体集積回
路の一部に設けられるヒューズとその周辺の構造図であ
る。
路の一部に設けられるヒューズとその周辺の構造図であ
る。
【図５】本発明の第５の実施の形態に係る半導体集積回
路の一部に設けられるヒューズとその周辺の構造図であ
る。
路の一部に設けられるヒューズとその周辺の構造図であ
る。
【図６】本発明の第６の実施の形態に係る半導体集積回
路の一部に設けられるヒューズとその周辺の構造図であ
る。
路の一部に設けられるヒューズとその周辺の構造図であ
る。
【図７】本発明の第７の実施の形態に係る半導体集積回
路の一部に設けられるヒューズとその周辺の構造図であ
る。
路の一部に設けられるヒューズとその周辺の構造図であ
る。
【図８】従来の半導体集積回路のヒューズとその周辺の
構造図である。
構造図である。
１、７ パッシベーション膜 ２ ヒューズ（上層配線） ３、１２ プラグ ４ 開口部 ５ ブロウ部 ６、１６ 下層配線 ８、９、１０、１１、１３、１４ 絶縁膜 １５ 半導体基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 南 稔郁 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内 Ｆターム(参考） 4E068 AC01 DA09 5F064 DD25 FF27 FF32 FF33 FF34 FF42
Claims (5)
- 【請求項１】 レーザの照射により選択的に切断可能な
複数のヒューズと、 前記ヒューズの端に上面が接続するプラグと、 前記プラグの上方の絶縁膜を開口してなる開口部とを有
することを特徴とする半導体集積回路。 - 【請求項２】 絶縁膜中に設けられた凹部と、 前記凹部の上部に達するヒューズと、 前記凹部の底部に達し前記ヒューズとは接続しないプラ
グと、を有することを特徴とする半導体集積回路。 - 【請求項３】 前記ヒューズの材料の主成分がアルミニ
ウムまたは銅であることを特徴とする請求項１又は請求
項２記載の半導体集積回路。 - 【請求項４】 前記プラグの材料の主成分がアルミニウ
ム、タングステン、シリコン、チタン、タンタル又は銅
であることを特徴とする請求項１乃至３のいずれか１項
記載の半導体集積回路。 - 【請求項５】 プラグを形成する工程と、 前記プラグの上面と接するようにヒューズを形成する工
程と、 前記ヒューズの切断が必要か否かを知るために検査する
工程と、 レーザ光を前記プラグと前記ヒューズの接触面に向けて
照射する工程とを有することを特徴とする半導体集積回
路の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11067513A JP2000269342A (ja) | 1999-03-12 | 1999-03-12 | 半導体集積回路および半導体集積回路の製造方法 |
| US09/522,594 US6713837B1 (en) | 1999-03-12 | 2000-03-10 | Semiconductor device with fuse |
| KR1020000012251A KR20000076829A (ko) | 1999-03-12 | 2000-03-11 | 반도체 집적 회로 및 반도체 집적 회로의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11067513A JP2000269342A (ja) | 1999-03-12 | 1999-03-12 | 半導体集積回路および半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000269342A true JP2000269342A (ja) | 2000-09-29 |
Family
ID=13347150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11067513A Withdrawn JP2000269342A (ja) | 1999-03-12 | 1999-03-12 | 半導体集積回路および半導体集積回路の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6713837B1 (ja) |
| JP (1) | JP2000269342A (ja) |
| KR (1) | KR20000076829A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067897B2 (en) | 2002-02-19 | 2006-06-27 | Kabushiki Kaisha Toshiba | Semiconductor device |
| KR100909755B1 (ko) | 2007-10-31 | 2009-07-29 | 주식회사 하이닉스반도체 | 반도체소자의 퓨즈 및 그 형성방법 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100476694B1 (ko) * | 2002-11-07 | 2005-03-17 | 삼성전자주식회사 | 반도체 장치의 퓨즈 구조물 및 그 제조 방법 |
| JP2005032916A (ja) * | 2003-07-10 | 2005-02-03 | Renesas Technology Corp | 半導体装置 |
| JP4795631B2 (ja) | 2003-08-07 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR100586548B1 (ko) * | 2004-06-22 | 2006-06-08 | 주식회사 하이닉스반도체 | 반도체 메모리소자의 퓨즈 및 리페어 방법 |
| JP4964472B2 (ja) * | 2006-01-31 | 2012-06-27 | 半導体特許株式会社 | 半導体装置 |
| JP5248170B2 (ja) * | 2008-04-03 | 2013-07-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR101150554B1 (ko) * | 2010-10-27 | 2012-05-30 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| JP5981260B2 (ja) * | 2011-09-30 | 2016-08-31 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
| KR20140007191A (ko) * | 2012-07-09 | 2014-01-17 | 에스케이하이닉스 주식회사 | 반도체 소자의 퓨즈 및 그 형성 방법 |
| JP6636823B2 (ja) * | 2016-02-25 | 2020-01-29 | エイブリック株式会社 | 半導体装置およびヒューズ切断方法 |
| CN106057823B (zh) * | 2016-07-29 | 2019-05-10 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH065707A (ja) * | 1992-06-22 | 1994-01-14 | Oki Electric Ind Co Ltd | 半導体集積回路用ヒューズ |
| JP3266958B2 (ja) * | 1993-02-01 | 2002-03-18 | セイコーエプソン株式会社 | 半導体装置 |
| TW279229B (en) | 1994-12-29 | 1996-06-21 | Siemens Ag | Double density fuse bank for the laser break-link programming of an integrated-circuit |
| US5618750A (en) * | 1995-04-13 | 1997-04-08 | Texas Instruments Incorporated | Method of making fuse with non-corrosive termination of corrosive fuse material |
| JP3625560B2 (ja) | 1995-05-16 | 2005-03-02 | 株式会社東芝 | 半導体装置およびヒューズの切断方法 |
| US5760674A (en) | 1995-11-28 | 1998-06-02 | International Business Machines Corporation | Fusible links with improved interconnect structure |
| EP0853341A2 (en) * | 1997-01-14 | 1998-07-15 | Nec Corporation | Semiconductor device and method of manufacturing the same |
| JP3287293B2 (ja) | 1997-01-14 | 2002-06-04 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3147149B2 (ja) * | 1997-02-07 | 2001-03-19 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| KR19990004368A (ko) * | 1997-06-27 | 1999-01-15 | 김영환 | 반도체 소자 |
| US6175145B1 (en) * | 1997-07-26 | 2001-01-16 | Samsung Electronics Co., Ltd. | Method of making a fuse in a semiconductor device and a semiconductor device having a fuse |
| JPH1197525A (ja) * | 1997-09-19 | 1999-04-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP3415010B2 (ja) * | 1997-12-05 | 2003-06-09 | 株式会社リコー | 半導体装置 |
| US6133628A (en) * | 1997-12-18 | 2000-10-17 | Advanced Micro Devices, Inc. | Metal layer interconnects with improved performance characteristics |
| US6137155A (en) * | 1997-12-31 | 2000-10-24 | Intel Corporation | Planar guard ring |
| US6316801B1 (en) * | 1998-03-04 | 2001-11-13 | Nec Corporation | Semiconductor device having capacitive element structure and multilevel interconnection structure and method of fabricating the same |
| TW392325B (en) * | 1998-05-01 | 2000-06-01 | United Microelectronics Corp | Structure of metallization and process thereof |
| US6100118A (en) * | 1998-06-11 | 2000-08-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fabrication of metal fuse design for redundancy technology having a guard ring |
| US6162686A (en) * | 1998-09-18 | 2000-12-19 | Taiwan Semiconductor Manufacturing Company | Method for forming a fuse in integrated circuit application |
| JP2001118924A (ja) * | 1999-10-20 | 2001-04-27 | Sony Corp | 半導体装置およびその製造方法 |
-
1999
- 1999-03-12 JP JP11067513A patent/JP2000269342A/ja not_active Withdrawn
-
2000
- 2000-03-10 US US09/522,594 patent/US6713837B1/en not_active Expired - Fee Related
- 2000-03-11 KR KR1020000012251A patent/KR20000076829A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067897B2 (en) | 2002-02-19 | 2006-06-27 | Kabushiki Kaisha Toshiba | Semiconductor device |
| KR100909755B1 (ko) | 2007-10-31 | 2009-07-29 | 주식회사 하이닉스반도체 | 반도체소자의 퓨즈 및 그 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6713837B1 (en) | 2004-03-30 |
| KR20000076829A (ko) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6649997B2 (en) | Semiconductor device having fuses or anti-fuses | |
| US7402464B2 (en) | Fuse box of semiconductor device and fabrication method thereof | |
| US5844295A (en) | Semiconductor device having a fuse and an improved moisture resistance | |
| US6265778B1 (en) | Semiconductor device with a multi-level interconnection structure | |
| US6876057B2 (en) | Semiconductor devices including fuses and dummy fuses | |
| JP2000269342A (ja) | 半導体集積回路および半導体集積回路の製造方法 | |
| US20070170545A1 (en) | Fuse region and method of fabricating the same | |
| JP4455819B2 (ja) | 半導体素子のヒューズの形成法 | |
| US6750529B2 (en) | Semiconductor devices including fuses and multiple insulation layers | |
| US6004834A (en) | Method of manufacturing semiconductor device having a fuse | |
| KR100332456B1 (ko) | 퓨즈를 갖는 반도체 소자 및 그 제조방법 | |
| US7633136B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4511211B2 (ja) | 半導体装置 | |
| US7804153B2 (en) | Semiconductor device preventing bridge between fuse pattern and guard ring | |
| US20070170544A1 (en) | Semiconductor device with metal fuses | |
| JP3328249B2 (ja) | 半導体装置およびその製造方法 | |
| US6876015B2 (en) | Semiconductor devices | |
| KR100838920B1 (ko) | 금속 퓨즈를 갖는 반도체 디바이스 | |
| KR100578224B1 (ko) | 반도체 메모리 장치의 제조방법 | |
| KR100605608B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| TW529147B (en) | Structure of metal fuse of semiconductor device | |
| KR20050086074A (ko) | 반도체 메모리 소자의 퓨즈박스 및 그 제조방법 | |
| KR20000077334A (ko) | 퓨즈 구조물 및 그 제조방법 | |
| US20100221907A1 (en) | Method of Fabricating a Fuse for Use in a Semiconductor Device | |
| JPH03235351A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |