JPH065707A - 半導体集積回路用ヒューズ - Google Patents
半導体集積回路用ヒューズInfo
- Publication number
- JPH065707A JPH065707A JP16283992A JP16283992A JPH065707A JP H065707 A JPH065707 A JP H065707A JP 16283992 A JP16283992 A JP 16283992A JP 16283992 A JP16283992 A JP 16283992A JP H065707 A JPH065707 A JP H065707A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- wiring layer
- fuse
- insulating film
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 本発明は、半導体集積回路内に用いられるヒ
ューズ素子に関するもので、そのヒューズ素子を切断す
るために必要なる電流量を低減し、切断が容易に行なえ
るようにすることを目的とするものである。 【構成】 半導体集積回路内に形成されるヒューズ素子
の構造において、半導体基板２１上に形成される第１の
金属配線層２３と第２の金属配線層２６を小面積のコン
タクト孔２５により電気的に接続したものである。
ューズ素子に関するもので、そのヒューズ素子を切断す
るために必要なる電流量を低減し、切断が容易に行なえ
るようにすることを目的とするものである。 【構成】 半導体集積回路内に形成されるヒューズ素子
の構造において、半導体基板２１上に形成される第１の
金属配線層２３と第２の金属配線層２６を小面積のコン
タクト孔２５により電気的に接続したものである。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路内に
形成される、特にトリミング回路や冗長回路に用いられ
る、ヒューズ素子の構造に関するものである。
形成される、特にトリミング回路や冗長回路に用いられ
る、ヒューズ素子の構造に関するものである。
【０００２】
【従来の技術】図２（ａ），（ｂ）は、従来の半導体集
積回路内に形成されるヒューズ素子の一構造例の平面図
と断面図である。以下、その構造を図を用いて説明す
る。
積回路内に形成されるヒューズ素子の一構造例の平面図
と断面図である。以下、その構造を図を用いて説明す
る。
【０００３】単結晶シリコン基板１１の上に公知のＣＶ
Ｄ技術により中間絶縁膜１２を形成し、その上に公知の
スパッタ、ホトリソ（ホトリソグラフィ）、エッチング
の技術により金属配線層１３を形成し、その上に中間絶
縁膜の形成と同様にして保護絶縁膜１４を形成する。前
記金属配線層１３の一部分（切断部１６となる部分）
は、その他の部分よりも配線幅を細く形成して切断部１
６を設け、この切断部１６を包括するように保護絶縁膜
１４に開孔部１５を設けて、これをヒューズ素子として
構成している。
Ｄ技術により中間絶縁膜１２を形成し、その上に公知の
スパッタ、ホトリソ（ホトリソグラフィ）、エッチング
の技術により金属配線層１３を形成し、その上に中間絶
縁膜の形成と同様にして保護絶縁膜１４を形成する。前
記金属配線層１３の一部分（切断部１６となる部分）
は、その他の部分よりも配線幅を細く形成して切断部１
６を設け、この切断部１６を包括するように保護絶縁膜
１４に開孔部１５を設けて、これをヒューズ素子として
構成している。
【０００４】このようなヒューズ素子の金属配線層１３
に、切断部における電流容量を越える電流を貫通させる
と、切断部が溶融して切断されて、ヒューズの役を成す
ものであった。
に、切断部における電流容量を越える電流を貫通させる
と、切断部が溶融して切断されて、ヒューズの役を成す
ものであった。
【０００５】
【発明が解決しようする課題】上記の構造のヒューズ素
子において、ヒューズ素子の切断に要する電流値Ｉ
0は、金属配線層の単位断面積当りの電流容量をα、切
断部の幅をＷ、金属配線層の厚さをＤとすると次式によ
り表わすことができる。
子において、ヒューズ素子の切断に要する電流値Ｉ
0は、金属配線層の単位断面積当りの電流容量をα、切
断部の幅をＷ、金属配線層の厚さをＤとすると次式によ
り表わすことができる。
【０００６】Ｉ0 ＞α・Ｗ・Ｄ ── 従って、切断に要する電流ＩO を小さくするためには、
単位断面積当りの電流容量αが小さい物質を用いて金属
配線層を形成するか、切断部の幅Ｗを小さくするか、も
しくは金属配線層の厚さＤを薄くすればよいことにな
る。しかし、ヒューズ素子を構成するために用いられる
金属配線層は、溶融した金属が半導体基板上に残留しな
いように保護絶縁膜の開孔部により金属配線層表面が露
出するように、最も保護絶縁膜層に近い金属配線層を使
用するが、これは、半導体集積回路内の他の回路素子の
結合にも用いられるため、抵抗値が小さく電流容量の大
きい物質が用いられる。また、金属配線層の形成条件に
より、切断部の幅Ｗと金属配線層の厚さＤをある程度以
上、小さくすることは困難である。
単位断面積当りの電流容量αが小さい物質を用いて金属
配線層を形成するか、切断部の幅Ｗを小さくするか、も
しくは金属配線層の厚さＤを薄くすればよいことにな
る。しかし、ヒューズ素子を構成するために用いられる
金属配線層は、溶融した金属が半導体基板上に残留しな
いように保護絶縁膜の開孔部により金属配線層表面が露
出するように、最も保護絶縁膜層に近い金属配線層を使
用するが、これは、半導体集積回路内の他の回路素子の
結合にも用いられるため、抵抗値が小さく電流容量の大
きい物質が用いられる。また、金属配線層の形成条件に
より、切断部の幅Ｗと金属配線層の厚さＤをある程度以
上、小さくすることは困難である。
【０００７】このため、従来の構造のヒューズ素子で
は、切断するために、比較的大きな電流を必要とするた
め、切断が容易に行なわれないという問題点があった。
は、切断するために、比較的大きな電流を必要とするた
め、切断が容易に行なわれないという問題点があった。
【０００８】この発明は、以上述べたヒューズ素子を切
断するために必要な電流量を低減し、切断が容易に行な
えるようにすることを目的とする。
断するために必要な電流量を低減し、切断が容易に行な
えるようにすることを目的とする。
【０００９】
【課題を解決するための手段】前記目的のためこの発明
は、半導体集積回路内に形成されるヒューズ素子の構造
において、半導体基板上に形成される第１の金属配線層
と第２の金属配線層を小面積のコンタクト孔により電気
的に接続したものである。
は、半導体集積回路内に形成されるヒューズ素子の構造
において、半導体基板上に形成される第１の金属配線層
と第２の金属配線層を小面積のコンタクト孔により電気
的に接続したものである。
【００１０】
【作用】前述したようにこの発明によれば、ヒューズ素
子を第１の金属配線層と第２の金属配線層をコンタクト
孔により接続した構造とすることにより、電流通過経路
の断面積を小さくしたので、ヒューズ素子の電流容量が
低下し、ヒューズ切断に要する電流量を低減でき、かつ
切断を容易に行なうことができる。
子を第１の金属配線層と第２の金属配線層をコンタクト
孔により接続した構造とすることにより、電流通過経路
の断面積を小さくしたので、ヒューズ素子の電流容量が
低下し、ヒューズ切断に要する電流量を低減でき、かつ
切断を容易に行なうことができる。
【００１１】
【実施例】図１（ａ），（ｂ）は、本発明の一実施例で
ある半導体集積回路内に形成されるヒューズ素子構造の
平面図と断面図である。
ある半導体集積回路内に形成されるヒューズ素子構造の
平面図と断面図である。
【００１２】まず、この構造のヒューズ素子の形成方法
について述べる。
について述べる。
【００１３】単結晶シリコン基板２１上に、公知のＣＶ
Ｄ（化学的気相成長）技術により第１の中間絶縁膜２２
を形成し、その上に公知のスパッタ、ホトリソ、エッチ
ング技術により第１の金属配線層２３を形成し、その上
に第１の中間絶縁膜２２と同様にして第２の中間絶縁膜
２４を形成する次に、第１の金属配線層２３上の第２の
中間絶縁膜２４に公知のホトリソ、エッチング技術によ
りコンタクト孔２５を開孔し、その上に第１の金属配線
層２３と同様にして第２の金属配線層２６を形成する。
即ち、この第２の金属配線層２６は前記コンタクト孔２
５を通して第１の金属配線層２３と接続され、その部分
がヒューズとなる。その上に、中間絶縁膜２２，２４な
どと同様にして保護絶縁膜２７を形成し、前記コンタク
ト孔２５を包括するように保護絶縁膜２７に公知のホト
リソ、エッチング技術により開孔部２８を形成する。
Ｄ（化学的気相成長）技術により第１の中間絶縁膜２２
を形成し、その上に公知のスパッタ、ホトリソ、エッチ
ング技術により第１の金属配線層２３を形成し、その上
に第１の中間絶縁膜２２と同様にして第２の中間絶縁膜
２４を形成する次に、第１の金属配線層２３上の第２の
中間絶縁膜２４に公知のホトリソ、エッチング技術によ
りコンタクト孔２５を開孔し、その上に第１の金属配線
層２３と同様にして第２の金属配線層２６を形成する。
即ち、この第２の金属配線層２６は前記コンタクト孔２
５を通して第１の金属配線層２３と接続され、その部分
がヒューズとなる。その上に、中間絶縁膜２２，２４な
どと同様にして保護絶縁膜２７を形成し、前記コンタク
ト孔２５を包括するように保護絶縁膜２７に公知のホト
リソ、エッチング技術により開孔部２８を形成する。
【００１４】次に、上記のような形成方法で形成された
ヒューズ素子の作用について述べる。ヒューズ素子の切
断に要する電流Ｉ1 は、第２の金属配線層の単位断面積
当りの電流容量をα、コンタクト孔の半径をＲとすると
次式により表わすことができる。
ヒューズ素子の作用について述べる。ヒューズ素子の切
断に要する電流Ｉ1 は、第２の金属配線層の単位断面積
当りの電流容量をα、コンタクト孔の半径をＲとすると
次式により表わすことができる。
【００１５】Ｉ1 ＞α・π・Ｒ2 ── （但
し、πは円周率） 従って、前述した式とこの式を比較して、電流通過
経路の断面積πＲ2 をＷ・Ｄより小さくすれば、ヒュー
ズ切断に要する電流量を低減できる。
し、πは円周率） 従って、前述した式とこの式を比較して、電流通過
経路の断面積πＲ2 をＷ・Ｄより小さくすれば、ヒュー
ズ切断に要する電流量を低減できる。
【００１６】本実施例の実験によれば、従来のヒューズ
素子のＷ＝３μｍ，Ｄ＝１μｍとして、それに対応す
る、本実施例のヒューズ素子のＲ＝０．８μｍであり、
π・Ｒ2 ／Ｗ・Ｄ＝０．６７となり従来より約３０％電
流量を低減できた。
素子のＷ＝３μｍ，Ｄ＝１μｍとして、それに対応す
る、本実施例のヒューズ素子のＲ＝０．８μｍであり、
π・Ｒ2 ／Ｗ・Ｄ＝０．６７となり従来より約３０％電
流量を低減できた。
【００１７】なお、本発明は以上述べた実施例に限定さ
れず、たとえばコンタクト孔の形状は円形ではなく四辺
形でも可能であるし、コンタクトの数も限定されるもの
ではない。また、形成方法も、ここに述べた限りではな
い。
れず、たとえばコンタクト孔の形状は円形ではなく四辺
形でも可能であるし、コンタクトの数も限定されるもの
ではない。また、形成方法も、ここに述べた限りではな
い。
【００１８】
【発明の効果】以上、詳細に説明したようにこの発明に
よれば、ヒューズ素子を第１の金属配線層と第２の金属
配線層をコンタクト孔により接続した構造とすることに
より、電流通過経路の断面積を小さくしたので、ヒュー
ズ素子の電流容量が低下し、ヒューズ切断に要する電流
量を低減でき、かつ切断を容易に行なうことができる。
よれば、ヒューズ素子を第１の金属配線層と第２の金属
配線層をコンタクト孔により接続した構造とすることに
より、電流通過経路の断面積を小さくしたので、ヒュー
ズ素子の電流容量が低下し、ヒューズ切断に要する電流
量を低減でき、かつ切断を容易に行なうことができる。
【図１】本発明の実施例。
【図２】従来例。
２１ 単結晶シリコン基板 ２３ 第１の金属配線層 ２５ コンタクト孔 ２６ 第２の金属配線層
Claims (1)
- 【請求項１】 半導体基板上に形成される第１の金属配
線層と、この上に中間絶縁膜をはさんで形成される第２
の金属配線層とを、前記中間絶縁膜に開孔したコンタク
ト孔により電気的に接続したことを特徴とする半導体集
積回路用ヒューズ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16283992A JPH065707A (ja) | 1992-06-22 | 1992-06-22 | 半導体集積回路用ヒューズ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16283992A JPH065707A (ja) | 1992-06-22 | 1992-06-22 | 半導体集積回路用ヒューズ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065707A true JPH065707A (ja) | 1994-01-14 |
Family
ID=15762227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16283992A Pending JPH065707A (ja) | 1992-06-22 | 1992-06-22 | 半導体集積回路用ヒューズ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065707A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6094386A (en) * | 1998-08-13 | 2000-07-25 | Kabushiki Kaisha Toshiba | Semiconductor memory device of redundant circuit system |
| KR20000076829A (ko) * | 1999-03-12 | 2000-12-26 | 니시무로 타이죠 | 반도체 집적 회로 및 반도체 집적 회로의 제조 방법 |
| KR100359158B1 (ko) * | 1999-12-30 | 2002-10-31 | 주식회사 하이닉스반도체 | 반도체소자의 퓨즈 형성방법 |
| JP2010118646A (ja) * | 2008-11-13 | 2010-05-27 | Taiwan Semiconductor Manufacturing Co Ltd | 集積回路デバイスのヒューズ構造 |
| JP2011014220A (ja) * | 2009-07-01 | 2011-01-20 | Hynix Semiconductor Inc | 半導体装置 |
-
1992
- 1992-06-22 JP JP16283992A patent/JPH065707A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6094386A (en) * | 1998-08-13 | 2000-07-25 | Kabushiki Kaisha Toshiba | Semiconductor memory device of redundant circuit system |
| US6506634B1 (en) | 1998-08-13 | 2003-01-14 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for producing same |
| KR20000076829A (ko) * | 1999-03-12 | 2000-12-26 | 니시무로 타이죠 | 반도체 집적 회로 및 반도체 집적 회로의 제조 방법 |
| KR100359158B1 (ko) * | 1999-12-30 | 2002-10-31 | 주식회사 하이닉스반도체 | 반도체소자의 퓨즈 형성방법 |
| JP2010118646A (ja) * | 2008-11-13 | 2010-05-27 | Taiwan Semiconductor Manufacturing Co Ltd | 集積回路デバイスのヒューズ構造 |
| JP2011014220A (ja) * | 2009-07-01 | 2011-01-20 | Hynix Semiconductor Inc | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5472901A (en) | Process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps | |
| US4536949A (en) | Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse | |
| KR900002084B1 (ko) | 반도체장치 | |
| KR960026749A (ko) | 집적회로 장치의 퓨즈 구조물 | |
| KR0146284B1 (ko) | 반도체 기판상의 가용성 링크 제조방법 | |
| JPH065707A (ja) | 半導体集積回路用ヒューズ | |
| JPS61225837A (ja) | 半導体装置の層間接続方法 | |
| KR100392743B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0969570A (ja) | 半導体装置及びその製造方法 | |
| JP3572874B2 (ja) | 半導体集積回路の製造方法 | |
| JPH08125023A (ja) | 半導体装置の製造方法 | |
| CN100578821C (zh) | 铁电薄膜装置及其制造方法 | |
| JP2003068854A (ja) | 配線間接続方法、配線間接続部材及びその製造方法 | |
| JPH05175428A (ja) | 集積回路装置 | |
| JP2830636B2 (ja) | 半導体装置の製造方法 | |
| JP2000101025A (ja) | 磁気素子を搭載した集積回路 | |
| JP2004335612A (ja) | 半導体装置及びその製造方法 | |
| JPH01268150A (ja) | 半導体装置 | |
| JPS5913348A (ja) | 半導体装置の製造方法 | |
| JPS6218752A (ja) | 半導体装置およびその製造方法 | |
| JPH05121555A (ja) | アンチヒユーズを用いた電気回路装置の製造方法 | |
| JPH01154532A (ja) | 半導体装置 | |
| JPS61283146A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH11163144A (ja) | 半導体装置 | |
| JPS60154640A (ja) | 半導体装置 |