JP3572874B2 - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法 Download PDFInfo
- Publication number
- JP3572874B2 JP3572874B2 JP17633697A JP17633697A JP3572874B2 JP 3572874 B2 JP3572874 B2 JP 3572874B2 JP 17633697 A JP17633697 A JP 17633697A JP 17633697 A JP17633697 A JP 17633697A JP 3572874 B2 JP3572874 B2 JP 3572874B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- metal
- semiconductor integrated
- integrated circuit
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の形成方法に関し、特に、ヒューズおよび配線の形成方法に関する。
【０００２】
【従来の技術】
これまでの半導体集積回路においては、レーザーザッピングを行うために使用されるヒューズ材料は、ポリシリコンが一般的であったが、デバイスの高速化にともない、配線形成に使用するメタルヒューズを使用する傾向にある。
【０００３】
このメタルヒューズを形成する場合には、たとえば、図２に示されるように、シリコン基板１上に形成されたシリコン絶縁層２の上に、蒸着あるいはスパッタによってメタル層３を形成し、このメタル層３をフォトリソグラフィ技術あるいはエッチング技術によって所定のパターンに加工してメタルヒューズ５および配線６を形成するのが一般的である。
【０００４】
【発明が解決しようとする課題】
しかし、メタルヒューズは、熱伝導性がよいために、一般的に用いられる配線を形成する工程と同時に形成すると、カッティングをすることがきわめて困難であった。また、レーザザッピング可能なヒューズの厚みとなるように配線そのものを薄くした場合、配線抵抗が大きくなり又、ワイヤーボンディング時の接合強度が低下してしまい、好ましくない。
【０００５】
【課題を解決するための手段】
このような問題を解決するために、本発明者等は熱伝導性を抑えるためには、メタルヒューズの体積を減少させればよいことに気がついた。そして、体積は平面寸法と厚さによって定められるが、平面寸法縮小すると、加工限界が生じるため、メタルの厚みを減少させることを考えた。
【０００６】
したがって、本発明の一実施の形態によれば、半導体絶縁層上に第１のメタル層を形成する工程と、この第１のメタル層のヒューズが形成される個所を少なくとも除去する工程と、さらに第２のメタル層をこの上に形成する工程と、第１および第２のメタル層を所定の配線およびヒューズに加工する工程とを備え、ヒューズは、第２のメタル層のみによって形成されるようにしたことを特徴とする半導体集積回路の製造方法が提供される。
【０００７】
このように構成すれば、ヒューズの厚みを配線よりも薄くしてヒューズ部のメタル体積を従来よりも低減でき、レーザーザッピングによるカットが容易となる。
【０００８】
【発明の実施の形態】
図１（ａ）〜（ｄ）は、本発明による半導体集積回路の製造方法の一実施の形態を示しており、同図（ａ）において、シリコン基板１１上に形成されたシリコン絶縁層１２の上に、蒸着あるいはスパッタによって第１のメタル層１３を形成する。つぎに、図１（ｂ）に示されるように、この第１のメタル層１３のヒューズが形成される個所および必要ならばその周辺をフォトリソグラフィ技術あるいはエッチング技術によって所定のパターンＡとなるように除去する。
【０００９】
つぎに、図１（ｃ）に示されるように、この上に第２のメタル層１４を蒸着あるいはスパッタによって形成する。そして、図１（ｄ）に示されるように、フォトリソグラフィ技術あるいはエッチング技術によって第１および第２のメタル層１３，１４を所定のパターンに加工してメタルヒューズ１５および配線１６を形成する。
【００１０】
このようにすれば、メタルヒューズ１５の厚さを配線１６よりも薄くすることができ、レーザーザッピングを容易に行うことができる。しかも、この方法によれば、従来の配線の厚さを変更する必要もない。この場合の第１と第２のメタル層１３と１４の厚さの割合は、配線の厚さとレーザザッピングの条件によって定められる。特に、メタルヒューズの厚さは第２のメタル層の厚さによって定められる。
【００１１】
【発明の効果】
以上述べたように、本発明による半導体集積回路の製造方法を用いれば、従来の配線形成を変更することなく、配線形成と同じ工程を使ってレーザーザッピングに適したメタルヒューズを形成することができる。そしてヒューズの厚さも第２のメタル層の厚さを制御するだけで定められるため、その制御も容易である。
【図面の簡単な説明】
【図１】本発明による半導体集積回路の製造方法の一実施の形態を示す工程図である。
【図２】従来の半導体集積回路の製造方法の一例を示す工程図である。
【符号の説明】
１，１１ シリコン基板
２，１２ シリコン絶縁層
３，１３，１４ メタル層
５，１５ メタルヒューズ
６，１６ 配線
【発明の属する技術分野】
本発明は、半導体集積回路の形成方法に関し、特に、ヒューズおよび配線の形成方法に関する。
【０００２】
【従来の技術】
これまでの半導体集積回路においては、レーザーザッピングを行うために使用されるヒューズ材料は、ポリシリコンが一般的であったが、デバイスの高速化にともない、配線形成に使用するメタルヒューズを使用する傾向にある。
【０００３】
このメタルヒューズを形成する場合には、たとえば、図２に示されるように、シリコン基板１上に形成されたシリコン絶縁層２の上に、蒸着あるいはスパッタによってメタル層３を形成し、このメタル層３をフォトリソグラフィ技術あるいはエッチング技術によって所定のパターンに加工してメタルヒューズ５および配線６を形成するのが一般的である。
【０００４】
【発明が解決しようとする課題】
しかし、メタルヒューズは、熱伝導性がよいために、一般的に用いられる配線を形成する工程と同時に形成すると、カッティングをすることがきわめて困難であった。また、レーザザッピング可能なヒューズの厚みとなるように配線そのものを薄くした場合、配線抵抗が大きくなり又、ワイヤーボンディング時の接合強度が低下してしまい、好ましくない。
【０００５】
【課題を解決するための手段】
このような問題を解決するために、本発明者等は熱伝導性を抑えるためには、メタルヒューズの体積を減少させればよいことに気がついた。そして、体積は平面寸法と厚さによって定められるが、平面寸法縮小すると、加工限界が生じるため、メタルの厚みを減少させることを考えた。
【０００６】
したがって、本発明の一実施の形態によれば、半導体絶縁層上に第１のメタル層を形成する工程と、この第１のメタル層のヒューズが形成される個所を少なくとも除去する工程と、さらに第２のメタル層をこの上に形成する工程と、第１および第２のメタル層を所定の配線およびヒューズに加工する工程とを備え、ヒューズは、第２のメタル層のみによって形成されるようにしたことを特徴とする半導体集積回路の製造方法が提供される。
【０００７】
このように構成すれば、ヒューズの厚みを配線よりも薄くしてヒューズ部のメタル体積を従来よりも低減でき、レーザーザッピングによるカットが容易となる。
【０００８】
【発明の実施の形態】
図１（ａ）〜（ｄ）は、本発明による半導体集積回路の製造方法の一実施の形態を示しており、同図（ａ）において、シリコン基板１１上に形成されたシリコン絶縁層１２の上に、蒸着あるいはスパッタによって第１のメタル層１３を形成する。つぎに、図１（ｂ）に示されるように、この第１のメタル層１３のヒューズが形成される個所および必要ならばその周辺をフォトリソグラフィ技術あるいはエッチング技術によって所定のパターンＡとなるように除去する。
【０００９】
つぎに、図１（ｃ）に示されるように、この上に第２のメタル層１４を蒸着あるいはスパッタによって形成する。そして、図１（ｄ）に示されるように、フォトリソグラフィ技術あるいはエッチング技術によって第１および第２のメタル層１３，１４を所定のパターンに加工してメタルヒューズ１５および配線１６を形成する。
【００１０】
このようにすれば、メタルヒューズ１５の厚さを配線１６よりも薄くすることができ、レーザーザッピングを容易に行うことができる。しかも、この方法によれば、従来の配線の厚さを変更する必要もない。この場合の第１と第２のメタル層１３と１４の厚さの割合は、配線の厚さとレーザザッピングの条件によって定められる。特に、メタルヒューズの厚さは第２のメタル層の厚さによって定められる。
【００１１】
【発明の効果】
以上述べたように、本発明による半導体集積回路の製造方法を用いれば、従来の配線形成を変更することなく、配線形成と同じ工程を使ってレーザーザッピングに適したメタルヒューズを形成することができる。そしてヒューズの厚さも第２のメタル層の厚さを制御するだけで定められるため、その制御も容易である。
【図面の簡単な説明】
【図１】本発明による半導体集積回路の製造方法の一実施の形態を示す工程図である。
【図２】従来の半導体集積回路の製造方法の一例を示す工程図である。
【符号の説明】
１，１１ シリコン基板
２，１２ シリコン絶縁層
３，１３，１４ メタル層
５，１５ メタルヒューズ
６，１６ 配線
Claims (2)
- 半導体絶縁層上に第１のメタル層を形成する工程と、この第１のメタル層のヒューズが形成される個所を少なくとも除去する工程と、さらに第２のメタル層をこの上に形成する工程と、第１および第２のメタル層を所定の配線およびヒューズに加工する工程とを備え、ヒューズは、第２のメタル層のみによって形成されるようにしたことを特徴とする半導体集積回路の製造法。
- 前述した第１のメタル層のヒューズが形成される個所を少なくとも除去する工程は、ヒューズが形成される個所に加えてその周辺も併せて除去することを特徴とする請求項１記載の半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17633697A JP3572874B2 (ja) | 1997-06-17 | 1997-06-17 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17633697A JP3572874B2 (ja) | 1997-06-17 | 1997-06-17 | 半導体集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH118307A JPH118307A (ja) | 1999-01-12 |
| JP3572874B2 true JP3572874B2 (ja) | 2004-10-06 |
Family
ID=16011812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17633697A Expired - Fee Related JP3572874B2 (ja) | 1997-06-17 | 1997-06-17 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3572874B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7556989B2 (en) | 2005-03-22 | 2009-07-07 | Samsung Electronics Co., Ltd. | Semiconductor device having fuse pattern and methods of fabricating the same |
| JP2014170818A (ja) * | 2013-03-01 | 2014-09-18 | Toshiba Corp | 集積回路装置 |
-
1997
- 1997-06-17 JP JP17633697A patent/JP3572874B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH118307A (ja) | 1999-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5815250A (ja) | 半導体装置の製造方法 | |
| JP3572874B2 (ja) | 半導体集積回路の製造方法 | |
| JPH08227901A (ja) | 半導体装置の製造方法 | |
| JPH1064916A (ja) | 半導体素子の金属配線製造方法 | |
| JPH09199530A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH11340541A (ja) | 半導体磁気抵抗素子及びその製造方法 | |
| JP2001176872A (ja) | 半導体装置の製造方法 | |
| US20010014527A1 (en) | Method and system for providing electrical insulation for local interconnect in a logic circuit | |
| JP3043491B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| KR100240025B1 (ko) | 반도체장치의 금속막형성방법 및 그에 따라 금속막이 형성되는 반도체장치 | |
| JPH02285659A (ja) | 半導体装置 | |
| JPH04245638A (ja) | 半導体装置の配線形成方法 | |
| JPH01192140A (ja) | 半導体集積回路装置 | |
| JPH01208843A (ja) | 半導体装置の製造方法 | |
| JPS6297348A (ja) | 半導体装置の製造方法 | |
| JPH0287526A (ja) | 半導体装置の製造方法 | |
| JPH03169018A (ja) | 半導体集積回路の製造方法 | |
| JPH0555385A (ja) | 半導体装置の製造方法 | |
| JPH04253336A (ja) | 半導体装置の製造方法 | |
| JPH06152001A (ja) | 半導体装置及びその製造方法 | |
| JPH03257927A (ja) | 半導体装置の製造方法 | |
| JPH01123434A (ja) | 配線層を有する半導体装置 | |
| JPH03203321A (ja) | 半導体集積回路の製造方法 | |
| JPS63287034A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040621 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |