JP2001176872A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001176872A JP2001176872A JP36169799A JP36169799A JP2001176872A JP 2001176872 A JP2001176872 A JP 2001176872A JP 36169799 A JP36169799 A JP 36169799A JP 36169799 A JP36169799 A JP 36169799A JP 2001176872 A JP2001176872 A JP 2001176872A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- metal film
- polishing
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 製造コストの低減および生産性の向上が可能
な半導体装置の製造方法を提供する。 【解決手段】 絶縁膜２に配線溝３を形成する工程と、
配線溝３内および絶縁膜２上に、バリヤ膜４を形成する
工程と、バリヤ膜４上に金属配線５を形成する工程と、
金属配線５の不要部分をＣＭＰ法により除去する工程
と、バリヤ膜４の不要部分をウエットエッチングにより
除去する工程とを備えている。
な半導体装置の製造方法を提供する。 【解決手段】 絶縁膜２に配線溝３を形成する工程と、
配線溝３内および絶縁膜２上に、バリヤ膜４を形成する
工程と、バリヤ膜４上に金属配線５を形成する工程と、
金属配線５の不要部分をＣＭＰ法により除去する工程
と、バリヤ膜４の不要部分をウエットエッチングにより
除去する工程とを備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、開口部を有する半導体装置の製造方
法に関する。
方法に関し、特に、開口部を有する半導体装置の製造方
法に関する。
【０００２】
【従来の技術】従来、半導体集積回路の高速化への要求
に伴い、銅配線技術が益々重要になってきている。銅配
線の形成方法としては、ダマシン法（絶縁膜に配線溝な
どの開口部をエッチングにより刻み込み、その配線溝に
配線金属を充填して埋め込み配線を形成する方法）が主
流である。また、ダマシン法によって埋め込み金属配線
を形成する場合、埋め込み金属の絶縁膜中への拡散防
止、絶縁膜との密着性改善および配線溝への埋め込み特
性改善などの理由により、バリヤ膜を配線金属埋め込み
の前に成膜する必要がある。
に伴い、銅配線技術が益々重要になってきている。銅配
線の形成方法としては、ダマシン法（絶縁膜に配線溝な
どの開口部をエッチングにより刻み込み、その配線溝に
配線金属を充填して埋め込み配線を形成する方法）が主
流である。また、ダマシン法によって埋め込み金属配線
を形成する場合、埋め込み金属の絶縁膜中への拡散防
止、絶縁膜との密着性改善および配線溝への埋め込み特
性改善などの理由により、バリヤ膜を配線金属埋め込み
の前に成膜する必要がある。
【０００３】その後、不要部分の金属をＣＭＰ（Chemic
al Mechanical Polishing: 化学機械研磨）法により除
去することにより、配線溝内に埋め込まれた配線構造が
完成される。
al Mechanical Polishing: 化学機械研磨）法により除
去することにより、配線溝内に埋め込まれた配線構造が
完成される。
【０００４】図６〜図１０は、従来のダマシン法による
半導体装置の製造プロセスを説明するための断面図であ
る。次に、図６〜図１０を参照して、従来のダマシン法
による製造プロセスについて詳細に説明する。
半導体装置の製造プロセスを説明するための断面図であ
る。次に、図６〜図１０を参照して、従来のダマシン法
による製造プロセスについて詳細に説明する。
【０００５】まず、図６に示すように、基板１０１上に
絶縁膜１０２を形成する。絶縁膜１０２に配線溝１０３
をドライエッチングにより形成する。
絶縁膜１０２を形成する。絶縁膜１０２に配線溝１０３
をドライエッチングにより形成する。
【０００６】次に、図７に示すように、高融点金属など
からなるバリヤ膜１０４を形成する。
からなるバリヤ膜１０４を形成する。
【０００７】次に、図８に示すように、バリヤ膜１０４
の上層に、Ｃｕなどからなる金属配線１０５を形成す
る。そして、ＣＭＰ法によって金属配線１０５の不要部
分を除去する。これにより、図９に示すような形状が得
られる。
の上層に、Ｃｕなどからなる金属配線１０５を形成す
る。そして、ＣＭＰ法によって金属配線１０５の不要部
分を除去する。これにより、図９に示すような形状が得
られる。
【０００８】この後、再度ＣＭＰ法を用いて、絶縁膜１
０２の上面上に位置する不要なバリヤ膜１０４を除去す
る。これにより、図１０に示すような形状が得られる。
０２の上面上に位置する不要なバリヤ膜１０４を除去す
る。これにより、図１０に示すような形状が得られる。
【０００９】
【発明が解決しようとする課題】しかしながら、上記し
た従来の製造プロセスでは、バリヤ膜１０４をＣＭＰ法
により除去する際に、バリヤ膜１０４と金属配線１０５
との研磨特性の違いに起因して、図１０に示すように、
金属配線１０５の上面に皿状の窪みが発生する。そのた
め、金属配線５の平坦性および均一性が悪化するという
問題点があった。
た従来の製造プロセスでは、バリヤ膜１０４をＣＭＰ法
により除去する際に、バリヤ膜１０４と金属配線１０５
との研磨特性の違いに起因して、図１０に示すように、
金属配線１０５の上面に皿状の窪みが発生する。そのた
め、金属配線５の平坦性および均一性が悪化するという
問題点があった。
【００１０】また、従来の製造プロセスでは、金属配線
１０５とバリヤ膜１０４とをＣＭＰ法により除去する際
に、金属配線１０５とバリヤ膜１０４との研磨特性が異
なるために、金属配線１０５とバリヤ膜１０４とを別々
の研磨定盤や研磨剤を用いて研磨する２ステップ処理が
必要であった。そのため、複数の研磨定盤を有するＣＭ
Ｐ装置や複数の研磨剤が必要となり、その結果、製造コ
ストが高くなるという不都合もあった。また、ＣＭＰ法
による研磨が２ステップに分けて行われるため、スルー
プット（単位時間内に処理可能なウエハの数量）が低下
するという問題点もある。
１０５とバリヤ膜１０４とをＣＭＰ法により除去する際
に、金属配線１０５とバリヤ膜１０４との研磨特性が異
なるために、金属配線１０５とバリヤ膜１０４とを別々
の研磨定盤や研磨剤を用いて研磨する２ステップ処理が
必要であった。そのため、複数の研磨定盤を有するＣＭ
Ｐ装置や複数の研磨剤が必要となり、その結果、製造コ
ストが高くなるという不都合もあった。また、ＣＭＰ法
による研磨が２ステップに分けて行われるため、スルー
プット（単位時間内に処理可能なウエハの数量）が低下
するという問題点もある。
【００１１】この発明は、上記のような課題を解決する
ためになされたものであり、この発明の一つの目的は、
製造コストの低減およびスループットの増加が可能な半
導体装置の製造方法を提供することである。
ためになされたものであり、この発明の一つの目的は、
製造コストの低減およびスループットの増加が可能な半
導体装置の製造方法を提供することである。
【００１２】この発明のもう一つの目的は、平坦性およ
び均一性に優れた埋め込み金属配線を容易に製造するこ
とが可能な半導体装置の製造方法を提供することであ
る。
び均一性に優れた埋め込み金属配線を容易に製造するこ
とが可能な半導体装置の製造方法を提供することであ
る。
【００１３】
【課題を解決するための手段】請求項１による半導体装
置の製造方法は、絶縁膜に開口部を形成する工程と、開
口部内および絶縁膜上に、第１埋込金属膜を形成する工
程と、第１埋込金属膜上に第２埋込金属膜を形成する工
程と、第２埋込金属膜の不要部分を第１の除去方法によ
り除去する工程と、第１埋込金属膜の不要部分を、第１
の除去方法とは異なる種類の第２の除去方法により除去
する工程とを備えている。
置の製造方法は、絶縁膜に開口部を形成する工程と、開
口部内および絶縁膜上に、第１埋込金属膜を形成する工
程と、第１埋込金属膜上に第２埋込金属膜を形成する工
程と、第２埋込金属膜の不要部分を第１の除去方法によ
り除去する工程と、第１埋込金属膜の不要部分を、第１
の除去方法とは異なる種類の第２の除去方法により除去
する工程とを備えている。
【００１４】請求項１では、上記のように、第１および
第２埋込金属膜をそれぞれ別々の第１および第２の除去
方法で除去することによって、たとえば、第１の除去方
法が第２の除去方法よりも時間およびコストのかかる方
法である場合には、第１の除去方法で第１および第２埋
込金属膜の両方を除去する場合に比べて、製造時間およ
び製造コストを削減することができる。
第２埋込金属膜をそれぞれ別々の第１および第２の除去
方法で除去することによって、たとえば、第１の除去方
法が第２の除去方法よりも時間およびコストのかかる方
法である場合には、第１の除去方法で第１および第２埋
込金属膜の両方を除去する場合に比べて、製造時間およ
び製造コストを削減することができる。
【００１５】請求項２による半導体装置の製造方法は、
請求項１の構成において、第１埋込金属膜および第２埋
込金属膜は、互いに異なる研磨特性を有する。また、第
１の除去方法は、研磨法を含み、第２の除去方法は、研
磨法以外の方法を含む。請求項２では、このように構成
することによって、研磨工程による金属膜除去が第２埋
込金属膜の１種類のみとなるため、従来のように複数の
研磨定盤を有する研磨装置や複数の研磨剤が必要でなく
なる。これにより、製造コストを低減することができ
る。また、研磨特性の異なる材料からなる第１および第
２埋込金属膜のうち、第２埋込金属膜のみを研磨法によ
り除去し、第１埋込金属膜は、研磨法以外の方法で除去
するので、第１埋込金属膜を研磨法により除去する場合
に生じる第２埋込金属膜の上面の窪みを有効に防止する
ことができる。これにより、第２埋込金属膜の平坦性お
よび均一性を改善することができる。
請求項１の構成において、第１埋込金属膜および第２埋
込金属膜は、互いに異なる研磨特性を有する。また、第
１の除去方法は、研磨法を含み、第２の除去方法は、研
磨法以外の方法を含む。請求項２では、このように構成
することによって、研磨工程による金属膜除去が第２埋
込金属膜の１種類のみとなるため、従来のように複数の
研磨定盤を有する研磨装置や複数の研磨剤が必要でなく
なる。これにより、製造コストを低減することができ
る。また、研磨特性の異なる材料からなる第１および第
２埋込金属膜のうち、第２埋込金属膜のみを研磨法によ
り除去し、第１埋込金属膜は、研磨法以外の方法で除去
するので、第１埋込金属膜を研磨法により除去する場合
に生じる第２埋込金属膜の上面の窪みを有効に防止する
ことができる。これにより、第２埋込金属膜の平坦性お
よび均一性を改善することができる。
【００１６】請求項３による半導体装置の製造方法は、
請求項２の構成において、第２の除去方法は、ウエット
エッチング法およびドライエッチング法のうちのいずれ
かを含む。このように構成することにより、第２の除去
方法として、たとえば、ウエットエッチング法を用いれ
ば、エッチング液に複数枚の基板を同時に浸すバッチ処
理が可能となるので、１枚ずつ基板を処理する研磨法に
比べて、生産性（スループット）を著しく向上させるこ
とができる。また、ウエットエッチング装置は、研磨装
置（ＣＭＰ装置）に比べて、ランニングコストが安価で
あるので、製造コストも低減することができる。
請求項２の構成において、第２の除去方法は、ウエット
エッチング法およびドライエッチング法のうちのいずれ
かを含む。このように構成することにより、第２の除去
方法として、たとえば、ウエットエッチング法を用いれ
ば、エッチング液に複数枚の基板を同時に浸すバッチ処
理が可能となるので、１枚ずつ基板を処理する研磨法に
比べて、生産性（スループット）を著しく向上させるこ
とができる。また、ウエットエッチング装置は、研磨装
置（ＣＭＰ装置）に比べて、ランニングコストが安価で
あるので、製造コストも低減することができる。
【００１７】請求項４による半導体装置の製造方法は、
請求項１〜３のいずれかの構成において、第１埋込金属
膜は、高融点金属および高融点金属化合物からなるグル
ープより選択された少なくとも１つを含むバリヤ膜であ
る。また、第２埋込金属膜は、Ｃｕ、Ａ１、Ｃｕおよび
Ａｌを含有する合金膜、金、銀、シリサイド、高融点金
属、ＴｉＮ、ＴｉＷ、および、ドープトポリシリコンか
らなるグループより選択された少なくとも１つを含む金
属配線である。請求項４では、このようにバリヤ膜が金
属配線とは異なる研磨特性を有する材料からなる場合
に、バリヤ膜の研磨工程を行わないようにすれば、バリ
ヤ膜を研磨法により研磨する場合に生じる金属配線の上
面の窪みを有効に防止することができる。これにより、
金属配線の平坦性および均一性を改善することができ
る。
請求項１〜３のいずれかの構成において、第１埋込金属
膜は、高融点金属および高融点金属化合物からなるグル
ープより選択された少なくとも１つを含むバリヤ膜であ
る。また、第２埋込金属膜は、Ｃｕ、Ａ１、Ｃｕおよび
Ａｌを含有する合金膜、金、銀、シリサイド、高融点金
属、ＴｉＮ、ＴｉＷ、および、ドープトポリシリコンか
らなるグループより選択された少なくとも１つを含む金
属配線である。請求項４では、このようにバリヤ膜が金
属配線とは異なる研磨特性を有する材料からなる場合
に、バリヤ膜の研磨工程を行わないようにすれば、バリ
ヤ膜を研磨法により研磨する場合に生じる金属配線の上
面の窪みを有効に防止することができる。これにより、
金属配線の平坦性および均一性を改善することができ
る。
【００１８】
【発明の実施の形態】以下、本発明を具体化した実施形
態を図面に基づいて説明する。
態を図面に基づいて説明する。
【００１９】図１〜図５は、本発明の一実施形態による
ダマシン法を用いた半導体装置の製造プロセスを説明す
るための断面図である。図１〜図５を参照して、一実施
形態による半導体装置の製造プロセスについて説明す
る。
ダマシン法を用いた半導体装置の製造プロセスを説明す
るための断面図である。図１〜図５を参照して、一実施
形態による半導体装置の製造プロセスについて説明す
る。
【００２０】まず、図１に示すように、半導体素子を形
成した基板１上に絶縁膜２を形成する。絶縁膜２に配線
溝３をドライエッチングにより形成する。配線溝３の深
さは、配線抵抗や許容電流密度などの要求される特性に
応じて、約２００ｎｍ〜約２μｍの範囲内で選択する。
なお、この配線溝３は、本発明の「開口部」を構成す
る。
成した基板１上に絶縁膜２を形成する。絶縁膜２に配線
溝３をドライエッチングにより形成する。配線溝３の深
さは、配線抵抗や許容電流密度などの要求される特性に
応じて、約２００ｎｍ〜約２μｍの範囲内で選択する。
なお、この配線溝３は、本発明の「開口部」を構成す
る。
【００２１】次に、図２に示すように、配線溝３内およ
び絶縁膜２の上面上に、Ｔａからなるバリヤ膜４を約１
０ｎｍ〜約１００ｎｍの厚みで形成する。このバリヤ膜
４は、埋め込み金属の拡散防止および密着性改善ならび
に埋め込み特性改善などの機能を有する。なお、このバ
リヤ膜４は、本発明の「第１埋込金属膜」を構成する。
び絶縁膜２の上面上に、Ｔａからなるバリヤ膜４を約１
０ｎｍ〜約１００ｎｍの厚みで形成する。このバリヤ膜
４は、埋め込み金属の拡散防止および密着性改善ならび
に埋め込み特性改善などの機能を有する。なお、このバ
リヤ膜４は、本発明の「第１埋込金属膜」を構成する。
【００２２】次に、図３に示すように、バリヤ膜４の上
に、Ｃｕからなる金属配線５を配線溝３の深さ以上の厚
みで形成する。なお、金属配線５は、本発明の「第２埋
込金属膜」を構成する。そして、ＣＭＰ法によって金属
配線５の不要部分を除去する。これにより、図４に示す
ような形状が得られる。なお、ＣＭＰ法は、本発明の
「研磨法」に相当する。
に、Ｃｕからなる金属配線５を配線溝３の深さ以上の厚
みで形成する。なお、金属配線５は、本発明の「第２埋
込金属膜」を構成する。そして、ＣＭＰ法によって金属
配線５の不要部分を除去する。これにより、図４に示す
ような形状が得られる。なお、ＣＭＰ法は、本発明の
「研磨法」に相当する。
【００２３】最後に、フッ酸水溶液を用いたウエットエ
ッチング法によりＴａからなるバリヤ膜４を除去するこ
とにより、図５に示すような平坦な埋め込み金属配線５
が形成される。なお、ウエットエッチングによりバリヤ
膜４をエッチングすると、配線溝３内のバリヤ膜４の上
部も若干除去され、バリヤ膜４の上部が絶縁膜２の上面
より若干低くなったような形状になる。
ッチング法によりＴａからなるバリヤ膜４を除去するこ
とにより、図５に示すような平坦な埋め込み金属配線５
が形成される。なお、ウエットエッチングによりバリヤ
膜４をエッチングすると、配線溝３内のバリヤ膜４の上
部も若干除去され、バリヤ膜４の上部が絶縁膜２の上面
より若干低くなったような形状になる。
【００２４】本実施形態では、上記のように、金属配線
の不要部分の除去はＣＭＰ法により行うとともに、バリ
ヤ膜４の除去はウエットエッチング法により行うことに
よって、ＣＭＰ工程による金属膜除去が金属配線５の１
種類のみとなるので、従来のように複数の研磨定盤を有
するＣＭＰ装置や複数の研磨剤が必要でなくなる。これ
により、製造コストを低減することができる。また、バ
リヤ膜４をウエットエッチング法により除去するので、
バリヤ膜４をＣＭＰ法により除去する場合に生じる金属
配線５の上面の窪みを有効に防止することができる。こ
れにより、金属配線５の平坦性および均一性を改善する
ことができる。
の不要部分の除去はＣＭＰ法により行うとともに、バリ
ヤ膜４の除去はウエットエッチング法により行うことに
よって、ＣＭＰ工程による金属膜除去が金属配線５の１
種類のみとなるので、従来のように複数の研磨定盤を有
するＣＭＰ装置や複数の研磨剤が必要でなくなる。これ
により、製造コストを低減することができる。また、バ
リヤ膜４をウエットエッチング法により除去するので、
バリヤ膜４をＣＭＰ法により除去する場合に生じる金属
配線５の上面の窪みを有効に防止することができる。こ
れにより、金属配線５の平坦性および均一性を改善する
ことができる。
【００２５】また、本実施形態では、バリヤ膜４の除去
方法として、ウエットエッチング法を用いることによっ
て、エッチング液に複数枚の基板を同時に浸すバッチ処
理が可能となるので、１枚ずつ基板を処理するＣＭＰ法
に比べて、生産性（スループット）を著しく向上させる
ことができる。また、ウエットエッチング装置は、ＣＭ
Ｐ装置に比べて、ランニングコストが安価であるので、
製造コストも低減することができる。
方法として、ウエットエッチング法を用いることによっ
て、エッチング液に複数枚の基板を同時に浸すバッチ処
理が可能となるので、１枚ずつ基板を処理するＣＭＰ法
に比べて、生産性（スループット）を著しく向上させる
ことができる。また、ウエットエッチング装置は、ＣＭ
Ｐ装置に比べて、ランニングコストが安価であるので、
製造コストも低減することができる。
【００２６】なお、今回開示された実施形態は、すべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は、上記した実施形態の説明
ではなく特許請求の範囲によって示され、さらに特許請
求の範囲と均等の意味および範囲内でのすべての変更が
含まれる。
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は、上記した実施形態の説明
ではなく特許請求の範囲によって示され、さらに特許請
求の範囲と均等の意味および範囲内でのすべての変更が
含まれる。
【００２７】たとえば、上記実施形態では、金属配線５
を除去するための研磨法の一例として、ＣＭＰ法を用い
たが、本発明はこれに限らず、ＣＭＰ法以外の研磨法を
用いてもよい。
を除去するための研磨法の一例として、ＣＭＰ法を用い
たが、本発明はこれに限らず、ＣＭＰ法以外の研磨法を
用いてもよい。
【００２８】また、上記実施形態では、バリヤ膜４をウ
エットエッチング法により除去したが、本発明はこれに
限らず、ＰＦＣ（パーフルオロカーボン）などのフッ素
系ガスを用いたドライエッチング法により除去してもよ
い。この場合にも、金属配線の平坦性および均一性を向
上させることができる。さらに、ＣＭＰ法以外の方法で
あれば、エッチング法以外の方法でバリヤ膜４を除去す
るようにしてもよい。
エットエッチング法により除去したが、本発明はこれに
限らず、ＰＦＣ（パーフルオロカーボン）などのフッ素
系ガスを用いたドライエッチング法により除去してもよ
い。この場合にも、金属配線の平坦性および均一性を向
上させることができる。さらに、ＣＭＰ法以外の方法で
あれば、エッチング法以外の方法でバリヤ膜４を除去す
るようにしてもよい。
【００２９】また、上記実施形態では、バリヤ膜４をＴ
ａにより形成したが、本発明はこれに限らず、Ｔａ以外
のＴｉなどの高融点金属やＴａＮ、ＴｉＮ、ＷＮなどの
高融点金属化合物によってバリヤ膜４を形成してもよ
い。
ａにより形成したが、本発明はこれに限らず、Ｔａ以外
のＴｉなどの高融点金属やＴａＮ、ＴｉＮ、ＷＮなどの
高融点金属化合物によってバリヤ膜４を形成してもよ
い。
【００３０】また、上記実施形態では、金属配線５をＣ
ｕによって形成したが、本発明はこれに限らず、Ａ１、
ＣｕおよびＡｌを含有する合金膜、金、銀、シリサイ
ド、高融点金属、ＴｉＮ、ＴｉＷ、または、ドープトポ
リシリコンなどにより金属配線５を形成してもよい。
ｕによって形成したが、本発明はこれに限らず、Ａ１、
ＣｕおよびＡｌを含有する合金膜、金、銀、シリサイ
ド、高融点金属、ＴｉＮ、ＴｉＷ、または、ドープトポ
リシリコンなどにより金属配線５を形成してもよい。
【００３１】また、上記実施形態では、金属配線５とバ
リヤ膜４を除去する場合に本発明を適用した例を示した
が、本発明はこれに限らず、金属配線５がたとえば複数
の層からなる場合に、各層を除去する場合にも適用可能
である。すなわち、複数の層からなる金属配線の一方の
層をＣＭＰ法により除去し、他方の層をＣＭＰ法以外の
たとえばエッチング法などの方法で除去するするように
しても同様の効果を得ることができる。
リヤ膜４を除去する場合に本発明を適用した例を示した
が、本発明はこれに限らず、金属配線５がたとえば複数
の層からなる場合に、各層を除去する場合にも適用可能
である。すなわち、複数の層からなる金属配線の一方の
層をＣＭＰ法により除去し、他方の層をＣＭＰ法以外の
たとえばエッチング法などの方法で除去するするように
しても同様の効果を得ることができる。
【００３２】
【発明の効果】以上のように、本発明によれば、製造コ
ストの低減およびスループット（生産性）の向上が可能
な半導体装置の製造方法を提供することができる。ま
た、平坦性および均一性に優れた埋め込み金属配線を容
易に製造することが可能な半導体装置の製造方法を提供
することができる。
ストの低減およびスループット（生産性）の向上が可能
な半導体装置の製造方法を提供することができる。ま
た、平坦性および均一性に優れた埋め込み金属配線を容
易に製造することが可能な半導体装置の製造方法を提供
することができる。
【図１】本発明の一実施形態による半導体装置の製造プ
ロセスの第１工程を説明するための断面図である。
ロセスの第１工程を説明するための断面図である。
【図２】本発明の一実施形態による半導体装置の製造プ
ロセスの第２工程を説明するための断面図である。
ロセスの第２工程を説明するための断面図である。
【図３】本発明の一実施形態による半導体装置の製造プ
ロセスの第３工程を説明するための断面図である。
ロセスの第３工程を説明するための断面図である。
【図４】本発明の一実施形態による半導体装置の製造プ
ロセスの第４工程を説明するための断面図である。
ロセスの第４工程を説明するための断面図である。
【図５】本発明の一実施形態による半導体装置の製造プ
ロセスの第５工程を説明するための断面図である。
ロセスの第５工程を説明するための断面図である。
【図６】従来の半導体装置の製造プロセスの第１工程を
説明するための断面図である。
説明するための断面図である。
【図７】従来の半導体装置の製造プロセスの第２工程を
説明するための断面図である。
説明するための断面図である。
【図８】従来の半導体装置の製造プロセスの第３工程を
説明するための断面図である。
説明するための断面図である。
【図９】従来の半導体装置の製造プロセスの第４工程を
説明するための断面図である。
説明するための断面図である。
【図１０】従来の半導体装置の製造プロセスの第５工程
を説明するための断面図である。
を説明するための断面図である。
１ 基板 ２ 絶縁膜 ３ 配線溝（開口部） ４ バリヤ膜（第１埋込金属膜） ５ 金属配線（第２埋込金属膜）
Claims (4)
- 【請求項１】 絶縁膜に開口部を形成する工程と、 前記開口部内および前記絶縁膜上に、第１埋込金属膜を
形成する工程と、 前記第１埋込金属膜上に、第２埋込金属膜を形成する工
程と、 前記第２埋込金属膜の不要部分を第１の除去方法により
除去する工程と、 前記第１埋込金属膜の不要部分を、前記第１の除去方法
とは異なる種類の第２の除去方法により除去する工程と
を備えた、半導体装置の製造方法。 - 【請求項２】 前記第１埋込金属膜および前記第２埋込
金属膜は、互いに異なる研磨特性を有し、 前記第１の除去方法は、研磨法を含み、 前記第２の除去方法は、前記研磨法以外の方法を含む、
請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記第２の除去方法は、ウエットエッチ
ング法およびドライエッチング法のうちのいずれかを含
む、請求項２に記載の半導体装置の製造方法。 - 【請求項４】 前記第１埋込金属膜は、高融点金属およ
び高融点金属化合物からなるグループより選択された少
なくとも１つを含むバリヤ膜であり、 前記第２埋込金属膜は、Ｃｕ、Ａ１、ＣｕおよびＡｌを
含有する合金膜、金、銀、シリサイド、高融点金属、Ｔ
ｉＮ、ＴｉＷ、および、ドープトポリシリコンからなる
グループより選択された少なくとも１つを含む金属配線
である、請求項１〜請求項３のいずれかに記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36169799A JP2001176872A (ja) | 1999-12-20 | 1999-12-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36169799A JP2001176872A (ja) | 1999-12-20 | 1999-12-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001176872A true JP2001176872A (ja) | 2001-06-29 |
Family
ID=18474580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36169799A Pending JP2001176872A (ja) | 1999-12-20 | 1999-12-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001176872A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130183824A1 (en) * | 2012-01-18 | 2013-07-18 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor device |
| US8841769B2 (en) | 2012-08-17 | 2014-09-23 | Samsung Electronics Co., Ltd. | Semiconductor device having metal plug and method of manufacturing the same |
| US9087844B2 (en) | 2012-08-28 | 2015-07-21 | Samsung Electronics Co., Ltd. | Semiconductor device and fabricating method thereof |
| CN105280657A (zh) * | 2014-07-08 | 2016-01-27 | 株式会社东芝 | 半导体装置及半导体装置的制造方法 |
-
1999
- 1999-12-20 JP JP36169799A patent/JP2001176872A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130183824A1 (en) * | 2012-01-18 | 2013-07-18 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor device |
| CN103295879A (zh) * | 2012-01-18 | 2013-09-11 | 三星电子株式会社 | 制造半导体器件的方法 |
| US8841769B2 (en) | 2012-08-17 | 2014-09-23 | Samsung Electronics Co., Ltd. | Semiconductor device having metal plug and method of manufacturing the same |
| US9087844B2 (en) | 2012-08-28 | 2015-07-21 | Samsung Electronics Co., Ltd. | Semiconductor device and fabricating method thereof |
| CN105280657A (zh) * | 2014-07-08 | 2016-01-27 | 株式会社东芝 | 半导体装置及半导体装置的制造方法 |
| JP2016018879A (ja) * | 2014-07-08 | 2016-02-01 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| US9761463B2 (en) | 2014-07-08 | 2017-09-12 | Toshiba Memory Corporation | Semiconductor device and semiconductor device manufacturing method |
| CN105280657B (zh) * | 2014-07-08 | 2018-11-16 | 东芝存储器株式会社 | 半导体装置及半导体装置的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6037258A (en) | Method of forming a smooth copper seed layer for a copper damascene structure | |
| US5686761A (en) | Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology | |
| US6020266A (en) | Single step electroplating process for interconnect via fill and metal line patterning | |
| JPH0745616A (ja) | 半導体装置の製造方法 | |
| US6489240B1 (en) | Method for forming copper interconnects | |
| JP2001176842A (ja) | シリコン窒化膜のエッチング方法及び半導体装置の製造方法 | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH10284600A (ja) | 半導体装置及びその製造方法 | |
| JP2000150641A (ja) | 半導体装置の製造方法 | |
| JP2001176872A (ja) | 半導体装置の製造方法 | |
| JPH11312734A (ja) | 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造 | |
| US20070049008A1 (en) | Method for forming a capping layer on a semiconductor device | |
| US6927160B1 (en) | Fabrication of copper-containing region such as electrical interconnect | |
| US5763324A (en) | Method of manufacturing a semiconductor device with improved uniformity of buried conductor in contact holes | |
| CN109346419B (zh) | 半导体器件及其制造方法 | |
| US6083823A (en) | Metal deposition process for metal lines over topography | |
| US7381638B1 (en) | Fabrication technique using sputter etch and vacuum transfer | |
| JP5125743B2 (ja) | 半導体装置の製造方法 | |
| JPS6113375B2 (ja) | ||
| US20060172526A1 (en) | Method for preventing edge peeling defect | |
| KR20040061097A (ko) | 반도체 소자 제조방법 | |
| KR20040011875A (ko) | 반도체 장치의 배선 형성 방법 | |
| US20050112838A1 (en) | Method for forming inductor of semiconductor device | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| JPH0298960A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070327 |