JP2001176842A - シリコン窒化膜のエッチング方法及び半導体装置の製造方法 - Google Patents
シリコン窒化膜のエッチング方法及び半導体装置の製造方法Info
- Publication number
- JP2001176842A JP2001176842A JP36281099A JP36281099A JP2001176842A JP 2001176842 A JP2001176842 A JP 2001176842A JP 36281099 A JP36281099 A JP 36281099A JP 36281099 A JP36281099 A JP 36281099A JP 2001176842 A JP2001176842 A JP 2001176842A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gas
- film
- silicon nitride
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000005530 etching Methods 0.000 title claims abstract description 39
- 229910052581 Si3N4 Inorganic materials 0.000 title claims abstract description 37
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910052802 copper Inorganic materials 0.000 claims abstract description 71
- 239000010949 copper Substances 0.000 claims abstract description 71
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 70
- 239000007789 gas Substances 0.000 claims abstract description 55
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims abstract description 41
- 239000012495 reaction gas Substances 0.000 claims abstract description 15
- 239000011261 inert gas Substances 0.000 claims abstract description 14
- 238000001312 dry etching Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 18
- 239000001301 oxygen Substances 0.000 claims description 18
- 229910052760 oxygen Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 5
- 229910021594 Copper(II) fluoride Inorganic materials 0.000 abstract description 20
- GWFAVIIMQDUCRA-UHFFFAOYSA-L copper(ii) fluoride Chemical compound [F-].[F-].[Cu+2] GWFAVIIMQDUCRA-UHFFFAOYSA-L 0.000 abstract description 20
- 239000000203 mixture Substances 0.000 abstract description 4
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 abstract 1
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 abstract 1
- 239000011229 interlayer Substances 0.000 description 18
- 230000004888 barrier function Effects 0.000 description 14
- 238000002474 experimental method Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 7
- 239000005751 Copper oxide Substances 0.000 description 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 7
- 229910000431 copper oxide Inorganic materials 0.000 description 7
- 229910052731 fluorine Inorganic materials 0.000 description 7
- 239000011737 fluorine Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 150000001412 amines Chemical class 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000000635 electron micrograph Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- -1 boro silicate Chemical compound 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 銅配線上のシリコン窒化膜をエッチング除
去する際に、銅フッ化物の生成を抑制したエッチング方
法を提供する。 【解決手段】 銅の上に配されたシリコン窒化膜をフル
オロカーボン系ガス及び不活性ガスとを含む混合ガスを
反応ガスとしてドライエッチングするに際し、フルオロ
カーボン系ガスがＣＦ4とＣＨＦ3とを３：７〜０：１の
流量比、或いはＣＦ4とＣＨ2Ｆ2とを２．５：１〜０：
１の流量比で含むことを特徴とする。
去する際に、銅フッ化物の生成を抑制したエッチング方
法を提供する。 【解決手段】 銅の上に配されたシリコン窒化膜をフル
オロカーボン系ガス及び不活性ガスとを含む混合ガスを
反応ガスとしてドライエッチングするに際し、フルオロ
カーボン系ガスがＣＦ4とＣＨＦ3とを３：７〜０：１の
流量比、或いはＣＦ4とＣＨ2Ｆ2とを２．５：１〜０：
１の流量比で含むことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコン窒化膜の
エッチング方法に関する。又、本発明は、半導体装置の
製造方法に関し、詳しくは、銅配線を備えた半導体装置
において、多層配線化に有効な製造方法に関する。
エッチング方法に関する。又、本発明は、半導体装置の
製造方法に関し、詳しくは、銅配線を備えた半導体装置
において、多層配線化に有効な製造方法に関する。
【０００２】
【従来の技術】近年、高速化、高集積化が進むＬＳＩデ
バイスにおいて、トランジスタのみならず、配線につい
ても微細化、高密度化が求められている。
バイスにおいて、トランジスタのみならず、配線につい
ても微細化、高密度化が求められている。
【０００３】従来、配線金属材料としては、Ａｌが専ら
使用されていたが、その際、配線上を流れる電流密度の
増大やデバイス全体の発熱による温度上昇に起因して、
配線層中の金属原子が移動し、その移動した部分にボイ
ドが発生することにより断線に至るというエレクトロマ
イグレーション（ＥＭ）の問題がある。また、金属原子
が蓄積した部分ではヒルロックと呼ばれる粒塊が形成さ
れ、これが配線上に形成される絶縁層にストレスを与え
ることで、クラック発生の原因ともなっている。
使用されていたが、その際、配線上を流れる電流密度の
増大やデバイス全体の発熱による温度上昇に起因して、
配線層中の金属原子が移動し、その移動した部分にボイ
ドが発生することにより断線に至るというエレクトロマ
イグレーション（ＥＭ）の問題がある。また、金属原子
が蓄積した部分ではヒルロックと呼ばれる粒塊が形成さ
れ、これが配線上に形成される絶縁層にストレスを与え
ることで、クラック発生の原因ともなっている。
【０００４】これらの問題を解決するために、Ａｌに微
量のＳｉやＣｕを混入した合金の使用が提案されている
が、微細化、高密度化が更に進むと、必ずしも十分とは
いえず、更に信頼性の高い銅配線の使用が検討されてい
る。
量のＳｉやＣｕを混入した合金の使用が提案されている
が、微細化、高密度化が更に進むと、必ずしも十分とは
いえず、更に信頼性の高い銅配線の使用が検討されてい
る。
【０００５】この様な銅配線を形成する場合、絶縁膜に
形成された溝或いは孔の中に銅を堆積した後、表面を平
坦化して、溝或いは孔の中に銅を象眼するダマシン（da
mascene）法と称される方法が採用されている。
形成された溝或いは孔の中に銅を堆積した後、表面を平
坦化して、溝或いは孔の中に銅を象眼するダマシン（da
mascene）法と称される方法が採用されている。
【０００６】ダマシン法による銅配線の形成方法につい
て、図面を参照して説明する。図１は、層間絶縁膜に形
成したビアホールに銅を埋め込む、いわゆる、シングル
ダマシン法による形成方法を示す工程断面図である。ま
ず、図１（ａ）に示されるように、半導体基板１上の層
間絶縁膜２にバリア膜３を介して埋め込み形成されてい
る下層銅配線４の上にエッチングストッパー膜５として
シリコン窒化膜を形成し、その上にシリコン酸化膜など
の層間絶縁膜６を形成する。この時、シリコン窒化膜
は、その上に形成されるシリコン酸化膜形成の際に銅配
線が酸化されることを防止する機能も果たす。図１
（ａ）では、該層間絶縁膜６に銅を埋め込むための溝或
いはビアホールを形成するために、レジスト７をパター
ン状に配した状態を示している。次に、図１（ｂ）に示
したように、レジストパターンをマスクに層間絶縁膜６
をエッチングする。この時、ドライエッチング条件とし
て、ストッパー膜であるシリコン窒化膜とのエッチング
選択比が十分にとれる条件であればよい。次に図１
（ｃ）に示すように、埋め込む銅と下層銅配線４とのコ
ンタクトを図るため、ビアホール８底に露出したストッ
パー膜５をフルオロカーボン系のガスを用いてドライエ
ッチングにより除去する。続いて、形成したビアホール
８に銅を埋め込むが、銅がシリコン酸化膜に拡散するこ
とを避けるため、これに先駆けて、図１（ｄ）に示すよ
うに１０〜１００ｎｍ程度の膜厚にバリア膜９を形成す
る。ここで、前記バリア膜３及びバリア膜９としては、
ＴｉＮ、ＷＮ、ＴａＮなどの高融点金属の窒化膜や前記
窒化膜と前記高融点金属との積層構造などが好適に使用
されている。続いて、ＣＶＤ法或いは無電解メッキ法に
てシードとなる銅膜を薄く形成し、更に電解メッキによ
り銅膜１０を厚く形成する（図１（ｅ））。最後にＣＭ
Ｐ等の研磨法により層間絶縁膜６が露出するまで研磨・
平坦化することで図１（ｆ）に示すような銅プラグ１１
が形成される。尚、下層銅配線４の形成も、層間絶縁膜
２に配線溝を形成し、バリア膜、銅膜形成後にＣＭＰ研
磨することで形成できる。
て、図面を参照して説明する。図１は、層間絶縁膜に形
成したビアホールに銅を埋め込む、いわゆる、シングル
ダマシン法による形成方法を示す工程断面図である。ま
ず、図１（ａ）に示されるように、半導体基板１上の層
間絶縁膜２にバリア膜３を介して埋め込み形成されてい
る下層銅配線４の上にエッチングストッパー膜５として
シリコン窒化膜を形成し、その上にシリコン酸化膜など
の層間絶縁膜６を形成する。この時、シリコン窒化膜
は、その上に形成されるシリコン酸化膜形成の際に銅配
線が酸化されることを防止する機能も果たす。図１
（ａ）では、該層間絶縁膜６に銅を埋め込むための溝或
いはビアホールを形成するために、レジスト７をパター
ン状に配した状態を示している。次に、図１（ｂ）に示
したように、レジストパターンをマスクに層間絶縁膜６
をエッチングする。この時、ドライエッチング条件とし
て、ストッパー膜であるシリコン窒化膜とのエッチング
選択比が十分にとれる条件であればよい。次に図１
（ｃ）に示すように、埋め込む銅と下層銅配線４とのコ
ンタクトを図るため、ビアホール８底に露出したストッ
パー膜５をフルオロカーボン系のガスを用いてドライエ
ッチングにより除去する。続いて、形成したビアホール
８に銅を埋め込むが、銅がシリコン酸化膜に拡散するこ
とを避けるため、これに先駆けて、図１（ｄ）に示すよ
うに１０〜１００ｎｍ程度の膜厚にバリア膜９を形成す
る。ここで、前記バリア膜３及びバリア膜９としては、
ＴｉＮ、ＷＮ、ＴａＮなどの高融点金属の窒化膜や前記
窒化膜と前記高融点金属との積層構造などが好適に使用
されている。続いて、ＣＶＤ法或いは無電解メッキ法に
てシードとなる銅膜を薄く形成し、更に電解メッキによ
り銅膜１０を厚く形成する（図１（ｅ））。最後にＣＭ
Ｐ等の研磨法により層間絶縁膜６が露出するまで研磨・
平坦化することで図１（ｆ）に示すような銅プラグ１１
が形成される。尚、下層銅配線４の形成も、層間絶縁膜
２に配線溝を形成し、バリア膜、銅膜形成後にＣＭＰ研
磨することで形成できる。
【０００７】又、図２に示すように、ビアホールと配線
溝とを組み合わせたいわゆるデュアルダマシン法による
形成方法も提案されている。前記図１（ａ）と同様に、
レジスト７をビアホールパターンに形成し（図２
（ａ））、前記同様にビアホール８を形成する（図２
（ｂ））。次に、溝形成のため、再度レジストマスクパ
ターン７’を形成し（図２（ｃ））、これをマスクに層
間絶縁膜６をエッチングして図２（ｄ）に示すように配
線溝１２を形成する。その後、図１（ｃ）と同様にスト
ッパー膜５を除去し（図２（ｅ））、同様にバリア膜９
の形成（図２（ｆ））、銅膜１０の形成（図２
（ｇ））、及びＣＭＰ研磨を行うことにより、図２
（ｈ）に示すようなデュアルダマシン（ＤＭ）構造１３
が得られる。
溝とを組み合わせたいわゆるデュアルダマシン法による
形成方法も提案されている。前記図１（ａ）と同様に、
レジスト７をビアホールパターンに形成し（図２
（ａ））、前記同様にビアホール８を形成する（図２
（ｂ））。次に、溝形成のため、再度レジストマスクパ
ターン７’を形成し（図２（ｃ））、これをマスクに層
間絶縁膜６をエッチングして図２（ｄ）に示すように配
線溝１２を形成する。その後、図１（ｃ）と同様にスト
ッパー膜５を除去し（図２（ｅ））、同様にバリア膜９
の形成（図２（ｆ））、銅膜１０の形成（図２
（ｇ））、及びＣＭＰ研磨を行うことにより、図２
（ｈ）に示すようなデュアルダマシン（ＤＭ）構造１３
が得られる。
【０００８】ここで、エッチングストッパーなどに使用
されるシリコン窒化膜のエッチング方法としては、従
来、様々な提案が成されている。例えば、特開平８−９
７１９４号公報には、ＣＦ4、Ｏ2及びＡｒを用いてプラ
ズマエッチングする方法が開示されている。また、特開
平１０−３０３１８７号公報では、ＣＨ2Ｆ2、ＣＨ
3Ｆ、又はＣＨＦ3のいずれかのフルオロカーボン系ガス
とＡｒ等の不活性ガスを用いて反応性イオンエッチング
（ＲＩＥ）する方法が開示され、不活性ガスをフッ素系
ガスの３倍以上の流量比で導入すること、雰囲気を１．
３３〜６７Ｐａ（１０〜５００ｍＴｏｒｒ）、電力を
１．１〜５．５Ｗ／ｃｍ2、基板温度を２０〜９５℃の
範囲で行うことで、シリコン酸化膜との高いエッチング
選択比、高いエッチングレートが得られ、特に異方性の
強いエッチングが実施できると記載されている。又、特
開平１１−１８６２２４号公報には、水素結合を有する
フルオロカーボン系ガスとＣＯガスとを含む処理ガスを
用いると、シリコン酸化膜に対するシリコン窒化膜の高
選択比のエッチングが可能となり、特に段差構造を有す
るシリコン窒化膜の除去において、セルフアラインエッ
チングの実現が可能となることが記載されている。
されるシリコン窒化膜のエッチング方法としては、従
来、様々な提案が成されている。例えば、特開平８−９
７１９４号公報には、ＣＦ4、Ｏ2及びＡｒを用いてプラ
ズマエッチングする方法が開示されている。また、特開
平１０−３０３１８７号公報では、ＣＨ2Ｆ2、ＣＨ
3Ｆ、又はＣＨＦ3のいずれかのフルオロカーボン系ガス
とＡｒ等の不活性ガスを用いて反応性イオンエッチング
（ＲＩＥ）する方法が開示され、不活性ガスをフッ素系
ガスの３倍以上の流量比で導入すること、雰囲気を１．
３３〜６７Ｐａ（１０〜５００ｍＴｏｒｒ）、電力を
１．１〜５．５Ｗ／ｃｍ2、基板温度を２０〜９５℃の
範囲で行うことで、シリコン酸化膜との高いエッチング
選択比、高いエッチングレートが得られ、特に異方性の
強いエッチングが実施できると記載されている。又、特
開平１１−１８６２２４号公報には、水素結合を有する
フルオロカーボン系ガスとＣＯガスとを含む処理ガスを
用いると、シリコン酸化膜に対するシリコン窒化膜の高
選択比のエッチングが可能となり、特に段差構造を有す
るシリコン窒化膜の除去において、セルフアラインエッ
チングの実現が可能となることが記載されている。
【０００９】なお、これらの例は一般的なシリコン窒化
膜のエッチング方法について教示してはいるが、その下
に銅配線を有する半導体装置については何ら示唆するも
のではない。
膜のエッチング方法について教示してはいるが、その下
に銅配線を有する半導体装置については何ら示唆するも
のではない。
【００１０】特開平１１−２２００２１号公報には、銅
配線上にシリコン窒化膜をエッチングストッパー膜とす
る絶縁膜を形成し、該絶縁膜にビアホールを形成した
後、ホール周囲の上縁部をエッチングして斜面を形成
し、その後ストッパー膜を、反応ガスとしてＣＦ4、Ｃ
ＨＦ3、Ａｒの各ガスをそれぞれ１５ｓｃｃｍ、１５ｓ
ｃｃｍ、４００ｓｃｃｍずつプラズマ雰囲気中に導入
し、基板温度を約０℃に設定して、エッチング雰囲気圧
力約６７Ｐａ（５００ｍＴｏｒｒ）でエッチングするこ
とで、下層の銅がホール上縁部の斜面形成時にスパッタ
されることが無く、ホール側壁に付着して絶縁膜に拡散
することを防ぐ方法が例示されている。該公報には、こ
れとは別に、絶縁膜にビアホールを形成した後、チャン
バ内に酸素を含むプラズマ雰囲気に半導体基板をおき、
レジストの除去と同時にストッパー膜の除去を行う方法
も開示されており、この時、ストッパー膜のシリコン窒
化膜の除去は、チャンバ内に酸素と同時に導入されたＡ
ｒによる物理的なエッチングにより行われている。スト
ッパー膜下の銅配線は、この時、導入された酸素により
酸化され、Ａｒによる物理的スパッタから保護されると
記載されている。
配線上にシリコン窒化膜をエッチングストッパー膜とす
る絶縁膜を形成し、該絶縁膜にビアホールを形成した
後、ホール周囲の上縁部をエッチングして斜面を形成
し、その後ストッパー膜を、反応ガスとしてＣＦ4、Ｃ
ＨＦ3、Ａｒの各ガスをそれぞれ１５ｓｃｃｍ、１５ｓ
ｃｃｍ、４００ｓｃｃｍずつプラズマ雰囲気中に導入
し、基板温度を約０℃に設定して、エッチング雰囲気圧
力約６７Ｐａ（５００ｍＴｏｒｒ）でエッチングするこ
とで、下層の銅がホール上縁部の斜面形成時にスパッタ
されることが無く、ホール側壁に付着して絶縁膜に拡散
することを防ぐ方法が例示されている。該公報には、こ
れとは別に、絶縁膜にビアホールを形成した後、チャン
バ内に酸素を含むプラズマ雰囲気に半導体基板をおき、
レジストの除去と同時にストッパー膜の除去を行う方法
も開示されており、この時、ストッパー膜のシリコン窒
化膜の除去は、チャンバ内に酸素と同時に導入されたＡ
ｒによる物理的なエッチングにより行われている。スト
ッパー膜下の銅配線は、この時、導入された酸素により
酸化され、Ａｒによる物理的スパッタから保護されると
記載されている。
【００１１】
【発明が解決しようとする課題】本発明者の検討によれ
ば、銅配線上のシリコン窒化膜をフッ素系ガスを用いて
エッチングすると、エッチング終点近傍では露出した銅
とフッ素系ガスとの反応生成物である銅のフッ化物が多
量に析出する場合があることを見出した。更に本発明者
は、銅のフッ化物自体はあまり導電性が無く、又、後工
程で形成するバリア膜の成膜性を阻害するため、除去す
る必要があること、除去するために、従来公知の剥離液
を使用すると、露出した銅配線も溶けだしてしまい、大
きな問題となることを見出した。
ば、銅配線上のシリコン窒化膜をフッ素系ガスを用いて
エッチングすると、エッチング終点近傍では露出した銅
とフッ素系ガスとの反応生成物である銅のフッ化物が多
量に析出する場合があることを見出した。更に本発明者
は、銅のフッ化物自体はあまり導電性が無く、又、後工
程で形成するバリア膜の成膜性を阻害するため、除去す
る必要があること、除去するために、従来公知の剥離液
を使用すると、露出した銅配線も溶けだしてしまい、大
きな問題となることを見出した。
【００１２】前述の特開平１１−２２００２１号公報に
記載の第１の方法でも、この様な銅のフッ化物の析出が
多量に確認された。
記載の第１の方法でも、この様な銅のフッ化物の析出が
多量に確認された。
【００１３】前記公報の第２の方法では、フッ素系ガス
を使用しないので、この様なフッ化物の問題は生じない
が、シリコン窒化膜の除去を物理的なスパッタエッチン
グで除去する方法は、エッチングレートが低く、実用的
な方法とは言い難い。エッチングレートを実用的な速度
まで高めようとすると、必然的に投入するイオンエネル
ギーを高めて、Ａｒイオンを高速化する方法が考えられ
るが、同時に銅の酸化レートが高まり、厚い酸化銅が形
成されてしまうことになる。この様な厚膜化した酸化銅
を除去すれば、銅配線高さが減少し、配線抵抗が増大す
る原因となる。
を使用しないので、この様なフッ化物の問題は生じない
が、シリコン窒化膜の除去を物理的なスパッタエッチン
グで除去する方法は、エッチングレートが低く、実用的
な方法とは言い難い。エッチングレートを実用的な速度
まで高めようとすると、必然的に投入するイオンエネル
ギーを高めて、Ａｒイオンを高速化する方法が考えられ
るが、同時に銅の酸化レートが高まり、厚い酸化銅が形
成されてしまうことになる。この様な厚膜化した酸化銅
を除去すれば、銅配線高さが減少し、配線抵抗が増大す
る原因となる。
【００１４】そこで、本発明の目的は、フッ素系ガスを
使用して銅配線上のシリコン窒化膜からなるストッパー
膜を除去するにあたり、銅のフッ化物の生成を抑制した
エッチング方法を提供することにある。
使用して銅配線上のシリコン窒化膜からなるストッパー
膜を除去するにあたり、銅のフッ化物の生成を抑制した
エッチング方法を提供することにある。
【００１５】
【課題を解決するための手段】上記課題を解決するべく
鋭意検討した結果、銅配線上に形成されたシリコン窒化
膜をフルオロカーボン系ガスと不活性ガスとの混合ガス
を反応ガスとしてドライエッチングする際に、フルオロ
カーボン系ガスとして炭素−水素結合を有するフルオロ
カーボンガスを含ませ、フルオロカーボン系ガス中の水
素比を高めることで銅のフッ化物の生成が抑制されるこ
とを見出し、本発明に到達した。
鋭意検討した結果、銅配線上に形成されたシリコン窒化
膜をフルオロカーボン系ガスと不活性ガスとの混合ガス
を反応ガスとしてドライエッチングする際に、フルオロ
カーボン系ガスとして炭素−水素結合を有するフルオロ
カーボンガスを含ませ、フルオロカーボン系ガス中の水
素比を高めることで銅のフッ化物の生成が抑制されるこ
とを見出し、本発明に到達した。
【００１６】すなわち本発明は、銅の上に配されたシリ
コン窒化膜をフルオロカーボン系ガス及び不活性ガスと
を含む混合ガスを反応ガスとしてドライエッチングする
に際し、前記フルオロカーボン系ガスが、ＣＦ4とＣＨ
Ｆ3とを３：７〜０：１の流量比で、或いは、ＣＦ4とＣ
Ｈ2Ｆ2とを２．５：１〜０：１の流量比で含有すること
を特徴とするシリコン窒化膜のエッチング方法に関す
る。
コン窒化膜をフルオロカーボン系ガス及び不活性ガスと
を含む混合ガスを反応ガスとしてドライエッチングする
に際し、前記フルオロカーボン系ガスが、ＣＦ4とＣＨ
Ｆ3とを３：７〜０：１の流量比で、或いは、ＣＦ4とＣ
Ｈ2Ｆ2とを２．５：１〜０：１の流量比で含有すること
を特徴とするシリコン窒化膜のエッチング方法に関す
る。
【００１７】また本発明は、半導体基板上に形成された
銅配線上にシリコン窒化膜からなる第１の絶縁膜を形成
する工程、該第１の絶縁膜上に前記第１の絶縁膜とは異
なる第２の絶縁膜を形成する工程、該第２の絶縁膜上に
レジストマスクパターンを形成する工程、該レジストマ
スクパターンを介して第２の絶縁膜に溝又はホールを形
成する工程、前記レジストを除去する工程、前記第２の
絶縁膜に形成された溝又はホール底に露出した第１の絶
縁膜を除去する工程、及び前記溝又はホールに金属膜を
形成する工程を有する半導体装置の製造方法において、
前記第１の絶縁膜の除去を、フルオロカーボン系ガス及
び不活性ガスとを含む混合ガスを反応ガスとしてドライ
エッチングするに際し、前記フルオロカーボン系ガス
が、ＣＦ4とＣＨＦ3とを３：７〜０：１の流量比で、或
いは、ＣＦ4とＣＨ2Ｆ2とを２．５：１〜０：１の流量
比で含有することを特徴とする半導体装置の製造方法に
関する。
銅配線上にシリコン窒化膜からなる第１の絶縁膜を形成
する工程、該第１の絶縁膜上に前記第１の絶縁膜とは異
なる第２の絶縁膜を形成する工程、該第２の絶縁膜上に
レジストマスクパターンを形成する工程、該レジストマ
スクパターンを介して第２の絶縁膜に溝又はホールを形
成する工程、前記レジストを除去する工程、前記第２の
絶縁膜に形成された溝又はホール底に露出した第１の絶
縁膜を除去する工程、及び前記溝又はホールに金属膜を
形成する工程を有する半導体装置の製造方法において、
前記第１の絶縁膜の除去を、フルオロカーボン系ガス及
び不活性ガスとを含む混合ガスを反応ガスとしてドライ
エッチングするに際し、前記フルオロカーボン系ガス
が、ＣＦ4とＣＨＦ3とを３：７〜０：１の流量比で、或
いは、ＣＦ4とＣＨ2Ｆ2とを２．５：１〜０：１の流量
比で含有することを特徴とする半導体装置の製造方法に
関する。
【００１８】
【発明の実施の形態】以下、本発明を詳細に説明する。
【００１９】本発明者の検討によれば、フルオロカーボ
ン系ガスとしてＣＦ4とＣＨＦ3とを７：３の流量比で含
み、不活性ガスとしてＡｒを含む混合ガスを用いてエッ
チング（後述する実験１）を行った場合、図３の電子顕
微鏡写真に示すように銅フッ化物の生成が顕著であり、
形成されたビアホールの底に銅フッ化物が多量に析出し
ていた。これに対して炭素−水素結合を有するフルオロ
カーボン系ガス、例えば、ＣＨＦ3の割合を増加させて
いくことにより銅フッ化物の生成が減少することを見出
した。
ン系ガスとしてＣＦ4とＣＨＦ3とを７：３の流量比で含
み、不活性ガスとしてＡｒを含む混合ガスを用いてエッ
チング（後述する実験１）を行った場合、図３の電子顕
微鏡写真に示すように銅フッ化物の生成が顕著であり、
形成されたビアホールの底に銅フッ化物が多量に析出し
ていた。これに対して炭素−水素結合を有するフルオロ
カーボン系ガス、例えば、ＣＨＦ3の割合を増加させて
いくことにより銅フッ化物の生成が減少することを見出
した。
【００２０】まず、ＣＦ4とＣＨＦ3及びＡｒを反応ガス
として使用し、ＣＦ4とＣＨＦ3との流量比により、銅フ
ッ化物の生成量がどのように変化するかを実験した。
として使用し、ＣＦ4とＣＨＦ3との流量比により、銅フ
ッ化物の生成量がどのように変化するかを実験した。
【００２１】実験に供したサンプルは、３００ｎｍの銅
配線上にプラズマＣＶＤ法にて形成した膜厚１００ｎｍ
のＳｉＮ膜、該ＳｉＮ膜上にプラズマＣＶＤ法で形成し
た膜厚８００ｎｍのＳｉＯ2を有する基体を用い、ま
ず、ＳｉＯ2膜に０．３μｍのビアホールを形成した
後、下記の基体温度、雰囲気圧力、イオンエネルギー条
件下に反応ガス組成を表１に示すように変更して、Ｓｉ
Ｎ膜のエッチングを行った。結果を表１に示す。なお、
フルオロカーボン系ガスを用いてシリコン系絶縁膜をエ
ッチングする際、炭素及びフッ素を成分とする高分子量
の析出物（フルオロカーボン系デポ物と称する）が生成
することは、従来より知られており、ここではその傾向
についても検討した。このフルオロカーボン系デポ物及
び銅フッ化物は、実験に供したサンプルをビアホールの
縦方向に切断し、その断面を電子顕微鏡にて観察して評
価した。
配線上にプラズマＣＶＤ法にて形成した膜厚１００ｎｍ
のＳｉＮ膜、該ＳｉＮ膜上にプラズマＣＶＤ法で形成し
た膜厚８００ｎｍのＳｉＯ2を有する基体を用い、ま
ず、ＳｉＯ2膜に０．３μｍのビアホールを形成した
後、下記の基体温度、雰囲気圧力、イオンエネルギー条
件下に反応ガス組成を表１に示すように変更して、Ｓｉ
Ｎ膜のエッチングを行った。結果を表１に示す。なお、
フルオロカーボン系ガスを用いてシリコン系絶縁膜をエ
ッチングする際、炭素及びフッ素を成分とする高分子量
の析出物（フルオロカーボン系デポ物と称する）が生成
することは、従来より知られており、ここではその傾向
についても検討した。このフルオロカーボン系デポ物及
び銅フッ化物は、実験に供したサンプルをビアホールの
縦方向に切断し、その断面を電子顕微鏡にて観察して評
価した。
【００２２】
【表１】
【００２３】実験１、２では、銅フッ化物の生成量が多
く、その後のバリア膜形成が困難であった。これに対
し、実験３では銅フッ化物の生成がかなり少なくなって
おり、実験４ではごく僅かであった。
く、その後のバリア膜形成が困難であった。これに対
し、実験３では銅フッ化物の生成がかなり少なくなって
おり、実験４ではごく僅かであった。
【００２４】又、同様の実験をＣＦ4−ＣＨ2Ｆ2−Ａｒ
混合ガスを用いて実施したところ、ＣＦ4とＣＨ2Ｆ2の
比が２．５：１の時に、上記実験３と同程度の結果が得
られた。このことから、銅フッ化物の生成がフルオロカ
ーボン系ガス中のフッ素と水素との比に依存している傾
向があることが分かる。
混合ガスを用いて実施したところ、ＣＦ4とＣＨ2Ｆ2の
比が２．５：１の時に、上記実験３と同程度の結果が得
られた。このことから、銅フッ化物の生成がフルオロカ
ーボン系ガス中のフッ素と水素との比に依存している傾
向があることが分かる。
【００２５】一方、フルオロカーボン系デポ物はＣＨＦ
3の割合を多くするにつれて増加する傾向が見られた。
なお、フルオロカーボン系デポ物は、銅フッ化物に比較
すれば遙かに容易に除去可能であり、例えば、酸素プラ
ズマで除去することができる。例えば、酸素流量１００
０ｓｃｃｍ、圧力４Ｐａ（３０ｍＴｏｒｒ）、基板温度
２０℃として、酸素プラズマ雰囲気中に、３０秒から２
分程度曝すことで、デポ物の除去が可能となる。又、こ
の時、銅配線の表面が酸化されるため、これを除去す
る。例えばアミン系の有機剥離液などを用いて除去する
ことができる。或いは還元雰囲気に曝して除去すること
もできる。
3の割合を多くするにつれて増加する傾向が見られた。
なお、フルオロカーボン系デポ物は、銅フッ化物に比較
すれば遙かに容易に除去可能であり、例えば、酸素プラ
ズマで除去することができる。例えば、酸素流量１００
０ｓｃｃｍ、圧力４Ｐａ（３０ｍＴｏｒｒ）、基板温度
２０℃として、酸素プラズマ雰囲気中に、３０秒から２
分程度曝すことで、デポ物の除去が可能となる。又、こ
の時、銅配線の表面が酸化されるため、これを除去す
る。例えばアミン系の有機剥離液などを用いて除去する
ことができる。或いは還元雰囲気に曝して除去すること
もできる。
【００２６】又、特開平５−１０９７０２号公報に記載
されているように、フルオロカーボン系ガスに微量の酸
素を添加してエッチングすることでフルオロカーボン系
デポ物の生成を抑制できることが知られている。ところ
が、酸素を添加した条件でエッチングを行うと、下地の
銅配線が酸化されてしまうという問題が発生する。
されているように、フルオロカーボン系ガスに微量の酸
素を添加してエッチングすることでフルオロカーボン系
デポ物の生成を抑制できることが知られている。ところ
が、酸素を添加した条件でエッチングを行うと、下地の
銅配線が酸化されてしまうという問題が発生する。
【００２７】特開平１１−２２００２１号公報の第２の
方法について述べたように、銅酸化膜は絶縁性であるた
め除去する必要があるが、形成される酸化膜の厚みによ
っては配線抵抗の増大という問題を孕んでいる。しかし
ながら、該方法は、フルオロカーボン系デポ物の抑制と
いう点では極めて効果的方法であることから、本発明者
は、この方法を採用しつつ、銅配線の酸化の抑制につい
て検討した。
方法について述べたように、銅酸化膜は絶縁性であるた
め除去する必要があるが、形成される酸化膜の厚みによ
っては配線抵抗の増大という問題を孕んでいる。しかし
ながら、該方法は、フルオロカーボン系デポ物の抑制と
いう点では極めて効果的方法であることから、本発明者
は、この方法を採用しつつ、銅配線の酸化の抑制につい
て検討した。
【００２８】その結果、エッチング時のイオンエネルギ
ーを下げることによって、銅配線の酸化の抑制が可能で
あることを見出した。特にイオンエネルギーを１０００
Ｖ以下とすることにより、酸化膜の生成が許容範囲に抑
制できる。以下、実験に基づき、説明する。
ーを下げることによって、銅配線の酸化の抑制が可能で
あることを見出した。特にイオンエネルギーを１０００
Ｖ以下とすることにより、酸化膜の生成が許容範囲に抑
制できる。以下、実験に基づき、説明する。
【００２９】この実験に供したサンプルは、シリコンウ
エハ上に熱酸化膜を形成し、その上にバリア膜を形成し
た後、電解法により銅膜をメッキしたものを使用し、窒
化膜は形成していないものを使用した。このサンプルを
ＣＨＦ3２５ｓｃｃｍ、Ｏ2１０〜２０ｓｃｃｍ、Ａｒ２
００ｓｃｃｍ、雰囲気圧力１．３〜８．０Ｐａ（１０〜
６０ｍＴｏｒｒ）、基板温度２０℃の条件下のプラズマ
雰囲気中に置き、そのときのイオン化エネルギー及び処
理時間を、（１）５００Ｖ、３０秒、（２）５００Ｖ、
６０秒、（３）１０００Ｖ、３０秒と変化させ、銅表面
に形成される酸化膜厚をＳＩＭＳにより測定した。結果
を図４に示す。同図において、イニシャルは処理前のも
のであり、表面には自然酸化により酸化膜が２０ｎｍ程
度形成されている。上記（１）の条件下では、このイニ
シャルとほぼ同じであり、ほとんど酸化されていないこ
とが分かる。処理時間が長くなると酸化が進行してお
り、更にイオンエネルギーを増大させることで、酸化膜
厚も増大する。本発明者の検討によれば、３００ｎｍ程
度の銅配線では（３）の条件で実施して形成される酸化
膜厚８０ｎｍ程度であっても、許容範囲であることを確
認している。これより多く、例えば１００ｎｍ以上の膜
厚に酸化膜が形成されると配線抵抗の問題が顕著とな
る。
エハ上に熱酸化膜を形成し、その上にバリア膜を形成し
た後、電解法により銅膜をメッキしたものを使用し、窒
化膜は形成していないものを使用した。このサンプルを
ＣＨＦ3２５ｓｃｃｍ、Ｏ2１０〜２０ｓｃｃｍ、Ａｒ２
００ｓｃｃｍ、雰囲気圧力１．３〜８．０Ｐａ（１０〜
６０ｍＴｏｒｒ）、基板温度２０℃の条件下のプラズマ
雰囲気中に置き、そのときのイオン化エネルギー及び処
理時間を、（１）５００Ｖ、３０秒、（２）５００Ｖ、
６０秒、（３）１０００Ｖ、３０秒と変化させ、銅表面
に形成される酸化膜厚をＳＩＭＳにより測定した。結果
を図４に示す。同図において、イニシャルは処理前のも
のであり、表面には自然酸化により酸化膜が２０ｎｍ程
度形成されている。上記（１）の条件下では、このイニ
シャルとほぼ同じであり、ほとんど酸化されていないこ
とが分かる。処理時間が長くなると酸化が進行してお
り、更にイオンエネルギーを増大させることで、酸化膜
厚も増大する。本発明者の検討によれば、３００ｎｍ程
度の銅配線では（３）の条件で実施して形成される酸化
膜厚８０ｎｍ程度であっても、許容範囲であることを確
認している。これより多く、例えば１００ｎｍ以上の膜
厚に酸化膜が形成されると配線抵抗の問題が顕著とな
る。
【００３０】次に、上記評価結果に基づき、実際のエッ
チングを行った。評価サンプルは、前記表１で使用した
ものと同様のものを使用し、ガス組成を下記表２に示す
ように変更して実施した。
チングを行った。評価サンプルは、前記表１で使用した
ものと同様のものを使用し、ガス組成を下記表２に示す
ように変更して実施した。
【００３１】
【表２】
【００３２】表２に示すように、いずれの組成において
もフルオロカーボン系デポ物は極めて少なく、又、銅フ
ッ化物の生成も少ないことが確認された。又、いずれの
実験においても銅酸化膜は８０ｎｍ未満であり、銅酸化
膜の生成が効果的に抑制されていることが分かる。
もフルオロカーボン系デポ物は極めて少なく、又、銅フ
ッ化物の生成も少ないことが確認された。又、いずれの
実験においても銅酸化膜は８０ｎｍ未満であり、銅酸化
膜の生成が効果的に抑制されていることが分かる。
【００３３】又、前記同様に、残留するデポ物を酸素プ
ラズマで除去することができる。
ラズマで除去することができる。
【００３４】なお、形成された銅酸化膜は、従来公知の
方法、例えば、処理後の基板を還元雰囲気に置くことで
除去することができる。又、有機アミン系の剥離液など
を使用して除去することもできる。
方法、例えば、処理後の基板を還元雰囲気に置くことで
除去することができる。又、有機アミン系の剥離液など
を使用して除去することもできる。
【００３５】本発明におけるシリコン窒化膜のエッチン
グは、フルオロカーボン系ガスと不活性ガスとを反応ガ
スとして使用するものであり、フルオロカーボン系ガス
として、ＣＦ4とＣＨＦ3とを３：７〜０：１の流量比、
或いはＣＦ4とＣＨ2Ｆ2とを２．５：１〜０：１の流量
比で含むものである。この様なフルオロカーボン系ガス
は、エッチング時の雰囲気圧力、基板温度等により一概
に規定できないが、通常、合計流量として、５〜５０ｓ
ｃｃｍ程度の流量でエッチング装置内に導入される。
グは、フルオロカーボン系ガスと不活性ガスとを反応ガ
スとして使用するものであり、フルオロカーボン系ガス
として、ＣＦ4とＣＨＦ3とを３：７〜０：１の流量比、
或いはＣＦ4とＣＨ2Ｆ2とを２．５：１〜０：１の流量
比で含むものである。この様なフルオロカーボン系ガス
は、エッチング時の雰囲気圧力、基板温度等により一概
に規定できないが、通常、合計流量として、５〜５０ｓ
ｃｃｍ程度の流量でエッチング装置内に導入される。
【００３６】不活性ガスとしては、Ｈｅ、Ａｒなどが挙
げられるが、Ａｒが好ましい。不活性ガスとしては、フ
ルオロカーボン系ガスの流量の３倍以上、好ましくは１
０倍以上とすればよい。
げられるが、Ａｒが好ましい。不活性ガスとしては、フ
ルオロカーボン系ガスの流量の３倍以上、好ましくは１
０倍以上とすればよい。
【００３７】エッチング雰囲気の圧力は、０．７〜１４
Ｐａ（５〜１００ｍＴｏｒｒ）とすればよい。
Ｐａ（５〜１００ｍＴｏｒｒ）とすればよい。
【００３８】基板温度は、１５０℃を超えると、銅の酸
化が激しくなるため、それよりも低い温度で実施するの
が好ましく、通常は、０〜６０℃、好ましくは、０〜３
０℃程度である。
化が激しくなるため、それよりも低い温度で実施するの
が好ましく、通常は、０〜６０℃、好ましくは、０〜３
０℃程度である。
【００３９】
【実施例】以下、実施例により本発明を具体的に説明す
るが、本発明は実施例のみに限定されるものではない。
るが、本発明は実施例のみに限定されるものではない。
【００４０】実施例１ 図面を参照して説明する。図１は、層間絶縁膜に形成し
たビアホールに銅を埋め込む、いわゆる、シングルダマ
シン法による形成方法を示す工程断面図である。まず、
図１（ａ）に示されるように、シリコンなどの半導体基
板１上に、不図示のトランジスタなどの機能素子を形成
した後、層間絶縁膜２としてシリコン酸化膜を形成し、
層間絶縁膜２に配線溝を形成して、バリア膜３及び銅膜
を堆積し、ＣＭＰ研磨により表面を平坦化して、第１層
目配線としての下層銅配線４を３００ｎｍ厚みに形成し
ておく。この下層銅配線４の上にエッチングストッパー
膜５としてシリコン窒化膜をプラズマＣＶＤ法にて、１
００ｎｍ厚に形成し、さらにその上に層間絶縁膜６とし
てシリコン酸化膜をプラズマＣＶＤ法にて８００ｎｍ厚
に形成する。この時、シリコン窒化膜は、その上に形成
されるシリコン酸化膜形成の際に銅配線が酸化されるこ
とを防止する機能も果たす。続いて、層間絶縁膜６に銅
を埋め込むためのビアホールを形成するために、レジス
ト７をパターン状に配することで、図１（ａ）に示す構
造を得る。
たビアホールに銅を埋め込む、いわゆる、シングルダマ
シン法による形成方法を示す工程断面図である。まず、
図１（ａ）に示されるように、シリコンなどの半導体基
板１上に、不図示のトランジスタなどの機能素子を形成
した後、層間絶縁膜２としてシリコン酸化膜を形成し、
層間絶縁膜２に配線溝を形成して、バリア膜３及び銅膜
を堆積し、ＣＭＰ研磨により表面を平坦化して、第１層
目配線としての下層銅配線４を３００ｎｍ厚みに形成し
ておく。この下層銅配線４の上にエッチングストッパー
膜５としてシリコン窒化膜をプラズマＣＶＤ法にて、１
００ｎｍ厚に形成し、さらにその上に層間絶縁膜６とし
てシリコン酸化膜をプラズマＣＶＤ法にて８００ｎｍ厚
に形成する。この時、シリコン窒化膜は、その上に形成
されるシリコン酸化膜形成の際に銅配線が酸化されるこ
とを防止する機能も果たす。続いて、層間絶縁膜６に銅
を埋め込むためのビアホールを形成するために、レジス
ト７をパターン状に配することで、図１（ａ）に示す構
造を得る。
【００４１】次に、図１（ｂ）に示したように、レジス
トパターンをマスクに層間絶縁膜６をエッチングする。
この時、ドライエッチング条件として、Ｃ4Ｆ8／ＣＯ／
Ａｒの混合ガスを反応ガスとして、反応性イオンエッチ
ングを行い、続いて、温度２００℃の条件下にＯ2プラ
ズマ処理を行い、レジスト剥離を行う。これにより図１
（ｂ）に示すようなビアホール８を形成する。
トパターンをマスクに層間絶縁膜６をエッチングする。
この時、ドライエッチング条件として、Ｃ4Ｆ8／ＣＯ／
Ａｒの混合ガスを反応ガスとして、反応性イオンエッチ
ングを行い、続いて、温度２００℃の条件下にＯ2プラ
ズマ処理を行い、レジスト剥離を行う。これにより図１
（ｂ）に示すようなビアホール８を形成する。
【００４２】次に、図１（ｃ）に示すように、埋め込む
銅と下層銅配線とのコンタクトを図るため、ビアホール
８底に露出したストッパー膜６を、前記実験３の条件で
除去する。この結果、フルオロカーボン系のデポ物は認
められたが、銅フッ化物はほとんど見られなかった。こ
の後、酸素流量１０００ｓｃｃｍ、圧力４Ｐａ（３０ｍ
Ｔｏｒｒ）、基板温度２０℃として、酸素プラズマ雰囲
気中に、３０秒程度処理し、更に、アミン系剥離液であ
るアシュランドケミカル社製「ＡＰ−９７０」を用いて
デポ物を除去した。
銅と下層銅配線とのコンタクトを図るため、ビアホール
８底に露出したストッパー膜６を、前記実験３の条件で
除去する。この結果、フルオロカーボン系のデポ物は認
められたが、銅フッ化物はほとんど見られなかった。こ
の後、酸素流量１０００ｓｃｃｍ、圧力４Ｐａ（３０ｍ
Ｔｏｒｒ）、基板温度２０℃として、酸素プラズマ雰囲
気中に、３０秒程度処理し、更に、アミン系剥離液であ
るアシュランドケミカル社製「ＡＰ−９７０」を用いて
デポ物を除去した。
【００４３】続いて、図１（ｄ）に示すように１０ｎｍ
程度の膜厚にＴｉＮ／Ｔｉの積層構造からなるバリア膜
９を形成した。続いて、ＣＶＤ法或いは無電解メッキ法
にてシードとなる銅膜を薄く形成し、更に電解メッキに
より銅膜１０を１μｍ程度の厚みに形成した（図１
（ｅ））。最後にＣＭＰ等の研磨法により層間絶縁膜６
が露出するまで研磨・平坦化することで図１（ｆ）に示
すような銅プラグ１１が形成された。
程度の膜厚にＴｉＮ／Ｔｉの積層構造からなるバリア膜
９を形成した。続いて、ＣＶＤ法或いは無電解メッキ法
にてシードとなる銅膜を薄く形成し、更に電解メッキに
より銅膜１０を１μｍ程度の厚みに形成した（図１
（ｅ））。最後にＣＭＰ等の研磨法により層間絶縁膜６
が露出するまで研磨・平坦化することで図１（ｆ）に示
すような銅プラグ１１が形成された。
【００４４】実施例２ ストッパー膜の除去を実験５の酸素を含む条件に変え、
エッチング後の酸素プラズマ処理を行わなかった以外
は、実施例１と同様に銅プラグ形成を行った。この結
果、銅フッ化物、フルオロカーボン系デポ物の生成が少
なく、酸素プラズマ処理を行わない条件でも、正常なバ
リア膜形成及び銅プラグの埋め込みが可能であった。
エッチング後の酸素プラズマ処理を行わなかった以外
は、実施例１と同様に銅プラグ形成を行った。この結
果、銅フッ化物、フルオロカーボン系デポ物の生成が少
なく、酸素プラズマ処理を行わない条件でも、正常なバ
リア膜形成及び銅プラグの埋め込みが可能であった。
【００４５】以上の説明では、半導体基板及びシリコン
窒化膜上に形成される層間絶縁膜として、シリコン酸化
膜（ＳｉＯ2）を用いた場合を例に説明したが、これに
限定されるものではなく、シリコン窒化膜をエッチング
ストッパー膜として使用できるものであれば従来公知の
いかなる材料をも使用することができる。例えば、ＢＰ
ＳＧ（phospho-boro silicate glass）、ＰＳＧ（phosp
ho silicate glass）、ＢＳＧ（boro silicate glas
s）、その他、ポリイミドなどの低誘電率有機膜などが
使用できる。又、図２に示したデュアルダマシン法によ
る銅配線形成にも本発明を適用できることはいうまでも
ない。
窒化膜上に形成される層間絶縁膜として、シリコン酸化
膜（ＳｉＯ2）を用いた場合を例に説明したが、これに
限定されるものではなく、シリコン窒化膜をエッチング
ストッパー膜として使用できるものであれば従来公知の
いかなる材料をも使用することができる。例えば、ＢＰ
ＳＧ（phospho-boro silicate glass）、ＰＳＧ（phosp
ho silicate glass）、ＢＳＧ（boro silicate glas
s）、その他、ポリイミドなどの低誘電率有機膜などが
使用できる。又、図２に示したデュアルダマシン法によ
る銅配線形成にも本発明を適用できることはいうまでも
ない。
【００４６】又、本明細書中では、ダマシン法による銅
埋め込み配線の製造方法を主に説明しているが、形成さ
れるビアホール、或いは溝に埋め込まれる金属膜は銅に
限定されるものではなく、従来公知のコンタクト材料を
用いる半導体装置にも本発明の方法が適用可能であるこ
とはいうまでもない。
埋め込み配線の製造方法を主に説明しているが、形成さ
れるビアホール、或いは溝に埋め込まれる金属膜は銅に
限定されるものではなく、従来公知のコンタクト材料を
用いる半導体装置にも本発明の方法が適用可能であるこ
とはいうまでもない。
【００４７】
【発明の効果】本発明によれば、銅配線上に形成される
シリコン窒化膜の除去を、フルオロカーボン系ガスとし
てＣＦ4とＣＨＦ3とを３：７〜０：１の流量比、或いは
ＣＦ4とＣＨ2Ｆ2とを２．５：１〜０：１の流量比で含
む反応ガスを用いることで、除去困難な銅フッ化物の生
成を効果的に抑制することが可能となった。
シリコン窒化膜の除去を、フルオロカーボン系ガスとし
てＣＦ4とＣＨＦ3とを３：７〜０：１の流量比、或いは
ＣＦ4とＣＨ2Ｆ2とを２．５：１〜０：１の流量比で含
む反応ガスを用いることで、除去困難な銅フッ化物の生
成を効果的に抑制することが可能となった。
【図１】本発明及び従来技術になるシングルダマシン法
による銅配線形成を説明する工程断面図である。
による銅配線形成を説明する工程断面図である。
【図２】本発明及び従来技術になるデュアルダマシン法
による銅配線形成を説明する工程断面図である。
による銅配線形成を説明する工程断面図である。
【図３】本発明の課題である銅フッ化物の生成状態を例
示する電子顕微鏡写真である。
示する電子顕微鏡写真である。
【図４】イオンエネルギーの違いによる銅酸化膜の膜厚
を示すＳＩＭＳによるグラフである。
を示すＳＩＭＳによるグラフである。
１ 半導体基板 ２ 層間絶縁膜 ３ バリア膜 ４ 下層銅配線 ５ ストッパー膜 ６ 層間絶縁膜 ７ レジスト ８ ビアホール ９ バリア膜 １０ 銅膜 １１ 銅プラグ １２ 配線溝 １３ デュアルダマシン（ＤＭ）構造
Claims (10)
- 【請求項１】 銅の上に配されたシリコン窒化膜をフル
オロカーボン系ガス及び不活性ガスとを含む混合ガスを
反応ガスとしてドライエッチングするに際し、前記フル
オロカーボン系ガスが、ＣＦ4とＣＨＦ3とを３：７〜
０：１の流量比で含有することを特徴とするシリコン窒
化膜エッチング方法。 - 【請求項２】 銅の上に配されたシリコン窒化膜をフル
オロカーボン系ガス及び不活性ガスとを含む混合ガスを
反応ガスとしてドライエッチングするに際し、前記フル
オロカーボン系ガスが、ＣＦ4とＣＨ2Ｆ2とを２．５：
１〜０：１の流量比で含有することを特徴とするシリコ
ン窒化膜エッチング方法。 - 【請求項３】 前記フルオロカーボン系ガスが、ＣＦ4
を含まないことを特徴とする請求項１又は２に記載のシ
リコン窒化膜のエッチング方法。 - 【請求項４】 前記反応ガスが酸素を含み、ドライエッ
チング時のイオンエネルギーが１０００Ｖ以下の条件下
で実施されることを特徴とする請求項１乃至３のいずれ
か１項に記載のシリコン窒化膜のエッチング方法。 - 【請求項５】 前記反応ガスでのエッチング後に酸素プ
ラズマ処理を行うことを特徴とする請求項１乃至４のい
ずれか１項に記載のエッチング方法。 - 【請求項６】 半導体基板上に形成された銅配線上にシ
リコン窒化膜からなる第１の絶縁膜を形成する工程、 該第１の絶縁膜上に前記第１の絶縁膜とは異なる第２の
絶縁膜を形成する工程、 該第２の絶縁膜上にレジストマスクパターンを形成する
工程、 該レジストマスクパターンを介して第２の絶縁膜に溝又
はホールを形成する工程、 前記レジストを除去する工程、 前記第２の絶縁膜に形成された溝又はホール底に露出し
た第１の絶縁膜を除去する工程、及び前記溝又はホール
に金属膜を形成する工程を有する半導体装置の製造方法
において、 前記第１の絶縁膜の除去を、フルオロカーボン系ガス及
び不活性ガスとを含む混合ガスを反応ガスとしてドライ
エッチングするに際し、前記フルオロカーボン系ガス
が、ＣＦ4とＣＨＦ3とを３：７〜０：１の流量比で含有
することを特徴とする半導体装置の製造方法。 - 【請求項７】 半導体基板上に形成された銅配線上にシ
リコン窒化膜からなる第１の絶縁膜を形成する工程、 該第１の絶縁膜上に前記第１の絶縁膜とは異なる第２の
絶縁膜を形成する工程、 該第２の絶縁膜上にレジストマスクパターンを形成する
工程、 該レジストマスクパターンを介して第２の絶縁膜に溝又
はホールを形成する工程、 前記レジストを除去する工程、 前記第２の絶縁膜に形成された溝又はホール底に露出し
た第１の絶縁膜を除去する工程、及び前記溝又はホール
に金属膜を形成する工程を有する半導体装置の製造方法
において、 前記第１の絶縁膜の除去を、フルオロカーボン系ガス及
び不活性ガスとを含む混合ガスを反応ガスとしてドライ
エッチングするに際し、前記フルオロカーボン系ガス
が、ＣＦ4とＣＨ2Ｆ2とを２．５：１〜０：１の流量比
で含有することを特徴とする半導体装置の製造方法。 - 【請求項８】 前記フルオロカーボン系ガスが、ＣＦ4
を含まないことを特徴とする請求項６又は７に記載の半
導体装置の製造方法。 - 【請求項９】 前記反応ガスが酸素を含み、ドライエッ
チング時のイオンエネルギーが１０００Ｖ以下の条件下
で実施されることを特徴とする請求項６乃至８のいずれ
か１項に記載の半導体装置の製造方法。 - 【請求項１０】 前記反応ガスでのエッチング後に酸素
プラズマ処理を行うことを特徴とする請求項６乃至９の
いずれか１項に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36281099A JP3586605B2 (ja) | 1999-12-21 | 1999-12-21 | シリコン窒化膜のエッチング方法及び半導体装置の製造方法 |
| US09/739,891 US6613686B2 (en) | 1999-12-21 | 2000-12-20 | Method of etching silicon nitride film and method of producing semiconductor device |
| US10/405,479 US6893973B2 (en) | 1999-12-21 | 2003-04-03 | Method of etching silicon nitride film and method of producing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36281099A JP3586605B2 (ja) | 1999-12-21 | 1999-12-21 | シリコン窒化膜のエッチング方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001176842A true JP2001176842A (ja) | 2001-06-29 |
| JP3586605B2 JP3586605B2 (ja) | 2004-11-10 |
Family
ID=18477789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36281099A Expired - Fee Related JP3586605B2 (ja) | 1999-12-21 | 1999-12-21 | シリコン窒化膜のエッチング方法及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6613686B2 (ja) |
| JP (1) | JP3586605B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010062744A (ko) * | 1999-12-28 | 2001-07-07 | 니시무로 타이죠 | 고선택비의 에칭이 가능한 드라이 에칭 방법 및 반도체장치의 제조 방법 |
| US6921621B2 (en) | 2001-06-28 | 2005-07-26 | Tokyo Ohka Kogyo Co., Ltd. | Positive resist composition of chemical amplification type, resist coated material, method of forming resist pattern, and process for producing semiconductor device |
| JP2023550842A (ja) * | 2020-12-17 | 2023-12-05 | 北京北方華創微電子装備有限公司 | メタルハードマスクのエッチング方法 |
| JP7576176B2 (ja) | 2020-12-17 | 2024-10-30 | 北京北方華創微電子装備有限公司 | メタルハードマスクのエッチング方法 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7183201B2 (en) * | 2001-07-23 | 2007-02-27 | Applied Materials, Inc. | Selective etching of organosilicate films over silicon oxide stop etch layers |
| US7256113B1 (en) * | 2001-12-14 | 2007-08-14 | Advanced Micro Devices, Inc. | System for forming a semiconductor device and method thereof |
| US20030118798A1 (en) * | 2001-12-25 | 2003-06-26 | Nec Electronics Corporation | Copper interconnection and the method for fabricating the same |
| US20040002210A1 (en) * | 2002-06-28 | 2004-01-01 | Goldberg Cindy K. | Interconnect structure and method for forming |
| TW557541B (en) * | 2002-07-11 | 2003-10-11 | Macronix Int Co Ltd | Method for forming contact |
| US20040087153A1 (en) * | 2002-10-31 | 2004-05-06 | Yan Du | Method of etching a silicon-containing dielectric material |
| US20040084411A1 (en) * | 2002-10-31 | 2004-05-06 | Applied Materials, Inc. | Method of etching a silicon-containing dielectric material |
| US6841466B1 (en) * | 2003-09-26 | 2005-01-11 | Taiwan Semiconductor Manufacturing Company | Method of selectively making copper using plating technology |
| US7297628B2 (en) * | 2003-11-19 | 2007-11-20 | Promos Technologies, Inc. | Dynamically controllable reduction of vertical contact diameter through adjustment of etch mask stack for dielectric etch |
| US20060068593A1 (en) * | 2004-09-30 | 2006-03-30 | Chang-Hu Tsai | Patterning method |
| US7045464B1 (en) * | 2004-11-15 | 2006-05-16 | International Business Machines Corporation | Via reactive ion etching process |
| US20060261036A1 (en) * | 2005-04-11 | 2006-11-23 | Stmicroelectronics S.R.L. | Method for patterning on a wafer having at least one substrate for the realization of an integrated circuit |
| CN102007647B (zh) * | 2008-03-19 | 2015-03-18 | 皇家飞利浦电子股份有限公司 | 用于建立与传导带的电连接的连接器 |
| US20120161319A1 (en) * | 2010-12-23 | 2012-06-28 | Stmicroelectronics Pte Ltd. | Ball grid array method and structure |
| US20130328151A1 (en) * | 2012-06-07 | 2013-12-12 | Ching-Hung Kao | Integrated circuit structure, back side illumination image sensor and integrated circuit process thereof |
| CN109075075B (zh) * | 2016-04-05 | 2023-06-06 | Tes股份有限公司 | 硅氧化膜的选择性蚀刻方法 |
| US10164106B2 (en) | 2016-12-29 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and a method for fabricating the same |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60115232A (ja) | 1983-11-28 | 1985-06-21 | Hitachi Ltd | ドライエッチング用ガス |
| JPH0722149B2 (ja) | 1983-11-28 | 1995-03-08 | 株式会社日立製作所 | 平行平板形ドライエッチング装置 |
| JPH0590221A (ja) | 1991-02-20 | 1993-04-09 | Canon Inc | 珪素化合物膜のエツチング方法及び該方法を利用した物品の形成方法 |
| US5895262A (en) * | 1996-01-31 | 1999-04-20 | Micron Technology, Inc. | Methods for etching fuse openings in a semiconductor device |
| US5970373A (en) * | 1996-05-10 | 1999-10-19 | Sharp Laboratories Of America, Inc. | Method for preventing oxidation in the formation of a via in an integrated circuit |
| US5643824A (en) | 1996-07-29 | 1997-07-01 | Vanguard International Semiconductor Corporation | Method of forming nitride sidewalls having spacer feet in a locos process |
| JP3681533B2 (ja) | 1997-02-25 | 2005-08-10 | 富士通株式会社 | 窒化シリコン層のエッチング方法及び半導体装置の製造方法 |
| US6600183B1 (en) * | 1997-07-01 | 2003-07-29 | Texas Instruments Incorporated | Integrated circuit capacitor and memory |
| US5976968A (en) * | 1997-10-14 | 1999-11-02 | Industrial Technology Research Institute | Single-mask dual damascene processes by using phase-shifting mask |
| JPH11186224A (ja) | 1997-12-25 | 1999-07-09 | Toshiba Corp | 半導体装置の製造方法 |
| JP3501937B2 (ja) | 1998-01-30 | 2004-03-02 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH11307516A (ja) | 1998-04-23 | 1999-11-05 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US6297163B1 (en) * | 1998-09-30 | 2001-10-02 | Lam Research Corporation | Method of plasma etching dielectric materials |
| US6294102B1 (en) * | 1999-05-05 | 2001-09-25 | International Business Machines Corporation | Selective dry etch of a dielectric film |
| US6083822A (en) * | 1999-08-12 | 2000-07-04 | Industrial Technology Research Institute | Fabrication process for copper structures |
| US6297162B1 (en) * | 1999-09-27 | 2001-10-02 | Taiwan Semiconductor Manufacturing Company | Method to reduce silicon oxynitride etch rate in a silicon oxide dry etch |
| US6291357B1 (en) * | 1999-10-06 | 2001-09-18 | Applied Materials, Inc. | Method and apparatus for etching a substrate with reduced microloading |
| JP2001127151A (ja) * | 1999-10-26 | 2001-05-11 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| US6180518B1 (en) * | 1999-10-29 | 2001-01-30 | Lucent Technologies Inc. | Method for forming vias in a low dielectric constant material |
-
1999
- 1999-12-21 JP JP36281099A patent/JP3586605B2/ja not_active Expired - Fee Related
-
2000
- 2000-12-20 US US09/739,891 patent/US6613686B2/en not_active Expired - Fee Related
-
2003
- 2003-04-03 US US10/405,479 patent/US6893973B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010062744A (ko) * | 1999-12-28 | 2001-07-07 | 니시무로 타이죠 | 고선택비의 에칭이 가능한 드라이 에칭 방법 및 반도체장치의 제조 방법 |
| US6921621B2 (en) | 2001-06-28 | 2005-07-26 | Tokyo Ohka Kogyo Co., Ltd. | Positive resist composition of chemical amplification type, resist coated material, method of forming resist pattern, and process for producing semiconductor device |
| US7150956B2 (en) | 2001-06-28 | 2006-12-19 | Tokyo Ohka Kogyo Co., Ltd. | Chemical amplification type positive resist composition, resist laminated material, resist pattern forming method and method of manufacturing semiconductor device |
| JP2023550842A (ja) * | 2020-12-17 | 2023-12-05 | 北京北方華創微電子装備有限公司 | メタルハードマスクのエッチング方法 |
| US12100601B2 (en) | 2020-12-17 | 2024-09-24 | Beijing Naura Microelectronics Equipment Co., Ltd. | Etching method with metal hard mask |
| JP7576176B2 (ja) | 2020-12-17 | 2024-10-30 | 北京北方華創微電子装備有限公司 | メタルハードマスクのエッチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030203631A1 (en) | 2003-10-30 |
| US6613686B2 (en) | 2003-09-02 |
| US20010005636A1 (en) | 2001-06-28 |
| US6893973B2 (en) | 2005-05-17 |
| JP3586605B2 (ja) | 2004-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3586605B2 (ja) | シリコン窒化膜のエッチング方法及び半導体装置の製造方法 | |
| US5654232A (en) | Wetting layer sidewalls to promote copper reflow into grooves | |
| KR100386155B1 (ko) | 다마신 상호연결을 위한 이중 에칭 멈춤/확산 방지막 | |
| US5063175A (en) | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material | |
| KR100475931B1 (ko) | 반도체 소자의 다층 배선 형성방법 | |
| US20070007657A1 (en) | Methods for forming conductive vias in a substrate and electronic devices and systems including an at least partially reversed oxidation injury at an interface between a conductive via and a conductive interconnect structure | |
| US20030134505A1 (en) | Fine-pitch device lithography using a sacrificial hardmask | |
| US7670947B2 (en) | Metal interconnect structure and process for forming same | |
| US20030194872A1 (en) | Copper interconnect with sidewall copper-copper contact between metal and via | |
| JP2000091422A (ja) | 多層配線構造の製造方法 | |
| US6248665B1 (en) | Delamination improvement between Cu and dielectrics for damascene process | |
| KR0185230B1 (ko) | 금속배선 및 반도체장치 | |
| JP2005116801A (ja) | 半導体装置の製造方法 | |
| US20050239286A1 (en) | Two-step stripping method for removing via photoresist during the fabrication of partial-via dual damascene features | |
| KR20000012027A (ko) | 반도체장치의제조방법 | |
| JP4201421B2 (ja) | 半導体装置の製造方法 | |
| EP0262719B1 (en) | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material | |
| JP3125745B2 (ja) | 半導体装置の製造方法 | |
| US20060134921A1 (en) | Plasma etching process | |
| JPH07254642A (ja) | 多層配線構造およびその製造方法 | |
| JP2001176965A (ja) | 半導体装置及びその製造方法 | |
| JP3924501B2 (ja) | 集積回路装置の製造方法 | |
| JP2006073569A (ja) | 半導体装置とその製造方法 | |
| KR100774642B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
| JP2000124310A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040809 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |