JP3501937B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3501937B2
JP3501937B2 JP01924498A JP1924498A JP3501937B2 JP 3501937 B2 JP3501937 B2 JP 3501937B2 JP 01924498 A JP01924498 A JP 01924498A JP 1924498 A JP1924498 A JP 1924498A JP 3501937 B2 JP3501937 B2 JP 3501937B2
Authority
JP
Japan
Prior art keywords
insulating film
wiring
hole
groove
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01924498A
Other languages
English (en)
Other versions
JPH11220021A (ja
Inventor
英雄 高木
渉 布藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP01924498A priority Critical patent/JP3501937B2/ja
Priority to US09/223,280 priority patent/US6174796B1/en
Publication of JPH11220021A publication Critical patent/JPH11220021A/ja
Application granted granted Critical
Publication of JP3501937B2 publication Critical patent/JP3501937B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、より詳しくは、銅配線を備えた半導体装置
の製造方法に関する。
【０００２】
【従来の技術】半導体装置に銅配線を形成する場合に
は、絶縁膜に形成された溝、ホールの中に銅を埋め込む
ダマシイン(damascene) 法が採用されている。溝、ホー
ルの中に銅を埋め込む方法としては、スパッタによって
溝（又はホール）の中に銅膜を形成する方法や、メッキ
法又は気相成長法によって絶縁膜の上と溝（又はホー
ル）の中に銅膜を成長した後に、不要な銅膜を研磨によ
って除去する方法が採用されている。
【０００３】次に、ホールの中に銅を埋め込む方法の一
例を図７(a) 〜(d) に基づいて説明する。まず、図７
(a) に示すように、シリコン基板101 上に第１の絶縁膜
102 を形成し、その上に第２の絶縁膜103 を形成し、さ
らに、第２の絶縁膜103 に溝104 を形成し、その溝104
内に銅膜を形成した後に、不要な銅膜を研磨により除去
し、これによりホール104 内に残った銅膜を配線105 と
して適用する。
【０００４】その後、第２の絶縁膜103 と配線105 の上
に窒化シリコン膜106 を形成し、さらに窒化シリコン膜
106 上に酸化シリコンよりなる層間絶縁膜107 を形成す
る。続いて、層間絶縁膜107 をフォトリソグラフィーに
よってパターニングし、これにより配線105 の上の位置
にビアホール108 を形成する。そのビアホール108 のエ
ッチング法として、例えばＩＣＰ（Inductive Coupled
Plasma）装置を使用して高密度プラズマで酸化シリコン
よりなる層間絶縁膜107 を窒化シリコン膜106 に対して
選択的にエッチングする。即ち、窒化シリコン膜106 を
エッチングストッパとして機能させるような条件で、層
間絶縁膜107 の一部をエッチングする。
【０００５】次に、図７(b) に示すように、ビアホール
108 から露出した窒化シリコン膜106 を選択的にエッチ
ングし、これにより配線105 の一部をビアホール108 か
ら露出させる。その後に図７(c) に示すように、スパッ
タ法によって、窒化チタン（TiN ）バリア層109 を層間
絶縁膜107 上とビアホール108 内面に沿って形成する。
【０００６】続いて、図７(d) に示すように、TiN バリ
ア層109 を電極に使用し、電解メッキ法によってTiN バ
リア層109 上に銅膜110 を形成する。なお、第１の絶縁
膜102 は、例えば素子間分離に使用される選択酸化膜
（ＬＯＣＯＳ）であり、また、第２の絶縁膜103 は、シ
リコン基板101 に形成された半導体素子を覆う層間絶縁
膜である。
【０００７】
【発明が解決しようとする課題】ところで、スパッタに
よってTiN バリア層109 を形成すると、図７(c) に示す
ようにビアホール109 の上部でTiN バリア層109 はオー
バハングの状態になり、ビアホール109 の開口径を狭く
してしまう。このため、図７(d) に示すビアホール109
内の銅膜（プラグ）110 にはボイド111 が発生してしま
い、ビアホール109 内の銅膜110 の電気抵抗が高くなっ
てしまう。
【０００８】そのようなオーバハングを無くすために、
例えばTiN バリア層109 を形成する前に層間絶縁膜107
をアルゴンプラズマの雰囲気中に置いて図８(a) に示す
ようにビアホール108 の上部周縁に傾斜面を形成する方
法が知られている。この方法によれば、図８(b) に示す
ように、配線105 表面をアルゴンでたたくことになるの
で、配線105 を構成する銅が飛散してビアホール108 の
側壁に付着し、その銅が層間絶縁膜107 内に拡散してし
まうので、その銅拡散部分が低抵抗化して配線同士を短
絡させる原因になる。
【０００９】また、ビアホール108 形成の際に、ＩＣＰ
プラズマエッチング装置を用いて層間絶縁膜107 をエッ
チングしているが、窒化シリコン膜106 のエッチングを
防止するために、そのエッチングガスとして炭素化合物
ガスを用いている。ＩＣＰプラズマエッチング装置は高
密度のプラズマを発生させるので、炭素化合物ガスの反
応によってチャンバ内にポリマーが付着し、チャンバの
クリーニングのサイクルを短くさせる。
【００１０】本発明の目的は、層間絶縁膜にビアホール
を形成する際に、ビアホール内に埋め込まれる銅プラグ
の抵抗を低くするとともに、層間絶縁膜をエッチングす
る際のチャンバ内の汚染を抑制することができる半導体
装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】（１）上記した課題は、
図１〜図３に例示するように、半導体基板の上に形成さ
れた第１の絶縁膜上に配線を形成する工程と、前記配線
を覆う第２の絶縁膜を形成する工程と、前記第２の絶縁
膜上に、前記第２の絶縁膜とは異なる材料よりなる第３
の絶縁膜を形成する工程と、前記第３の絶縁膜上にレジ
ストを塗布し、該レジストを露光、現像して前記配線の
上方に開口を形成する工程と、前記開口を通して前記第
３の絶縁膜を反応性イオンエッチング法によりエッチン
グして前記第３の絶縁膜にホール又は溝を形成する工程
と、前記レジストを除去する工程と、前記第３の絶縁膜
のうち溝又はホールの周囲の上縁部をエッチングして斜
面を形成し、これにより該溝又はホールの上部を広げる
工程と、前記ホール又は溝を通して前記第２の絶縁膜の
一部を反応性イオンエッチングによって除去する工程
と、前記ホール又は溝の中に金属膜を形成する工程とを
有することを特徴とする半導体装置の製造方法によって
解決する。
【００１２】上記した半導体装置の製造方法において、
前記斜面は、前記第３の絶縁膜をアルゴンスパッタエッ
チングすることによって形成されることを特徴とする。 （２）上記した課題は、図４に例示するように、半導体
基板の上に形成された第１の絶縁膜上に配線を形成する
工程と、前記配線を覆う第２の絶縁膜を形成する工程
と、前記第２の絶縁膜上に、前記第２の絶縁膜とは異な
る材料よりなる第３の絶縁膜を形成する工程と、前記第
３の絶縁膜上にレジストを塗布し、該レジストを露光、
現像して前記配線の上方に開口を形成する工程と、前記
開口を通して前記第３の絶縁膜をエッチングすることに
より前記第３の絶縁膜にホール又は溝を形成する工程
と、チャンバ内で酸素を含むプラズマ雰囲気に前記半導
体基板を置くことにより、前記レジストを除去し、同時
に前記溝又はホールを通して前記第２の絶縁膜の一部を
除去して前記溝又はホールを通して前記配線を露出する
工程と、前記ホール又は溝の中に金属膜を形成する工程
とを有することを特徴とする半導体装置の製造方法によ
って解決する。
【００１３】 上記した半導体装置の製造方法におい
て、前記プラズマ雰囲気には不活性ガスが供給されるこ
とを特徴とする。上記した半導体装置の製造方法におい
て、前記不活性ガスを含むプラズマ雰囲気で、前記レジ
ストの除去によって露出した前記第３の絶縁膜の上縁を
エッチングして斜面を形成し、これにより前記溝又はホ
ールの上部を広げる工程を含むことを特徴とする。
【００１４】上記した半導体装置の製造方法において、
前記プラズマ雰囲気により前記チャンバ内面をクリーニ
ングすることを特徴とする。 （３）上記半導体装置の製造方法において、前記溝又は
ホールを通して前記配線の表面を水素を含む雰囲気にお
いて加熱することにより、前記配線表面の酸化物を除去
する工程を有することを特徴とする。
【００１５】上記半導体装置の製造方法において、前記
溝又はホールを通して前記配線の表面を水素プラズマ雰
囲気に曝して前記配線表面の酸化物を除去する工程を有
することを特徴とする。上記半導体装置の製造方法にお
いて、前記溝又はホールを通して前記配線の表面をフッ
酸によって前記配線表面の酸化物を除去する工程を有す
ることを特徴とする。
【００１６】上記半導体装置の製造方法において、前記
配線は、銅又はパラジウムから構成されていることを特
徴とする。上記半導体装置の製造方法において、前記第
２の絶縁膜は窒化シリコン膜であり、前記第３の絶縁膜
は酸化シリコンを含む膜であることを特徴とする。上記
半導体装置の製造方法において、前記第２の絶縁膜は酸
化シリコン又は炭素を含む低誘電率材料であり、前記第
３の絶縁膜は有機系のＳＯＧを含む低誘電率材料からな
ることを特徴とする。
【００１７】次に、本発明の作用について説明する。本
発明によれば、第１の絶縁膜の上に配線を形成し、その
配線を覆う第２の絶縁膜、第３の絶縁膜を形成し、その
第３の絶縁膜にホール又は溝を形成した後に、第２の絶
縁膜で配線を覆った状態でホール又は溝の周囲の第３の
絶縁膜の上縁をエッチングして斜面を形成し、ホール又
は溝を広げるようにした。
【００１８】このため、そのエッチングの際に配線は第
２の絶縁膜に保護されてエッチングされないので、配線
の構成材料が第３の絶縁膜に付着することはない。そし
て、ホール又は溝を広げた後に、反応性イオンエッチン
グによってホール又は溝を通して第２の絶縁膜をエッチ
ングして配線を露出するようにしている。この場合、配
線を構成する金属がホール又は溝の側壁に付着すること
はないし、プラズマの高密度化が抑制されてチャンバで
のポリマー形成が少なくなる。
【００１９】これにより、ホール又は溝の側壁となる第
３の絶縁膜が低抵抗化することが避けられ、しかも、ホ
ール又は溝の上部が広くなるために、その後にホール又
は溝に形成される金属にボイドが発生することがなくな
る。また、他の発明によれば、ホール又は溝を形成する
際に使用したレジストの除去と、ホール又は溝を通した
第２の絶縁膜の除去を酸素含有プラズマを用いて同時に
行っている。これによれば、第２の絶縁膜をエッチング
する際に配線を酸素プラズマに曝しているので、配線の
表面が酸化されてエッチングされにくくなり、配線から
の金属が側壁に付着しにくくなる。
【００２０】また、酸素含有プラズマにアルゴン等の不
活性ガスを導入することによって、ホール又は溝の側壁
を構成する第３の絶縁膜の上縁もエッチングされてホー
ル又は溝の上部が広くなる。また、その酸素含有プラズ
マによれば、チャンバ内をクリーニングする効果があ
る。
【００２１】
【発明の実施の形態】そこで、以下に本発明の実施形態
を図面に基づいて説明する。 （第１の実施の形態）図１〜図３は、本発明の第１の実
施の形態に係る半導体装置の製造工程を示す断面図であ
る。
【００２２】まず、図１(a) に示すように、シリコン基
板（半導体基板）１の上に第１の絶縁膜２、第２の絶縁
膜３を形成する。この第１の絶縁膜２は、例えばシリコ
ン基板１の表面に選択酸化法によって形成したフィール
ド酸化膜である。また、第２の絶縁膜３は、例えばシリ
コン基板１に形成したトランジスタなどの半導体素子を
覆うSiO2膜である。
【００２３】また、第２の絶縁膜３にはフォトリソグラ
フィー法により溝４が形成され、その溝４内にはダマシ
イン法によって銅製の配線５が構成されている。さら
に、第２の絶縁膜３及び配線５の上には、プラズマＣＶ
Ｄ法によって、窒化シリコン膜６と層間絶縁膜７が順に
形成されている。その層間絶縁膜７は、ＢＰＳＧ(phosp
h-boro silicate glass)、ＰＳＧ(phosph silicate gla
ss) 、ＢＳＧ(boro silicate glass) 等のような酸化シ
リコン（SiO ）系材料、二酸化シリコン、その他の低誘
電率材料から構成されている。
【００２４】窒化シリコン膜６の膜厚は５０nm程度であ
り、また、層間絶縁膜７は成長時に１０００nmの厚さに
形成され、その成長後に研磨によって７５０nmまで薄く
されている。層間絶縁膜７の上にはレジスト８が０．７
μｍの厚さに塗布され、そのレジスト８は露光、現像さ
れて直径０．３μｍのビア用開口部８ａが形成されてい
る。
【００２５】次に、レジスト８をマスクに使用し、ビア
用開口部８ａを通して反応性イオンエッチング（ＲＩ
Ｅ）法により層間絶縁膜７を部分的にエッチングして図
１(b)に示すような直径０．３μｍのビアホール９を形
成する。そのエッチングには、ＩＣＰプラズマエッチン
グ装置（不図示）を用い、エッチング条件としては、反
応ガスとしてC4F8、CH2F2 、Arをそれぞれ１５sccm、１
０sccm、１５０sccmの流量でチャンバ内に導入し、基板
温度を１０℃に設定し、チャンバ内圧力を５mTorr と
し、ＩＣＰ供給電力を２０００Ｗ、バイアス電力を９０
０Ｗとし、エッチング時間を７０秒とした。
【００２６】次に、溶剤によりレジスト８を除去した後
に、スパッタエッチング装置（不図示）のチャンバ内に
シリコン基板１を入れ、内部圧力０．５ mTorrに設定し
た減圧雰囲気中でアルゴンイオンを発生させる。そし
て、図１(c) に示すように、シリコン基板１の上面の垂
直線に対して３０度〜６０度の角度、好ましくは略４５
度の方向からアルゴンイオンを層間絶縁膜７に向けて照
射すると、ビアホール９の上縁を画定する層間絶縁膜７
の角が取れてそこに傾斜面９ａが形成され、これにより
ビアホール９の上部は広がることになる。
【００２７】このスパッタエッチングの際に、銅よりな
る配線５は窒化シリコン膜６によりエッチング雰囲気か
ら遮断されているので、銅膜５がエッチングされること
はなくなり、銅がビアホール９の側壁に付着することは
ない。その後、図２(a) に示すように、反応性イオンエ
ッチング法によってビアホール９を通して窒化シリコン
膜６の一部を除去し、ビアホール９から配線５の一部を
露出させる。
【００２８】そのエッチングの際には、例えば反応ガス
としてCF4 、CHF3、Arの各ガスをそれぞれ１５sccm、１
５sccm、４００sccmずつプラズマ雰囲気中に導入し、基
板温度を約０℃に設定し、エッチング雰囲気圧力を約５
００ mTorrに設定する。その後に金属膜を形成する工程
に入るが、その前処理として、銅よりなる配線５表面の
酸化銅を次のような方法によって除去する。
【００２９】まず、１〜０．１％濃度のフッ酸溶液にビ
アホール９と配線５を１０秒程度浸す。続いて、４８時
間以内に、シリコン基板１を５０〜５００mTorr の水素
ガス雰囲気内に置き、基板温度を２００〜４００℃に設
定し、アニールを３分間行うことによって配線５の表面
の酸化銅を除去する。さらに、図２(b) に示すように、
金属膜を形成するクラスター装置の前処理チャンバ内に
シリコン基板１を置いて、８０流量％の水素（H2）と２
０流量％のアルゴン（Ar）を導入した１〜５００mTorr
の雰囲気で基板を２００〜４００℃で加熱して配線５の
表面の酸化銅を除去する。この方法の代わりに、ＩＣＰ
プラズマ装置を用いて、８０流量％の水素（H2）と２０
流量％のアルゴン（Ar）を導入した１〜５００mTorr の
雰囲気にシリコン基板１を置き、還元プラズマによって
配線５の表面の酸化銅を除去する方法を採用してもよ
い。これらの酸化銅除去の際にガス中にアンモニアを添
加してもよい。
【００３０】以上のような方法によって酸化銅の除去す
ると、銅がビアホール９の側壁に付着することはない。
そのような酸化銅の除去の後に、シリコン基板１を大気
に晒すことなくスパッタ成膜装置又はＣＶＤ成膜装置に
搬送する。そして、スパッタ法又はＣＶＤ法によって窒
化チタン、窒化タンタル、タンタル、窒化タングステン
等の高融点金属化合物からなるバリアメタル層１０をビ
アホール９内面と層間絶縁膜７上に１０〜５０nmの厚さ
に形成する。さらに、スパッタ法、ＣＶＤ法又は無電解
メッキ法によって第一の銅膜１１をバリアメタル層１０
上に形成する。第一の銅膜１１はシード金属膜となる。
【００３１】スッパタ装置による到達真空度は、９×１
０-8Torrであり、スパッタエッチングの際にはアルゴン
ガス圧力を０．３mTorr に設定し、スパッタの電極への
印加電力を１２kWに設定する。このようなシード金属膜
（１０，１１）は、ビアホール６の上縁で横方向に厚く
形成される傾向にあるが、傾斜面９ａによって外方に後
退されているので、ビアホール６内にオーバハングする
ことなく形成される。
【００３２】続いて、バリアメタル層１０、第一の銅膜
１１を電極に使用し、電解メッキ法によって図３(b) に
示すように第一の銅膜１１の上に第二の銅膜１２を膜厚
１．５μｍの厚さに形成する。この場合、ビアホール９
の上部が広がるので、ビアホール９内の第二の銅膜１２
にボイドが発生することはない。電解メッキとしてパル
スメッキ法を採用する。その条件としては、例えば硫酸
浴（メッキ液）を使用して電極に１０ミリ秒間隔で２．
５Ａ／ｄｍ2 のパルス電流を流す。第二の銅膜１２の成
長速度は、例えば約１．８μｍ／分である。
【００３３】ビアホール９を通した第二の銅膜１２と配
線５との接続は、上記した酸化銅の除去によって良好に
なる。なお、第二の銅膜１２を、電解メッキによらずに
スパッタ法やＣＶＤ法による場合でもビアホール９の埋
め込みは良好に行われる。次に、図３(c) に示すよう
に、化学機械研磨法によって第一及び第二の銅膜１１，
１２とバリアメタル層１０を連続して研磨し、これによ
り層間絶縁膜９上の銅膜１１を除去する。そして、ビア
ホール９内に残ったバリアメタル層１０、第一及び第二
の銅膜１１，１２をプラグとして適用する。
【００３４】化学機械研磨条件は、例えばスラリーとし
てAl2O3 を含む材料を使用し、さらに、シリコン基板１
の回転数を２０〜１６０ｒｐｍ、第一及び第二の銅膜１
１，１２に対向するプラテンの回転数を４０〜１６０ｒ
ｐｍとし、銅膜１１，１２に加えるパッドの圧力を２５
０ｇ／cm2 とする。この後に、層間絶縁膜７上に上側の
配線１３を形成し、ビアホール９内のプラグ１０，１
１，１２を介して配線５に接続することになる。上側の
配線１３は、ダマシン法によって形成してもよいし、或
いはアルミニウム膜を形成した後にフォトリソグラフィ
ーによってパターニグした工程を経て形成されたもので
あってもよい。
【００３５】なお、上記した層間絶縁膜７を有機系のＳ
ＯＧから形成する場合には、窒化シリコン膜６の代わり
にSiO 又はＣ（炭素）含有低誘電率材料を形成し、これ
により、層間絶縁膜７を選択的にエッチングする。ま
た、上記した銅の埋め込み方法は、絶縁膜の溝内に銅配
線を形成する際に採用してもよい。さらに、上記したプ
ラグと上側の配線１３はいわゆるデュアルダマシン法に
よって同時に形成してもよく、その場合に、上記した方
法を採用してもよい。また、プラグや配線を構成する金
属膜としては銅の代わりにパラジウム等、絶縁膜中を拡
散し易い金属材料を用いる場合に上記した工程を採用し
てもよい。 （第２の実施の形態）第１の実施の形態では別々に行っ
ていたビアホール形成、レジスト除去、ビアホール上部
の斜面形成、チャンバ内のクリーニング処理を同時に行
う方法を以下に説明する。
【００３６】まず、図１(b) に示すような構造を形成し
た後に、アルゴン、ヘリウム等の不活性ガスと酸素
（O2）を含むガスをプラズマ化した雰囲気にシリコン基
板１を置く。そして、図４(a) に示すように、酸素プラ
ズマによって有機材料よりなるレジスト８をアッシング
すると同時に、プラズマに含まれるアルゴンによって窒
化シリコン膜６を物理的にエッチングする。
【００３７】窒化シリコン膜６をエッチングする初期の
段階では、銅製の配線５は窒化シリコン膜６によって覆
われているので、配線５から銅が飛散することはないの
で、ビアホール９の側壁に銅が付着することが防止され
る。また、窒化シリコン膜６のエッチングの最終段階で
も、配線５の表面は酸素プラズマによって酸化されるの
で、ビアホール９の側壁には銅が付着せず、層間絶縁膜
７内への銅の拡散が防止される。
【００３８】また、レジスト８が除去されて露出した層
間絶縁膜７はアルゴンによって物理的にエッチングされ
る。そのエッチングは、等方的なエッチングであるの
で、ビアホール９を画定する層間絶縁膜７の上縁部がエ
ッチングされてそこには図４(b) に示すような傾斜面９
ａが形成される。この層間絶縁膜７のエッチングは、レ
ジスト８のアッシングを終えた後に開始するので、層間
絶縁膜７は僅かにエッチングされるだけである。
【００３９】以上のような混合ガスのプラズマを発生さ
せるプラズマエッチング装置としては、例えば平行平板
型を用い、酸素ガスとアルゴンガスの流量をそれぞれ１
００sccm、１０sccm程度でする。また、プラズマ発生雰
囲気の圧力を５mTorr とし、基板温度を１０℃とし、電
極に印加する電力を２００Ｗとする。この条件では、ビ
アホール９の上端から１００nmの深さまで傾斜面９ａが
形成される。
【００４０】以上のような条件では、プラズマエッチン
グ装置のチャンバの内面にポリマーが付着することがな
いだけでなく、同時にチャンバ内面のクリーニングが行
われるのでクリーニングの手間が軽減される。その後
に、銅製の配線５を図２(b) に示すような還元雰囲気に
置き、その表面の酸化物を除去し、さらに図３(a) に示
す以降の工程に移行することになる。
【００４１】次に、上記した２つの実施の形態に示した
図３に対応する配線構造のＳＥＭ断面写真を示すと図５
のようになり、また、図３(c) に対応する配線構造のＳ
ＥＭ断面写真を示すと図６のようになった。この場合、
ビアホール９の下部の直径を０．３μｍとした場合、１
つのビアホール９内でのプラグの抵抗値は０．５Ωとな
り、良好な結果が得られた。
【００４２】
【発明の効果】以上述べたように本発明によれば、第１
の絶縁膜の上に配線を形成し、その配線を覆う第２の絶
縁膜、第３の絶縁膜を形成し、その第３の絶縁膜にホー
ル又は溝を形成した後に、第２の絶縁膜で配線を覆った
状態でホール又は溝の周囲の第３の絶縁膜の上縁をエッ
チングして斜面を形成し、ホール又は溝を広げるように
したので、そのエッチングの際に配線は第２の絶縁膜に
保護されてエッチングされず、配線の構成材料が第３の
絶縁膜に付着することを防止できる。
【００４３】そして、ホール又は溝を広げた後に、反応
性イオンエッチングによってホール又は溝を通して第２
の絶縁膜をエッチングして配線を露出するようにしたの
で、金属が配線からホール又は溝の側壁に付着すること
を防止でき、しかもプラズマの高密度化が抑制されてチ
ャンバでのポリマー形成を少なくすることができる。こ
れにより、ホール又は溝の側壁となる第３の絶縁膜が低
抵抗化することが避けられるし、ホール又は溝の上部が
広くなるために、その後にホール又は溝に形成される金
属にボイドが発生することが防止できる。
【００４４】また、他の発明によれば、ホール又は溝を
形成する際に使用したレジストの除去と、ホール又は溝
を通した第２の絶縁膜の除去を酸素含有プラズマを用い
て同時に行ったので、第２の絶縁膜のエッチングの最終
段階で配線が酸素プラズマに曝され、第２の配線の表面
が酸化されてエッチングされにくくなり、配線からの金
属の飛散を抑制して側壁に付着することを防止できる。
【００４５】また、酸素含有プラズマにアルゴン等の不
活性ガスを導入することによって、ホール又は溝の側壁
を構成する第３の絶縁膜の上縁もエッチングされるの
で、ホール又は溝の上部を広くすることができる。しか
も、酸素含有プラズマによればチャンバ内をクリーニン
グする効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す半導体装置の
製造工程を示す断面図（その１）である。
【図２】本発明の第１の実施の形態を示す半導体装置の
製造工程を示す断面図（その２）である。
【図３】本発明の第１の実施の形態を示す半導体装置の
製造工程を示す断面図（その３）である。
【図４】本発明の第２の実施の形態を示す半導体装置の
製造工程を示す断面図である。
【図５】本発明の実施形態によってビアホール内に形成
された窒化チタン膜を示すＳＥＭの写真である。
【図６】本発明の実施形態によってビアホール内に形成
されたプラグとその上に形成される配線を示すＳＥＭの
写真である。
【図７】従来のプラグ形成の一例を示す断面図である。
【図８】従来のビアホールの上部を広げる工程を示す断
面図である。
【符号の説明】
１…シリコン基板、２…第１の絶縁膜、３…第２の絶縁
膜、４…溝、５…配線、６…窒化シリコン膜、７…層間
請求膜、８…レジスト、９…ビアホール、９ａ…傾斜
面、１０…バリアメタル層、１１…第１の銅膜、１２…
第２の銅膜。
フロントページの続き (56)参考文献 特開 平２−206554（ＪＰ，Ａ) 特開 平６−140515（ＪＰ，Ａ) 特開 平９−139424（ＪＰ，Ａ) 特開 平９−82798（ＪＰ，Ａ) 特開 平５−234973（ＪＰ，Ａ) 特開 平９−148271（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/768 H01L 21/28 H01L 21/3065

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板の上に形成された第１の絶縁膜
    上に配線を形成する工程と、 前記配線を覆う第２の絶縁膜を形成する工程と、 前記第２の絶縁膜上に、前記第２の絶縁膜とは異なる材
    料よりなる第３の絶縁膜を形成する工程と、 前記第３の絶縁膜上にレジストを塗布し、該レジストを
    露光、現像して前記配線の上方に開口を形成する工程
    と、 前記開口を通して前記第３の絶縁膜を反応性イオンエッ
    チング法によりエッチングして前記第３の絶縁膜にホー
    ル又は溝を形成する工程と、 前記レジストを除去する工程と、 前記第３の絶縁膜のうち溝又はホールの周囲の上縁部を
    エッチングして斜面を形成し、これにより該溝又はホー
    ルの上部を広げる工程と、 前記ホール又は溝を通して前記第２の絶縁膜の一部を反
    応性イオンエッチングによって除去する工程と、 前記ホール又は溝の中に金属膜を形成する工程とを有す
    ることを特徴とする半導体装置の製造方法。
  2. 【請求項２】前記斜面は、前記第３の絶縁膜をアルゴン
    スパッタエッチングすることによって形成されることを
    特徴とする請求項１記載の半導体装置の製造方法。
  3. 【請求項３】半導体基板の上に形成された第１の絶縁膜
    上に配線を形成する工程と、 前記配線を覆う第２の絶縁膜を形成する工程と、 前記第２の絶縁膜上に、前記第２の絶縁膜とは異なる材
    料よりなる第３の絶縁膜を形成する工程と、 前記第３の絶縁膜上にレジストを塗布し、該レジストを
    露光、現像して前記配線の上方に開口を形成する工程
    と、 前記開口を通して前記第３の絶縁膜をエッチングするこ
    とにより前記第３の絶縁膜にホール又は溝を形成する工
    程と、 チャンバ内で酸素を含むプラズマ雰囲気に前記半導体基
    板を置くことにより、前記レジストを除去し、同時に前
    記溝又はホールを通して前記第２の絶縁膜の一部を除去
    して前記溝又はホールを通して前記配線を露出する工程
    と、 前記ホール又は溝の中に金属膜を形成する工程とを有す
    ることを特徴とする半導体装置の製造方法。
  4. 【請求項４】前記プラズマ雰囲気には不活性ガスが供給
    されることを特徴とする請求項３記載の半導体装置の製
    造方法。
  5. 【請求項５】 前記プラズマ雰囲気において、前記レジ
    ストの除去によって露出した前記第３の絶縁膜の上縁を
    エッチングして斜面を形成し、これにより前記溝又はホ
    ールの上部を広げる工程を含むことを特徴とする請求項
    ４に記載の半導体装置の製造方法。
  6. 【請求項６】前記プラズマ雰囲気により前記チャンバ内
    面をクリーニングすることを特徴とする請求項３記載の
    半導体装置の製造方法。
  7. 【請求項７】前記溝又はホールを通して前記配線の表面
    を水素を含む雰囲気において加熱することにより、前記
    配線表面の酸化物を除去する工程を有することを特徴と
    する請求項１又は３記載の半導体装置の製造方法。
  8. 【請求項８】前記溝又はホールを通して前記配線の表面
    を水素プラズマ雰囲気に曝して前記配線表面の酸化物を
    除去する工程を有することを特徴とする請求項１又は３
    記載の半導体装置の製造方法。
  9. 【請求項９】前記溝又はホールを通して前記配線の表面
    をフッ酸によって前記配線表面の酸化物を除去する工程
    を有することを特徴とする請求項１又は３記載の半導体
    装置の製造方法。
  10. 【請求項１０】前記配線は、銅又はパラジウムから構成
    されていることを特徴とする請求項１又は３記載の半導
    体装置の製造方法。
  11. 【請求項１１】前記第２の絶縁膜は窒化シリコン膜であ
    り、前記第３の絶縁膜は酸化シリコンを含む膜であるこ
    とを特徴とする請求項１又は３記載の半導体装置の製造
    方法。
  12. 【請求項１２】前記第２の絶縁膜は酸化シリコン又は炭
    素を含む低誘電率材料であり、前記第３の絶縁膜は有機
    系のＳＯＧを含む低誘電率材料からなることを特徴とす
    る請求項１又は３記載の半導体装置の製造方法。
JP01924498A 1998-01-30 1998-01-30 半導体装置の製造方法 Expired - Fee Related JP3501937B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP01924498A JP3501937B2 (ja) 1998-01-30 1998-01-30 半導体装置の製造方法
US09/223,280 US6174796B1 (en) 1998-01-30 1998-12-30 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01924498A JP3501937B2 (ja) 1998-01-30 1998-01-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11220021A JPH11220021A (ja) 1999-08-10
JP3501937B2 true JP3501937B2 (ja) 2004-03-02

Family

ID=11994007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01924498A Expired - Fee Related JP3501937B2 (ja) 1998-01-30 1998-01-30 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6174796B1 (ja)
JP (1) JP3501937B2 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2320278C (en) * 1998-02-12 2006-01-03 Acm Research, Inc. Plating apparatus and method
US6136690A (en) * 1998-02-13 2000-10-24 Micron Technology, Inc. In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications
TWI223678B (en) * 1998-03-20 2004-11-11 Semitool Inc Process for applying a metal structure to a workpiece, the treated workpiece and a solution for electroplating copper
US6565729B2 (en) * 1998-03-20 2003-05-20 Semitool, Inc. Method for electrochemically depositing metal on a semiconductor workpiece
US6497801B1 (en) * 1998-07-10 2002-12-24 Semitool Inc Electroplating apparatus with segmented anode array
US20010049181A1 (en) * 1998-11-17 2001-12-06 Sudha Rathi Plasma treatment for cooper oxide reduction
US6355571B1 (en) 1998-11-17 2002-03-12 Applied Materials, Inc. Method and apparatus for reducing copper oxidation and contamination in a semiconductor device
JP3255134B2 (ja) * 1999-01-22 2002-02-12 日本電気株式会社 半導体装置の製造方法
US6916412B2 (en) * 1999-04-13 2005-07-12 Semitool, Inc. Adaptable electrochemical processing chamber
US6368475B1 (en) * 2000-03-21 2002-04-09 Semitool, Inc. Apparatus for electrochemically processing a microelectronic workpiece
US7264698B2 (en) * 1999-04-13 2007-09-04 Semitool, Inc. Apparatus and methods for electrochemical processing of microelectronic workpieces
US7585398B2 (en) * 1999-04-13 2009-09-08 Semitool, Inc. Chambers, systems, and methods for electrochemically processing microfeature workpieces
US7160421B2 (en) * 1999-04-13 2007-01-09 Semitool, Inc. Turning electrodes used in a reactor for electrochemically processing a microelectronic workpiece
US7438788B2 (en) * 1999-04-13 2008-10-21 Semitool, Inc. Apparatus and methods for electrochemical processing of microelectronic workpieces
US7189318B2 (en) * 1999-04-13 2007-03-13 Semitool, Inc. Tuning electrodes used in a reactor for electrochemically processing a microelectronic workpiece
TW527444B (en) * 1999-04-13 2003-04-11 Semitool Inc System for electrochemically processing a workpiece
US20030038035A1 (en) * 2001-05-30 2003-02-27 Wilson Gregory J. Methods and systems for controlling current in electrochemical processing of microelectronic workpieces
US7020537B2 (en) * 1999-04-13 2006-03-28 Semitool, Inc. Tuning electrodes used in a reactor for electrochemically processing a microelectronic workpiece
JP2001077086A (ja) * 1999-08-31 2001-03-23 Oki Electric Ind Co Ltd 半導体装置のドライエッチング方法
US6410457B1 (en) * 1999-09-01 2002-06-25 Applied Materials, Inc. Method for improving barrier layer adhesion to HDP-FSG thin films
US6610151B1 (en) 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
US7105434B2 (en) 1999-10-02 2006-09-12 Uri Cohen Advanced seed layery for metallic interconnects
JP4559565B2 (ja) * 1999-10-07 2010-10-06 パナソニック株式会社 金属配線の形成方法
JP3586605B2 (ja) 1999-12-21 2004-11-10 Ｎｅｃエレクトロニクス株式会社 シリコン窒化膜のエッチング方法及び半導体装置の製造方法
US20050183959A1 (en) * 2000-04-13 2005-08-25 Wilson Gregory J. Tuning electrodes used in a reactor for electrochemically processing a microelectric workpiece
AU2001259504A1 (en) * 2000-05-24 2001-12-03 Semitool, Inc. Tuning electrodes used in a reactor for electrochemically processing a microelectronic workpiece
KR100387256B1 (ko) * 2000-06-29 2003-06-12 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
KR100727834B1 (ko) * 2000-09-07 2007-06-14 다이킨 고교 가부시키가이샤 드라이 에칭 가스 및 드라이 에칭 방법
US6620733B2 (en) 2001-02-12 2003-09-16 Lam Research Corporation Use of hydrocarbon addition for the elimination of micromasking during etching of organic low-k dielectrics
US6893969B2 (en) * 2001-02-12 2005-05-17 Lam Research Corporation Use of ammonia for etching organic low-k dielectrics
US6777344B2 (en) 2001-02-12 2004-08-17 Lam Research Corporation Post-etch photoresist strip with O2 and NH3 for organosilicate glass low-K dielectric etch applications
US6841483B2 (en) * 2001-02-12 2005-01-11 Lam Research Corporation Unique process chemistry for etching organic low-k materials
JP2003007674A (ja) * 2001-06-19 2003-01-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP3401243B2 (ja) * 2001-08-21 2003-04-28 沖電気工業株式会社 半導体装置の製造方法
US6762127B2 (en) 2001-08-23 2004-07-13 Yves Pierre Boiteux Etch process for dielectric materials comprising oxidized organo silane materials
TW508788B (en) * 2001-11-12 2002-11-01 United Microelectronics Corp Production method of anti-fuse
US6642153B1 (en) * 2002-07-31 2003-11-04 Taiwan Semiconductor Manufacturing Co. Ltd Method for avoiding unetched polymer residue in anisotropically etched semiconductor features
JP3810718B2 (ja) * 2002-08-30 2006-08-16 富士通株式会社 半導体装置の製造方法
KR100452273B1 (ko) * 2002-10-22 2004-10-08 삼성전자주식회사 챔버의 클리닝 방법 및 반도체 소자 제조 방법
US20040108212A1 (en) * 2002-12-06 2004-06-10 Lyndon Graham Apparatus and methods for transferring heat during chemical processing of microelectronic workpieces
JP2004247675A (ja) * 2003-02-17 2004-09-02 Renesas Technology Corp 半導体装置の製造方法
KR100955928B1 (ko) 2003-06-30 2010-05-03 주식회사 하이닉스반도체 반도체 소자의 비아홀 형성방법
US7112507B2 (en) * 2003-11-24 2006-09-26 Infineon Technologies Ag MIM capacitor structure and method of fabrication
KR100912321B1 (ko) * 2003-12-04 2009-08-14 도쿄엘렉트론가부시키가이샤 반도체 기판 도전층 표면의 청정화 방법
US20050148180A1 (en) * 2003-12-30 2005-07-07 Swaminathan Sivakumar Photoresist process to enable sloped passivation bondpad openings for ease of metal step coverings
US7129164B2 (en) * 2004-10-18 2006-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a multi-layer low-K dual damascene
JP4334589B2 (ja) * 2006-12-06 2009-09-30 株式会社東芝 半導体装置、およびその製造方法
JP5493165B2 (ja) * 2009-09-29 2014-05-14 富士通セミコンダクター株式会社 半導体装置の製造方法
CN104743501B (zh) * 2013-12-27 2016-08-31 中芯国际集成电路制造(上海)有限公司 一种运动传感器的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420078A (en) * 1991-08-14 1995-05-30 Vlsi Technology, Inc. Method for producing via holes in integrated circuit layers
US5968851A (en) * 1997-03-19 1999-10-19 Cypress Semiconductor Corp. Controlled isotropic etch process and method of forming an opening in a dielectric layer

Also Published As

Publication number Publication date
US6174796B1 (en) 2001-01-16
JPH11220021A (ja) 1999-08-10

Similar Documents

Publication Publication Date Title
JP3501937B2 (ja) 半導体装置の製造方法
JP4350337B2 (ja) 半導体装置
US6541374B1 (en) Method of depositing a diffusion barrier for copper interconnection applications
EP1041614B1 (en) Plasma cleaning process for openings formed in one or more low dielectric constant insulation layers over copper metallization integrated circuit structures
TWI236099B (en) A method for depositing a metal layer on a semiconductor interconnect structure
JP3500564B2 (ja) 半導体装置の製造方法
JP2001144090A (ja) 半導体装置の製造方法
US6893973B2 (en) Method of etching silicon nitride film and method of producing semiconductor device
JP2003273212A (ja) 積層構造体およびその製造方法
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
JP3266492B2 (ja) 半導体装置の製造方法
JP3781729B2 (ja) 半導体装置の製造方法
JP3715975B2 (ja) 多層配線構造の製造方法
JPH11191556A (ja) 半導体装置の製造方法および銅または銅合金パターンの形成方法
EP1429383B1 (en) Method of forming a semiconductor device with silicon-carbon-oxygen dielectric having improved metal barrier adhesion
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
JPH1167766A (ja) 半導体装置の製造方法
JP2005005697A (ja) 半導体装置の製造方法
JPH09232313A (ja) 埋め込み導電層の形成方法
JP2001102448A (ja) 配線の形成方法
JPH1022379A (ja) 半導体装置の製造方法
JPH11186390A (ja) 半導体装置の製造方法
JPH0689883A (ja) 接続孔の形成方法
JPH0590425A (ja) 多層配線形成法
JPH06244187A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071212

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131212

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees