JPH10284600A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10284600A
JPH10284600A JP9828497A JP9828497A JPH10284600A JP H10284600 A JPH10284600 A JP H10284600A JP 9828497 A JP9828497 A JP 9828497A JP 9828497 A JP9828497 A JP 9828497A JP H10284600 A JPH10284600 A JP H10284600A
Authority
JP
Japan
Prior art keywords
wiring
groove
interlayer insulating
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9828497A
Other languages
English (en)
Inventor
Seiichi Fukuda
誠一 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9828497A priority Critical patent/JPH10284600A/ja
Publication of JPH10284600A publication Critical patent/JPH10284600A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 有機系低誘電率材料層を含む層間絶縁膜にデ
ュアルダマシン法を利用して接続用プラグと溝配線とを
形成する際に、接続孔と溝配線用溝とに配線材料を埋め
込んでも配線材料によって接続孔及び溝配線用溝のそれ
ぞれの側壁が損傷を受けないようにする。 【解決手段】 接続孔５に配線材料が埋め込まれてなる
接続プラグ５と、溝配線用溝８に配線材料が埋め込まれ
てなる溝配線４とがデュアルダマシン法により形成され
ている層間絶縁膜３を有する半導体装置において、層間
絶縁膜３に有機系低誘電率材料層３ａを少なくとも含ま
せ、且つ接続孔６及び溝配線用溝８のそれぞれの内部の
側壁に、側壁保護用のサイドウォール７及び９を形成す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、デュアルダマシン
法を利用して製造された半導体装置、及びその製造方法
に関する。
【０００２】
【従来の技術】超ＬＳＩの高集積化に伴い、半導体装置
における内部配線の微細化及び多層化に対する要求はま
すます厳しくなりつつある。近年、これらの要求に答え
る手法として、配線の微細化及び層間絶縁膜の平坦化を
簡便なプロセスにて実現可能ないわゆる溝配線技術が盛
んに検討されている。
【０００３】ここで、溝配線技術とは、層間絶縁膜に所
定の溝を予め形成し、スパッタリフロ−法あるいはＣＶ
Ｄ法により溝内部にＡｌ合金、Ｃｕ等の配線材料を埋め
込み、ＣＭＰ(chemical mechanical polishing)技術等
により溝外に堆積した配線材料を除去することにより溝
配線を形成する技術である。
【０００４】このような溝配線技術のひとつとして、い
わゆるデュアルダマシン法と称される溝配線技術が知ら
れている。このデュアルダマシン法は、層間絶縁膜に予
め形成された接続孔及び溝配線用溝の両者を同時に配線
材料で埋め込んで、接続プラグと溝配線とを同時に形成
する技術であり、工程数の削減効果が大きいため特に期
待されている技術である。従って、このデュアルダマシ
ン法を半導体装置の製造プロセスに応用すると、内部配
線をいっそう微細化可能となり、また、ＣＭＰ技術によ
り表面を平坦化するのでいっそうの多層化が可能とな
る。
【０００５】しかし、デュアルダマシン法を利用して半
導体装置を製造した場合、前述したように、配線の集積
度を高密度にすることができるが、配線間に存在する層
間絶縁膜（ＳｉＯ2膜）の誘電率が十分に低くないため
に、層間絶縁膜の電気容量が半導体素子の高速化にとっ
て大きな障害となるという問題がある。
【０００６】このためデュアルダマシン法を利用して半
導体装置を製造する場合には、配線間の層間絶縁膜とし
て、一般的なＳｉＯ2膜に比べて誘電率のより低い有機
系低誘電率材料層（誘電率ε＝２．５前後）を利用する
ことが試みられている。
【０００７】
【発明が解決しようとする課題】しかしながら、有機系
低誘電率材料層は、ＳｉＯ2膜、Ｓｉ3Ｎ4膜等の無機絶
縁材料層に比べて膜の緻密さが大きく劣っており、しか
も機械的強度や耐熱性等も大きく劣っているという欠点
がある。このため、金属配線材料をプラズマＣＶＤ法、
あるいはスパッタリフロ−法等で接続孔と溝配線用溝に
埋め込むと、配線材料が接続孔や溝配線用溝の内部の有
機系低誘電率材料層部分の側壁を突き破り、有機系低誘
電率材料膜を含む層間絶縁膜が損傷を被るという問題が
ある。
【０００８】この問題に対し、有機系低誘電率材料層
を、機械的強度や耐熱性等に優れた無機絶縁材料膜と組
み合わせ、積層構造の層間絶縁膜の一部として利用する
ことが考えられる。しかし、有機系低誘電率材料膜を一
部に含む積層構造型の層間絶縁膜をデュアルダマシン法
により加工したとしても、接続孔や溝配線用溝の内部の
側壁部分には有機系低誘電率材料が露出することになる
ので、金属配線材料の埋め込み時に、層間絶縁膜の有機
系低誘電率材料部分に損傷を与えてしまうことが懸念さ
れる。本発明は、上述の従来の技術の課題を解決しよう
とするものであり、デュアルダマシン法を利用して接続
孔と溝配線とが形成された層間絶縁膜を有する半導体装
置において、層間絶縁膜の一部に有機系低誘電率材料層
を設けた場合であっても、接続孔と溝配線用溝とに配線
材料を埋め込んだときに、配線材料が接続孔及び溝配線
用溝のそれぞれの側壁へ突き抜けないような構造を半導
体装置に付与することを目的とする。
【０００９】
【課題を解決するための手段】本発明者は、有機系低誘
電率層を含む層間絶縁膜に形成された接続孔及び溝配線
用溝の内部の側壁に、それらに埋め込まれる配線材料が
層間絶縁膜の有機系低誘電率材料層に突き抜けないよう
にするための保護膜としてのサイドウォールを、配線材
料の埋め込みに先立って形成しておくことにより、上述
の目的を達成できることを見出し、本発明を完成させる
に至った。
【００１０】即ち、本発明は、接続孔に配線材料が埋め
込まれてなる接続プラグと、溝配線用溝に配線材料が埋
め込まれてなる溝配線とがデュアルダマシン法により形
成されている層間絶縁膜を有する半導体装置において、
層間絶縁膜が有機系低誘電率材料層を少なくとも含み、
且つ接続孔及び溝配線用溝のそれぞれの内部の側壁に、
側壁保護用のサイドウォールが形成されていることを特
徴とする半導体装置を提供する。
【００１１】また、本発明は、この半導体装置の製造方
法であって、接続孔に配線材料が埋め込まれてなる接続
プラグと、溝配線用溝に配線材料が埋め込まれてなる溝
配線とがデュアルダマシン法により形成されている層間
絶縁膜を有する半導体装置の製造方法において、 （ａ）有機系低誘電率材料層を少なくとも含む層間絶縁
膜を形成する工程； （ｂ）層間絶縁膜に接続孔と溝配線用溝とを形成する工
程； （ｃ）接続孔及び溝配線用溝のそれぞれの内部の側壁
に、側壁保護用のサイドウォールを形成する工程；及び （ｄ）接続孔及び溝配線用溝に配線材料を埋め込むこと
により接続プラグと溝配線とを形成する工程； を含んでなることを特徴とする製造方法を提供する。
【００１２】
【発明の実施の形態】以下、本発明を図面を参照しなが
ら詳細に説明する。
【００１３】本発明の半導体装置は、図１（要部拡大
図）に示すように、基板１上に、下層配線２とその上方
に有機系低誘電率材料からなる層間絶縁膜３とが形成さ
れ、その層間絶縁膜３には溝配線４と、下層配線２と溝
配線４とを接続するための接続プラグ５とが形成されて
いる構造を有する。ここで、接続プラグ５が埋め込まれ
ている接続孔６の側壁には、側壁保護用のサイドウォー
ル７が設けられている。また、溝配線４が埋め込まれて
いる溝配線用溝８の側壁には、側壁保護用のサイドウォ
ール９が設けられている。これらのサイドウォール７及
び９は、配線材料が層間絶縁膜３の保護膜として機能す
る。従って、層間絶縁膜３が有機系低誘電率材料から構
成され、更にその層間絶縁膜３にデュアルダマシン法を
利用して接続プラグ５と溝配線４とが形成された構造を
有する半導体装置の場合、接続孔６と溝配線用溝８とに
配線材料を埋め込んで接続プラグ５と溝配線４とを形成
しても、配線材料が有機系低誘電率材料からなる層間絶
縁膜３を突き抜けるといった損傷が層間絶縁膜３に発生
することがない。
【００１４】ここで、基材１としては、半導体装置にお
いて公知の基板材料を使用することができ、例えばシリ
コンウエハ等を挙げることができる。
【００１５】また、下層配線２としても、半導体装置に
おいて公知の配線材料から常法により形成されたＡｌ系
配線や銅系配線を利用することができる。
【００１６】また、層間絶縁膜３としては、公知の有機
系低誘電率材料を使用することができる。具体的には、
式（１）で表されるサイアトップ、式（２）で表される
フレア等を挙げることができる。
【００１７】
【化１】
【００１８】なお、図１では、層間絶縁膜３が有機系低
誘電率材料からのみから構成されている例を示したが、
図２に示すように、有機系低誘電率材料層３ａとそれよ
りも機械的強度や耐熱性等に優れた無機系絶縁材料層３
ｂとを積層してもよい。この場合、有機系低誘電率材料
層３ａは少なくとも１層あればよい。このように層間絶
縁膜３に無機系絶縁材料層３ｂを含ませると、層間絶縁
膜３の機械的強度や耐熱性を向上させることができる。
また、複数の有機系低誘電率材料層３ａ又は無機系絶縁
材料層３ｂが存在する場合、すべての有機系低誘電率材
料層３ａ又は無機系絶縁材料層３ｂをそれぞれ同じ材料
から形成してもよいが、層毎に異なる材料を使用しても
よい。
【００１９】層間絶縁膜３に使用する無機系絶縁材料と
しては、半導体装置において公知の材料を利用すること
ができる。例えば、Ｓｉ3Ｎ4、ＳｉＯ2、ＴｉＮ等を使
用することができる。
【００２０】サイドウォ−ル７、９の材料としては、有
機系低誘電率材料に比べて機械的性質や耐熱性等に優れ
ている無機系材料を使用することが好ましい。この場
合、無機系材料として、銅やアルミニウムなどの導電性
材料を使用することもできるが、絶縁性材料を使用する
ことが好ましい。具体的には、Ｓｉ3Ｎ4、ＳｉＯ2、Ｔ
ｉＮ、ｐ−Ｓｉ等から選択される少なくとも一種を使用
することが好ましい。
【００２１】以上、説明した本発明の半導体装置は、図
１あるいは図２に示した部分構造を有することを特徴と
しており、半導体装置に必要とされる他の要素について
は、従来公知の半導体装置と同様とすることができる。
【００２２】また、接続プラグ５と溝配線４とを構成す
る配線材料としては、デュアルダマシン法において配線
材料として使用されるものを好ましく使用することがで
き、アルミニウムやその合金、あるいは銅やその合金を
挙げることができる。
【００２３】配線材料の埋め込み手法としては、デュア
ルダマシン法において利用されている公知の高温リフロ
ー法やスパッタリフロー法、あるいはプラズマＣＶＤ法
等を採用することができる。
【００２４】なお、図１や図２において、層間絶縁膜３
の表面が平坦化されているのは、配線材料の埋め込みの
後、層間絶縁膜３の表面に存在する不要な配線材料をＣ
ＭＰ技術等で除去するためである。
【００２５】次に、本発明の半導体装置の製造方法につ
いて、デュアルダマシン法を利用して製造する場合、即
ち、接続孔に配線材料が埋め込まれてなる接続プラグ
と、溝配線用溝に配線材料が埋め込まれてなる溝配線と
がデュアルダマシン法により形成されている層間絶縁膜
を有する半導体装置の製造方法について説明する。この
製造方法は、以下に説明する工程（ａ）〜（ｄ）を有す
る。
【００２６】なお、以下の説明において図１及び図２の
場合と同じ符号で表される構成要素については、図１及
び図２において説明したとおりである。
【００２７】工程（ａ） まず、有機系低誘電率材料層を少なくとも含む層間絶縁
膜を形成する。例えば、図３（ａ）に示すように、下層
配線２が形成された基板１上に、複数の有機系低誘電率
材料層３ａと無機系絶縁材料層３ｂとを交互に常法によ
り積層することにより層間絶縁膜３を形成する。この場
合、有機系低誘電率材料のみから層間絶縁膜を構成して
もよい。
【００２８】工程（ｂ） 次に、デュアルダマシン法に従って、層間絶縁膜３に接
続孔６と溝配線用溝８とを形成する（図３（ｂ））。詳
しくは、フォトリソグラフィー技術を利用して形成する
ことができる。
【００２９】工程（ｃ） 次に、層間絶縁膜３に形成された接続孔６及び溝配線用
溝８のそれぞれの内部の側壁に、側壁保護用のサイドウ
ォール７及び９を形成する（図３（ｄ））。サイドウォ
ール７及び９の形成は、サイドウォール材料を接続孔６
及び溝配線用溝８の内面を含めて層間絶縁膜３の表面に
成膜し（図３（ｃ））、エッチバックすることにより行
うことができる（図３（ｄ））。ここで、サイドウォー
ル材料の成膜は、プラズマＣＶＤ法で行うことが好まし
く、また、サイドウォ−ル材料としては、無機系材料、
特に、Ｓｉ3Ｎ4、ＳｉＯ2、ｐ−Ｓｉ及びＴｉＮから選
択される少なくとも一種を使用することが好ましい。
【００３０】また、エッチバック条件は、配線材料や層
間絶縁膜などの種類や厚みなどに応じて適宜決定するこ
とができる。
【００３１】工程（ｄ） 次に、接続孔６及び溝配線用溝８に配線材料を埋め込
み、必要に応じて層間絶縁膜３の表面に存在する不要な
配線材料をＣＭＰ技術により除去することにより接続プ
ラグ５と溝配線４とを形成する（図３（ｅ））。これに
より、本発明の半導体装置が得られる。
【００３２】以上説明した本発明の製造方法において
は、溝配線用溝、接続孔の側壁に有機系低誘電率材料が
露出しないようにサイドウォールを形成する。従って、
層間絶縁膜に損傷を与えることなく、属配線材料を溝配
線用溝や接続孔に埋め込む際に層間絶縁膜の一部である
有機系低誘電率材材料層に損傷を与えることなく埋め込
むことが可能となる。
【００３３】
【実施例】以下に本発明を実施例により具体的に説明す
る。
【００３４】実施例１ 常法により、下層配線２上に層間絶縁膜３としてＳｉＯ
2膜３ｂと有機系低誘電率材料膜３ａとを積層して成膜
し（図３（ａ））、上層配線用の溝配線用溝８と層間配
線となる接続プラグ用の接続孔６をそれぞれ形成した
（図３（ｂ））。
【００３５】なお、有機系低誘電率材料としては、前述
した式（１）の構造式のサイトップを用いた。
【００３６】各層間前縁膜の厚さは、図３（ｂ）の上部
より、無機系絶縁材料層３ｂを２００ｎｍ、２００ｎ
ｍ、１００ｎｍとし、有機系低誘電率材料膜３ａを５０
０ｎｍ、４００ｎｍ、３００ｎｍとした。
【００３７】次に有機系低誘電率材料膜３ａが表面に露
出しないように溝配線用溝８及び接続孔６の表面にＳｉ
Ｏ2膜１０を、平坦部での厚さが２００ｎｍとなるよう
に、比較的低温である３５０℃程度のプラズマＣＶＤ装
置で成膜した（図３（ｃ））。成膜条件を表１に示す。
【００３８】
【表１】（成膜条件） プラズマソース： アノード結合平行平板ＲＦ加型装置 ウェハステージ温度： ３２０℃ ＲＦパワー： ５５０Ｗ（１３．５６ＭＨｚ） ＳｉＨ4=０．１Ｌ／ｍｉｎ、Ｎ2Ｏ=１．０Ｌ／ｍｉｎ圧力 ＝ １００Ｐa
【００３９】次に、 層間絶縁膜３上のＳｉＯ2膜１０
を、表２のエッチバック条件でエッチバックすることに
より、接続孔６及び溝配線用溝８のそれぞれの側壁に、
サイドウォール７及び９を形成した（図３（ｄ））。
【００４０】
【表２】（エッチバック条件） ＲＦパワー： １２００Ｗ（１３．５６ＭＨｚ） ＣＦ4 = ５０ｍＬ／ｍｉｎ、Ａｒ＝３００ｍＬ／ｍｉｎ 圧力＝５．０Ｐａウエハ上の磁場＝１２ｍＴ（ミリステラ）
【００４１】次に、サイドウォールが形成された接続孔
６と溝配線用溝８とのそれぞれに、配線材料としてＡｌ
系材料を常法により埋め込み、層間絶縁幕３の表面上の
配線材料をＣＭＰ処理して除去することにより、図３
（ｅ）に示すような半導体装置を得た。得られた半導体
装置の層間絶縁膜３の有機系低誘電率材料層３ａは、配
線材料によって損傷を全く受けなかった。
【００４２】実施例２ 常法により、下層配線２上に層間絶縁膜３としてＳｉＯ
2膜３ｂと有機系低誘電率材料膜３ａとを積層して成膜
し（図３（ａ））、上層配線用の溝配線用溝８と層間配
線となる接続プラグ用の接続孔６をそれぞれ形成した
（図３（ｂ））。
【００４３】なお、有機系低誘電率材料としては、前述
した式（２）の構造式のフレアを用いた。
【００４４】各層間前縁膜の厚さは、図３（ｂ）の上部
より膜３ｂを２００ｎｍ、２００ｎｍ、１００ｎｍと
し、有機系低誘電率材料膜３ａを５００ｎｍ、４００ｎ
ｍ、３００ｎｍとした。
【００４５】次に有機系低誘電率材料膜３ａが表面に露
出しないように溝配線用溝８及び接続孔６の表面にＳｉ
3Ｎ4膜１０を、平坦部での厚さが２００ｎｍとなるよう
に、比較的低温である３５０℃程度のプラズマＣＶＤ装
置で成膜した（図３（ｃ））。成膜条件を表３に示す。
【００４６】
【表３】（成膜条件） ウェハステージ温度： ３２０℃、 ＲＦパワー： ５５０Ｗ（１３．５６ＭＨｚ） ＳｉＨ4=０．１Ｌ／ｍｉｎ、ＮＨ3=１．０Ｌ／ｍｉｎ圧力 ＝ １００Ｐa
【００４７】次に、 層間絶縁膜３上のＳｉ3Ｎ4膜１０
を、表４のエッチバック条件でエッチバックすることに
より、接続孔６及び溝配線用溝８のそれぞれの側壁に、
サイドウォール７及び９を形成した（図３（ｄ））。
【００４８】
【表４】（エッチバック条件 ＲＦパワー： １２００Ｗ（１３．５６ＭＨｚ） ＣＨＦ=５０ｍＬ／ｍｉｎ、Ａｒ＝３００ｍＬ／ｍｉｎ 圧力＝５．０Ｐａウエハ上の磁場＝１２ｍＴ（ミリステラ）
【００４９】次に、サイドウォールが形成された接続孔
６と溝配線用溝８とのそれぞれに、配線材料としてＡｌ
系材料を常法により埋め込み、層間絶縁幕３の表面上の
配線材料をＣＭＰ処理して除去することにより、図３
（ｅ）に示すような半導体装置を得た。得られた半導体
装置の層間絶縁膜３の有機系低誘電率材料層３ａは、配
線材料によって損傷を全く受けなかった。
【００５０】
【発明の効果】本発明によれば、有機系低誘電率材料層
を含む層間絶縁膜にデュアルダマシン法を利用して接続
用プラグと溝配線とを形成する際に、接続孔と溝配線用
溝とに配線材料を埋め込んでも配線材料によって接続孔
及び溝配線用溝のそれぞれの側壁が損傷を受けないよう
にすることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の要部断面図である。
【図２】本発明の半導体装置の要部断面図である。
【図３】本発明の半導体装置の製造方法の工程図であ
る。
【符号の説明】
１ 基板、２ 下層配線、３ 層間絶縁膜、３ａ 有機
系低誘電率材料層、４ 溝配線、５ 接続プラグ、６
接続孔、７ サイドウォ−ル、８ 溝配線用溝、９ サ
イドウォ−ル

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 接続孔に配線材料が埋め込まれてなる接
    続プラグと、溝配線用溝に配線材料が埋め込まれてなる
    溝配線とがデュアルダマシン法により形成されている層
    間絶縁膜を有する半導体装置において、層間絶縁膜が有
    機系低誘電率材料層を少なくとも含み、且つ接続孔及び
    溝配線用溝のそれぞれの内部の側壁に、側壁保護用のサ
    イドウォールが形成されていることを特徴とする半導体
    装置。
  2. 【請求項２】 サイドウォ−ルの材料が、無機系材料で
    ある請求項１記載の半導体装置。
  3. 【請求項３】 無機系材料が、Ｓｉ3Ｎ4、ＳｉＯ2、ｐ
    −Ｓｉ及びＴｉＮから選択される少なくとも一種である
    請求項２記載の半導体装置。
  4. 【請求項４】 層間絶縁膜が、有機系低誘電率材料層と
    無機系絶縁材料層との積層構造を有する請求項１〜３の
    いずれかに記載の半導体装置。
  5. 【請求項５】 無機系絶縁材料層が、Ｓｉ3Ｎ4層、Ｓｉ
    Ｏ2膜及びＴｉＮ層から選択される少なくとも一種であ
    る請求項４記載の半導体装置。
  6. 【請求項６】 接続孔に配線材料が埋め込まれてなる接
    続プラグと、溝配線用溝に配線材料が埋め込まれてなる
    溝配線とがデュアルダマシン法により形成されている層
    間絶縁膜を有する半導体装置の製造方法において、 （ａ）有機系低誘電率材料層を少なくとも含む層間絶縁
    膜を形成する工程； （ｂ）層間絶縁膜に接続孔と溝配線用溝とを形成する工
    程； （ｃ）接続孔及び溝配線用溝のそれぞれの内部の側壁
    に、側壁保護用のサイドウォールを形成する工程 （ｄ）接続孔及び溝配線用溝に配線材料を埋め込むこと
    により接続プラグと溝配線とを形成する工程；を含んで
    なることを特徴とする製造方法。
  7. 【請求項７】 工程（ｃ）のサイドウォールの形成を、
    サイドウォール材料を接続孔び溝配線用溝の内面を含め
    て層間絶縁膜の表面に成膜し、エッチバックすることに
    より行う請求項６記載の製造方法。
  8. 【請求項８】 サイドウォール材料の成膜を、プラズマ
    ＣＶＤ法で行う請求項７記載の製造方法。
  9. 【請求項９】 サイドウォ−ルの材料が、無機系材料で
    ある請求項７又は８記載の製造方法。
  10. 【請求項１０】 無機系材料が、Ｓｉ3Ｎ4、ＳｉＯ2、
    ｐ−Ｓｉ及びＴｉＮから選択される少なくとも一種であ
    る請求項９記載の製造方法。
  11. 【請求項１１】 層間絶縁膜が、有機系低誘電率材料層
    と無機系絶縁材料層との積層構造を有する請求項６〜１
    ０のいずれかに記載の製造方法。
  12. 【請求項１２】 無機系絶縁材料層が、Ｓｉ3Ｎ4層、Ｓ
    ｉＯ2膜及びＴｉＮ層から選択される少なくとも一種で
    ある請求項１１記載の製造方法。
JP9828497A 1997-03-31 1997-03-31 半導体装置及びその製造方法 Pending JPH10284600A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9828497A JPH10284600A (ja) 1997-03-31 1997-03-31 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9828497A JPH10284600A (ja) 1997-03-31 1997-03-31 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10284600A true JPH10284600A (ja) 1998-10-23

Family

ID=14215639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9828497A Pending JPH10284600A (ja) 1997-03-31 1997-03-31 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH10284600A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225697B1 (en) 1999-03-29 2001-05-01 Nec Corporation Semiconductor device and method for manufacturing the same
US6468898B1 (en) 1999-09-29 2002-10-22 Nec Corporation Method of manufacturing semiconductor device
KR20030054783A (ko) * 2001-12-26 2003-07-02 동부전자 주식회사 반도체 소자의 제조방법
US6613668B2 (en) 2000-03-20 2003-09-02 Koninklijke Philips Electronics N.V. Two layer liner for dual damascene via
KR100403454B1 (ko) * 2000-06-20 2003-11-01 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR20040049879A (ko) * 2002-12-05 2004-06-14 아남반도체 주식회사 반도체 장치 및 그의 제조 방법
US6887802B2 (en) 2002-06-10 2005-05-03 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device and semiconductor device
US6930035B2 (en) 2003-06-26 2005-08-16 Oki Electric Industry Co., Ltd. Semiconductor device fabrication method
US6975033B2 (en) 2001-12-26 2005-12-13 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
KR100596442B1 (ko) * 1999-12-30 2006-07-05 주식회사 하이닉스반도체 쌍상감법을 이용한 반도체 메모리 소자의 패턴 형성 방법
US7378352B2 (en) 2006-01-13 2008-05-27 Fujitsu Limited Method of fabricating semiconductor device
US7563705B2 (en) 2002-02-14 2009-07-21 Nec Electronics Corporation Manufacturing method of semiconductor device
CN103337476A (zh) * 2013-06-27 2013-10-02 上海华力微电子有限公司 一种减小铜互连沟槽关键尺寸的方法
KR20170048465A (ko) 2014-09-30 2017-05-08 후지필름 가부시키가이샤 다공질체의 제조 방법, 다공질체, 디바이스의 제조 방법, 디바이스, 배선 구조의 제조 방법, 배선 구조

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225697B1 (en) 1999-03-29 2001-05-01 Nec Corporation Semiconductor device and method for manufacturing the same
US6468898B1 (en) 1999-09-29 2002-10-22 Nec Corporation Method of manufacturing semiconductor device
KR100596442B1 (ko) * 1999-12-30 2006-07-05 주식회사 하이닉스반도체 쌍상감법을 이용한 반도체 메모리 소자의 패턴 형성 방법
US6613668B2 (en) 2000-03-20 2003-09-02 Koninklijke Philips Electronics N.V. Two layer liner for dual damascene via
US6667236B2 (en) * 2000-03-20 2003-12-23 Koninklijke Philips Electronics N.V. Method of manufacturing a two layer liner for dual damascene vias
KR100403454B1 (ko) * 2000-06-20 2003-11-01 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
US6975033B2 (en) 2001-12-26 2005-12-13 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
KR20030054783A (ko) * 2001-12-26 2003-07-02 동부전자 주식회사 반도체 소자의 제조방법
US7563705B2 (en) 2002-02-14 2009-07-21 Nec Electronics Corporation Manufacturing method of semiconductor device
US6887802B2 (en) 2002-06-10 2005-05-03 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device and semiconductor device
KR20040049879A (ko) * 2002-12-05 2004-06-14 아남반도체 주식회사 반도체 장치 및 그의 제조 방법
US6930035B2 (en) 2003-06-26 2005-08-16 Oki Electric Industry Co., Ltd. Semiconductor device fabrication method
US7378352B2 (en) 2006-01-13 2008-05-27 Fujitsu Limited Method of fabricating semiconductor device
CN103337476A (zh) * 2013-06-27 2013-10-02 上海华力微电子有限公司 一种减小铜互连沟槽关键尺寸的方法
KR20170048465A (ko) 2014-09-30 2017-05-08 후지필름 가부시키가이샤 다공질체의 제조 방법, 다공질체, 디바이스의 제조 방법, 디바이스, 배선 구조의 제조 방법, 배선 구조
US10373863B2 (en) 2014-09-30 2019-08-06 Fujifilm Corporation Method of manufacturing porous body, porous body, method of manufacturing device, device, method of manufacturing wiring structure, and wiring structure

Similar Documents

Publication Publication Date Title
US7560375B2 (en) Gas dielectric structure forming methods
US6177329B1 (en) Integrated circuit structures having gas pockets and method for forming integrated circuit structures having gas pockets
JP4347637B2 (ja) トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置
US20070032062A1 (en) Methods of Forming Dual-Damascene Metal Wiring Patterns for Integrated Circuit Devices and Wiring Patterns Formed Thereby
US20040232552A1 (en) Air gap dual damascene process and structure
JP2003168738A (ja) 半導体素子及びその製造方法
JP2006019480A (ja) 半導体装置の製造方法
JPH10284600A (ja) 半導体装置及びその製造方法
JP2002009149A (ja) 半導体装置およびその製造方法
KR20220104273A (ko) 반도체 장치, 촬상 장치, 및 반도체 장치의 제조 방법
WO2005104212A2 (en) Wiring structure for integrated circuit with reduced intralevel capacitance
US6218282B1 (en) Method of forming low dielectric tungsten lined interconnection system
US20020055243A1 (en) Gap-type metallic interconnect and method of manufacture
JP4540504B2 (ja) 半導体装置の製造方法
JP4717972B2 (ja) 集積回路の製造方法
US6660650B1 (en) Selective aluminum plug formation and etchback process
US6358845B1 (en) Method for forming inter metal dielectric
JP2006114724A (ja) 半導体装置及びその製造方法
KR20030001356A (ko) 유기 폴리머층 및 저유전율층을 포함하는 이층으로 형성된영역에 상부 배선 및 접속 배선을 배치한 이중 다마신회로
KR100812298B1 (ko) 엠아이엠 캐패시터 형성방법
KR100602132B1 (ko) 듀얼 다마신 패턴 형성 방법
US6599825B2 (en) Method for forming wiring in semiconductor device
KR100352304B1 (ko) 반도체 장치 및 그 제조 방법
KR20020086100A (ko) 다층 배선의 콘택 형성 방법
JP2003110017A (ja) 半導体装置およびその製造方法