KR20030001356A - 유기 폴리머층 및 저유전율층을 포함하는 이층으로 형성된영역에 상부 배선 및 접속 배선을 배치한 이중 다마신회로 - Google Patents

유기 폴리머층 및 저유전율층을 포함하는 이층으로 형성된영역에 상부 배선 및 접속 배선을 배치한 이중 다마신회로 Download PDF

Info

Publication number
KR20030001356A
KR20030001356A KR1020020035627A KR20020035627A KR20030001356A KR 20030001356 A KR20030001356 A KR 20030001356A KR 1020020035627 A KR1020020035627 A KR 1020020035627A KR 20020035627 A KR20020035627 A KR 20020035627A KR 20030001356 A KR20030001356 A KR 20030001356A
Authority
KR
South Korea
Prior art keywords
layer
dielectric constant
organic polymer
low dielectric
wiring
Prior art date
Application number
KR1020020035627A
Other languages
English (en)
Inventor
우사미다쯔야
Original Assignee
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛뽕덴끼 가부시끼가이샤 filed Critical 닛뽕덴끼 가부시끼가이샤
Publication of KR20030001356A publication Critical patent/KR20030001356A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

이중 다마신회로는, CH계 유기 폴리머층 및 다공성 MSQ 등으로 형성된 저유전율층을 포함하는 이층으로 형성된 부분에 위치되는 하부 배선 및 상부 배선을 포함한다. 유기 폴리머층 및 저유전율층은 각각에 대해 고 에칭 선택성을 가지로, 상부 그루브 및 비어홀이 양호한 형상을 갖도록 형성됨으로써, 상부 배선 및 접속 배선이 양호한 전기적 특성을 갖는 것을 허용한다. 유기 폴리머층 및 저유전율층은 밀도 및 유전율이 낮고, 즉, 이중 다마신회로의 실효 유전율이 전체적으로 감소된다.

Description

유기 폴리머층 및 저유전율층을 포함하는 이층으로 형성된 영역에 상부 배선 및 접속 배선을 배치한 이중 다마신 회로{DUAL DAMASCENE CIRCUIT WITH UPPER WIRING AND INTERCONNECT LINE POSITIONED IN REGIONS FORMED AS TWO LAYERS INCLUDING ORGANIC POLYMER LAYER AND LOW-PERMITTIVITY LAYER}
본 발명은 접속 배선에 의해 서로 연결되는 하부 배선 및 상부 배선을 갖는 집적회로장치에 관한 것으로, 보다 상세하게는, 이중 다마신 공정에 의해 제조되는 집적회로장치에 관한 것이다.
현재, 집적회로의 고성능화 및 패턴 미세화 요구에 대응하기 위해, 그와 같은 집적회로의 다양한 제조 공정 및 그와 같은 집적회로에 사용되는 재료가 연구되어 왔다. 예를 들면, 집적회로의 배선 재료로써 폴리 실리콘 또는 알루미늄을 널리 사용하고 있는 반면, 집적회로의 고성능화 및 패턴 미세화를 실현하기 위한저 저항율을 갖는 재료가 필요하다.
집적회로의 미세 배선을 구리로 형성하는 것이 제안되어 왔다. 그러나, 구리의 물성은 에칭 방법에 의해 그 자체가 패턴되는 것이 어렵고, 구리의 내부식성은 불량하다. 구리의 이와 같은 어려움 때문에, 이중 다마신 회로 공정을 채택함으로써, 구리와 같은 금속으로 형성되고, 수직의 접속 배선으로 각각이 연결되는 수평의 하부 및 상부 배선이 포함되는 집적회로를 제조하는 것이 바람직하다.
즉, 이중 다마신 공정에 의해 제조되는 집적회로, 예를 들면, 이중 다마신회로에서는, 수평의 하부 및 상부 배선을 수직의 접속 배선과 각각 접속시키기 때문에, 하부 배선이 매설된 하부 층간막의 상부면에 상부 층간막을 형성하고, 그 상부 층간막에 상부 그루브 (groove) 및 비어홀을 형성한 후, 상부 그루브 및 비어홀에 상부 배선 및 접속 배선을 매설할 필요가 있다.
상부 층간막을 유기 폴리머 또는 MSQ (Methyl Silsesquioxane) 의 단일층으로 형성하고, 상부 층간막에 그 상부면으로부터 소정의 깊이로 제 1 사진 에칭에 의해 비어홀을 형성하고, 상부 층간막에 제 2 사진 에칭에 의해 상부 그루브를 형성하고, 동시에 비어홀을 하부면으로 관통시키는 제조 공정이 있다.
상부 층간막을 제 1 층, 장벽 절연막, 제 2 층으로 형성하고, 제 1 사진 에칭으로 제 2 층, 장벽 절연막에 비어홀을 형성하고, 제 2 사진 에칭으로 제 2 층에 상부 그루브를 형성하고, 동시에, 장벽 절연막 사이에 개구로부터 제 1 층에 비어홀을 형성하는 제조 방법도 있다.
상술한 제 1 제조 방법에 따르면, 상부 층간막을 단일층으로 형성함으로써,그 결과로써 형성된 이중 다마신회로의 구조가 단순해지고, 제조 공정 단계 수가 상대적으로 적어지고, 상부 층간막을 저 밀도 소재로 형성할 수 있기 때문에, 이중 다마신회로의 실효 유전율을 감소시킬 수 있다. 그러나, 단일 층 상부 층간막에 상부 그루브 및 비어홀을 동시에 형성하므로, 상부 그루브 및 비어홀을 양호한 형상으로 형성하는 것은 어려우며, 특히, 마이크로로딩 (microloading) 때문에 상부 그루브를 소망의 깊이로 형성하는 것은 더욱 어렵다.
상술한 바와 같은 제 2 제조 공정에 따르면, 상부 그루브의 저면에 장벽 절연막을 위치시킴으로써, 상부 그루브를 소망의 깊이로 형성하는 것은 용이하다. 그러나, 상부 층간막은 제 1 층, 장벽 절연막, 및 제 2 층을 포함하는 세 층으로 구성되어야 하므로, 그 구조가 복잡해지고 제조 공정의 단계 수 또한 증가한다.
또한, 장벽 절연막을 형성하는 고밀도 재료를 사용할 필요가 있으므로 통상 고유전율 재료이기 때문에, 이중 다마신회로의 실효 유전율은 증가한다. 제 2 제조 공정에 따르면, 상부 그루브 및 비어홀을 동시에 형성하기 때문에 비어홀이 과에칭되므로 보잉 프로파일 (bowing profile) 을 띠는 경향이 있다.
상술한 문제를 해결하는 집적회로 및 그 제조 공정이 일본 특개평 제 10-112503호에 개시되어 있다.
첨부된 도면의 도 1에 도시된 바와 같이, 개시된 집적회로로써 이중 다마신회로 (100) 는 상부면에 절연막 (102), 저유전율층 (103), 및 마스크층 (104) 이 순차적으로 증착된 하부 층간막 (101) 을 갖는다. 절연층 (102) 및 마스크층(104) 은 SiO2, SiOX, 및 SiOF 등과 같은 실리콘 산화물로 형성되고, 저유전율층 (103) 은 폴리테트라플루오에틸렌 (polytetrafluoroethylene), 폴리아닐 에테르 플로라이드 (polyanile ether fluoride), 폴리이미드 플로라이드 (polyimide fluoride) 등과 같은 유기 재료로 형성된다.
하부 층간막 (101) 에 그 상부면으로부터 소정의 깊이로 하부 그루브 (111) 을 형성하고, 하부 그루브 (111) 에 하부 배선 (105) 을 매설한다. 절연층 (102) 에 그 상부면으로부터 그 하부면까지 여러 가지로 비아홀 (112) 을 형성한다. 비어홀 (112) 에 접속 배선 (106) 을 매설한다.
저유전율층 (103) 에 그 상부면으로부터 그 하부면까지 여러 가지로 상부 그루브 (113) 을 형성하고, 상부 배선 (107) 을 상부 그루브 (113) 에 매설한다. 하부 배선 (105), 접속 배선 (106), 및 하부 배선 (107) 을 알루미늄 합금으로 형성하고, 하부 배선 (105) 및 상부 배선 (107) 을 접속 배선 (106) 에 의해 서로 연결한다.
상술한 구조를 갖는 이중 다마신회로 (100) 를 조립하는 공정을 간단하게 아래에 설명한다.
먼저, 하부 층간막 (101) 에 그 상부면으로부터 소정의 깊이로 형성된 하부 그루브에 하부 배선 (105) 을 매설한다. 그 하부 절연막 (105) 이 매설된 하부 층간막 (101) 의 상부면에 실리콘 산화물로부터의 절연막 (102), 저유전율층 (103), 마스크층 (104) 를 순차적으로 성막시킨다.
그 다음에, 그 마스크층 (104) 의 상부면에 상부 그루브 (113) 과 같이 형성된 개구를 갖는 레지스트 마스크 (도시되지 않음) 를 형성한다. 레지스트 마스크에 의한 플라즈마 에칭에 의해 상부 그루브 (113) 과 대응하는 개구를 마스크층 (104) 에 형하고, 그 레지스트 마스크를 제거한다.
마스크층 (104) 의 상부면 및 저유전율층 (103) 의 노출된 영역의 상부면에 비어홀 (112) 과 같이 형성된 개구를 갖는 레지스트 마스크 (도시하지 않음) 를 형성한다. 레지스트 마스크를 사용하여 플라즈마 에칭에 의해 저유전율층 (103) 및 절연층 (102) 에 비어홀 (112) 을 형성한 후, 레지스트 마스크를 제거한다.
레지스트 마스크를 사용한 플라즈마 에칭에 의해 저유전율층 (103) 에 상부 그루브 (113) 을 형성한다. 상부 그루브 (113) 및 비어홀 (112)를 알루미늄 합금으로 매설하고, 이 어셈블리의 상부면을 CMP (Chemical Mechanical Polishing) 에 의해 연마, 즉, 구리로 형성되고 서로 접속되는 하부 배선 (105), 접속 배선 (106), 및 상부 배선 (107) 을 포함하는 이중 다마신 접속 배선 (100) 의 형성을 완료한다.
이중 다마신 회로 (100) 에서는, 저유전율층 (103) 및 절연층 (102) 이 각각에 대한 고 에칭 선택성을 갖기 때문에, 상부 그루브 (113) 및 비아 홀 (112) 을 소망의 형상으로 양호하게 형성하여 접속 배선 (106) 및 상부 배선 (107) 의 전기적 특성이 양호하게 되는 것이 가능하다. 그러나, 절연층 (102) 은 4.2 내지 4.3의 고 유전율 범위를 갖는 실리콘 산화물로 형성되기 때문에, 이중 다마신회로 (100) 전체의 실효 유전율을 낮추는 것은 어렵다.
비록, 일본 특개평 제 10-112503호에서 개시되지 않았지만, 접속 배선 (106) 을 상부 배선 (107) 이 하부 배선 (105) 에 접속하도록 하기 때문에, 접속 배선 (106) 이 형성된 위치에 하부 배선 (105) 을 위치시킨다. 그러나, 만약, 비어홀 (112) 을 형성하기 위한 플라즈마 에칭이 하부 배선 (105) 에 도달한다면, 이 때에는 하부 배선 (105) 은 부식되고 전기적 특성이 저하된다.
상술한 문제점을 제거하기 위해, 장벽 절연막 (도시되지 않음) 을 하부 배선의 상부면 상에 적층하여, 비아홀 (112) 을 형성하기 위한 플라즈마 에칭으로부터 하부 배선 (105) 을 보호하는 것이 알려져 있다. 이와 같은 장벽 절연막은 통상 실리콘 니트라이드로 형성된다.
이중 다마신회로 (100) 에서는, 절연층 (102) 을 실리콘 산화물로 형성하기 때문에, 실리콘 니트라이드의 장벽 절연막에 대한 에칭 선택성이 낮게 된다. 따라서, 절연막 (102) 을 플라즈마 에칭하고자 할 때, 장벽 절연막 또한 에칭되어 제거될 가능성이 높으므로, 하부 배선 (105) 을 효과적으로 보호하지 못하게 된다.
본 발명의 목적은, 상부 배선 및 접속 배선이 양호한 형상으로 형성되어 전기적 특성이 우수하고 실효 유전율이 양호하게 감소된 집적회로장치, 및 그와 같은 집적회로장치의 제조 방법을 제공하는 것이다.
도 1은 통상의 집적회로장치의 이중 다마신회로의 내부 구조를 도시하는 수직 단면도.
도 2는 본 발명의 제 1실시예에 따른 집적회로장치의 이중 다마신회로의 내부 구조를 도시하는 수직 단면도.
도 3a 내지 도 3c는 도 2에 도시된 집적회로장치를 제조하는 방법의 순차적인 단계를 도시하는 수직 단면도.
도 4a 내지 도 4c는 도 2에 도시된 집적회로장치를 제조하는 방법의 순차적인 단계를 도시하는 수직 단면도.
도 5a 내지 도 5c는 도 2에 도시된 집적회로장치를 제조하는 방법의 순차적인 단계를 도시하는 수직 단면도.
＊도면의 주요부분에 대한 부호의 설명＊
200 : 집적회로장치의 다마신회로
201 : 하부 층간막
202 : 절연막
203 : 유기 폴리머층
203 : 장벽 절연막
204 : 저유전율층
211 : 상부 그루브
212 : 비어홀
213 : 하부 그루브
221 : 하부 배선
222 : 접속 배선
223 : 상부 배선
본 발명에 따른 집적회로장치는 하부 배선, 상부 배선, 접속 배선, 하부 층간막, 및 장벽 절연막을 갖는다. 하부 층간막에는 그 상부면으로부터 소정의깊이로 하부 그루브를 형성하고, 그 하부 그루브에 하부 배선을 매설한다. 하부 배선이 매설된 하부 층간막의 상부면상에는 장벽 절연막을 적층한다.
본 발명에 따른 제 1 집적회로장치는, 장벽 절연막의 상부면에 CH계 유기 폴리머층을 형성하고, 그 유기 폴리머층상에 저유전율층을 저유전율층을 적층한다. 저유전율층을 MSQ, HSQ (Hydrogen Silsequioxane), MHSQ (Methyl Hydrogen Silsequioxane), 및 탄소 함유 실리콘 산화막의 하나로 형성한다. 저유전율층에는, 그 상부면으로부터 유기 폴리머층의 상부면까지 형성된 상부 그루브에 상부 배선을 매설한다. 그 상부 그루브의 저면으로부터 하부 배선의 상부면까지 유기 폴리머층과 장벽 절연막을 관통시켜 비아홀이 형성된다. 비어홀에 매설된 접속 배선은, 하부 배선 및 상부 배선을 서로 연결한다.
본 발명에 따른 제 2 집적회로장치는, 장벽 절연막의 상부면에 저유전율층을 적층하고, 저유전율층의 상부면에 유기 폴리머층을 적층한다. 유기 폴리머층의 상부면으로부터 저유전율층까지 형성된 상부 그루브에 상부 배선을 매설한다. 상부 그루브의 저면으로부터 하부 배선의 상부면까지, 저유전율층 및 장벽 절연막을 관통하는 비어홀에 접속 배선을 매설한다.
제 1 및 제 2 집적회로장치에서는, 상부 배선이 유기 폴리머층 및 하부 유전층 중 한 층에 배치하고, 나머지 한 층에 접속 배선을 배치한다. 유기 폴리머층 및 저유전율층은 각각에 대해 고 에칭 선택성을 갖고 있어, 상부 그루브 및 비어홀을 양호한 형상으로 형성함으로써, 상부 배선 및 접속 배선이 양호한 전기적 특성을 갖도록 허용한다. 유기 폴리머층 및 저유전율층은 밀도 및 유전율이감소하므로, 집적회로장치의 실효 유전율이 전체적으로 감소한다.
전술한 집적회로장치에서는, 유기 폴리머층은 폴리페닐렌 (polyphenylene), 폴리알릴렌 (polyarylene), 폴리알릴렌 에테르 (polyarylene ether), 및 벤조사이클로부텐 (benzocyclobutene) 등으로 형성한다. 유기 폴리머층은 저유전율층에 대해 고 에칭 선택성을 갖고 저유전율을 갖는 재질로 형성되므로, 상부 배선층 및 접속 배선은 양호한 형상으로 형성되며 양호한 전기적 특성을 갖고, 집적회로장치의 실효 유전율이 전체적으로 감소된다.
적어도 하나의 저유전율층 및 유기 폴리머층은 다공성 구조이다. 즉, 저유전율층과 유기 폴리머층 중 적어도 하나의 유전율이 감소되기 때문에, 집적회로장치의 실효 유전율은 전체적으로 더욱 감소된다.
하부 배선, 상부 배선, 및 접속 배선은 구리로 형성한다. 하부 배선, 상부 배선, 및 접속 배선은 그 물성 때문에 패턴화되기 어렵고, 내부식성이 낮은 구리 구리는 제조 공정에서 부식되지 않는다. 따라서, 하부 배선, 상부 배선, 및 접속 배선은 양호한 전기적 특성을 갖는다.
탄소 함유 실리콘 산화막으로 형성된 저유전율층의 상부면은 CMP에 의해 평탄화되기 때문에, 심지어, 하부 층간막 및 하부 배선의 상부면이 CMP에 의해 평탄화되지 않더라도, 상기 상부면에 증착된 저유전율층 및 유기 폴리머층의 상부면은 평탄화된다. 따라서, 유기 폴리머층의 상부면에 형성된 그루브에 금속층을 증착하여 상부 배선을 형성하고 CMP에 의해 연마할 때, 원하지 않는 금속층이 유기 폴리머층에서 남게되어 잔류 금속층에 의한 결함이 발생하는 것을 방지한다.
제 1 집적회로장치를 제조하는 방법에 따르면, 하부 층간막의 상부면으로부터 소정의 깊이로 형성된 하부 그루브에 하부 배선을 매설하고, 그 하부 배선이 매설된 하부 층간막의 상부면에 장벽 절연막을 적층한다. 장벽 절연막의 상부면에 CH계 유기 폴리머층을 적층하고, 그 유기 폴리머층의 상부면에 MSQ, HSQ, MHSQ, 및 탄소 함유 실리콘 산화막으로 형성된 저유전율층을 형성하고, 저유전율층의 상부면으로부터 유기 폴리머층의 상부면까지 개구를 형성한다. 그 개구의 저면으로부터 장벽 절연막의 상부면까지 유기 폴리머층에 비어홀을 형성하고, 비어홀의 위치에 저유전율층의 상부면으로부터 유기 폴리머층의 상부면까지 상부 그루브를 형성한다. 상부 그루브의 저면에 개구되어 있는 비어홀을 노출된 장벽 절연막에서 제거함으로써 하부 배선의 상부면까지 연장하고, 비어홀 및 상부 그루브에 금속체를 매설함으로써 접속 배선 및 상부 배선을 형성한다.
전술한 제 1 집적회로장치를 제조하는 방법에서는, 저유전율층 및 유기 폴리머층은 각각에 대해 고 에칭 선택성을 가지므로, 상부 그루브 및 비어홀이 소망의 형상으로 양호하게 형성되되도록 한다. 저유전율층 및 유기 폴리머층에 대응하는 장벽 절연막의 에칭 선택성이 높으므로, 비어홀 및 상부 그루브를 형성할 때, 하부 배선이 부식되는 것을 방지한다. 저유전율층 및 유기 폴리머층의 유전율이 낮으므로, 실효 유전율이 낮은 집적회로장치를 제조할 수 있다.
제 2 집적회로장치를 제조하는 방법에 따르면, 장벽 절연막의 상부면상에 저유전율층 및 유기 폴리머층을 순차적으로 적층하고, 유기 폴리머층의 상부면으로부터 저유전율층의 상부면까지 개구를 형성한다. 그 개구의 저면으로부터 장벽절연막의 상부면까지 저유전율층에 비어홀을 형성하고, 그 비어홀의 위치에 있는 유기 폴리머층의 상부면으로부터 저유전율층의 상부면까지 상부 그루브를 형성한다. 그 상부 그루브의 저면에 개구된 비어홀을 노출된 장벽 절연막에서 제거시켜 하부 배선의 상부면으로 관통하고, 비어홀 및 상부 그루브에 금속체를 완전하게 매설시켜, 접속 배선 및 상부 배선을 형성한다.
제 2 집적회로장치를 제조하는 전술한 방법에 의하면, 유기 폴리머층 및 저유전율층의 에칭 선택성이 증가됨으로써, 상부 그루브 및 비어홀이 소망의 형상으로 양호하게 형성되도록 한다. 저유전율층 및 유기 폴리머층에 대응하는 장벽 절연막의 에칭 선택성이 높아짐으로써, 비어홀 및 상부 그루브를 형성할 때, 하부 배선이 부식되는 것을 방지한다. 유기 폴리머층 및 저유전율층의 유전율이 낮아짐으로써, 실효 유전율이 감소된 집적회로장치의 제조가 제조될 수 있다.
제 3 집적회로장치의 제조 방법에서는, 탄소 함유 실리콘 산화막을 포함하는 저유전율층을 장벽 절연막의 상부면에 증착하고, 저유전율층의 상부면을 CMP에 의해 연마한 후, 저유전율층의 평탄화된 상부면에 유기 폴리머층을 증착한다.
전술한 제 3 집적회로장치의 제조 방법에 의하면, 하부 계면 및 하부 배선의 상부면이 CMP에 의해 평탄화되지 않더라도, 상기 상부면상에 증착된 하부 유전층 및 유기 폴리머층의 상부면은 평탄화된다. 따라서, 유기 폴리머층의 상부면에 형성된 그루브에 금속층을 증착할 때, 원하지 않는 금속층이 유기 폴리머층에서 제거되므로, 잔류 금속층에 의한 결함이 발생되는 것이 방지된다.
본 발명의 전술한 목적, 다른 목적, 특징 및 장점은 다음의 설명으로부터 다음의 설명으로부터 본 발명의 예를 도시한 첨부된 도면을 참조로 하여 명백해질 것이다.
도 2 내지 도 5c를 참조하여, 본 발명의 실시예를 설명한다.
도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 집적회로장치의 이중 다마신회로 (200) 는 장벽 절연막 (202), 유기 폴리머층 (203), 저유전율층 (204), 제 1 마스크층 (205) 및 제 2 마스크층 (206) 이 순차적으로 증착된 하부 층간막 (201) 을 갖는다.
하부 층간막 (201) 에 그 상부면으로부터 소정의 깊이로 0.4㎛의 폭을 갖는 하부 그루브 (211) 을 형성한다. 하부 그루브 (211) 에는 하부 배선 (221) 및 하부 그루브 (211) 의 벽간에 금속 장벽 (207) 을 개재하여 하부 배선 (221) 이 매설된다. 금속 장벽 (207) 은 300Å의 두께를 갖고, TaN으로 형성되며, 하부 배선 (221) 은 구리로 형성된다.
장벽 절연막 (202) 은 500Å의 두께를 갖고, P-SiC로 형성된다. 하부 층간막 (201) 의 상부면 및 하부 배선 (221) 의 하부면에 장벽 절연막 (202) 을 형성한다. 유기 폴리머층 (203) 은 폴리페닐렌 (polyphenylene), 폴리알릴렌 (polyarylene), 폴리알릴렌 에테르 (polyarylene ether), 벤조사이크로부텐 (benzocyclobutene) 등과 같은 CH계 유기 폴리머로 형성하고, 3000Å의 두께를 갖는다. 유기 폴리머 (203) 및 장벽 절연막 (202) 에는, 상부면으로부터 하부면까지 0.2㎛의 직경을 갖는 비어홀 (212) 을 형성한다. 비어홀 (212) 에 구리 배선 (222) 을 매설한다.
저유전율층 (204) 은 2000Å의 두께를 갖고, 다공성 MSQ로 형성된다. 제 1 마스크층 (205) 은 500Å의 두께를 갖고 SiO2로 형성된다. 제 2 마스크층 (206) 은 500Å의 두께를 갖고, SiN으로 형성된다. 제 2 마스크층 (206), 제 1 마스크층 (205), 저유전율층 (204) 에 3000Å의 깊이 (213) 및 0.4㎛의 폭을 갖는 상부 그루브를 형성한다. 상부 배선 (223) 및 상부 그루브 (213) 의 벽간에 개재된 금속 장벽 (203) 과 함께 구리 상부 배선 (223) 을 상부 그루브 (213) 에 묻는다. 금속 장벽 (203) 은 300Å의 두께를 가지며, TaN으로 형성된다.
본 실시예에 따른 이중 다마신회로 (200) 에서는, 하부 배선 (221) 을 상부 배선 (223) 과 동일한 방법으로 형성한다. 따라서, 하부 층간막 (201) 에 제 1, 2 마스크 층 (205, 206) 과 유사한 마스크층 (209, 210) 을 위치시킨다.
본 발명에 따른 이중 다마신회로 (200) 의 제조 방법을 아래에 설명한다. 먼저, 후술할 상부 배선 (223) 과 동일한 방법으로, 하부 층간막 (201) 의 상부면으로부터 소정의 깊이로 하부 그루브 (211) 을 형성하고, 하부 배선 (221) 을 하부 그루브 (211) 에 매설한다. 다음으로, 도 3a에 도시된 바와 같이, 하부 배선막 (221) 이 매설된 하부 층간막 (201) 의 상부면에, 장벽 절연막 (202), 유기 폴리머층 (203), 하부 유전층 (204), 제 1 마스크층 (205), 및 제 2 마스크층 (206) 을 순차적으로 적층한다.
장벽 절연막 (202) 은, 플라즈마 CVD (chemical vapor deposition) 에 의해 성막되고, 유기 폴리머층 및 저유전율층 (204) 은 소정의 재료를 도포시키고 소성(baking) 함으로써 형성한다. 유기 폴리머층 (203) 의 상부면에 도포되는 MSQ에 다량의 미세 공기 거품을 주입함으로써, 저유전율층 (204) 을 다공성 MSQ로 형성한다.
다음으로, 도 3b에 도시된 바와 같이, 상부 그루브 (213) 과 대응되는 개구 형상을 갖는 레지스트 마스크 (231) 를 제 2 마스크막 (206) 의 상부면에 형성한다. 도 3c에 도시된 바와 같이, 레지스트 마스크 (231) 를 이용한 플라즈마 에칭에 의해 제 2 마스크층 (206) 에 상부 그루브 (213) 과 대응하는 형상을 갖는 개구를 형성한다.
제 2 마스크층 (206) 의 공정 후, 레지스트 마스크 (231) 를 O2에싱 (ashing) 에 의해 제거한다. 도 4a에 도시된 바와 같이, 비어홀 (212) 과 대응되는 개구 형상의 레지스트 마스크 (232) 를 제 2 마스크층 (206) 에 노출된 제 1 마스크층 (205) 의 상부면에 형성한다.
도 4b에 도시된 바와 같이, 레지스트 마스크 (232) 를 이용한 플라즈마 에칭에 의해, 유기 폴리머층 (203) 의 상부면에 비어홀과 대응하는 형상을 갖는 개구 (212) 를 제 1 마스크층 (205) 및 저유전율층 (204) 에 순차적으로 형성한다. 그 후, 도 4c에 도시된 바와 같이, 그 공정이 완료된 후 플라즈마 에칭에 의해 레지스트 마스크 (232) 를 제거하고, 동시에 제 1 마스크층 (205) 을 에칭 마스크로써 장벽 절연막 (202) 의 상부면에 있는 유기 폴리머층 (203) 에 비어홀 (212) 을 형성한다.
이 유기 폴리머층 (203) 에 비어홀 (212) 을 형성하기 위한 플라즈마 에칭에서는, 반응 가스로서 N2+H2를 사용하고, 스테이지 온도를 0℃ 내지 30℃의 범위로 설정하고, 가스 압력을 300mTorr 내지 1000mTorr의 범위로 설정하고, 전력을 1000W 내지 2000W의 범위로 설정한다.
다음으로, 도 5a에 도시된 바와 같이, 제 2 마스크층 (206) 을 에칭 마스크를 이용하여, 유기 폴리머층 (203)의 상부면으로부터 제 1 마스크층 (206) 및 저유전율층 (204) 에 플라즈마 에칭에 의해 상부 그루브 (213) 을 순차적으로 형성한다. 상부 그루브 (213) 을 형성한 후, 유기 제거 용액을 이용하여 상부 그루브 (213) 의 형성 시 각 영역에 남아있는 증착물을 제거한다.
제 1 마스크층 (206) 및 저유전율층 (204) 에 상부 그루브 (213) 을 형성하기 위한 플라즈마 에칭에서는, C4F8+N2+Ar+O2또는 C4F8+N2+Ar+CO의 반응 가스를 사용하고, 스테이지 온도를 0 내지 30℃로 설정하고, 가스 압력을 10 내지 100mTorr의 범위로 설정하고, 전력을 100 내지 600W의 범위로 설정한다.
그 후, 도 5b에 도시된 바와 같이, 유기 폴리머층 (203) 을 에칭 마스크로서 하여 장벽 절연막 (202) 의 플라즈마 에칭에 의해, 비어홀 (212) 을 하부 배선 (221) 의 상부면까지 관통한다. 즉, 비어홀 (212)을 형성하고, 유기 제거 용액으로 각 영역에 잔류하는 증착물을 제거한다.
장벽 절연막 (202) 을 통해 비어홀 (212) 을 관통시키는 플라즈마 에칭에서는, C4F8+N2+Ar의 반응 가스를 사용하고, 스테이지 온도를 0 내지 30℃로 설정하고,가스 압력을 10 내지 100mTorr의 범위로 설정하고, 전력을 100 내지 600W의 범위로 설정한다.
제 2 마스크층 (206) 의 상부면으로부터 하부 배선 (221) 의 상부면까지 상부 그루브 (213) 및 비어홀 (212) 이 순차적으로 개구되어 있다. 도 5c에 도시된 바와 같이, 진공중의 스퍼터링법에 의해 표면에 금속 장벽 (208) 을 300Å의 두께로 성막시킨다.
다음으로, 금속 장벽 (208) 의 표면에 진공을 유지시키고 스퍼터링법에 의해, 구리막 (233) 을 1000Å의 두께로 성막시키고, 구리막 (233) 의 표면에 도금에 의해 구리층 (234) 을 6000Å의 두께로 성막시킨다. 다음으로, CMP에 의해 제 2 마스크층 (206) 의 상부면과 같은 높이가 되도록, 금속 장벽 (208), 구리막 (233), 및 구리층 (234) 을 연마하여, 도 2에 도시된, 이중 다마신회로 (200) 를 완성한다.
본 발명에 따른 이중 다마신회로 (200) 에서는, CH계 유기 폴리머층 (203) 의 유전율이 2.5 내지 2.6의 범위이고, 다공성 MSQ의 저유전율층 (204) 의 유전율이 2.0 내지 2.2의 범위이다. 따라서, 회로 전체의 실효 유전율은 양호하게 감소된다.
특히, 저유전율층 (204) 은 다공 구조이므로, 전체 회로의 실효 유전율은 양호하게 감소된다. 저유전율층 (204) 및 유기 폴리머층 (203) 의 각각에 대한 에칭 선택성이 높기 때문에, 상부 그루브 (213) 및 비어홀 (212) 을 소망의 형상으로 양호하게 형성하는 것이 가능하므로, 상부 배선 (233) 및 접속 배선 (222) 이양호한 전기적 특징을 갖도록 한다.
유기 폴리머층 (203) 및 저유전율층 (204) 에 대응하는 P-SiC의 장벽 절연막 (202) 은 양호한 에칭 선택성을 갖기 때문에, 하부 배선 (221) 이 부식되는 것을 방지할 수 있으므로, 장벽 절연막 (221) 만을 에칭할 수 있다. 따라서, 비어홀 (212) 및 상부 그루브 (213) 을 형성할 때, 하부 배선 (221) 은 부식되지 않으므로, 하부 배선 (221) 및 접속 배선 (222) 간의 접속 상태의 전기적 특성은 양호하다.
본 발명에 따른 제조 방법에서는, 저유전율층 (204) 의 상부면에 제 1 마스크층 (205) 을 형성시켜, 유기 폴리머층 (203) 에 비어홀 (212) 을 형성하고, 제 2 마스크층 (206) 을 이용한 플라즈마 에칭에 의해, 제 1 마스크층 (205) 및 저유전율층 (204) 에 상부 그루브 (213) 을 형성한다. 따라서, 저유전율층 (204) 의 상부면으로부터 레지스트 마스크를 제거시킬 필요가 없고, 즉, 레지스트 마스크 등의 형성 및 제거에 의한 저유전율층 (204) 의 저하을 방지한다.
본 발명은 전술한 실시예로 한정되는 것이 아니고, 그 목적으로부터 벗어나지 않고 다양한 방법으로 구현되도 무방하다. 예를 들면, 전술한 실시예에서는, 장벽 절연막 (202) 상에 유기 폴리머층 (203) 및 저유전율층 (204) 을 순차적으로 형성한 이중 다마신회로 (200) 를 예시하였다. 그러나, 장벽 절연막 (202) 의 상부면에 저유전율층 (204) 및 유기 폴리머층 (203) 을 순차적으로 적층시켜 이중 다마신 회로 (도시하지 않음) 를 증착하여 제조해도 무방하다.
전술한 이중 다마신회로에서, 상부 배선 (223) 을 형성하는 유기 폴리머층(203) 의 두께의 변화없이 상부면을 평탄화하기 위해, 저유전율층 (204) 의 상부면을 CMP에 의해 평탄화시킨다. 그러나, CMP는 저유전율층 (204) 에 수행될 수 있기 때문에, 유기 폴리머층 (203) 에 수행하는 것은 곤란하지만, 장벽 절연막 (202) 상에 저유전율층 (204) 및 유기 폴리머층 (203) 을 순차적으로 증착시켜 적층된 이중 다마신 회로는 그 회로의 상부면을 더욱 쉽게 평탄화 할 수 있다.
보다 상세하게는, 상부 배선 (223) 과 동일한 공정으로 하부 배선 (221) 을 제조하기 때문에, 하부 층간막 (201) 의 상부면에 하부 그루브 (211) 과 함께 금속막 (도시되지 않음) 을 형성함으로써, 하부 그루브 (221) 에 매설된 하부 배선 (221) 을 제조하고, 하부 층간막 (201) 의 상부면이 노출될 때까지 금속막을 연마한다.
본 발명의 발명자는 실제로 전술한 방법으로 하부 배선 (221) 을 제조할 때, 하부 배선 (221) 의 상부면이 하부 층간막 (201) 의 상부면에 대해 아래로 그루브가 형성되는 것을 발견하였다. 만약, 유기 폴리머층 (203) 및 저유전율층 (204) 이 전술항 구조로 형성된다면, 이러한 층의 상부면 또한 하부 배선 (221) 상에 아래로 움푹 패일 것이다. 이 때, 발명자는 금속 장벽 (208), 구리막 (233) 및 구리층 (234) 을 제 2 마스크층 (206) 의 상부면과 같은 수준이 되도록 CMP에 의해 연마할 때, 원하지 않는 금속층은 제 2 마스크층 (206) 의 표면에서 제거되지 않은채 남아서 결함을 유발하는 것을 발견했다.
전술한 문제를 방지하기 위해, 저유전율층 (204) 및 유기 폴리머층 (203) 을 장벽 절연막 (202) 의 상부면에 순차적으로 증착하여, CMP에 의해 저유전율층(204) 의 상부면을 평탄화하고, 그 후, 유기 폴리머층 (203) 을 증착하는 것이 바람직하다. 이 경우 저유전율층 (204) 은 MSQ, HSQ, MHSQ, 또는 탄소 함유 실리콘 산화막으로 형성되어도 무방하다. 그러나, 이러한 재료들 중, 6 GPa의 고 탄성 계수 (Young' modulus) 및 1.0 GPa의 고 빅커스 경도 (Vickers hardeness) 를 갖는 탄소 함유 실리콘 산화막이 가장 바람직하다.
또한, 플라즈마 CVD 방법에 의해, 유기 실란 (organosilane) 가스, 산소 함유 가스 일부, 및 적어도 이들을 함유하는 가스, 및 유기 실록산 (ORGANO siloxane) 가스 일부와 적어도 이를 함유하는 가스로써, 전술한 탄소-함유 실리콘 산화물을 형성할 수 있다. 또한, 전술한 기계적 경도는 박막의 조건을 최적화함으로써 실현할 수 있다.
전술한 실시예에서는, 저유전율층 (204) 을 다공성 MSQ로 형성한다. 그러나, 저유전율층 (204) 을 다공성 HSQ, 다공성 MHSQ, MSQ, HSQ, MHSQ 등으로 형성해도 무방하다. 유기 폴리머층 (203) 또한 다공성 구조가 되어도 무방하다.
전술한 실시예에서는, 장벽 절연막 (202) 을 P-SiC로 형성한다. 그러나, 장벽 절연막 (202) 을 P-SiCN, P-SiCO 등으로 형성해도 무방하다.
본 발명의 바람직한 실시예를 특정 용어를 사용하여 설명하였으나, 이는 단지 예시의 목적으로, 다음의 청구 범위의 사상 및 범위로부터 일탈함없이 다양하게 변형 및 변화를 가할 수 있는 것으로 이해하여야 한다.
본 발명의 집적회로장치에서는, 상부 배선 및 접속 배선이 위치하는 부분이유기폴리머층 및 저유전율층의 이층으로 형성되어, 유기폴리머층 및 저유전율층의 에칭 선택성이 높아지므로, 상부 그루브 및 비어홀이 양호한 형상으로 형성됨으로써, 상부 배선 및 접속 배선의 전기적 특성이 양호하게 되고, 더불어 유기 폴리머층 및 저유전율층은 저밀도의 저유전율을 갖고, 회로 전체의 실효 유전율 또한 감소된다.
또한, 상술한 집적회로장치에 있어서, 유기 폴리머층은 폴리페닐렌, 폴리아닐렌, 폴리알릴렌에테르, 및 벤조시클로부텐 중 하나로 이루어지고, 유기 폴리머층 및 에칭선택성이 높은 저유전율 재료로 저유전율층이 형성되므로, 상부 배선 및 접속 배선은 양호한 형상 및 양호한 전기적인 특성을 갖게 되고, 회로 전체의 실효 유전율 또한 저하된다.
또한, 저유전율층 및 유기 폴리머층은 적어도 일부분이 다공성 구조로 형성되어, 저유전율층 및 유기 폴리머층의 적어도 일부분의 유전율이 감소되기 때문에, 그 회로 전체의 실효 절연율이 감소된다.
또한, 하부 배선, 상부 배선, 및 접속 배선이 구리로 형성됨으로써, 물성적으로 패턴화가 곤란한 구리로 하부 배선, 상부 배선, 및 접속 배선을 소망의 패턴으로 형성할 수 있기 때문에, 물성적으로 내부식성이 낮은 구리가 제조공정에서 부식되지 않도록 하므로, 하부 배선, 상부 배선, 및 접속 배선의 전기적 특성이 양호해진다.
본 발명의 제 1 집적회로장치의 제조 방법에서는, 저유전율층 및 유기 폴리머층의 에칭 선택성이 향상되고, 상부 그루브 및 비어홀을 소망의 형상으로 양호하게 형성할 수 있으므로, 저유전율층 및 유기 폴리머층에 대응하는 폴리머 절연막의 에칭 선택성이 증가되어, 비어홀 및 상부 그루브를 형성한 곳에서 하부 배선이 부식되는 것이 방지되고, 저유전율층 및 유기 폴리머층의 유전율이 감소되어 실효 절연율이 감소되는 집적회로장치를 제조할 수 있다.
본 발명의 제 2 집적회로장치의 제조 방법에서는, 유기 폴리머층 및 저유전율층의 에칭 선택성이 증가되고, 상부 그루브 및 비어홀을 소망의 형상으로 양호하게 형성할 수 있으므로, 저유전율층 및 유기 폴리머와 대응되는 폴리머 절연막의 에칭 선택성이 증가되고, 비어홀 및 상부 그루브를 형성한 곳에서 하부 배선이 부식되는 것이 방지되고, 유기 폴리머층 및 저유전율층의 유전율이 감소되어, 실효 유전율이 감소되는 집적회로장치를 제조할 수 있다.

Claims (12)

  1. 하부 층간막;
    상기 하부 층간막에, 상기 하부 층간막의 상부면으로부터 소정의 깊이로 형성된 하부 그루브에 매설된 하부 배선;
    상기 하부 배선이 매설된 상기 하부 층간막의 상부면에 적층된 장벽 절연막;
    상기 장벽 절연막의 상부면에 적층되는 CH계 유기 폴리머층;
    상기 유기 폴리머층의 상부면에 적층되고, MSQ, HSQ, MHSQ, 및 탄소 함유 실리콘 산화막의 하나로 형성된 저유전율층;
    상기 저유전율층에, 상기 저유전율층의 상부면으로부터 상기 하부 전극의 상부면까지 형성된 상부 그루브에 매설된 상부 배선; 및
    상기 상부 그루브의 저면으로부터 상기 하부 회로의 상부면까지, 상기 유기 폴리머층 및 상기 장벽 절연막에 형성된 비어홀에 매설된 접속 배선을 포함하는 것을 특징으로 하는 집적회로장치.
  2. 하부 층간막;
    상기 하부 층간막에, 상기 하부 층간막의 상부면으로부터 소정의 깊이로 형성된 하부 그루브에 매설된 하부 배선;
    상기 하부 배선이 매설된 상기 하부 층간막의 상부면 상에 적층되는 장벽 절연막;
    상기 장벽 절연막의 상부면에 적층되고, MSQ, HSQ, MHSQ 및 탄소 함유 실리콘 산화막의 하나로 형성된 저유전율층;
    상기 저유전율층의 상부에 적층된 CH계 유기 폴리머층;
    상기 유기 폴리머층의 상부면으로부터 상기 저유전율층의 상부면까지 형성된 상부 그루브에 매설된 상부 배선; 및
    상기 상부 그루브에, 상기 상부 그루브의 저면으로부터 상기 하부 배선의 상부면까지 상기 저유전율층과 상기 장벽 절연막에 형성된 비어홀에 매설된 접속 배선을 포함하는 것을 특징으로 하는 집적회로장치.
  3. 제 1항에 있어서, 상기 유기 폴리머층은 폴리페닐렌 (polyphenylene), 폴리알릴렌 (polyarylene), 폴리알릴렌 에테르 (polyarylene ether), 및 벤조사이클로부텐 (benzocyclobutene) 중 하나인 것을 특징으로 하는 집적회로장치.
  4. 제 2항에 있어서, 상기 유기 폴리머층은 폴리페닐렌 (polyphenylene), 폴리알릴렌 (polyarylene), 폴리알릴렌 에테르 (polyarylene ether), 및 벤조사이클로부텐 (benzocyclobutene) 중 하나인 것을 특징으로 하는 집적회로장치.
  5. 제 1항에 있어서, 상기 저유전율층 및 상기 유기 폴리머층 중 적어도 하나는 다공성 구조인 것을 특징으로 하는 집적회로장치.
  6. 제 2항에 있어서, 상기 저유전율층 및 상기 유기 폴리머층 중 적어도 하나는 다공성 구조인 것을 특징으로 하는 집적회로장치.
  7. 제 1항에 있어서, 상기 하부 배선, 상기 상부 배선, 및 상기 접속 배선은 구리로 형성되는 것을 특징으로 하는 집적회로장치.
  8. 제 2항에 있어서, 상기 하부 배선, 상기 상부 배선, 및 상기 접속 배선은 구리로 형성되는 것을 특징으로 하는 집적회로장치.
  9. 제 2항에 있어서, 상기 저유전율층은 상기 탄소 함유 실리콘 산화막을 포함하고, 상기 화학 기계적 연마에 의해 평탄화된 상부면을 갖는 것을 특징으로 하는 집적회로장치.
  10. 하부 층간막에, 상기 하부층간막의 상부면으로부터 소정의 깊이로 형성된 하부 그루브에 하부 배선을 매설하는 단계;
    상기 하부 배선이 매설된 상기 하부 층간막의 상부면에 장벽 절연막을 증착하는 단계;
    상기 장벽 절연막의 상부면에 CH계 유기 폴리머층을 증착하는 단계;
    상기 유기 폴리머층의 상부면에 MSQ, HSQ, MHSQ, 및 탄소 함유 실리콘 산화막 중 하나로 저유전율층을 증착하는 단계;
    상기 저유전율층에, 상기 저유전율층의 상부면으로부터 상기 유기 폴리머층의 상부면까지 개구부를 형성하는 단계;
    상기 개구부의 저면으로부터 상기 장벽 절연막의 상부면까지 상기 유기 폴리머층에 비어홀을 형성하는 단계;
    상기 비어홀과 대응하여, 상기 저유전율층에, 상기 저유전율층의 상부면으로부터 상기 유기 폴리머층의 상부면에 상부 그루브를 형성하는 단계;
    상기 장벽 절연막의 노출된 부분을 제거함으로써 상기 하부 배선의 상부면으로 상기 상부 그루브의 저면에 개구된 상기 비어홀을 연장하는 단계; 및
    상기 비어홀 및 상기 상부 그루브에 금속체를 완전히 매설함으로써 상기 접속 배선 및 상기 상부 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 제 1항에 따른 집적회로장치의 제조 방법.
  11. 하부 층간막에 상기 하부 층간막 상부면으로부터 소정의 깊이로 형성된 하부 그루브에 하부 배선을 매설하는 단계;
    상기 하부 배선이 매설된 상기 상기 하부 층간막의 상부면에 장벽 절연막을 증착하는 단계;
    상기 장벽 절연막의 상부면에 MSQ, HSQ, MHSQ, 및 탄소 함유 실리콘 산화막 중 하나로 저유전율층을 증착하는 단계;
    상기 저유전율층의 상부면에 CH계 유기 폴리머층을 증착하는 단계;
    상기 유기 폴리머층에, 상기 유기 폴리머층의 상부면으로부터 상기 저유전율층의 상부면까지 개구부를 형성하는 단계;
    상기 개구부의 저면으로부터 상기 장벽 절연막의 상부면까지 상기 저유전율층에 비어홀을 형성하는 단계;
    상기 비어홀과 대응되도록, 상기 유기 폴리머층의 상부면으로부터 상기 저유전율층의 상부면까지 상부 그루브를 연장하는 단계;
    상기 비어홀 및 상기 상부 그루브에 금속체를 완전히 매설함으로써 상기 접속 배선 및 상기 상부 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 제 2항에 따른 집적회로장치의 제조 방법.
  12. 하부 층간막에, 상기 하부 층간막의 상부면으로부터 소정의 깊이로 하부 배선을 하부 그루브에 매설하는 단계;
    상기 하부 배선이 매설된 상기 상기 하부 층간막의 상부면에 장벽 절연막을 증착하는 단계;
    상기 장벽 절연막의 상부면에 탄소 함유 실리콘 산화막으로 이루어지는 저유전율층을 증착하는 단계;
    화학적 기계적 연마에 의해 상기 저유전율층의 상부면을 평탄화하는 단계;
    상기 장벽 절연층의 상부면에 CH계 유기 폴리머층을 증착하는 단계;
    상기 유기 폴리머층에, 상기 유기 폴리머층의 상부면으로부터 상기 저유전율층의 상부면까지 개구부를 형성하는 단계;
    상기 저유전율층에 상기 개구부의 저면으로부터 상기 장벽 절연막의 상부면까지 비어홀을 형성하는 단계;
    상기 비어홀과 대응되도록, 상기 유기 폴리머층에, 상기 유기 폴리머층의 상부면으로부터 상기 저유전율층의 상부면까지 상부 그루브를 형성하는 단계;
    하부 배선의 상부면까지 상기 장벽 절연막의 노출된 부분을 제거함으로써 상기 상부 그루브의 저면에 개구된 상기 비어홀을 연장하는 단계; 및
    상기 비어홀 및 상기 상부 그루브에 금속체를 완전히 매설함으로써 상기 접속 배선 및 상기 상부 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 제 9항에 따른 집적회로장치의 제조 방법.
KR1020020035627A 2001-06-25 2002-06-25 유기 폴리머층 및 저유전율층을 포함하는 이층으로 형성된영역에 상부 배선 및 접속 배선을 배치한 이중 다마신회로 KR20030001356A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00191134 2001-06-25
JP2001191134 2001-06-25

Publications (1)

Publication Number Publication Date
KR20030001356A true KR20030001356A (ko) 2003-01-06

Family

ID=19029805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020035627A KR20030001356A (ko) 2001-06-25 2002-06-25 유기 폴리머층 및 저유전율층을 포함하는 이층으로 형성된영역에 상부 배선 및 접속 배선을 배치한 이중 다마신회로

Country Status (3)

Country Link
US (1) US6977438B2 (ko)
KR (1) KR20030001356A (ko)
TW (1) TW544855B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW544855B (en) * 2001-06-25 2003-08-01 Nec Electronics Corp Dual damascene circuit with upper wiring and interconnect line positioned in regions formed as two layers including organic polymer layer and low-permittivity layer
JP2003037162A (ja) * 2001-07-23 2003-02-07 Tokyo Electron Ltd 半導体装置の製造方法
TWI257120B (en) * 2003-06-18 2006-06-21 Fujitsu Ltd Method for manufacturing semiconductor device
KR20050114784A (ko) * 2004-06-01 2005-12-07 동부아남반도체 주식회사 반도체 소자의 구리배선 형성방법
US8309459B1 (en) * 2011-07-03 2012-11-13 Nanya Technology Corporation Semiconductor process
US8779600B2 (en) 2012-01-05 2014-07-15 International Business Machines Corporation Interlevel dielectric stack for interconnect structures

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3399252B2 (ja) 1996-10-03 2003-04-21 ソニー株式会社 半導体装置の製造方法
JP2910713B2 (ja) * 1996-12-25 1999-06-23 日本電気株式会社 半導体装置の製造方法
JP3305251B2 (ja) 1998-02-26 2002-07-22 松下電器産業株式会社 配線構造体の形成方法
US6197696B1 (en) * 1998-03-26 2001-03-06 Matsushita Electric Industrial Co., Ltd. Method for forming interconnection structure
JP3078812B1 (ja) 1998-03-26 2000-08-21 松下電器産業株式会社 配線構造体の形成方法
JP2000068376A (ja) 1998-08-26 2000-03-03 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP2000091422A (ja) 1998-09-16 2000-03-31 Sony Corp 多層配線構造の製造方法
JP2001044191A (ja) * 1999-07-27 2001-02-16 Sony Corp 積層絶縁膜とその製造方法および半導体装置とその製造方法
JP3769426B2 (ja) * 1999-09-22 2006-04-26 東京エレクトロン株式会社 絶縁膜形成装置
JP2002050742A (ja) * 2000-07-31 2002-02-15 Nec Corp 半導体装置およびその製造方法
JP2002164428A (ja) * 2000-11-29 2002-06-07 Hitachi Ltd 半導体装置およびその製造方法
US6583047B2 (en) * 2000-12-26 2003-06-24 Honeywell International, Inc. Method for eliminating reaction between photoresist and OSG
US6603204B2 (en) * 2001-02-28 2003-08-05 International Business Machines Corporation Low-k interconnect structure comprised of a multilayer of spin-on porous dielectrics
TW544855B (en) * 2001-06-25 2003-08-01 Nec Electronics Corp Dual damascene circuit with upper wiring and interconnect line positioned in regions formed as two layers including organic polymer layer and low-permittivity layer
JP2003077920A (ja) * 2001-09-04 2003-03-14 Nec Corp 金属配線の形成方法

Also Published As

Publication number Publication date
TW544855B (en) 2003-08-01
US6977438B2 (en) 2005-12-20
US20020195711A1 (en) 2002-12-26

Similar Documents

Publication Publication Date Title
US6599830B2 (en) Semiconductor device and manufacturing method thereof
US6297554B1 (en) Dual damascene interconnect structure with reduced parasitic capacitance
US8138082B2 (en) Method for forming metal interconnects in a dielectric material
US20020175414A1 (en) Novel copper metal structure for the reduction of intra-metal capacitance
JP2006032864A (ja) 多層配線構造と多層配線構造を有する半導体装置とこれらの製造方法
US6603206B2 (en) Slot via filled dual damascene interconnect structure without middle etch stop layer
US6372631B1 (en) Method of making a via filled dual damascene structure without middle stop layer
US6521524B1 (en) Via filled dual damascene structure with middle stop layer and method for making the same
US5880030A (en) Unlanded via structure and method for making same
US7351653B2 (en) Method for damascene process
KR100342639B1 (ko) 반도체 구조물의 제조 방법
JPH10284600A (ja) 半導体装置及びその製造方法
US20030222349A1 (en) Semiconductor device with multilayer interconnection structure
KR20030001356A (ko) 유기 폴리머층 및 저유전율층을 포함하는 이층으로 형성된영역에 상부 배선 및 접속 배선을 배치한 이중 다마신회로
US6429116B1 (en) Method of fabricating a slot dual damascene structure without middle stop layer
US6465340B1 (en) Via filled dual damascene structure with middle stop layer and method for making the same
JP3924501B2 (ja) 集積回路装置の製造方法
JP2001176965A (ja) 半導体装置及びその製造方法
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
US6365505B1 (en) Method of making a slot via filled dual damascene structure with middle stop layer
KR100587659B1 (ko) 듀얼 다마신 공정 중 구리 산화 방지 방법
US6444573B1 (en) Method of making a slot via filled dual damascene structure with a middle stop layer
KR101051808B1 (ko) 국부연결배선을 이용한 반도체장치 제조 방법
US6642139B1 (en) Method for forming interconnection structure in an integration circuit
US6391766B1 (en) Method of making a slot via filled dual damascene structure with middle stop layer

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application