JP2003077920A

JP2003077920A - 金属配線の形成方法

Info

Publication number: JP2003077920A
Application number: JP2001268111A
Authority: JP
Inventors: Takashi Tonegawa; 丘利根川; Yasuaki Tsuchiya; 泰章土屋; Tomoko Inoue; 智子井上
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2001-09-04
Filing date: 2001-09-04
Publication date: 2003-03-14
Also published as: US7091123B2; KR20030020855A; US20030049927A1; TW559870B

Abstract

(57)【要約】【課題】配線間の寄生容量を下げ配線遅延を低減し、配
線形成後の層間絶縁膜の表面の平坦性を向上する。【解決手段】半導体基板１上に第１絶縁膜２を形成する
ステップと、第１絶縁膜２上に第２絶縁膜３を形成する
ステップと、第２絶縁膜３を貫通して第１絶縁膜２内に
延びる配線溝６を形成するステップと、配線溝６の内面
を覆い、かつ第２絶縁膜３を覆うように第１導電膜４を
形成するステップと、第１導電膜４を覆うように第２導
電膜５を形成するステップと、第２絶縁膜３の表面が露
出するまで、第１導電膜４と第２導電膜５を除去するス
テップと、第１絶縁膜２の表面が露出するまで、第１導
電膜４と第２導電膜５と第２絶縁膜３をＣＭＰにより除
去するステップとを具備する金属配線の形成方法を実施
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の金属
配線の形成方法に関し、特に層間絶縁膜中の溝配線とそ
の形成方法に関する。

【０００２】

【従来の技術】チップサイズが拡大し、最小加工寸法が
微細化するにつれて、配線の間隔や断面積が減少し、配
線長が増加する。それに伴い、配線による容量と抵抗が
急増するため、配線遅延が大きくなり問題となる。配線
容量の減少のために、層間絶縁膜の低誘電率化が行なわ
れる。低誘電率化としては、低誘電率の絶縁膜を使用す
るのが一般的である。例えば、従来の無機系の二酸化シ
リコン膜（比誘電率４．２）に不純物をドーピングして
誘電率を下げる（比誘電率３前後）方法がある。あるい
は、二酸化シリコン膜とは全く異なる有機系のポリマー
（比誘電率２〜３）を絶縁膜として用いる方法がある。
配線抵抗に対する解決策として、従来配線に用いられて
いたアルミニウム（抵抗率３．０μΩｃｍ）を銅（抵抗
率１．７μΩｃｍ）に置き換える方法がある。また、平
均配線長は、配線層数に反比例するので、配線を多層化
する。それと共に、上位の階層に行くほど幅広で厚い抵
抗の低い配線を適用した多層配線を行なう。そして、上
位階層の低抵抗な配線をグローバルな接続に用い、下位
階層の高集積な配線をローカルな接続に使い分ける。そ
うすることにより、チップ面積を低減しつつ、配線抵抗
を低減することが出来る。これらの方法により、それま
での技術に比べて、配線遅延は、大幅に低減される。

【０００３】しかし、従来の技術の多層配線化において
は、以下に説明するような問題が存在する。図５を参照
して、従来の技術について説明する。図５は、半導体装
置におけるダマシン配線の形成過程を示した断面図であ
る。図の半導体装置は、基板１０１、層間絶縁膜１０
２、ハードマスク１０３、バリア膜１０４、金属配線膜
１０５、配線溝１０６を有する。基板１０１は、半導体
素子、配線などを形成するための基板である。シリコン
のような半導体基板そのものや、絶縁膜が形成された半
導体基板、素子や配線を内部に含む絶縁膜で覆われた半
導体基板等である。層間絶縁膜１０２は、炭化水素系の
ポリマーのような有機系の材料を用いた絶縁膜である。
二酸化シリコンのような無機系の絶縁膜と違い、誘電率
が低い。例えば２．０〜３．０の比誘電率を有する。ハ
ードマスク１０３は、二酸化シリコンのような無機系の
材料を用いた絶縁膜であが、窒化シリコン（ＳｉＮ）、
炭化シリコン（ＳｉＣ）、炭化窒化シリコン（ＳｉＣ
Ｎ）、ＭＳＱ（ＭｅｔｈｙｌＳｉｌｓｅｓｑｕｉｏｘ
ａｎｅ）やＨＳＱ（ＨｙｄｒｏｇｅｎＳｉｌｓｅｓｑ
ｕｉｏｘａｎｅ）のようなメチル基や水素を含んだ二酸
化シリコンでも良い。ハードマスク構造は、単層に限ら
ず、複数の上記膜種を組み合わせた積層構造でも良い。
配線溝を形成するフォトリソグラフィーのプロセスにお
いて、層間絶縁膜１０２を保護するための必須の膜であ
る。また、化学機械研磨（ＣＭＰ）法を用いて、バリア
膜１０４（後述）を研磨する際、ストッパーの機能を有
する。バリア膜１０４は、金属薄膜である。金属配線膜
１０５が層間絶縁膜１０２へ拡散するのを防止する。例
えば、窒化チタンやタンタルなどである。金属配線膜１
０５は、抵抗率の低い金属で形成される配線用の膜であ
る。絶縁膜中の配線溝に形成され、ダマシン配線とな
る。例えば、銅である。

【０００４】次に、製造工程を説明する。図５（ａ）に
おいて、基板１０１上に、層間絶縁膜１０２及びハード
マスク１０３が形成される。そして、フォトリソグラフ
ィーのプロセスにより、配線溝１０６が形成される。そ
の後、バリア膜１０４及び金属配線膜１０５が、積層成
膜される。図５（ｂ）において、バリア膜１０４をスト
ッパーとするＣＭＰの１次研磨により、金属配線膜１０
５が研磨される。これにより、金属配線膜１０５の内、
バリア膜１０４より上側の膜が除去される。図５（ｃ）
において、ハードマスク１０３をストッパーとするＣＭ
Ｐの２次研磨により、バリア膜１０４が研磨される。こ
れにより、バリア膜１０４及び金属配線膜１０５の内ハ
ードマスク１０３より上側の膜が除去される。

【０００５】しかし、配線が密集している部分（図５
（ａ）〜（ｃ）左部）では、金属配線膜１０５の露出し
ている割合が、ハードマスク１０３のそれに比較して同
程度あるいはそれ以上になる場合もある。それ付近で
は、２次研磨において、バリア膜１０４の研磨に引きず
られて、ハードマスク１０３も研磨され、薄くなる（図
５（ｃ）左部）場合もある。一方、孤立配線の周辺（図
５（ａ）〜（ｃ）右部）では、そのようなことは起こら
ない（図５（ｃ）右部）。すなわち、ハードマスク１０
３は、そのまま残る。従って、配線の断面積が場所によ
り異なり、配線抵抗のパターン依存性が大きくなる。

【０００６】また、ハードマスク３の削られ方が場所に
より異なるため、表面の凹凸が多くなる。多層配線を行
なう場合、各層毎にそのような凹凸が発生するとすれ
ば、上層ほど凹凸による段差が大きくなることになる。
その場合、膜の被覆性の問題や露光プロセスにおける焦
点深度の問題等により、所望の膜を形成することが困難
となり、段差を解消するための層間膜ＣＭＰの工程が必
要となる。

【０００７】加えて、従来の技術においては、ＣＭＰ後
においても、ハードマスク１０３がそのまま残ってい
る。ハードマスク１０３は、無機系の絶縁膜であり、誘
電率が層間絶縁膜１０２に比べて高い。従って、その誘
電率の差の分だけ配線容量が高くなる。配線容量の増加
は、配線遅延の増加につながり、集積度を更に向上させ
ていく上で影響が大きい。

【０００８】上記問題に関連して、特開平１１−２７４
１２２号公報に、半導体装置およびその製造方法が開示
されている。図５を参照して説明する。この発明では、
ハードマスク１０３として、有機ＳＯＧ膜を用いる。有
機ＳＯＧ膜の誘電率は、二酸化シリコンに比較して低い
ので、配線間の寄生容量の低下に効果がある。また、ア
ルミナ砥粒を用いたＣＭＰにおいて、バリア膜１０４の
ＣＭＰ２次研磨（図５（ｃ））の際、有効なストッパー
となる。しかし、有機ＳＯＧ膜の誘電率は、層間絶縁膜
１０２と比べて高い。また、ＣＭＰ２次研磨後におい
て、有機ＳＯＧ膜は除去されない。

【０００９】特開２０００−２２３４９０号公報には、
半導体装置の製造方法が開示されている。図５を参照し
て説明する。この発明では、バリア膜１０４のＣＭＰ２
次研磨（図５（ｃ））の後に、ハードマスク１０３をプ
ラズマエッチングで除去する。そして、銅の配線全体
を、層間絶縁膜１０２と同じ材料の低誘電率の絶縁膜で
覆う。このようなプロセスにより、配線間の寄生容量を
大幅に低減するものである。しかし、プラズマエッチン
グ（真空装置を用いたプロセス）で除去するため、タク
トタイムの増加が著しく、スループットも低下する懸念
がある。また、プロセス装置のコストの増加が大きくな
る可能性がある。

【００１０】

【発明が解決しようとする課題】従って、本発明の目的
は、配線の容量を下げ、配線遅延を低減することが可能
な金属配線の形成方法を提供することである。

【００１１】また、本発明の別の目的は、配線形成後の
層間絶縁膜の表面の平坦性を向上し、多層化を容易にす
ることが可能な金属配線の形成方法を提供することであ
る。

【００１２】本発明の更に別の目的は、配線の断面積が
均一化され、配線抵抗のウエハ面内分布を向上させるこ
とが可能な金属配線の形成方法を提供することにある。

【００１３】本発明の更に別の目的は、製造コストの増
加を抑えつつ、配線遅延を低減することが可能な金属配
線の形成方法を提供することにある。

【００１４】本発明の他の目的は、スループットの低下
を抑えつつ、配線遅延を低減することが可能な金属配線
の形成方法を提供することにある。

【００１５】

【課題を解決するための手段】以下に、［発明の実施の
形態]で使用される番号・符号を用いて、課題を解決す
るための手段を説明する。これらの番号・符号は、［特
許請求の範囲］の記載と［発明の実施の形態］との対応
関係を明らかにするために付加されたものである。ただ
し、それらの番号・符号を、［特許請求の範囲］に記載
されている発明の技術的範囲の解釈に用いてはならな
い。

【００１６】従って、上記課題を解決するために、本発
明の金属配線の形成方法は、半導体基板（１）上に第１
絶縁膜（２）を形成する第１形成ステップと、前記第１
絶縁膜（２）上に第２絶縁膜（３）を形成する第２形成
ステップと、前記第２絶縁膜（３）を貫通して前記第１
絶縁膜（２）内に延びる配線溝（６）を形成する第３形
成ステップと、前記配線溝（６）を満たし、かつ前記第
２絶縁膜（３）を覆うように導電膜（４＋５）を形成す
る第４形成ステップと、前記第１絶縁膜（２）の表面が
露出するまで、前記導電膜（４＋５）と前記第２絶縁膜
（３）をＣＭＰにより除去する第１除去ステップとを具
備する。

【００１７】また、本発明の金属配線の形成方法は、前
記第４形成ステップが、前記配線溝（６）の内面を覆
い、かつ前記第２絶縁膜（３）を覆うように第1導電膜
（４）を形成する第５形成ステップと、前記配線溝
（６）を満たし、かつ前記第1導電膜（４）を覆うよう
に第２導電膜（５）を形成する第６形成ステップとを具
備する。そして、前記第１除去ステップが、前記第１導
電膜（４）の表面が露出するまで、前記第２導電膜
（５）を除去する第２除去ステップと、前記第１絶縁膜
（２）の表面が露出するまで、前記第２導電膜（５）と
前記第１導電膜（４）と前記第２絶縁膜（３）をＣＭＰ
により除去する第３除去ステップとを具備する。

【００１８】また、本発明の金属配線の形成方法は、前
記第２除去ステップが、ＣＭＰで行なわれる。

【００１９】更に、本発明の金属配線の形成方法は、前
記第２除去ステップで使用される第１スラリーと、前記
第３除去ステップで使用される第２スラリーとは異な
る。

【００２０】更に、本発明の金属配線の形成方法は、前
記第２スラリーが、前記第２絶縁膜（３）の前記第１絶
縁膜（２）に対する研磨の選択比が５以上である。

【００２１】更に、本発明の金属配線の形成方法は、前
記第２スラリーの砥粒の粒径が、０．０１〜１μｍであ
る。

【００２２】更に、本発明の金属配線の形成方法は、前
記第２スラリーの前記砥粒が、コロイダルシリカを含
む。

【００２３】更に、本発明の金属配線の形成方法におい
て、前記第３除去ステップは、前記第１絶縁膜（２）が
ＣＭＰのストッパーとして機能する。

【００２４】更に、本発明の金属配線の形成方法は、前
記第１絶縁膜（２）が、二酸化シリコンより誘電率が低
い。

【００２５】更に、本発明の金属配線の形成方法は、前
記第１絶縁膜（２）が、有機絶縁膜である。

【００２６】更に、本発明の金属配線の形成方法は、前
記有機絶縁膜の比誘電率が、２．０〜３．０である。

【００２７】また、本発明の金属配線の形成方法は、前
記有機絶縁膜が、ポリフェニレン、ポリアリレン、ポリ
アリエルエーテル、ベンジシクロブテンの内、少なくと
も一つを含む。

【００２８】また、本発明の金属配線の形成方法は、前
記有機絶縁膜が、ポーラス化している。

【００２９】更に、本発明の金属配線の形成方法は、前
記導電膜（４＋５）及び前記第２導電膜（５）が、銅を
含む。

【００３０】

【発明の実施の形態】以下、本発明である金属配線の形
成方法の一実施の形態に関して、添付図面を参照して説
明する。本実施例において、一層分の層間絶縁膜と配線
溝を有する半導体装置を例に示して説明する。しかし、
本発明は、多層配線の構造を有する半導体装置において
も、各層の層間絶縁膜及び配線溝に対して適用すること
が可能である。

【００３１】図１は、本発明である金属配線の形成方法
における一実施の形態を示す断面図である。図１（ａ）
から順番に、図１（ｄ）まで半導体装置の製造工程を示
す。図の半導体装置は、半導体装置の一断面を取り出し
て示している。基板１、層間絶縁膜２、ハードマスク
３、バリア膜４、金属配線膜５、配線溝６を有する。

【００３２】本発明では、ダマシン配線を有する多層配
線構造において、配線形成プロセスに必須のハードマス
ク３を、配線形成後に化学機械研磨（ＣＭＰ）で除去す
る新規なプロセスを導入することにより、配線遅延の原
因となる配線容量（寄生容量）を低減する。その際、Ｃ
ＭＰにおいて、本発明により見出されたハードマスク３
の層間絶縁膜２に対する研磨の選択比が大きい砥粒を用
いる。その砥粒を用い、層間絶縁膜２をストッパーに用
いたハードマスク３の研磨を行なうことにより、配線容
量を低減することが出来る。また、平坦性の高い研磨を
行うことにより、多層配線構造を容易且つより精密に形
成することが可能となる。

【００３３】図１について説明する。半導体基板として
の基板１は、半導体素子、配線などを形成するための基
板である。シリコンのような半導体基板や、二酸化シリ
コンや窒化シリコンのような無機系の絶縁膜を形成され
た半導体基板でも良い。あるいは、複数の配線構造や素
子が埋め込まれた絶縁膜の多層構造を有する半導体基板
でも良い。本実施例では、二酸化シリコンを形成したシ
リコン基板である。

【００３４】第１絶縁膜としての層間絶縁膜２は、基板
１上に、ＣＶＤ法やスピンコート法などで形成された絶
縁膜である。有機系の材料を用い、配線間や配線と素
子、素子間を絶縁する。配線の寄生容量を低減するため
に、低誘電率の材料を用いる。本実施例においては、二
酸化シリコン（比誘電率４．２）に代表される無機系の
絶縁膜と違い、例えば３．０以下の低い比誘電率を有す
る有機系の材料を用いる。ＣＭＰにより、ハードマスク
３（後述）を研磨する際、研磨のストッパーの機能を有
する。膜厚は、およそ３００ｎｍである。

【００３５】層間絶縁膜２の材料としては、有機ポリマ
ー系の低誘電率膜である。例えば、図３に示すような、
末端が多環芳香族により修飾されたポリフェニレン（比
誘電率２．７、例えば、ダウケミカル社製、ＳｉＬＫ
（商品名））等の炭化水素系ポリマー、ポリアリエルエ
ーテル（比誘電率２．４、例えば、アライドシグナル社
製、Ｆｌａｒｅ−２．０（商品名）；旭化成製、Ａｌｃ
ａｐ（商品名））やポリアリレン等の芳香族系ポリマ
ー、ベンジシクロブデン（比誘電率２．７、例えば、ダ
ウケミカル社製、ＤＶＳ−ＢＣＢ（商品名））、があ
る。本実施例では、ポリフェニレンを用いる。

【００３６】その他、ポリテトラフルロロエチレン（比
誘電率１．９）、フッ素化アモルファスカーボン（比誘
電率２．１）、パリレン（比誘電率２．３）、フッ素化
ポリイミド、プラズマＣＦポリマー、プラズマＣＨポリ
マー、などがある。

【００３７】第２絶縁膜としてのハードマスク３は、層
間絶縁膜２上に、ＣＶＤ法やスピンコート法などで形成
された絶縁膜である。配線溝６を形成するフォトリソグ
ラフィーのプロセスにおいて、層間絶縁膜２を保護す
る。また、ＣＭＰを用いて、バリア膜４（後述）を研磨
する際、研磨のストッパーの機能を有する。二酸化シリ
コンや窒化シリコン、炭化シリコンのような無機系の材
料を用いる。また、有機物、有機基、水素、水酸基等を
不純物としてドープした二酸化シリコンでも良い。ま
た、上記膜種を組み合わせた多層構造でも良い。比誘電
率は、二酸化シリコンで、４．２程度、不純物ドープの
二酸化シリコンで、３．０前後である。本実施例では、
二酸化シリコンであり、膜厚は、およそ１００ｎｍであ
る。

【００３８】上記層間絶縁膜２及びハードマスク３の膜
の例で示すように、層間絶縁膜２はシリコンを実質的に
含まない（意図的あるいは積極的には含まない）膜を用
いる。そして、ハードマスク３は、シリコンを含む膜を
用いる。これは、層間絶縁膜２をストッパーとして、ハ
ードマスク３を研磨する際、ハードマスク３を削り易
く、層間絶縁膜２を削りにくい（削らない）ＣＭＰ用の
砥粒として、シリカ材料（コロイダルシリカ）を用いる
ためである。

【００３９】配線溝６は、ダマシン配線を形成するため
の金属配線を形成する溝である。ハードマスク３を貫通
し、層間絶縁膜２内に延びるように、フォトリソグラフ
ィーの技術を用いて形成される。本実施例では、深さ４
００ｎｍ、幅２００ｎｍである。

【００４０】第１導電膜としてのバリア膜４は、ハード
マスク３上及び配線溝６の壁面（内面）に、スパッタ法
や蒸着法、ＣＶＤ法などにより形成された金属薄膜であ
る。金属配線膜５が層間絶縁膜２へ拡散するのを防止す
る。高融点金属あるいはその窒化物である。例えば、タ
ンタルや窒化タンタル、窒化チタン、それらの積層膜な
どである。本実施例では、窒化タンタルであり、膜厚
は、およそ３０ｎｍである。

【００４１】（第２）導電膜としての金属配線膜５は、
配線溝６を満たし、且つ、バリア膜４を覆うように、ス
パッタ法や蒸着法、メッキ法などにより形成された金属
膜である。最終的には、配線溝６中に形成された部分
が、ダマシン配線となる。配線用に、抵抗率の低い金属
で形成される。例えば、銅、アルミニウム、タングステ
ンである。本実施例では、銅を用いる。膜厚は、配線溝
形成前の成膜直後は、典型的には、配線溝６（ハードマ
スク３＋層間絶縁膜２）分の４００ｎｍ＋配線の上方の
８００ｎｍ＝１２００ｎｍである。

【００４２】次に、図２を参照して、化学機械研磨（Ｃ
ＭＰ）について説明する。図２は、ＣＭＰを行なう機器
の構成を示す断面図である。一種類のＣＭＰ研磨につい
て、図２の硬性を有する機器が１組用意される。基板１
１、ポリッシングヘッド部１２、ポリッシングパッド１
３、パッド定盤１４、スラリー供給機構１５、スラリー
１６を有する。

【００４３】基板１１は、図１（ａ）で示す半導体装置
（基板１＋層間絶縁膜２＋ハードマスク３＋バリア膜４
＋金属配線膜５）である。ＣＭＰを行なう研磨面を、ポ
リッシングパッド１３側へ向け、反対側をポリッシング
ヘッド部１２で保持する。ポリッシングヘッド部１２
は、基板１１を保持しつつ、基板１１をポリッシングパ
ッド１３へ均一の圧力で押し付ける。また、加工の均一
性を得るために、ポリッシングヘッド部１２は回転する
他、揺動運動を行なう場合もある。ポリッシングパッド
１３は、パッド定盤の上部に取り付けられ、後述のスラ
リー１６を保持しつつ、基板１１を研磨する。典型的に
は、発泡ポリウレタン製のパッドである。、パッド定盤
１４、温度による変形を極力避けるために水冷により温
度制御される。そして、剛性が強く、線膨張係数が小さ
い材料が用いられる。例えばアルミナセラミックスであ
る。スラリー供給機構１５は、スラリーの砥粒が乾燥し
たり、溶媒中で凝集しないようにすると共に、所望の供
給速度を維持できるような機構を有する。また、溶媒の
濃度も維持できるような機構を有する。

【００４４】図２に示すＣＭＰ装置を用いた典型的な加
工条件は、以下の通りである。基板１１を押し付ける圧力：４ｐｓｉ、ポリッシングヘッド部１２の回転数：８０ｒｐｍポリッシングパッド１３（パッド定盤１４）：８０ｒｐ
ｍスラリー供給機構１５からのスラリ流量：２００ｃｃ／
ｍｉｎ．

【００４５】なお、本発明は、図２で説明したＣＭＰ装
置に限定されるものでは無い。従来の技術において用い
られる他の装置も同様に利用可能である。既述の加工条
件についても、本発明が上記条件に限定されるものでは
無い。

【００４６】スラリー１６は、金属配線膜５、バリア膜
４、ハードマスク３を化学的及び／又は機械的に研磨、
除去するための砥粒を有する化学溶液である。金属配線
膜５やバリア膜４のような導電膜のＣＭＰについては、
アルミナあるいは酸化マンガンのような砥粒を有するス
ラリーが用いられる。ただし、金属配線膜５とバリア膜
４とに同一のスラリーを用いる必要は無い。また、ＣＭ
Ｐで研磨・除去可能であれば、これらに限られるもので
は無く、他のスラリー（例えば、他の砥粒や、砥粒を含
まないスラリー、後述するハードマスク３のＣＭＰで用
いるスラリー）でも良い。

【００４７】ハードマスク３のＣＭＰについては、シリ
カ系の砥粒を有するスラリーを用いる。そして、ハード
マスク３の層間絶縁膜２に対する研磨の選択比が高い
（ハードマスク３の方が層間絶縁膜２よりも多く研磨さ
れる）研磨スラリー１６を使用する。これは、層間絶縁
膜２をストッパーとして、ハードマスク３をＣＭＰによ
り研磨するからである。ハードマスク３用のスラリーの
条件として、次のような条件が挙げられる。１次粒子の平均粒径は、０．０１〜１μｍ、より好ま
しくは、０．０２〜０．１μｍである。粒径が小さ過ぎ
るのは、研磨速度が遅く、時間がかかり過ぎるので好ま
しくない。また、粒径が大き過ぎるのは、研磨速度が速
く、仕上り表面が粗くなる可能性があるので好ましくな
い。また、粒径分布が小さく、揃っていることで均質な
研磨が可能となる。粒径分布は、中心粒径±５０％、よ
り好ましくは、中心粒径±３０％である。分散性が高い。１次粒子の分散性が高く、凝集が少な
い。従って、２次粒子は、その大きさが小さい。分散性
が高いことで、粒子本来の性質が研磨に反映でき、均一
な研磨特性が得られる。機械的研削力が弱い。１次粒子が角張らず、球形に近
い形状であることが好ましい。すなわち、１次粒子に角
が無く、粒径が小さく（）、凝集も少ない（）と、
機械的研削力が弱くなり、表面の仕上りもきれいにな
る。

【００４８】そのような砥粒として、本実施例では、平
均粒径０．０１〜１μｍのコロイダルシリカを用いる。
図４は、代表的な砥粒と研磨される膜との研磨レート比
を示す表である。砥粒として、アルミナ、ヒュームドシ
リカ及びコロイダルシリカを取り上げる。研磨される膜
として、バリア膜４としてＴａ（タンタル）及びＴａＮ
（窒化タンタル）、ハードマスク３としてＳｉＯ_２（二
酸化シリコン）、層間絶縁膜２としてポリフェニレン
（ＳｉＬＫ（商品名）ダウケミカル社製）を示す。

【００４９】Ｔａ（及びＴａＮ）の各砥粒による研磨レ
ートを１００とすると、各砥粒の各膜の研磨レートは、
アルミナ砥粒で、ＳｉＯ_２：４０、ポリフェニレン：２
０、ヒュームドシリカ砥粒で、ＳｉＯ_２：２０、ポリフ
ェニレン：１０、コロイダルシリカ砥粒で、ＳｉＯ_２：
２０、ポリフェニレン：１、となる。すなわち、コロイ
ダルシリカを用い、層間絶縁膜２（ポリフェニレン）を
ストッパーとするハードマスク３の研磨を行なうと、ハ
ードマスク３（ＳｉＯ_２）の研磨が終了した時点で、層
間絶縁膜２（ポリフェニレン）はほとんど研磨されない
（選択比２０：１）ので、研磨は必然的に終了すること
となる。また、ＣＭＰの研磨工程から、前述の選択比
は、少なくとも５：１以上あることが好ましく、１０：
１以上あることがより好ましい。

【００５０】なお、既述のハードマスク３用のスラリー
の条件（〜）を有するスラリーであれば、ハードマ
スク３（無機系のシリコンを有する絶縁膜）の層間絶縁
膜２（有機系の低誘電率絶縁膜）に対する研磨の選択比
が高いと考えられる。従って、コロイダルシリカだけで
なく、上記スラリーの条件（〜）を有するスラリー
が好ましいスラリーとなる。

【００５１】次に、本発明である金属配線の形成方法に
ついて、図面を参照して説明する。図１（ａ）におい
て、基板１上に、層間絶縁膜２をスピンコート法または
ＣＶＤ法により成膜する。続いて、層間絶縁膜２上に、
ハードマスク３をスピンコート法またはＣＶＤ法により
成膜する。そして、フォトリソグラフィーのプロセスに
より、ハードマスク３を貫通して層間絶縁膜２へ延びる
配線溝6を形成する。その際、ハードマスク３が、エッ
チングの損傷から層間絶縁膜２を防ぐ。その後、スパッ
タ法により、バリア膜４を配線溝６の内面を覆いかつハ
ードマスク３上に成膜する。そして、スパッタ法によ
り、金属配線膜５を配線溝６を満たし、かつ、バリア膜
４を覆うように成膜する。

【００５２】次に、上記基板１を、搬送装置により第１
ＣＭＰ装置へ移送する。そして、図１（ａ）の状態で、
バリア膜４をストッパーとして、金属配線膜５のＣＭＰ
の１次研磨が行なわれる。ここで用いるスラリー（第１
スラリー）は、既述の金属配線膜５用のスラリーであ
る。研磨条件は、既述の条件である。これにより、金属
配線膜５の内、バリア膜４より上側の膜が除去される。
そして、図１（ｂ）の状態となる。

【００５３】１次研磨の後、上記基板１を、搬送装置に
より第２ＣＭＰ装置へ移送する。そして、図１（ｂ）の
状態で、層間絶縁膜２をストッパーとして、バリア膜４
及びハードマスク３を一度に研磨するＣＭＰの２次研磨
が行なわれる。ここで用いるスラリー（第２スラリー）
は、既述のハードマスク３用のスラリーである。ここで
は、コロイダルシリカを用いる。研磨条件は、既述の条
件である。これにより、バリア膜４、ハードマスク３及
び配線溝６中の層間絶縁膜２より上側の膜（バリア膜４
及び金属配線膜５）が除去される。そして、層間絶縁膜
２の表面が露出する。すなわち、図１（ｃ）（バリア膜
４除去）を経由して、図１（ｄ）の状態となる。

【００５４】図１（ｄ）において、ＣＭＰにおける、ハ
ードマスク３と層間絶縁膜２との研磨の選択比は非常に
大きい（２０：１）。従って、層間絶縁膜２を研磨する
ことなく、ハードマスク３（及びハードマスク３に含ま
れる配線部分）を完全に除去することが可能である。す
なわち、ＣＭＰの２次研磨において、層間絶縁膜２を研
磨のストッパーとすることが出来る。

【００５５】そして、配線が密集している部分において
も、そうでない部分と同様にハードマスク３を研磨する
ことが可能となる。すなわち、配線の粗密によらず、平
坦な表面仕上が可能となる。従って、表面の平坦性が著
しく向上し、層間膜ＣＭＰの工程を除くことが可能とな
り、多層化が容易となる。

【００５６】加えて、ＣＭＰ後において、誘電率が層間
絶縁膜２に比較して高いハードマスク３が除去される。
すなわち、配線間の寄生容量（配線容量）を低くするこ
とが可能となる。更に、図１（ｄ）の後、低誘電率の層
間絶縁膜を積層することにより、配線容量の非常に低い
多層配線構造を形成することが可能となる。配線容量の
低下は、配線遅延の低下につながり、集積度を更に向上
させていく上で有効である。

【００５７】本発明の金属配線の形成方法は、従来の２
次研磨（バリア膜４の研磨のみ）に加えて、ハードマス
ク３の研磨が加わる。しかし、工程的には、バリア膜４
の研磨をそのまま延長するに過ぎない。すなわち、同じ
ＣＭＰ装置の同じプラテン上で、同じ研磨条件で研磨す
る。従って、スループットの低下がほとんど無く、ハー
ドマスク３を精密に研磨することが可能となる。そし
て、低コストで、最小加工寸法の微細化に伴う素子の多
層化に有用な技術を得ることが出来る。

【００５８】なお、上記プロセスでは、第１及び第２Ｃ
ＭＰ装置という２台のＣＭＰ装置を用いている。しか
し、１台で２つのＣＭＰが可能な機構（図２に例示）を
有するＣＭＰ装置を用いて行なっても良い。

【００５９】また、上記２次研磨において、バリア膜４
とハードマスク３を、一度に同一のスラリー（第１スラ
リー）を用いて研磨している。しかし、このプロセス
を、バリア膜４を研磨するプロセス（２次研磨）と、ハ
ードマスク３を研磨するプロセス（３次研磨）とに分割
し、それぞれ異なるスラリー及びＣＭＰの研磨条件（押
付け圧、回転数など）を用いて実施することも可能であ
る。その場合、例えば、２次研磨で、従来のバリア膜４
の研磨条件を用い、３次研磨で、上述のバリア膜４とハ
ードマスク３を同時に研磨する研磨条件を用いることに
より、実施可能である。各膜に最適なスラリー及び研磨
条件を適用できるので、より精密に研磨を行なうことが
出来る。

【００６０】その場合、１次研磨から３次研磨まで、連
続的なＣＭＰのプロセスで行なわれる。すなわち、プラ
ズマエッチングのような他のプロセスを用いないため、
製造工程がスムーズに流れる。３つのプラテンを有する
ＣＭＰ装置を用いれば、一装置で一貫したＣＭＰ処理を
行うことが出来る。従って、ＣＭＰプロセスは１つ増え
るものの、タクトタイムの増加はほとんど無く、スルー
プットの低下がほとんど無い。従って、低コストで、最
小加工寸法の微細化に伴う素子の多層化に有用な技術を
得ることが出来る。

【００６１】

【発明の効果】本発明により、製造コストの増加を抑え
つつ配線間の寄生容量を下げ配線遅延を低減し、配線形
成後の層間絶縁膜の表面の平坦性を向上し、多層化を容
易にすることができる。

【図面の簡単な説明】

【図１】（ａ）〜（ｄ）本発明である半導体装置の実施
の形態における半導体装置の製造工程を示す断面図であ
る。

【図２】本発明である半導体装置の実施の形態に関わる
ＣＭＰ装置を示す概略図である。

【図３】本発明である半導体装置の実施の形態における
代表的な砥粒の構造を示す図である。

【図４】本発明である半導体装置の実施の形態における
研磨される膜と砥粒の研磨レートとの関係を示す表であ
る。

【図５】（ａ）〜（ｃ）従来の技術における半導体装置
の製造工程を示す断面図である。

【符号の説明】

１基板２層間絶縁膜３ハードマスク４バリア膜５金属配線膜６配線溝１１基板１２ポリッシングヘッド部１３ポリッシングパッド１４パッド定盤１５スラリー供給機構１６スラリー１０１基板１０２層間絶縁膜１０３ハードマスク１０４バリア膜１０５金属配線膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者井上智子東京都港区芝五丁目７番１号日本電気株式会社内Ｆターム(参考） 5F033 HH08 HH11 HH17 HH19 HH21 HH32 HH33 MM01 MM12 MM13 PP06 PP15 PP19 PP26 QQ28 QQ48 QQ49 QQ50 RR01 RR04 RR06 RR12 RR21 RR22 RR24 SS11 SS21 WW01 WW09 XX01 XX24 XX34

Claims

【特許請求の範囲】

【請求項１】半導体基板上に第１絶縁膜を形成する第１
形成ステップと、前記第１絶縁膜上に第２絶縁膜を形成する第２形成ステ
ップと、前記第２絶縁膜を貫通して前記第１絶縁膜内に延びる配
線溝を形成する第３形成ステップと、前記配線溝を満たし、かつ前記第２絶縁膜を覆うように
導電膜を形成する第４形成ステップと、前記第１絶縁膜の表面が露出するまで、前記導電膜と前
記第２絶縁膜をＣＭＰにより除去する第１除去ステップ
と、を具備する金属配線の形成方法。
【請求項２】前記第４形成ステップは、前記配線溝の内面を覆い、かつ前記第２絶縁膜を覆うよ
うに第1導電膜を形成する第５形成ステップと、前記配線溝を満たし、かつ前記第1導電膜を覆うように
第２導電膜を形成する第６形成ステップと、を具備し、前記第１除去ステップは、前記第１導電膜の表面が露出するまで、前記第２導電膜
を除去する第２除去ステップと、前記第１絶縁膜の表面が露出するまで、前記第２導電膜
と前記第１導電膜と前記第２絶縁膜をＣＭＰにより除去
する第３除去ステップと、を具備する、請求項１に記載の金属配線の形成方法。
【請求項３】前記第２除去ステップは、ＣＭＰで行なわ
れる、請求項２に記載の金属配線の形成方法。
【請求項４】前記第２除去ステップで使用される第１ス
ラリーと、前記第３除去ステップで使用される第２スラ
リーとは異なる、請求項２又は３に記載の金属配線の形成方法。
【請求項５】前記第２スラリーは、前記第２絶縁膜の前
記第１絶縁膜に対する研磨の選択比が５以上である、請求項４に記載の金属配線の形成方法。
【請求項６】前記第２スラリーの砥粒の粒径は、０．０
１〜１μｍである、請求項４又は５に記載の金属配線の形成方法。
【請求項７】前記第２スラリーの前記砥粒は、コロイダ
ルシリカを含む、請求項４乃至６のいずれか一項に記載の金属配線の形成
方法。
【請求項８】前記第３除去ステップは、前記第１絶縁膜
がＣＭＰのストッパーとして機能する、請求項４乃至７のいずれか一項に記載の金属配線の形成
方法。
【請求項９】前記第１絶縁膜は、二酸化シリコンより誘
電率が低い、請求項１乃至８のいずれか一項に記載の金属配線の形成
方法。
【請求項１０】前記第１絶縁膜は、有機絶縁膜である、請求項１乃至９のいずれか一項に記載の金属配線の形成
方法。
【請求項１１】前記有機絶縁膜の比誘電率は、２．０〜
３．０である、請求項１０に記載の金属配線の形成方法。
【請求項１２】前記有機絶縁膜は、ポリフェニレン、ポ
リアリレン、ポリアリエルエーテル、ベンジシクロブテ
ンの内、少なくとも一つを含む、請求項１０又は１１に記載の金属配線の形成方法。
【請求項１３】前記有機絶縁膜は、ポーラス化してい
る、請求項１０乃至１２のいずれか一項に記載の金属配線の
形成方法。
【請求項１４】前記導電膜及び前記第２導電膜は、銅を
含む、請求項１乃至１３のいずれか一項に記載の半導体装置の
製造方法。