JP2006147681A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2006147681A
JP2006147681A JP2004332781A JP2004332781A JP2006147681A JP 2006147681 A JP2006147681 A JP 2006147681A JP 2004332781 A JP2004332781 A JP 2004332781A JP 2004332781 A JP2004332781 A JP 2004332781A JP 2006147681 A JP2006147681 A JP 2006147681A
Authority
JP
Japan
Prior art keywords
insulating film
edge
wiring layer
film
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004332781A
Other languages
English (en)
Inventor
Shunichi Shibuki
俊一 澁木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004332781A priority Critical patent/JP2006147681A/ja
Publication of JP2006147681A publication Critical patent/JP2006147681A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】各絶縁膜のエッジの形成位置を工夫することで、CMP時の絶縁膜のエッジにかかる研磨圧力を分散して、CMP時の膜剥がれ耐性の向上を可能とする。
【解決手段】基板11上に、配線層を形成する第1配線層絶縁膜12と、ビアを形成するビア層絶縁膜13と、配線層を形成する第2配線層絶縁膜14とを順に積層して備えた半導体装置であって、第1配線層絶縁膜12は第1絶縁膜21と第2絶縁膜22との積層膜からなり、第2配線層絶縁膜14は第3絶縁膜23と第4絶縁膜24との積層膜からなり、第1絶縁膜21のエッジは第2絶縁膜22のエッジより内側になるように形成されていて、第3絶縁膜23のエッジは第4絶縁膜24のエッジより内側になるように形成されていて、かつ第1絶縁膜21のエッジより内側になるように形成されているものでる。
【選択図】図1

Description

本発明は、絶縁膜に形成された溝内に導電膜を埋め込んだ後、絶縁膜上の余剰な導電膜を研磨によって除去し、溝内のみに銅系金属を残して溝配線を形成する際に、配線間の絶縁膜の剥がれを抑制することが容易な半導体装置の製造方法および半導体装置に関するものである。
多層配線構造の半導体装置の製造方法では、配線間を電気的に絶縁する絶縁膜を2種類以上の絶縁膜を積層した構造に形成している。特に、絶縁膜の誘電率(k)の値を小さくするために、従来から使用されていた酸化シリコン膜や窒化シリコン膜に比べ、密着性の弱い種々の絶縁膜が使われている。
上記多層配線構造を製造する技術としては、絶縁層に形成した溝および穴に導電材料となる銅を埋め込んで形成する、いわゆるデュアルダマシン方法について開示されている(例えば、特許文献1参照。)。この特許文献1に開示されている絶縁層は積層構造であり、特許文献1の図3および段落番号0032に「誘電絶縁層2、3および4を付着させて高導電率の相互接続を形成するプロセスを開始する。1対の絶縁層はECR、スパッタリング、プラズマCVD、CVD、スピンコーティング、またはこれらの方法の任意の組み合わせによって付着させることができる。たとえば、これらの絶縁層はポリイミド、窒化シリコン、アルミナ、二酸化シリコン、リンケイ酸ガラス、酸化イットリウム、酸化マグネシウム、エアロゲル、またはこれらの材料の任意の組み合わせで作ることができる。」ことが記載されている。
また、配線(ライン)層の絶縁膜とビア層の絶縁膜との積層構造を有し、ビア層の絶縁膜がTEOS酸化膜/有機ポリマー系スピンオン材料膜の積層膜であり、配線層の絶縁膜がTEOS酸化膜/有機ポリマー系スピンオン材料膜の積層膜である半導体装置が開示されている(例えば、非特許文献1参照。)。
このような絶縁膜の低誘電率化に伴い、積層構造の絶縁膜を用いた場合、特に絶縁膜の誘電率kが2.6以下のものを用いると、研磨工程における絶縁膜界面での剥がれが問題となっている。この絶縁膜が剥がれる現象は、いわゆる銅ダマシン法によって銅配線を形成する際に用いる化学的機械研磨(以下CMPという、CMPはChemical Mechanical Polishingの略)工程において特に顕著に現れる。
また、配線(ライン)層の絶縁膜とビア層の絶縁膜との積層構造を有し、さらに配線層の絶縁膜が第1の絶縁膜上に第2の絶縁膜を形成した積層構造である半導体装置が開示されている(例えば、特許文献2参照。)。具体的には、ビア層の絶縁膜として、パッシベーション膜111を窒化シリコン膜で形成し、その上に第1の層間絶縁膜112を酸化シリコン膜で形成すること、および配線層の絶縁膜として、第2の層間絶縁膜114を有機ポリマーで形成することおよびマスク層115を酸化シリコン膜で形成することが開示されている。
しかしながら、上記絶縁膜に溝配線構造を形成する工程において、配線溝、ビアホール等に埋め込んだ銅の絶縁膜上に形成された余剰部分をCMPによって除去する際に、絶縁膜のエッジ部分で膜剥がれが発生していた。この膜剥がれについては対策がなされていなかった。
また、「ウエハ上に、第1の低誘電率膜を、そのエッジが、ウエハ円周に沿った第1エッジ位置に一致するように形成するステップと、前記第1の低誘電率膜よりもガス透過率の低い第1保護膜を、そのエッジが、前記第1エッジ位置より外側の第2エッジ位置を1致するように、前記第1の低誘電率膜およびウエハ上に形成するステップと、前記第1保護膜上に、第2の低誘電率膜を、そのエッジが前記第1エッジ位置にほぼ1致するように形成するステップとを含む」半導体装置の製造方法が開示されている(例えば、特許文献3参照。)。この特許文献3によって開示された技術は、チップの有効面積を最大に維持したままLow−k膜の側壁が露出しないようにすることが目的であり、CMP等の外圧が絶縁膜にかかった際に生じる膜剥がれについては、全く記載されておらず、考慮すらも全くなされていない。
上記特許文献3に開示された技術において、第1の低誘電率膜が例えばビア層の絶縁膜に相当するとし、第2の低誘電率膜が例えば配線層の絶縁膜に相当するとした場合、第1、第2の低誘電率膜の各エッジ位置がほぼ等しく形成される。このため、CMP時にかかる圧力は、配線層または第1保護膜のエッジ部に集中するため、膜剥がれ発生の要因となる。
一般的に、同じ構造の絶縁膜を繰り返し成膜して積層構造を形成する場合には、それらの絶縁膜のエッジカット幅は、層毎に同じにする。その理由としては、エッジカット幅を変更するためには、装置設定を変更する必要があるためである。
特許第3057054号公報 特開2001−44189号公報 特開2003−78005号公報 西岡康隆著 「CD制御に基づいた有機Low−k/Cuインテグレーション技術」、グローバルネット株式会社主催"k<2.5に向けたLow−k膜ダマシンプロセスの基礎理論と配線応用技術"p.4-1-1〜4-1-8、2002年2月20日
解決しようとする問題点は、配線溝等に埋め込みを行った導電膜の余剰部分のCMP工程で絶縁膜が剥がれる点である。特に、CMP時に圧力が集中するウエハのエッジ近傍または絶縁膜のエッジ近傍での絶縁膜の剥がれを防止することが難しい点である。
本発明の半導体装置は、基板上に、配線層を形成する第1配線層絶縁膜と、ビアを形成するビア層絶縁膜と、配線層を形成する第2配線層絶縁膜とを順に積層して備えた半導体装置であって、前記第1配線層絶縁膜は第1絶縁膜と第2絶縁膜との積層膜からなり、前記第2配線層絶縁膜は第3絶縁膜と第4絶縁膜との積層膜からなり、前記第1絶縁膜のエッジは前記第2絶縁膜のエッジより内側になるように形成されていて、前記第3絶縁膜のエッジは前記第4絶縁膜のエッジより内側になるように形成されていて、かつ前記第1絶縁膜のエッジより内側になるように形成されていることを最も主要な特徴とする。好ましくは、前記第1絶縁膜のエッジは前記第2絶縁膜のエッジより0.5mm以上5mm以下の範囲で内側になるように形成されていて、前記第3絶縁膜のエッジは前記第4絶縁膜のエッジより内側になるように形成されていて、かつ前記第1絶縁膜のエッジより0.5mm以上5mm以下の範囲で内側になるように形成されていることを特徴とする。もしくは、前記第1絶縁膜のエッジは前記第2絶縁膜のエッジより0.5mm以上5mm以下の範囲で内側になるように形成されていて、前記第3絶縁膜のエッジは、前記第4絶縁膜のエッジより0.5mm以上5mm以下の範囲で内側になるように形成されていて、さらに前記第1絶縁膜のエッジより0.2mm以上5mm以下の範囲で内側になるように形成されていることを特徴とする。
本発明の半導体装置は、基板上に、配線層を形成する第1配線層絶縁膜と、ビアを形成するビア層絶縁膜と、配線層を形成する第2配線層絶縁膜とを準じ積層して備えた半導体装置であって、前記第1配線層絶縁膜は第1絶縁膜と第2絶縁膜との積層膜からなり、前記第2配線層絶縁膜は第3絶縁膜と第4絶縁膜との積層膜からなり、前記第1絶縁膜のエッジは前記第2絶縁膜のエッジより内側になるように形成されていて、前記第3絶縁膜のエッジは前記第4絶縁膜のエッジより内側になるように形成されていて、かつ前記第1絶縁膜のエッジより外側になるように形成されていて、さらに第2絶縁膜のエッジより内側になるように形成されていることを最も主要な特徴とする。好ましくは、前記第1絶縁膜のエッジは前記第2絶縁膜のエッジより0.5mm以上5mm以下の範囲で内側になるように形成されていて、前記第3絶縁膜のエッジは、前記第4絶縁膜のエッジより0.5mm以上5mm以下の範囲で内側になるように形成されていて、かつ前記第1絶縁膜のエッジより0.2mm以上0.5mm以下の範囲で外側になるように形成されていて、さらに前記第2絶縁膜のエッジより0.1mm以上0.8mm以下の範囲で内側になるように形成されていることを特徴とする。
本発明の半導体装置の製造方法は、基板上に、配線層を形成する第1配線層絶縁膜を形成する工程と、前記第1配線層絶縁膜上にビアを形成するビア層絶縁膜を形成する工程と、前記ビア層絶縁膜上に配線層を形成する第2配線層絶縁膜を形成する工程とを備えた半導体装置の製造方法であって、前記第1配線層絶縁膜を第1絶縁膜と第2絶縁膜との積層膜で形成し、前記第2配線層絶縁膜を前記第1配線層絶縁膜よりも上層に第3絶縁膜と第4絶縁膜との積層膜で形成し、前記第1絶縁膜のエッジを前記第2絶縁膜のエッジより内側になるように形成し、前記第3絶縁膜のエッジを前記第4絶縁膜のエッジより内側になるように形成し、かつ前記第1絶縁膜のエッジより内側になるように形成することを最も主要な特徴とする。好ましくは、前記第1絶縁膜のエッジを前記第2絶縁膜のエッジより0.5mm以上5mm以下の範囲で内側になるように形成し、前記第3絶縁膜のエッジを前記第4絶縁膜のエッジより内側になるように形成して、かつ前記第1絶縁膜のエッジより0.5mm以上5mm以下の範囲で内側になるように形成することを特徴とする。もしくは、前記第1絶縁膜のエッジを前記第2絶縁膜のエッジより0.5mm以上5mm以下の範囲で内側になるように形成し、前記第3絶縁膜のエッジを、前記第4絶縁膜のエッジより0.5mm以上5mm以下の範囲で内側になるように形成し、さらに前記第1絶縁膜のエッジより0.2mm以上5mm以下の範囲で内側になるように形成することを特徴とする。
本発明の半導体装置の製造方法は、基板上に、配線層を形成する第1配線層絶縁膜を形成する工程と、前記第1配線層絶縁膜上にビアを形成するビア層絶縁膜を形成する工程と、前記ビア層絶縁膜上に配線層を形成する第2配線層絶縁膜を形成する工程とを備えた半導体装置の製造方法であって、前記第1配線層絶縁膜を第1絶縁膜と第2絶縁膜との積層膜で形成し、前記第2配線層絶縁膜を前記第1配線層絶縁膜よりも上層に第3絶縁膜と第4絶縁膜との積層膜で形成し、前記第1絶縁膜のエッジを前記第2絶縁膜のエッジより内側になるように形成し、前記第3絶縁膜のエッジを前記第4絶縁膜のエッジより内側になるように形成し、かつ前記第1絶縁膜のエッジより外側になるように形成することを最も主要な特徴とする。好ましくは、前記第1絶縁膜のエッジを前記第2絶縁膜のエッジより0.5mm以上5mm以下の範囲で内側になるように形成し、前記第3絶縁膜のエッジを、前記第4絶縁膜のエッジより0.5mm以上5mm以下の範囲で内側になるように形成し、かつ前記第1絶縁膜のエッジより0.2mm以上0.5mm以下の範囲で外側になるように形成し、さらに前記第2絶縁膜のエッジより0.1mm以上0.8mm以下の範囲で内側になるように形成することを特徴とする。
本発明の半導体装置および半導体装置の製造方法は、第1絶縁膜のエッジ部の段差部と、第3絶縁膜のエッジでの段差部とが重ならないため、化学的機械研磨(以下CMPという、CMPはChemical Mechanical Polishing)時に、エッジにかかる圧力が分散できるので、CMP時の膜剥がれ耐性が向上できる利点がある。
CMP時の絶縁膜のエッジにかかる研磨圧力を分散して、CMP時の膜剥がれ耐性を向上するという目的を、絶縁膜のエッジの形成位置を適宜変更することで、新たなる膜形成を行わずに実現した。
本発明の半導体装置に係る第1実施例を、図1の概略構成断面図によって説明する。
図1に示すように、基板11上に、配線層を形成する第1配線層絶縁膜12と、ビアを形成するもので上記第1配線層絶縁膜12上に形成するビア層絶縁膜13と、配線層を形成するもので上記ビア層絶縁膜13上に形成する第2配線層絶縁膜14とを備えている。上記第1配線層絶縁膜12は第1絶縁膜21と第2絶縁膜22との積層膜からなり、また、上記第2配線層絶縁膜14は上記第1配線層絶縁膜12よりも上層に形成されていて第3絶縁膜23と第4絶縁膜24との積層膜からなる。さらに、上記第1絶縁膜21のエッジE1は上記第2絶縁膜22のエッジE2より内側になるように形成されている。さらに、上記第3絶縁膜23のエッジE3は上記第4絶縁膜24のエッジE4より内側になるように形成されていて、かつ上記第1絶縁膜21のエッジE1より内側になるように形成されている。
上記構成においては、上記第1絶縁膜21のエッジE1は上記第2絶縁膜22のエッジE2より0.5mm以上5mm以下の範囲で内側になるように形成されていることが好ましい。さらに、上記第3絶縁膜23のエッジE3は、上記第4絶縁膜24のエッジE4より内側になるように形成されていることが好ましく、かつ上記第1絶縁膜22のエッジE1より0.5mm以上5mm以下の範囲で内側になるように形成されていることが好ましい。
次に、本発明の半導体装置に係る第2実施例を、図2の概略構成断面図によって説明する。
図2に示すように、基板11上に、配線層を形成する第1配線層絶縁膜12と、ビアを形成するもので上記第1配線層絶縁膜12上に形成するビア層絶縁膜13と、配線層を形成するもので上記ビア層絶縁膜13上に形成する第2配線層絶縁膜14とを備えている。上記第1配線層絶縁膜12は第1絶縁膜21と第2絶縁膜22との積層膜からなり、また、上記第2配線層絶縁膜14は上記第1配線層絶縁膜12よりも上層に形成されていて第3絶縁膜23と第4絶縁膜24との積層膜からなる。さらに、上記第1絶縁膜21のエッジE1は上記第2絶縁膜22のエッジE2より内側になるように形成されている。さらに、上記第3絶縁膜23のエッジE3は上記第4絶縁膜24のエッジE4より内側になるように形成されていて、かつ上記第1絶縁膜21のエッジE1より内側になるように形成されている。
上記第1絶縁膜21のエッジE1は上記第2絶縁膜22のエッジE2より0.5mm以上5mm以下の範囲で内側になるように形成されていることが好ましい。さらに、上記第3絶縁膜23のエッジE3は、上記第4絶縁膜24のエッジE4より0.5mm以上5mm以下の範囲で内側になるように形成されていて、さらに上記第1絶縁膜21のエッジE1より0.2mm以上5mm以下の範囲で内側になるように形成されていることが好ましい。
次に、本発明の半導体装置に係る第3実施例を、図3の概略構成断面図によって説明する。
図3に示すように、基板11上に、配線層を形成する第1配線層絶縁膜12と、ビアを形成するもので上記第1配線層絶縁膜12上に形成するビア層絶縁膜13と、配線層を形成するもので上記ビア層絶縁膜13上に形成する第2配線層絶縁膜14とを備えている。上記第1配線層絶縁膜12は第1絶縁膜21と第2絶縁膜22との積層膜からなり、また、上記第2配線層絶縁膜14は上記第1配線層絶縁膜12よりも上層に形成されていて第3絶縁膜23と第4絶縁膜24との積層膜からなる。さらに、上記第1絶縁膜21のエッジE1は上記第2絶縁膜22のエッジE2より内側になるように形成されている。さらに、上記第3絶縁膜23のエッジE3は上記第4絶縁膜24のエッジE4より内側になるように形成されていて、かつ上記第1絶縁膜21のエッジE1より外側になるように形成されている。
上記第1絶縁膜21のエッジE1は上記第2絶縁膜22のエッジE2より0.5mm以上5mm以下の範囲で内側になるように形成されていることが好ましい。さらに、上記第3絶縁膜23のエッジE3は、上記第4絶縁膜24のエッジE4より0.5mm以上5mm以下の範囲で内側になるように形成されていて、かつ上記第1絶縁膜21のエッジE1より0.2mm以上0.5mm以下の範囲で外側になるように形成されていて、さらに上記第2絶縁膜22のエッジE2より0.1mm以上0.8mm以下の範囲で内側になるように形成されていることが好ましい。
上記第1実施例〜第3実施例においては、上記第1絶縁膜21および第3絶縁膜23には、例えば低誘電率膜であるポリアリルエーテル(例えば誘電率k<3のPorous−SiLK(ダウケミカル社)など)を用いることができる。上記第2絶縁膜22および第4絶縁膜24には、例えば酸化シリコン(SiO2)を用いることができる。また上記ビア層絶縁膜13には、例えば、炭化酸化シリコン(SiOC)(例えば、AMAT社のブラックダイヤモンド(BD)など)を用いることができる。
上記各半導体装置は、第1絶縁膜21のエッジ部の段差部と、第3絶縁膜23のエッジでの段差部とが重ならないため、CMP時に、エッジにかかる圧力が分散できるので、CMP時の膜剥がれ耐性が向上できる利点がある。
次に、本発明の半導体装置の製造方法に係る一実施例を、図4〜図11の概略構成断面図によって説明する。
図4(1)に示すように、例えばプラズマCVD法等の一般的な成膜方法によって、シリコン層(例えばシリコン基板)101上に、酸化シリコン(SiO2)膜を例えば500nmの厚さに成膜して下地絶縁膜(ビア層絶縁膜とすることも可能である)102を形成する。
次に、図4(2)に示すように、上記下地絶縁膜102上に、例えばPorous−SiLK(ポリアリールエーテル)を100nmの厚さに成膜膜して、第1絶縁膜21を形成する。上記Porous−SiLKは、前駆体をスピンコート法により堆積した後、400℃〜450℃のキュア処理を行って形成することができる。
次に、図5(3)に示すように、Porous−SiLKからなる第1絶縁膜21のエッジカットを行う。
上記第1絶縁膜21であるPorous−SiLK膜のエッジカット方法は、図6に示すように、シリコン基板(ウエハ)101を矢印ア方向に回転させながら、第1絶縁膜21の溶剤150をウエハエッジに滴下し、エッジカット位置までスキャニングする。この時、図示しない純水をシリコン基板101中心から滴下することにより、エッジカット部以外のウエハ表面を溶剤から保護する。溶剤としては、第1絶縁膜21がPorous−SiLKであれば、シクロヘキサノンを使用することができる。エッジカット幅は、スキャニングのプログラムを変更することにより容易に変更できる。今回、第1絶縁膜21のエッジカット幅w1は4.5mmおよび5mmの2通りに設定した。
次に、図5(4)に示すように、上記第1絶縁膜21を被覆する状態に第2絶縁膜22を、例えば酸化シリコン(SiO2)を200nmの厚さとなるように堆積して形成する。この酸化シリコン膜は、例えばプラズマCVD法によって成膜することができる。
次に、図7(5)に示すように、上記第2絶縁膜22表面にフォトレジスト(例えばポジ型レジスト)を塗布し、ベーキング、露光、現像工程を行うことによって、エッジ部分がカットされたフォトレジスト膜121を形成する。
上記フォトレジストのエッジカット方法は、図8に示すように、シリコン基板(ウエハ)101を矢印イ方向に回転させながら、エッジカットを行う位置のフォトレジスト膜121を光Lで露光する。その後、フォトレジスト膜121を現像することにより、レジストのエッジカット幅w2で除去される。
次に、上記フォトレジスト膜121をエッチングマスクに用いて、第2絶縁膜22のエッチングを行い、図7(6)に示すように、第2絶縁膜22のエッジをカットした。今回は、第2絶縁膜22のエッジカット幅w3は4mmとした。その後、上記フォトレジスト膜121〔前記図7(5)参照〕を剥離する。本図面では、フォトレジスト膜121を剥離した状態を示した。
次に、図9(7)に示すように、第2絶縁膜22の表面(図面の2点鎖線で示す部分)をCMPにより研磨して除去した。このCMP条件は、一例として、研磨パッドに、例えば上層が発泡ポリウレタン製で下層がPET(ポリエチレンテレフタレート)製のものを用いた。このような研磨パッドとしては、一例として、上層がロデール社製の厚さ1.2mmのIC1000で下層が同社製の厚さ1.2mmのSUBA400よりなる積層された研磨パッドがある。研磨液(研磨スラリー)には、アルカリ溶媒に分散したコロイダルシリカに酸化剤として過酸化水素水(H22)を添加したものを用いる。例えばJSR社製のCMS8301がある。上記研磨液の供給流量は例えば150ml/minとして、研磨パッドの回転数は例えば100rpm、ウエハ(基板)回転数は例えば:110rpm、研磨圧力は例えば300g/cm2,研磨時間は例えば120secとした。これにより、第2絶縁膜22のSiO2膜の表層およそ120nmの厚さが除去された。その際、絶縁膜の剥がれは発生しなかった。
次に、図9(8)に示すように、上記第2絶縁膜22上にビア層絶縁膜13を、例えば炭化酸化シリコン(SiOC)膜で形成する。このSiOC膜は、例えばプラズマCVD法により200nmの厚さに成膜される。例えば、平行平板型プラズマCVD装置を用い、その際使用する原料ガスのうちシリコン源としてメチルシランを用いる。また成膜条件としては基板温度を300℃〜400℃に設定し、プラズマパワーを150〜350W、成膜雰囲気の圧力を100Pa〜1000Pa程度に設定する。
次に、図10(9)に示すように、上記ビア層絶縁膜13上に、例えばPorous−SiLK(ポリアリールエーテル)を100nmの厚さに成膜して、第3絶縁膜23を形成する。上記Porous−SiLKは、前駆体をスピンコート法により堆積した後、400℃〜450℃のキュア処理を行って形成することができる。
次に、図10(10)に示すように、Porous−SiLKからなる第3絶縁膜23のエッジカットを行う。図面ではエッジカット後の状態を示した。
上記第3絶縁膜23であるPorous−SiLK膜のエッジカット方法は、前記図6に示した第1絶縁膜21のエッジカット法と同様に、シリコン基板(ウエハ)101を矢印ア方向に回転させながら、第3絶縁膜23の溶剤150をウエハエッジに滴下し、エッジカット位置までスキャニングする。この時、図示しない純水をシリコン基板101中心から滴下することにより、エッジカット部以外のウエハ表面を溶剤から保護する。溶剤としては、第3絶縁膜23がPorous−SiLKであれば、シクロヘキサノンを使用することができる。エッジカット幅は、スキャニングのプログラムを変更することにより容易に変更できる。今回、第3絶縁膜23のエッジカット幅w4〔図10(10)参照〕は3mm〜10mmとし、3mm〜6mmは0.1mmきざみに、6mm〜10mmは1mmきざみに設定した。
次に、図11(11)に示すように、上記第3絶縁膜23を被覆する状態に第4絶縁膜24を、例えば酸化シリコン(SiO2)を200nmの厚さとなるように堆積して形成する。この酸化シリコン膜は、例えばプラズマCVD法によって成膜することができる。
次に、上記第4絶縁膜24表面にフォトレジスト(図示せず)を塗布し、ベーキング、露光、現像工程を行うことによって、エッジ部分がカットされたフォトレジスト膜(図示せず)を形成する。次に、上記フォトレジスト膜をエッチングマスクに用いて、第4絶縁膜24のエッチングを行い、第4絶縁膜24のエッジをカットした。今回は、第4絶縁膜24のエッジカット幅w5は3mmと4mmと2通り作成した。その後、上記フォトレジスト膜を剥離する。本図面では、フォトレジスト膜を剥離した状態を示した。
さらに、第4絶縁膜24、第3絶縁膜23、ビア層絶縁膜13の順でエッチングを行い、各絶縁膜のエッジをカットした。第3絶縁膜23のエッジカット幅が4mm〜10mmの場合は、第4絶縁膜24とビア層絶縁膜13のみがエッチングされる。
上記のようにして作製されたサンプルは、第4絶縁膜24(200nm)/第3絶縁膜23(100nm)/ビア層絶縁膜13(200nm)、第2絶縁膜22(200nm)/第1絶縁膜21(100nm)/下地絶縁膜102(500nm)/シリコン層101をベタ膜で積層したものであり、このようなサンプルを研磨して、エッジ剥がれの状況を調査した。
なお、今回のサンプルはベタ膜としたが、パターンを形成する場合には、図7(5)おおび図11によって説明した工程において、エッジカット部分に対し露光した後に、通常の露光機によりパターニングすればよい。また、デュアルダマシン構造の作製方法については、例えば特開2001−44189号公報などに詳細な記述があるが、このようなデュアルダマシン構造を形成する時にも、上記と同様の方法により、エッジカット位置を決定することができる。
次に、こ上記サンプルをCMPした。CMP条件は、一例として、研磨パッドに、例えば上層が発泡ポリウレタン製で下層がPET(ポリエチレンテレフタレート)製のものを用いた。このような研磨パッドとしては、一例として、上層がロデール社製の厚さ1.2mmのIC1000で下層が同社製の厚さ1.2mmのSUBA400よりなる積層された研磨パッドがある。研磨液(研磨スラリー)には、アルカリ溶媒に分散したコロイダルシリカに酸化剤として過酸化水素水(H22)を添加したものを用いる。例えばJSR社製のCMS8301がある。上記研磨液の供給流量は例えば150ml/minとして、研磨パッドの回転数は例えば100rpm、ウエハ(基板)回転数は例えば:110rpm、研磨圧力は例えば300g/cm2,研磨時間は例えば120secとした。これにより、第4絶縁膜24のSiO2膜の表層およそ120nmの厚さが除去された。その際、絶縁膜の剥がれは発生しなかった。
剥がれの検査は、顕微鏡によりエッジから0mm〜7mmの範囲を全周観察し、1枚あたり剥がれが発生した領域の割合(%)を調べた。例えば、全周で剥がれていれば100%、剥がれない領域がウエハ全周の半分であれば50%、全く剥がれなければ0%である。この結果を以下に説明する。
図12に示すように、第1絶縁膜21のエッジカット幅を4.5mm、第2絶縁膜22のエッジカット幅を4.0mm、第4絶縁膜24のエッジカット幅を4.0mmとし、第3絶縁膜23のエッジカット幅を3mm〜10mmまで変化させた場合の剥がれが発生した領域の割合を調べた。
この結果、第3絶縁膜23のエッジカット幅が4.7mm〜10mmの範囲で膜の剥がれが0%であった。したがって、第1絶縁膜21のエッジは第2絶縁膜22のエッジより0.5mm以上5mm以下の範囲で内側になるように形成され、第3絶縁膜23のエッジは第4絶縁膜24のエッジより内側になるように形成され、かつ第1絶縁膜のエッジより0.5mm以上5mm以下の範囲で内側になるように形成されることが好ましいことがわかる。
また、第1絶縁膜21のエッジは第2絶縁膜22のエッジより0.5mm以上5mm以下の範囲で内側になるように形成され、第3絶縁膜23のエッジは、第4絶縁膜24のエッジより内側0.5mm以上5mm以下の範囲で内側になるように形成され、さらに第1絶縁膜のエッジより0.2mm以上5mm以下の範囲で内側になるように形成されることがより好ましいことがわかる。
次に、図13に示すように、第1絶縁膜21のエッジカット幅を5.0mm、第2絶縁膜22のエッジカット幅を4.0mm、第4絶縁膜24のエッジカット幅を4.0mmとし、第3絶縁膜23のエッジカット幅を3mm〜10mmまで変化させた場合の剥がれが発生した領域の割合を調べた。
この結果、第3絶縁膜23のエッジカット幅が4.5mm〜4.8mmの範囲で膜の剥がれが5%であり、第3絶縁膜23のエッジカット幅が5.2mm〜10mmの範囲で膜の剥がれが0%であった。したがって、第1絶縁膜21のエッジは第2絶縁膜22のエッジより0.5mm以上5mm以下の範囲で内側になるように形成され、第3絶縁膜23のエッジは第4絶縁膜24のエッジより内側になるように形成され、かつ第1絶縁膜のエッジより0.2mm以上5mm以下の範囲で内側になるように形成されることがより好ましいことがわかる。
次に、図14に示すように、第1絶縁膜21のエッジカット幅を4.5mm、第2絶縁膜22のエッジカット幅を4.0mm、第4絶縁膜24のエッジカット幅を3.0mmとし、第3絶縁膜23のエッジカット幅を3mm〜10mmまで変化させた場合の剥がれが発生した領域の割合を調べた。
この結果、第3絶縁膜23のエッジカット幅が4.7mm〜10mmの範囲で膜の剥がれが0%であった。したがって、第1絶縁膜21のエッジは第2絶縁膜22のエッジより0.5mm以上5mm以下の範囲で内側になるように形成され、第3絶縁膜23のエッジは第4絶縁膜24のエッジより内側になるように形成され、かつ第1絶縁膜のエッジより0.2mm以上5mm以下の範囲で内側になるように形成されることがより好ましいことがわかる。
また、第1絶縁膜21のエッジは第2絶縁膜22のエッジより0.5mm以上5mm以下の範囲で内側になるように形成され、第3絶縁膜23のエッジは、第4絶縁膜24のエッジより内側0.5mm以上5mm以下の範囲で内側になるように形成され、さらに第1絶縁膜のエッジより0.2mm以上5mm以下の範囲で内側になるように形成されることがより好ましいことがわかる。
さらに、第1絶縁膜21のエッジは第2絶縁膜22のエッジより0.5mm以上5mm以下の範囲で内側になるように形成されていて、第3絶縁膜23のエッジは、第4絶縁膜24のエッジより0.5mm以上5mm以下の範囲で内側になるように形成されていて、かつ第1絶縁膜21のエッジより0.2mm以上0.4mm以下の範囲で外側になるように形成されていて、さらに前記第2絶縁膜のエッジより0.1mm以上0.3mm以下の範囲および0.7mm以上5.0mm以下の範囲で内側になるように形成されていることが好ましいことがわかる。
次に、図15に示すように、第1絶縁膜21のエッジカット幅を5.0mm、第2絶縁膜22のエッジカット幅を4.0mm、第4絶縁膜24のエッジカット幅を3.0mmとし、第3絶縁膜23のエッジカット幅を3mm〜10mmまで変化させた場合の剥がれが発生した領域の割合を調べた。
この結果、第3絶縁膜23のエッジカット幅が5.2mm〜10mmの範囲で膜の剥がれが0%であり、第3絶縁膜23のエッジカット幅が4.1mm〜4.8mmの範囲で膜の剥がれが5%であった。したがって、第1絶縁膜21のエッジは第2絶縁膜22のエッジより0.5mm以上5mm以下の範囲で内側になるように形成され、第3絶縁膜23のエッジは第4絶縁膜24のエッジより内側になるように形成され、かつ第1絶縁膜のエッジより0.2mm以上5mm以下の範囲で内側になるように形成されることがより好ましいことがわかる。
また、第1絶縁膜21のエッジは第2絶縁膜22のエッジより0.5mm以上5mm以下の範囲で内側になるように形成され、第3絶縁膜23のエッジは、第4絶縁膜24のエッジより内側0.5mm以上5mm以下の範囲で内側になるように形成され、さらに第1絶縁膜のエッジより0.2mm以上5mm以下の範囲で内側になるように形成されることがより好ましいことがわかる。
さらに、第1絶縁膜21のエッジは第2絶縁膜22のエッジより0.5mm以上5mm以下の範囲で内側になるように形成されていて、第3絶縁膜23のエッジは、第4絶縁膜24のエッジより0.5mm以上5mm以下の範囲で内側になるように形成されていて、かつ第1絶縁膜21のエッジより0.2mm以上0.9mm以下の範囲で外側になるように形成されていて、さらに前記第2絶縁膜のエッジより0.1mm以上0.8mm以下の範囲および1.2mm以上5.0mm以下の範囲で内側になるように形成されていることが好ましいことがわかる。
以上より、第1絶縁膜21のエッジは第2絶縁膜22のエッジより0.5mm以上5mm以下の範囲で内側になるように形成されていて、第3絶縁膜23のエッジは第4絶縁膜24のエッジより内側になるように形成されていて、かつ第1絶縁膜21のエッジより0.5mm以上5mm以下の範囲で内側になるように形成されているものとした。
または、第1絶縁膜21のエッジは第2絶縁膜22のエッジより0.5mm以上5mm以下の範囲で内側になるように形成されていて、第3絶縁膜23のエッジは、第4絶縁膜24のエッジより内側0.5mm以上5mm以下の範囲で内側になるように形成されていて、さらに第1絶縁膜21のエッジより0.2mm以上5mm以下の範囲で内側になるように形成されているものとした。
または、第1絶縁膜21のエッジは第2絶縁膜22のエッジより0.5mm以上5mm以下の範囲で内側になるように形成されていて、第3絶縁膜23のエッジは、第4絶縁膜24のエッジより0.5mm以上5mm以下の範囲で内側になるように形成されていて、かつ第1絶縁膜21のエッジより0.2mm以上0.5mm以下の範囲で外側になるように形成されていて、さらに第2絶縁膜21のエッジより0.1mm以上0.3mm以下の範囲で内側になるように形成されているものとした。
上記説明したようなエッジカット幅とすることによって、第3絶縁膜23とビア層絶縁膜13との密着性が弱いのに対し、その外側に、密着性が高い第4絶縁膜24とビア層絶縁膜13との界面が存在し、その接触面積を大きくとれることと、第3絶縁膜23のエッジの段差が、第1絶縁膜21のエッジの段差もしくはビア層絶縁膜13のエッジの段差もしくは第2絶縁膜22のエッジの段差と重ならないために、圧力が分散し、第3絶縁膜23のエッジにかかる圧力が低減されるためである。
なお、エッジカット幅の最大値を5.0mmとしたのは、ウエハ当たりのチップの収率を確保するためで、もし、5.0mmを超えるようなエッジカットを行うと、ウエハ当たりのチップの収率が著しく低下することになる。
次に、配線が形成される配線層絶縁膜と、ビアが形成されるビア層絶縁膜とを3層に形成した実施例、5層に形成した実施例、7層に形成した実施例について、以下に説明する。以下の説明では、下層の配線層絶縁膜は第1絶縁膜21と第2絶縁膜22からなり、その上層の配線層絶縁膜は第3絶縁膜23と第4絶縁膜24からなるものとし、第1、第3絶縁膜21,23は例えばポリアリルエーテル(Porous−SiLK)(膜厚=100nm)で形成し、第2、第4絶縁膜22、24は例えば酸化シリコン(SiO2)(成膜時の膜厚=200nm、CMP後の膜厚=約80nm)で形成し、ビア層絶縁膜は例えば炭化酸化シリコン(SiOC)(膜厚=200nm)/窒化炭化シリコン(SiCN)(膜厚=35nm)の積層膜を用いた。
図16に示すように、第1絶縁膜21と第2絶縁膜22とを積層した配線層絶縁膜12(第3絶縁膜23と第4絶縁膜24とを積層した配線層絶縁膜14)とビア層絶縁膜13とを3層に形成したものである。すなわち、第1層目の配線層絶縁膜12の第1絶縁膜21は、エッジカット幅が4.5mmであり、この第1絶縁膜21に対して、第2層目以降の配線層絶縁膜12の第1絶縁膜12(下層の第1絶縁膜に対しては第3絶縁膜23になる。以下、単に「第3絶縁膜23」と記す)は、順次0.5mmずつ内側に形成されている。その他の各層の第2絶縁膜22、第4絶縁膜24、ビア層絶縁膜13は、エッジカット幅を4mmとし、エッジ位置をそろえた。このような構成では、CMPを行っても膜の剥がれは発生しなかった。
図17に示すように、第1絶縁膜21と第2絶縁膜22とを積層した配線層絶縁膜12(第3絶縁膜23と第4絶縁膜24とを積層した配線層絶縁膜14)とビア層絶縁膜13とを3層に形成したものである。すなわち、第1層目の配線層絶縁膜12の第1絶縁膜21は、エッジカット幅が4.5mmであり、この第1絶縁膜21に対して、第2層目以降の配線層絶縁膜12の第1絶縁膜21(第3絶縁膜23)は、順次0.5mmずつ内側に形成されている。また、第1層目の配線層絶縁膜の第2絶縁膜22は、エッジカット幅が4.0mmであり、この第2絶縁膜22に対して、第2層目の配線層絶縁膜12の第2絶縁膜22(第3絶縁膜23)は、順次0.5mmずつ内側に形成されている。また、配線層絶縁膜12間に形成されるビア層絶縁膜13は、最下層のビア層絶縁膜13のエッジカット幅が4.5mmであり、このビア層絶縁膜13に対して上層のビア層絶縁膜13のエッジカット幅は順次0.5mm内側に形成されている。このような構成では、CMPを行っても膜の剥がれは発生しなかった。
図18に示すように、第1絶縁膜21と第2絶縁膜22とを積層した配線層絶縁膜12(第3絶縁膜23と第4絶縁膜24とを積層した配線層絶縁膜14)とビア層絶縁膜13とを3層に形成したものである。すなわち、第1層目の配線層絶縁膜12の第1絶縁膜21は、エッジカット幅が5.5mmであり、この第1絶縁膜21に対して、第2層目以降の配線層絶縁膜12の第1絶縁膜21(第3絶縁膜23)は、順次0.5mmずつ外側に形成されている。その他の各層の第2絶縁膜22、第4絶縁膜24、ビア層絶縁膜13は、エッジカット幅を4mmとし、エッジ位置をそろえた。このような構成では、CMPを行っても膜の剥がれは発生しなかった。
図19に示すように、第1絶縁膜21と第2絶縁膜22とを積層した配線層絶縁膜12(第3絶縁膜23と第4絶縁膜24とを積層した配線層絶縁膜14)とビア層絶縁膜13とを3層に形成したものである。すなわち、第1層目の配線層絶縁膜12の第1絶縁膜21は、エッジカット幅が5.5mmであり、この第1絶縁膜21に対して、第2層目以降の配線層絶縁膜12の第1絶縁膜21(第3絶縁膜23)は、順次0.5mmずつ外側に形成されている。また、第1層目の配線層絶縁膜の第2絶縁膜22は、エッジカット幅が4.5mmであり、この第2絶縁膜22に対して、第2層目の配線層絶縁膜12の第2絶縁膜22(第3絶縁膜23)は、順次0.5mmずつ外側に形成されている。また、配線層絶縁膜12間に形成されるビア層絶縁膜13は、最下層のビア層絶縁膜13のエッジカット幅が4.0mmであり、このビア層絶縁膜13に対して上層のビア層絶縁膜13のエッジカット幅は順次0.5mmずつ外側に形成されている。このような構成では、CMPを行っても膜の剥がれは発生しなかった。
図20に示すように、第1絶縁膜21と第2絶縁膜22とを積層した配線層絶縁膜12(第3絶縁膜23と第4絶縁膜24とを積層した配線層絶縁膜14)とビア層絶縁膜13とを3層に形成したものである。すなわち、第1層目の配線層絶縁膜12の第1絶縁膜21は、エッジカット幅が5.5mmであり、この第1絶縁膜21に対して、第2層目以降の配線層絶縁膜12の第1絶縁膜21(第3絶縁膜23)は、順次0.5mmずつ外側に形成されている。また、第1層目の配線層絶縁膜の第2絶縁膜22は、エッジカット幅が5.0mmであり、この第2絶縁膜22に対して、第2層目の配線層絶縁膜12の第2絶縁膜22(第3絶縁膜23)は、順次0.5mmずつ外側に形成されている。また、配線層絶縁膜12間に形成されるビア層絶縁膜13は、最下層のビア層絶縁膜13のエッジカット幅が4.5mmであり、このビア層絶縁膜13に対して上層のビア層絶縁膜13のエッジカット幅は順次0.5mmずつ外側に形成されている。このような構成では、CMPを行っても膜の剥がれは発生しなかった。
図21に示すように、第1絶縁膜21と第2絶縁膜22とを積層した配線層絶縁膜12(第3絶縁膜23と第4絶縁膜24とを積層した配線層絶縁膜14)とビア層絶縁膜13とを3層に形成したものである。すなわち、第1層目の配線層絶縁膜12の第1絶縁膜21は、エッジカット幅が4.5mmであり、この第1絶縁膜21に対して、第2層目以降の配線層絶縁膜12の第1絶縁膜21(第3絶縁膜23)は、順次0.5mm内側と0.5mm外側に交互に形成されている。その他の各層の第2絶縁膜22、第4絶縁膜24、ビア層絶縁膜13は、エッジカット幅を4mmとし、エッジ位置をそろえた。このような構成では、CMPを行っても膜の剥がれは発生しなかった。
図22に示すように、第1絶縁膜21と第2絶縁膜22とを積層した配線層絶縁膜12(第3絶縁膜23と第4絶縁膜24とを積層した配線層絶縁膜14)とビア層絶縁膜13とを5層に形成したものである。すなわち、第1層目の配線層絶縁膜12の第1絶縁膜21は、エッジカット幅が4.5mmであり、この第1絶縁膜21に対して、第2層目以降の配線層絶縁膜12の第1絶縁膜12(第3絶縁膜23)は、順次0.5mmずつ内側に形成されている。その他の各層の第2絶縁膜22、第4絶縁膜24、ビア層絶縁膜13は、エッジカット幅を4mmとし、エッジ位置をそろえた。このような構成では、CMPを行っても膜の剥がれは発生しなかった。
図23に示すように、第1絶縁膜21と第2絶縁膜22とを積層した配線層絶縁膜12(第3絶縁膜23と第4絶縁膜24とを積層した配線層絶縁膜14)とビア層絶縁膜13とを5層に形成したものである。すなわち、第1層目の配線層絶縁膜12の第1絶縁膜21は、エッジカット幅が4.5mmであり、この第1絶縁膜21に対して、第2層目以降の配線層絶縁膜12の第1絶縁膜21(第3絶縁膜23)は、順次0.5mmずつ内側に形成されている。また、第1層目の配線層絶縁膜の第2絶縁膜22は、エッジカット幅が4.0mmであり、この第2絶縁膜22に対して、第2層目以降の配線層絶縁膜12の第2絶縁膜22(第3絶縁膜23)は、順次0.5mmずつ内側に形成されている。また、配線層絶縁膜12間に形成されるビア層絶縁膜13は、最下層のビア層絶縁膜13のエッジカット幅が4.5mmであり、このビア層絶縁膜13に対して上層のビア層絶縁膜13のエッジカット幅は順次0.5mmずつ内側に形成されている。このような構成では、CMPを行っても膜の剥がれは発生しなかった。
図24に示すように、第1絶縁膜21と第2絶縁膜22とを積層した配線層絶縁膜12(第3絶縁膜23と第4絶縁膜24とを積層した配線層絶縁膜14)とビア層絶縁膜13とを5層に形成したものである。すなわち、第1層目の配線層絶縁膜12の第1絶縁膜21は、エッジカット幅が5.5mmであり、この第1絶縁膜21に対して、第2層目以降の配線層絶縁膜12の第1絶縁膜21(第3絶縁膜23)は、順次0.5mmずつ外側に形成されている。その他の各層の第2絶縁膜22、第4絶縁膜24、ビア層絶縁膜13は、エッジカット幅を4mmとし、エッジ位置をそろえた。このような構成では、CMPを行っても膜の剥がれは発生しなかった。
図25に示すように、第1絶縁膜21と第2絶縁膜22とを積層した配線層絶縁膜12(第3絶縁膜23と第4絶縁膜24とを積層した配線層絶縁膜14)とビア層絶縁膜13とを5層に形成したものである。すなわち、第1層目の配線層絶縁膜12の第1絶縁膜21は、エッジカット幅が5.5mmであり、この第1絶縁膜21に対して、第2層目以降の配線層絶縁膜12の第1絶縁膜21(第3絶縁膜23)は、順次0.5mmずつ外側に形成されている。ただし、第5層目の配線層絶縁膜12の第1絶縁膜21(第3絶縁膜23)は、第4層目の配線層絶縁膜12の第1絶縁膜21に対して、0.5mm内側に形成されている。また、第1層目の配線層絶縁膜の第2絶縁膜22は、エッジカット幅が4.5mmであり、この第2絶縁膜22に対して、第2層目以降の配線層絶縁膜12の第2絶縁膜22(第3絶縁膜23)は、順次0.5mmずつ外側に形成されている。また、配線層絶縁膜12間に形成されるビア層絶縁膜13は、最下層のビア層絶縁膜13のエッジカット幅が4.0mmであり、このビア層絶縁膜13に対して上層のビア層絶縁膜13のエッジカット幅は順次0.5mmずつ外側に形成されている。このような構成では、CMPを行っても膜の剥がれは発生しなかった。
図26に示すように、第1絶縁膜21と第2絶縁膜22とを積層した配線層絶縁膜12(第3絶縁膜23と第4絶縁膜24とを積層した配線層絶縁膜14)とビア層絶縁膜13とを5層に形成したものである。すなわち、第1層目の配線層絶縁膜12の第1絶縁膜21は、エッジカット幅が5.5mmであり、この第1絶縁膜21に対して、第2層目以降の配線層絶縁膜12の第1絶縁膜21(第3絶縁膜23)は、順次0.5mmずつ外側に形成されている。また、第1層目の配線層絶縁膜の第2絶縁膜22は、エッジカット幅が5.0mmであり、この第2絶縁膜22に対して、第2層目以降の配線層絶縁膜12の第2絶縁膜22(第3絶縁膜23)は、順次0.5mmずつ外側に形成されている。また、配線層絶縁膜12間に形成されるビア層絶縁膜13は、最下層のビア層絶縁膜13のエッジカット幅が4.5mmであり、このビア層絶縁膜13に対して上層のビア層絶縁膜13のエッジカット幅は順次0.5mmずつ外側に形成されている。このような構成では、CMPを行っても膜の剥がれは発生しなかった。
図27に示すように、第1絶縁膜21と第2絶縁膜22とを積層した配線層絶縁膜12(第3絶縁膜23と第4絶縁膜24とを積層した配線層絶縁膜14)とビア層絶縁膜13とを5層に形成したものである。すなわち、第1層目の配線層絶縁膜12の第1絶縁膜21は、エッジカット幅が4.5mmであり、この第1絶縁膜21に対して、第2層目以降の配線層絶縁膜12の第1絶縁膜21(第3絶縁膜23)は、順次0.5mm内側と0.5mm外側に交互に形成されている。その他の各層の第2絶縁膜22、第4絶縁膜24、ビア層絶縁膜13は、エッジカット幅を4mmとし、エッジ位置をそろえた。このような構成では、CMPを行っても膜の剥がれは発生しなかった。
図28に示すように、第1絶縁膜21と第2絶縁膜22とを積層した配線層絶縁膜12(第3絶縁膜23と第4絶縁膜24とを積層した配線層絶縁膜14)とビア層絶縁膜13とを5層に形成したものである。ここでは、第1層目から第3層目までは、第1層目の配線層絶縁膜12の第1絶縁膜21は、エッジカット幅が4.5mmであり、この第1絶縁膜21に対して、第2層目以降の配線層絶縁膜12の第1絶縁膜21(第3絶縁膜23)は、順次0.5mmずつ内側に形成されている。そして4層目の配線層絶縁膜12の第1絶縁膜21(第3絶縁膜23)は、エッジカット幅が4.5mmであり、第1層目の第1絶縁膜21とエッジカット幅が同一であり、この第1絶縁膜21に対して、第5層目の配線層絶縁膜12の第1絶縁膜21(第3絶縁膜23)は、0.5mm内側に形成されている。このように、多層の場合、例えば3層ずつ区切って形成することもできる。具体的には前記図16で説明した構成を繰り返し形成することもできる。その他の各層の第2絶縁膜22、第4絶縁膜24、ビア層絶縁膜13は、エッジカット幅を4mmとし、エッジ位置をそろえた。このような構成では、CMPを行っても膜の剥がれは発生しなかった。
図29に示すように、第1絶縁膜21と第2絶縁膜22とを積層した配線層絶縁膜12(第3絶縁膜23と第4絶縁膜24とを積層した配線層絶縁膜14)とビア層絶縁膜13とを7層に形成したものである。すなわち、第1層目の配線層絶縁膜12の第1絶縁膜21は、エッジカット幅が4.5mmであり、この第1絶縁膜21に対して、第2層目以降の配線層絶縁膜12の第1絶縁膜12(第3絶縁膜23)は、順次0.5mmずつ内側に形成されている。その他の各層の第2絶縁膜22、第4絶縁膜24、ビア層絶縁膜13は、エッジカット幅を4mmとし、エッジ位置をそろえた。このような構成では、CMPを行っても膜の剥がれは発生しなかった。
図30に示すように、第1絶縁膜21と第2絶縁膜22とを積層した配線層絶縁膜12(第3絶縁膜23と第4絶縁膜24とを積層した配線層絶縁膜14)とビア層絶縁膜13とを7層に形成したものである。すなわち、第1層目の配線層絶縁膜12の第1絶縁膜21は、エッジカット幅が4.5mmであり、この第1絶縁膜21に対して、第2層目以降の配線層絶縁膜12の第1絶縁膜21(第3絶縁膜23)は、順次0.5mm内側と0.5mm外側に交互に形成されている。その他の各層の第2絶縁膜22、第4絶縁膜24、ビア層絶縁膜13は、エッジカット幅を4mmとし、エッジ位置をそろえた。このような構成では、CMPを行っても膜の剥がれは発生しなかった。
最後に、比較例を説明する。図31、32、33に示すように、各層の配線層絶縁膜12の第1絶縁膜21のエッジカット幅をそろえた場合には、全ての場合で、CMPによる膜の剥がれが確認できた。
本発明の半導体装置および半導体装置の製造方法は、基板(ウエハ)上に複数層の絶縁膜が形成され、少なくともその最上層の絶縁膜を研磨するという用途の他に、さらにその絶縁膜上に形成された金属膜を研磨によって除去するという用途にも適用できる。
本発明の半導体装置に係る第1実施例を示した概略構成断面図である。 本発明の半導体装置に係る第2実施例を示した概略構成断面図である。 本発明の半導体装置に係る第3実施例を示した概略構成断面図である。 本発明の半導体装置の製造方法に係る一実施例を示した概略構成断面図である。 本発明の半導体装置の製造方法に係る一実施例を示した概略構成断面図である。 本発明の半導体装置の製造方法に係る一実施例を示した概略構成断面図である。 本発明の半導体装置の製造方法に係る一実施例を示した概略構成断面図である。 本発明の半導体装置の製造方法に係る一実施例を示した概略構成断面図である。 本発明の半導体装置の製造方法に係る一実施例を示した概略構成断面図である。 本発明の半導体装置の製造方法に係る一実施例を示した概略構成断面図である。 本発明の半導体装置の製造方法に係る一実施例を示した概略構成断面図である。 第3絶縁膜のエッジカット幅に対する膜剥がれが発生した領域の割合を示した図である。 第3絶縁膜のエッジカット幅に対する膜剥がれが発生した領域の割合を示した図である。 第3絶縁膜のエッジカット幅に対する膜剥がれが発生した領域の割合を示した図である。 第3絶縁膜のエッジカット幅に対する膜剥がれが発生した領域の割合を示した図である。 配線が形成される配線層絶縁膜とビアが形成されるビア層絶縁膜とを3層に形成した実施例を示した概略構成断面図である。 配線が形成される配線層絶縁膜とビアが形成されるビア層絶縁膜とを3層に形成した実施例を示した概略構成断面図である。 配線が形成される配線層絶縁膜とビアが形成されるビア層絶縁膜とを3層に形成した実施例を示した概略構成断面図である。 配線が形成される配線層絶縁膜とビアが形成されるビア層絶縁膜とを3層に形成した実施例を示した概略構成断面図である。 配線が形成される配線層絶縁膜とビアが形成されるビア層絶縁膜とを3層に形成した実施例を示した概略構成断面図である。 配線が形成される配線層絶縁膜とビアが形成されるビア層絶縁膜とを3層に形成した実施例を示した概略構成断面図である。 配線が形成される配線層絶縁膜とビアが形成されるビア層絶縁膜とを5層に形成した実施例を示した概略構成断面図である。 配線が形成される配線層絶縁膜とビアが形成されるビア層絶縁膜とを5層に形成した実施例を示した概略構成断面図である。 配線が形成される配線層絶縁膜とビアが形成されるビア層絶縁膜とを5層に形成した実施例を示した概略構成断面図である。 配線が形成される配線層絶縁膜とビアが形成されるビア層絶縁膜とを5層に形成した実施例を示した概略構成断面図である。 配線が形成される配線層絶縁膜とビアが形成されるビア層絶縁膜とを5層に形成した実施例を示した概略構成断面図である。 配線が形成される配線層絶縁膜とビアが形成されるビア層絶縁膜とを5層に形成した実施例を示した概略構成断面図である。 配線が形成される配線層絶縁膜とビアが形成されるビア層絶縁膜とを5層に形成した実施例を示した概略構成断面図である。 配線が形成される配線層絶縁膜とビアが形成されるビア層絶縁膜とを7層に形成した実施例を示した概略構成断面図である。 配線が形成される配線層絶縁膜とビアが形成されるビア層絶縁膜とを7層に形成した実施例を示した概略構成断面図である。 配線が形成される配線層絶縁膜とビアが形成されるビア層絶縁膜とを3層に形成した比較例を示した概略構成断面図である。 配線が形成される配線層絶縁膜とビアが形成されるビア層絶縁膜とを5層に形成した比較例を示した概略構成断面図である。 配線が形成される配線層絶縁膜とビアが形成されるビア層絶縁膜とを7層に形成した比較例を示した概略構成断面図である。
符号の説明
11…基板、12…第1配線層絶縁膜、13…ビア層絶縁膜、14…第2配線層絶縁膜、21…第1絶縁膜、22…第2絶縁膜、23…第3絶縁膜、24…第4絶縁膜

Claims (10)

  1. 基板上に、配線層を形成する第1配線層絶縁膜と、ビアを形成するビア層絶縁膜と、配線層を形成する第2配線層絶縁膜とを順に積層して備えた半導体装置であって、
    前記第1配線層絶縁膜は第1絶縁膜と第2絶縁膜との積層膜からなり、
    前記第2配線層絶縁膜は第3絶縁膜と第4絶縁膜との積層膜からなり、
    前記第1絶縁膜のエッジは前記第2絶縁膜のエッジより内側になるように形成されていて、
    前記第3絶縁膜のエッジは前記第4絶縁膜のエッジより内側になるように形成されていて、かつ前記第1絶縁膜のエッジより内側になるように形成されている
    ことを特徴とする半導体装置。
  2. 前記第1絶縁膜のエッジは前記第2絶縁膜のエッジより0.5mm以上5mm以下の範囲で内側になるように形成されていて、
    前記第3絶縁膜のエッジは前記第4絶縁膜のエッジより内側になるように形成されていて、かつ前記第1絶縁膜のエッジより0.5mm以上5mm以下の範囲で内側になるように形成されている
    ことを特徴とする請求項1記載の半導体装置。
  3. 前記第1絶縁膜のエッジは前記第2絶縁膜のエッジより0.5mm以上5mm以下の範囲で内側になるように形成されていて、
    前記第3絶縁膜のエッジは、前記第4絶縁膜のエッジより内側0.5mm以上5mm以下の範囲で内側になるように形成されていて、さらに前記第1絶縁膜のエッジより0.2mm以上5mm以下の範囲で内側になるように形成されている
    ことを特徴とする請求項1記載の半導体装置。
  4. 基板上に、配線層を形成する第1配線層絶縁膜と、ビアを形成するビア層絶縁膜と、配線層を形成する第2配線層絶縁膜とを準じ積層して備えた半導体装置であって、
    前記第1配線層絶縁膜は第1絶縁膜と第2絶縁膜との積層膜からなり、
    前記第2配線層絶縁膜は第3絶縁膜と第4絶縁膜との積層膜からなり、
    前記第1絶縁膜のエッジは前記第2絶縁膜のエッジより内側になるように形成されていて、
    前記第3絶縁膜のエッジは前記第4絶縁膜のエッジより内側になるように形成されていて、かつ前記第1絶縁膜のエッジより外側になるように形成されていて、さらに第2絶縁膜のエッジより内側になるように形成されている
    ことを特徴とする半導体装置。
  5. 前記第1絶縁膜のエッジは前記第2絶縁膜のエッジより0.5mm以上5mm以下の範囲で内側になるように形成されていて、
    前記第3絶縁膜のエッジは、前記第4絶縁膜のエッジより0.5mm以上5mm以下の範囲で内側になるように形成されていて、かつ前記第1絶縁膜のエッジより0.2mm以上0.5mm以下の範囲で外側になるように形成されていて、さらに前記第2絶縁膜のエッジより0.1mm以上0.8mm以下の範囲で内側になるように形成されている
    ことを特徴とする請求項4記載の半導体装置。
  6. 基板上に、配線層を形成する第1配線層絶縁膜を形成する工程と、前記第1配線層絶縁膜上にビアを形成するビア層絶縁膜を形成する工程と、前記ビア層絶縁膜上に配線層を形成する第2配線層絶縁膜を形成する工程とを備えた半導体装置の製造方法であって、
    前記第1配線層絶縁膜を第1絶縁膜と第2絶縁膜との積層膜で形成し、
    前記第2配線層絶縁膜を前記第1配線層絶縁膜よりも上層に第3絶縁膜と第4絶縁膜との積層膜で形成し、
    前記第1絶縁膜のエッジを前記第2絶縁膜のエッジより内側になるように形成し、
    前記第3絶縁膜のエッジを前記第4絶縁膜のエッジより内側になるように形成し、かつ前記第1絶縁膜のエッジより内側になるように形成する
    ことを特徴とする半導体装置の製造方法。
  7. 前記第1絶縁膜のエッジを前記第2絶縁膜のエッジより0.5mm以上5mm以下の範囲で内側になるように形成し、
    前記第3絶縁膜のエッジを前記第4絶縁膜のエッジより内側になるように形成して、かつ前記第1絶縁膜のエッジより0.5mm以上5mm以下の範囲で内側になるように形成する
    ことを特徴とする請求項6記載の半導体装置の製造方法。
  8. 前記第1絶縁膜のエッジを前記第2絶縁膜のエッジより0.5mm以上5mm以下の範囲で内側になるように形成し、
    前記第3絶縁膜のエッジを、前記第4絶縁膜のエッジより0.5mm以上5mm以下の範囲で内側になるように形成し、さらに前記第1絶縁膜のエッジより0.2mm以上5mm以下の範囲で内側になるように形成する
    ことを特徴とする請求項6記載の半導体装置の製造方法。
  9. 基板上に、配線層を形成する第1配線層絶縁膜を形成する工程と、前記第1配線層絶縁膜上にビアを形成するビア層絶縁膜を形成する工程と、前記ビア層絶縁膜上に配線層を形成する第2配線層絶縁膜を形成する工程とを備えた半導体装置の製造方法であって、
    前記第1配線層絶縁膜を第1絶縁膜と第2絶縁膜との積層膜で形成し、
    前記第2配線層絶縁膜を前記第1配線層絶縁膜よりも上層に第3絶縁膜と第4絶縁膜との積層膜で形成し、
    前記第1絶縁膜のエッジを前記第2絶縁膜のエッジより内側になるように形成し、
    前記第3絶縁膜のエッジを前記第4絶縁膜のエッジより内側になるように形成し、かつ前記第1絶縁膜のエッジより外側になるように形成する
    ことを特徴とする半導体装置の製造方法。
  10. 前記第1絶縁膜のエッジを前記第2絶縁膜のエッジより0.5mm以上5mm以下の範囲で内側になるように形成し、
    前記第3絶縁膜のエッジを、前記第4絶縁膜のエッジより0.5mm以上5mm以下の範囲で内側になるように形成し、かつ前記第1絶縁膜のエッジより0.2mm以上0.5mm以下の範囲で外側になるように形成し、さらに前記第2絶縁膜のエッジより0.1mm以上0.8mm以下の範囲で内側になるように形成する
    ことを特徴とする請求項9記載の半導体装置の製造方法。


JP2004332781A 2004-11-17 2004-11-17 半導体装置の製造方法および半導体装置 Pending JP2006147681A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004332781A JP2006147681A (ja) 2004-11-17 2004-11-17 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004332781A JP2006147681A (ja) 2004-11-17 2004-11-17 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2006147681A true JP2006147681A (ja) 2006-06-08

Family

ID=36627039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004332781A Pending JP2006147681A (ja) 2004-11-17 2004-11-17 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2006147681A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206241A (ja) * 2008-02-27 2009-09-10 Renesas Technology Corp 半導体装置
US8093149B2 (en) 2007-07-31 2012-01-10 Renesas Electronics Corporation Semiconductor wafer and manufacturing method for semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017559A (ja) * 2001-06-29 2003-01-17 Fujitsu Ltd 半導体ウエハ装置およびその製造方法
JP2003078005A (ja) * 2001-09-03 2003-03-14 Toshiba Corp 半導体装置の製造方法およびウエハ構造体
JP2003197621A (ja) * 2001-12-27 2003-07-11 Sony Corp 埋め込み配線の形成方法
JP2004319616A (ja) * 2003-04-14 2004-11-11 Sony Corp 半導体装置及びその製造方法
JP2005217319A (ja) * 2004-01-30 2005-08-11 Renesas Technology Corp 多層配線構造、半導体装置及び半導体実装装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017559A (ja) * 2001-06-29 2003-01-17 Fujitsu Ltd 半導体ウエハ装置およびその製造方法
JP2003078005A (ja) * 2001-09-03 2003-03-14 Toshiba Corp 半導体装置の製造方法およびウエハ構造体
JP2003197621A (ja) * 2001-12-27 2003-07-11 Sony Corp 埋め込み配線の形成方法
JP2004319616A (ja) * 2003-04-14 2004-11-11 Sony Corp 半導体装置及びその製造方法
JP2005217319A (ja) * 2004-01-30 2005-08-11 Renesas Technology Corp 多層配線構造、半導体装置及び半導体実装装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093149B2 (en) 2007-07-31 2012-01-10 Renesas Electronics Corporation Semiconductor wafer and manufacturing method for semiconductor device
TWI427738B (zh) * 2007-07-31 2014-02-21 Renesas Electronics Corp 半導體晶圓及半導體裝置之製造方法
JP2009206241A (ja) * 2008-02-27 2009-09-10 Renesas Technology Corp 半導体装置
JP4646993B2 (ja) * 2008-02-27 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置

Similar Documents

Publication Publication Date Title
KR100413908B1 (ko) 반도체 물질 상의 유전체층 보호 방법, 상호 접속 구조체 형성 방법 및 이중 대머신 상호 접속 구조체 형성 방법
US7141882B2 (en) Semiconductor wafer device having separated conductive patterns in peripheral area and its manufacture method
US7304386B2 (en) Semiconductor device having a multilayer wiring structure
JP4005431B2 (ja) デュアルダマシン工程を利用した配線形成方法
JP2006019696A (ja) 半導体装置の製造方法
US7217663B2 (en) Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof
JP2007059434A (ja) 半導体装置の製造方法
CN1661799B (zh) 半导体器件
JP3657576B2 (ja) 半導体装置の製造方法
JP2004165434A (ja) 半導体装置の製造方法
JP2001176965A (ja) 半導体装置及びその製造方法
JP2006147681A (ja) 半導体装置の製造方法および半導体装置
JP2009026866A (ja) 半導体装置及びその製造方法
JP2007134424A (ja) 半導体装置の製造方法および半導体装置
JP2006294770A (ja) 半導体装置の製造方法および半導体装置
JP2005294722A (ja) 半導体装置および半導体装置の製造方法
KR100483838B1 (ko) 금속배선의 듀얼 다마신 방법
JP2006344625A (ja) 半導体装置の製造方法およびデバイス形成基板および半導体装置
JP2005235979A (ja) 半導体装置および半導体装置の製造方法
JP2006344626A (ja) 半導体装置の製造方法およびデバイス形成基板および半導体装置
JP2005235978A (ja) 半導体装置および半導体装置の製造方法
JP2006024810A (ja) 半導体装置の製造方法、半導体装置、露光マスクおよび露光装置
JP5541296B2 (ja) 半導体ウエハ装置およびその製造方法
JP2006294965A (ja) 半導体装置の製造方法
JP4499487B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090914

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091009

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091029

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100817