JP3657576B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3657576B2 JP3657576B2 JP2002170820A JP2002170820A JP3657576B2 JP 3657576 B2 JP3657576 B2 JP 3657576B2 JP 2002170820 A JP2002170820 A JP 2002170820A JP 2002170820 A JP2002170820 A JP 2002170820A JP 3657576 B2 JP3657576 B2 JP 3657576B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- wiring
- porous
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、多層配線構造の層間絶縁膜に比誘電率の低い絶縁膜、特に多孔質膜を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
大規模集積回路（ＬＳＩ：Large Scale Integrated circuit）の動作速度に影響を与える要因の大きなものとしては、トランジスタそのものの動作の遅延と、配線を伝わる信号の伝播遅延（ＲＣ遅延）と、の２つがある。近年、半導体プロセス技術の進歩により配線や素子が微細化および高集積化されたことによってトランジスタそのものの遅延よりもＲＣ遅延の影響の方が顕著になってきている。したがって、このＲＣ遅延の対策として、比抵抗の低い配線材料および比誘電率の低い絶縁膜（以下、「低誘電率絶縁膜」という。）の開発が進められている。
【０００３】
配線材料としては、従来より用いられているアルミニウム（Ａｌ）合金に比べて、比抵抗が３５％ほど低い銅（Ｃｕ）が最近では採用されている。このＣｕはエッチングの際に比較的高い蒸気圧を必要としているため、塩化ガスの蒸気圧が低いＲＩＥ（Reactive Ion Etching―反応性イオンエッチング―）法では加工が困難となり、そのため配線の形成のためにダマシン法が用いられている。
【０００４】
一方、低誘電率絶縁膜としては、メチルシロキサンなどのような２．５ないし２．８程度の比誘電率を有する有機系塗布型絶縁膜を多層配線プロセスへと適用する技術が開発されている。また、絶縁膜中にナノメートル単位の空孔を多数有する多孔質絶縁膜の開発も進められている。この多孔質絶縁膜は、空孔の数を調整することによって絶縁膜の密度を低下させ、比誘電率が２．５以下の多孔質絶縁膜を形成することも可能であり、多層配線構造の半導体装置の層間絶縁膜として、このような多孔質絶縁膜を用いることによって配線におけるＲＣ遅延の防止を図ることができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、多層配線構造を形成するプロセスにおいて、上記比誘電率の低い有機系塗布型絶縁膜を層間絶縁膜として用いた場合、レジストを剥離する際のＯ2ガスを用いるアッシング処理により、絶縁膜を劣化させてしまったり、絶縁膜の吸湿性を高めてしまったりする虞れがあった。また、低比誘電率の絶縁膜は機械的な強度が低いために、エッチング加工等の際にクラックが発生してしまうという弊害もあった。
【０００６】
さらに、多孔質絶縁膜を層間絶縁膜として用いた場合には、上述した弊害に加えて、多孔質絶縁膜内に形成された空孔の中にエッチングガスや薬液などが含浸されるために、比誘電率が増加したり、その後の熱処理によってガスや薬液成分が放出されてクラックや膜剥離が発生したりする可能性もあった。
【０００７】
一方、層間絶縁膜を含む配線層の構成は、配線層の幅と隣り合う配線層間の離間幅とにより、種々のパターンが考えられるが、配線層そのものの幅が狭くなると平面的な方向に設けられる層間絶縁膜の幅も一般的に狭くなる傾向にある。これが、いわゆる配線構造の微細化であり、これに伴う問題としては、配線層間の寄生容量が増加してＲＣ遅延を引き起こすことである。
【０００８】
このため、配線間の距離が相対的に大きい幅広の層間絶縁膜と配線間の距離が相対的に小さい幅狭の層間絶縁膜との比誘電率を変えて、幅狭の配線層間の寄生容量を低下させて信号の伝達速度の低下を防止したり配線層間のクロストークの多発を防止する技術が種々提案されている。例えば、特許第２９１０７１３号公報においては、配線間隔の広い領域には強度が高く耐湿性の良い層間絶縁膜を形成し、配線間隔が狭い領域には比誘電率の低い絶縁膜を形成する技術が開示されている。また、特開２０００−４９２２８号においても、幅広の第１の金属間領域２４０と幅狭の第２の金属間領域とを有するデュアルダマシン構造における第２の金属間領域を低誘電率の誘電体により形成する技術が開示されている。
【０００９】
しかしながら、何れの技術も多層化された配線層の異なる階層における絶縁膜間の構成については何ら開示していない。後者の先行技術においては、配線層を多層化するという概念そのものに言及していないし、前者の先行技術では、図１，図５，図７等において多層化された配線層を開示しているにも拘わらず、同一レベルでの幅広の第１層間絶縁膜４と幅狭の低誘電率絶縁膜５との製造方法を開示しているのみで、例えば異なる階層の下層配線３および上層配線１０のそれぞれにおける対応する配線層間の関係、例えば同先行例の図１における下層の第１の層間絶縁膜４とこれに対応する上層の第４の層間絶縁膜１１との形成方法や比誘電率の関係については何ら開示されていない。
【００１０】
そこで、本発明は上記弊害を起さずに多層配線構造の層間絶縁膜に低誘電率絶縁膜を用いることができる半導体装置の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本願発明の一態様によれば、半導体基板上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜に複数の配線溝を形成する工程と、前記配線溝に金属膜を埋め込み、第２の配線層を形成する工程と、前記第２の配線層をマスクとして前記第２の層間絶縁膜を除去することにより、埋め込み溝を形成する工程と、前記埋め込み溝のなかに、シロキサン結合を主骨格とする絶縁膜、Ｃ−Ｃ結合を主骨格とする樹脂、及びＣ＝Ｃ結合を主骨格とする樹脂の少なくとも１つからなる多孔質絶縁膜を埋め込む工程とを有することを特徴とする半導体装置の製造方法が提供される。
【００１２】
また、本願発明の他の態様によれば、半導体基板上に第２の層間絶縁膜を形成する工程と、前記第２の絶縁膜に複数の配線溝を形成する工程と、前記配線溝に金属膜を埋め込み、第２の配線層を形成する工程と、前記第２の配線層をマスクとして前記第２の層間絶縁膜を除去することにより、埋め込み溝を形成する工程と、前記埋め込み溝のなかに、シロキサン結合を主骨格とする絶縁膜、Ｃ−Ｃ結合を主骨格とする樹脂、及びＣ＝Ｃ結合を主骨格とする樹脂の少なくとも１つからなる多孔質絶縁膜の前駆体である第３の層間絶縁膜を埋め込む工程と、前記第３の層間絶縁膜を多孔質に変換する工程とを有することを特徴とする半導体装置の製造方法が提供される。
【００１５】
【発明の実施の形態】
以下、この発明に係る複数の配線層を有する半導体装置およびその製造方法の実施形態について、添付図面を参照しながら詳細に説明する。
【００１６】
［第１実施形態］
図１（ａ）（ｂ）（ｃ）および図２（ｄ）（ｅ）を参照して第１実施形態に係る半導体装置の製造方法を説明する。
【００１７】
まず、図１（ａ）に示すように、半導体基板１上に絶縁分離層となる絶縁膜２を形成し、さらに前記絶縁膜２上に、例えばＴＥＯＳ膜等により第１の層間絶縁膜３を形成する。次に、第１の配線層６（第１のＣｕ配線５とバリアメタル膜４を含む）を形成するために、前記第１の層間絶縁膜３に配線溝を形成する。その後、Ｃｕの拡散および酸化防止のために前記配線溝の表面にＴａＮ膜をスパッタリング法または化学的気相法（以下、ＣＶＤ―Chemical Vapor Deposition ―と略記する）により堆積させてバリアメタル膜４を形成する。さらに、前記第１の層間絶縁膜３が露出するまで、前記配線溝以外の部分に堆積された不要なＣｕ層およびＴａＮ膜を、化学的機械的研磨（以下、ＣＭＰ―Chemical Mechanical Polishing ―と略記する）により研磨・除去して、Ｃｕ層５を平坦化して第１の配線層６を形成する。
【００１８】
次に、図１（ｂ）に示すように、前記第１の層間絶縁膜３上に第３の層間絶縁膜７を形成する。この第３の層間絶縁膜７は、多孔質メチルシロキサン、多孔質シリカ、多孔質のHydrogen Silises Quioxane（以下、ＨＳＱと略記する）、多孔質のPoly Arylene Ether（以下、ＰＡＥと略記する）または多孔質のPoly Arylene （以下、ＰＡと略記する）等の多孔質絶縁膜を形成するため、シロキサン結合を主骨格とする絶縁膜である多孔質絶縁膜の前駆体から構成されている。第３の層間絶縁膜７は、上記の構成以外では、多孔質絶縁膜の前駆体となるＣ−Ｃ結合またはＣ＝Ｃ結合を主骨格とする樹脂であっても良い。
【００１９】
次に、図１（ｃ）に示すように、前記第３の層間絶縁膜７を３００℃の温度で焼成し、脱水重合処理を行う。通常、溶媒の揮発は約２００℃から始まり、また、脱水重合反応は３００〜４５０℃で行なわれる。この第１実施形態においては、溶媒揮発よりも脱水重合反応を先に行わせる必要があるため、脱水重合反応を例えば３００℃程度のできるだけ低温で行う必要がある。したがって、ＮＨ3ガス雰囲気中で焼成させることや、例えば電子線照射（ＥＢ照射）をしながら焼成することによって脱水重合の反応温度を下げるようにしている。このとき低温でベークする理由は、架橋反応のみで止めて第３の層間絶縁膜７の一部に架橋反応が生じる程度にしておいて、空孔を形成しないようにするためである。空孔の形成は後述するように４００℃以上の高温で行う。空孔を形成する時期は処理の途中で空孔に悪影響が及ぶ虞れがなくなってからであることが必要であるためである。
【００２０】
なお、脱水重合処理のみが行なわれた前記第３の層間絶縁膜７ａは、一部が架橋しているだけで、まだ多孔質状になっていないため、エッチングガスや薬液が膜中の空孔への含浸を考慮する必要がない。また、多孔質絶縁膜の前駆体は機械的強度が低いが、脱水重合することによって分子間でシロキサン結合等が生じて絶縁膜の強度が高められる。したがって、機械的強度が高められた第３の層間絶縁膜７ａに対して反応性イオンエッチング（以下、ＲＩＥ―Reactive Ion Etching―と略記する）等の処理を行うことにより、損傷を抑えた加工を容易に行うことが可能となる。
【００２１】
次に、図２（ｄ）に示すように、脱水重合処理された第３の層間絶縁膜７ａに対してリソグラフィーおよびＲＩＥ技術を用いて加工し、第１の接続孔および第２の配線溝を同時に形成する。さらに、前記第１の接続孔および第２の配線溝を含む第３の層間絶縁膜７ａの表面部分にＴａＮ膜、続けてＣｕ層を堆積させ、ＣＭＰ法により、第３の層間絶縁膜７ａが露出するまで、不要なＣｕ層およびＴａＮ膜を研磨・除去する。その結果、バリアメタル膜８と第２の配線９ａおよび第１のプラグ９ｂからなる第２の配線層１０が形成される。
【００２２】
次に、図２（ｅ）に示すように、脱水重合処理された第２の層間絶縁膜７ａに対して約４００℃で溶媒揮発を行なうことにより、初めて絶縁膜に空孔が生じ、その結果、多孔質絶縁膜７ｂが形成される。
【００２３】
この第１実施形態によれば、空孔が形成される前の第３の層間絶縁膜７ａに対してＲＩＥ等の加工処理を行うため、エッチングガスや薬液が空孔に含浸されてしまうという弊害を生じさせない。
【００２４】
［第２実施形態］
次に、本発明の第２実施形態による半導体装置の製造方法について、図３（ａ）（ｂ）（ｃ）および図４（ｄ）（ｅ）（ｆ）を参照しながら説明する。第１の配線層６を形成するまでのプロセスは第１の実施形態に係る製造工程の図１（ａ）と同様なので図示を省略する。
【００２５】
図３（ａ）に示すように、前記第１の層間絶縁膜３上に第２の層間絶縁膜１１を堆積する。この第２の層間絶縁膜１１は、Tetra Ethyl Ortho Silicate（以下、ＴＥＯＳと略記する）膜、Non-doped Silicate Glass（以下、ＮＳＧと略記する）膜、Fluorine-doped Silicate Glass （以下、ＦＳＧと略記する）膜等の絶縁膜をＣＶＤ法によって堆積するか、または、ＨＳＱ、ポリメチルシロキサン、Methyl SilsesQuioxane （以下、ＭＳＱと略記する）等の絶縁膜を第１の層間絶縁膜３上に塗布することによって成膜する。
【００２６】
次に、図３（ｂ）に示すように、第２の層間絶縁膜１１に対してリソグラフィーおよびＲＩＥ技術を用いて加工し、第１の接続孔および第２の配線溝を同時に形成する。さらに、前記第１の接続孔および第２の配線溝を含む第２の層間絶縁膜１１の表面部分にＴａＮ膜、続けてＣｕ層を堆積させて、第２の層間絶縁膜１１が露出するまで、ＣＭＰ法により不要なＣｕ層およびＴａＮ膜を除去する。その結果、バリアメタル膜８と第２の配線９ａおよび第１のプラグ９ｂからなる第２の配線層１０が形成される。この第２の層間絶縁膜１１はＴＥＯＳ膜である。
【００２７】
次に、図３（ｃ）に示すように、ＲＩＥ法により前記第２の配線９ａをマスクとして用いて第２の層間絶縁膜１１を除去する。この工程においては、第２の層間絶縁膜１１は第１の層間絶縁膜３が露出するまでは除去しない。これは、第１の層間絶縁膜３を保護するためである。また、ＲＩＥ工程においてマスクとして用いられる第２の配線９ａの損傷を防ぐため、前記第２の配線９ａ上にＳｉＮ等の絶縁膜を形成後に、第２の層間絶縁膜１１を除去するようにしても良い。
【００２８】
次に、図４（ｄ）に示すように、前記第２の層間絶縁膜１１および第２の配線９ａ上に、第３の層間絶縁膜１２を堆積させる。この第３の層間絶縁膜１２は、多孔質メチルシロキサン、多孔質シリカ、多孔質ＨＳＱ、多孔質ＰＡＥまたは多孔質ＰＡ等の多孔質絶縁膜を形成するため、シロキサン結合を主骨格とする絶縁膜である前記多孔質絶縁膜の前駆体から構成されている。第３の層間絶縁膜１２は、このほかの材料として、多孔質絶縁膜の前駆体となるＣ−ＣまたはＣ＝Ｃ結合を主骨格とする樹脂であっても良い。
【００２９】
次に、図４（ｅ）に示すように、３００℃〜４５０℃以上の温度で熱処理して脱水重合反応の促進および溶媒揮発を行なうことにより、前駆体から構成されていた前記第３の層間絶縁膜１２から、無数の空孔を有する多孔質絶縁膜１２ａが形成されることになる。
【００３０】
次に、図４（ｆ）に示すように、前記第３の層間絶縁膜１２から形成された多孔質絶縁膜１２ａをＣＭＰ法等により第２の配線層１０が露出するまで研磨・除去して平坦化する。
【００３１】
なお、この第３の層間絶縁膜を平坦化する工程は、熱処理前の第３の層間絶縁膜１２に対して行なっても良いし、熱処理後の多孔質絶縁膜１２ａとされた後に行なっても良い。すなわち、図４（ｄ）の堆積工程の後に多孔質絶縁膜の前駆体から構成されている第３の層間絶縁膜１２の堆積を行なった後に直ちにこの第３の層間絶縁膜１２を平坦化させて、この平坦化された層間絶縁膜１２に対して脱水重合および溶媒揮発処理を行なって多孔質絶縁膜１２ａを形成することによっても実施形態可能である。
【００３２】
このような第２実施形態の変形例においては、第２の配線層１０の形成後に多孔質絶縁膜を形成しているために、多孔質絶縁膜に対してリソグラフィーやＲＩＥ等の加工を行なう必要がないので、多孔質絶縁膜に損傷や悪影響を与えることがない。
【００３３】
なお、多孔質絶縁膜等の低誘電率絶縁膜は、機械的強度の不足からボンディング等の実装工程の際に縦方向（水平面で略々直交する方向）から加えられる力によって、クラックが入る等の弊害が発生することが考えられる。この第２実施形態においては、第２の配線９ａの下側には、低誘電率のものよりも比較的機械的な強度の高い第２の層間絶縁膜１１が形成されているために、層間絶縁膜の相対的な機械的強度が高まり、クラック等の上記弊害を回避することもできる。
【００３４】
[第３実施形態]
次に、本発明の第３実施形態に係る半導体装置の製造方法について図５（ａ）（ｂ）（ｃ）および図６（ｄ）（ｅ）（ｆ）を参照しながら説明する。
【００３５】
まず、図５（ａ）に示すように、半導体基板１上に絶縁分離層となる絶縁膜２を形成し、さらにこの絶縁膜２上に第１の層間絶縁膜３を形成する。次に、第１のＣｕ配線５とバリアメタル膜４を含む第１の配線層６を形成するために、前記第１の層間絶縁膜３に配線溝を形成し、その後Ｃｕの拡散および酸化防止のために前記配線溝の表面部分にＴａＮ膜とＣｕ層とを続けて堆積させてから、第１の層間絶縁膜３が露出するまで、ＣＭＰ法等によって不要なＣｕ層およびＴａＮ膜を研磨・除去する。さらに、前記第１の層間絶縁膜３上にバリア膜としてのバリア絶縁膜１３を形成する。このバリア絶縁膜１３は、第１のＣｕ配線の拡散および酸化防止の機能を担うだけでなく、上層の層間絶縁膜の加工の際の影響から第１の層間絶縁膜３を保護する機能も担っている。
【００３６】
次に、図５（ｂ）に示すように、前記バリア絶縁膜１３の上に、第２の層間絶縁膜１１を体積させる。第２実施形態と同様に、この第２の層間絶縁膜１１は、ＴＥＯＳ膜等をＣＶＤ法を用いて、またはＨＳＱを塗布して成膜している。
【００３７】
次に、第２の層間絶縁膜１１およびバリア絶縁膜１３に対してリソグラフィーおよびＲＩＥ技術を用いて加工を行ない、第１の接続孔および第２の配線溝を同時に形成する。さらに、前記第１の接続孔および第２の配線溝を含む第２の層間絶縁膜１１の表面部分に、ＴａＮ膜とＣｕ層とを続けて堆積させて、第２の層間絶縁膜１１が露出するまで、ＣＭＰ法等により不要なＣｕ層およびＴａＮ膜を研磨・除去する。その結果、バリアメタル膜８と第２の配線９ａおよび第１のプラグ９ｂからなる第２の配線層１０が形成される。
【００３８】
次に図５（ｃ）に示すように、ＲＩＥ法により前記第２の配線９ａをマスクとして用いて第２の層間絶縁膜１１をバリア絶縁膜１３が露出するまで除去する。ここでも、第２実施形態と同様に、第２の配線９ａを保護するために、前記第２の配線９ａ上にＳｉＮ等の絶縁膜を形成した後、第２の層間絶縁膜１１を除去するようにしても良い。
【００３９】
次に、図６（ｄ）に示すように、前記バリア絶縁膜１３および第２の配線９ａ上に第３の層間絶縁膜１２を堆積させる。この第３の層間絶縁膜１２は、第２実施形態と同様に、多孔質メチルシロキサン等の多孔質絶縁膜の前駆体から構成されている。
【００４０】
次に、図６（ｅ）に示すように、第２実施形態と同様に、３００〜４５０℃の温度により脱水重合反応の促進および溶媒揮発を行なって、前駆体である前記第３の層間絶縁膜１２を無数の空孔を有する多孔質絶縁膜１２ａに変える。
【００４１】
次に、図６（ｆ）に示すように、前記第３の層間絶縁膜としての多孔質絶縁膜１２ａをＣＭＰ法等により第２の配線層１０が露出するまで研磨・除去して平坦化する。
【００４２】
なお、この第３の層間絶縁膜としての多孔質絶縁膜１２ａを平坦化する工程は多孔質絶縁膜１２ａへと変えられる前に行なわれても良い。すなわち、図６（ｄ）の工程により多孔質絶縁膜の前駆体から構成されている第３の層間絶縁膜１２を堆積させた後に直ちにこの第３の層間絶縁膜１２を平坦化処理し、平坦化された層間絶縁膜１２に対して脱水重合および溶媒揮発等の処理を行なうことにより、多孔質絶縁膜１２ａを形成しても実施可能である。
【００４３】
この第３実施形態においても、第２の実施形態と同様に、第２の配線層１０の形成後に多孔質絶縁膜を形成するため、多孔質絶縁膜に対してリソグラフィーやＲＩＥ等の加工を必要としないので、多孔質絶縁膜にダメージを与えることがない。
【００４４】
[第４実施形態]
次に、本発明の第４実施形態に係る半導体装置の製造方法について図７（ａ）（ｂ）（ｃ）および図８（ｄ）（ｅ）（ｆ）を参照しながら説明する。第１の配線層６を形成するまでのプロセスについては、図１（ａ）を用いて説明した第１実施形態に係る製造方法と同様のプロセスであるため重複説明を省略する。
【００４５】
まず、図７（ａ）に示すように、第１の層間絶縁膜３上に第２の層間絶縁膜１４を形成する。この第２の層間絶縁膜１４は、第２および第３実施形態と同様に、ＴＥＯＳ膜等をＣＶＤ法を用いて、または、ＨＳＱを塗布することにより成膜している。
【００４６】
次に、図７（ｂ）に示すように、第２の層間絶縁膜１４、バリア膜１５および絶縁膜１６に対してリソグラフィーおよびＲＩＥ技術を用いて加工を行ない、第１の接続孔および第２の配線溝を形成する。さらに、前記第１の接続孔および第２の配線溝にＴａＮ膜とＣｕ層を続けて堆積させた後、余分なＴａＮ膜およびＣｕ膜をＣＭＰ法等により研磨・除去して、バリアメタル膜８と第２の配線９ａ及び第１のプラグからなる第２の配線層１０を形成する。
【００４７】
次に、図７（ｃ）に示すように、ＲＩＥ法によってバリア膜１５が露出するまで前記絶縁膜１６を除去する。ここでも、第１および第２の実施形態と同様に、前記第２の配線層１０の上にＳｉＮ等の絶縁膜を形成した後、絶縁膜１６をＣＭＰ法等により除去することにより、第２の配線層１０を保護することができる。
【００４８】
次に、図８（ｄ）に示すように、露出された前記バリア膜１５および第２の配線層１０上に多孔質メチルポリシロキサン等の多孔質絶縁膜の前駆体から構成された第３の層間絶縁膜１７を堆積させる。
【００４９】
次に、図８（ｅ）に示すように、３００〜４５０℃の温度で脱水重合反応の促進および溶媒揮発を行って、前駆体から構成された第３の層間絶縁膜１７を無数の空孔を有する多孔質絶縁膜１７ａへと変える。
【００５０】
次に、図８（ｆ）に示すように、第２の配線層９ａが露出するまで、前記第３の層間絶縁膜としての多孔質絶縁膜１７ａをＣＭＰ法等により研磨・除去して、表面を平坦化する。
【００５１】
なお、この第３の層間絶縁膜としての多孔質絶縁膜１７ａの表面を平坦化する工程は、熱処理により多孔質絶縁膜１７ａとして形成する前に行っても良い。
すなわち、図８（ｄ）の工程において、多孔質絶縁膜の前駆体から構成されている第３の層間絶縁膜１７を堆積させた後に、直ちにこの第３の層間絶縁膜１７を平坦化させてから、この平坦化された第３の層間絶縁膜１７に対して脱水重合および溶媒揮発処理を行って多孔質絶縁膜１７ａを形成することによっても実施可能である。
【００５２】
この第４実施形態においても、第１および第２実施形態と同様に、第２の配線層１０を形成した後に、多孔質絶縁膜を形成しているので、多孔質絶縁膜に対してリソグラフィーやＲＩＥ等の加工を必要としないので、多孔質絶縁膜にダメージを与えることがなくなる。
【００５３】
また、第１の配線６と第２の配線９ａとの間は、多孔質絶縁膜と比較して機械的強度の強い第２の層間絶縁膜１４により形成されているので、デバイスの縦方向に加えられる力に対して非常に優れた性質を有することができる。
【００５４】
第１の実施形態から第４実施形態における第３の層間絶縁膜に対して多孔質絶縁膜を用いるものとして説明したが、本発明はこれに限定されず、例えば、多孔質絶縁膜に代えてメチルシロキサン等の有機系塗布型絶縁膜を用いることも可能である。
【００５５】
[第５実施形態]
次に、図９（ａ）（ｂ）（ｃ）および図１０（ｄ）（ｅ）（ｆ）を用いてこの発明の第５実施形態に係る複数の配線層を有する半導体装置の製造方法について説明する。この第５実施形態形態の製造方法は、上記第４実施形態のバリア膜１５を有する製造方法において、第３実施形態の製造方法で用いたＲＩＥ法により前記第２の配線９ａをマスクとして用いて第２の層間絶縁膜１１をバリア絶縁膜１３が露出するまで除去するプロセスを付加したものである。ここでも、第２実施形態および第３実施形態と同様に、第２の配線９ａを保護するために、前記第２の配線９ａ上にＳｉＮ等の絶縁膜を形成した後、第２の層間絶縁膜１１を除去するようにしている。
【００５６】
したがって、図９（ｂ）までの処理は図７（ｂ）までの処理に相当し、ここで、第４実施形態とは異なるエッチング溶剤を用いることにより、図９（ｃ）に示すように第１の層間絶縁膜３および第１の配線層６の上面のレベルまで、第２の配線層１０の幅のみ残してエッチングする。図１０（ｄ）（ｅ）（ｆ）に示すこの後の処理は第３実施形態の図６（ｄ）（ｅ）（ｆ）における処理に対応しているので、重複説明を省略する。
【００５７】
[第６〜第９実施形態]
上述した第２ないし第５実施形態に係る複数の配線層を有する半導体装置の製造方法においては、バリアメタル膜８を含めて第２の配線９ａの上表面に対するエッチングの際に、何の保護対策も施していなかったが、本発明はこれらの実施形態に限定されることなく、以下の図１１（ａ）（ｂ）（ｃ）ないし図１８（ｆ）に示される第６ないし第９実施形態に係る半導体装置の製造方法のように、バリアメタル膜８を含めて第２の配線９ａの上表面にエッチングからの保護のためのキャップ層１８を設けるようにしても良い。第６〜第９実施形態はそれぞれ第２〜第５実施形態に対応しており、何れの実施形態においてもバリアメタル膜８を含む第２の配線９ａの上にキャップ層１８を形成した後、このキャップ層１８を残存させたままそれ以降の処理を行なっている。
【００５８】
図１１（ａ）（ｂ）（ｃ）ないし図１２（ｄ）（ｅ）（ｆ）に示す第６実施形態は図３（ａ）（ｂ）（ｃ）ないし図４（ｄ）（ｅ）（ｆ）に示す第２実施形態に対応するものであり、第２実施形態の図３（ｂ）までの処理が終了した後、第６実施形態を示す図１１（ｂ）のように、リソグラフィーとＲＩＥとによりエッチングマスクとしてのキャップ層１８を形成する。このキャップ層１８は、ＣＶＤ−ＳｉＮ膜やＳｉＣ膜であり、配線９がエッチングダメージを受けないように機能するハードマスクである。このキャップ層１８は、配線９ａ上にそのまま残してこれ以降の工程の処理が行なわれるものであり、積層化に伴って埋め込まれてしまうため、剥離等の工程を行なう必要がない。
【００５９】
図１３（ａ）（ｂ）（ｃ）ないし図１４（ｄ）（ｅ）（ｆ）に示す第７実施形態は図５（ａ）（ｂ）（ｃ）ないし図６（ｄ）（ｅ）（ｆ）に示す第３実施形態に対応するものであり、第３実施形態の図５（ｂ）までの処理が終了した後、第７実施形態を示す図１３（ｂ）のように、リソグラフィーとＲＩＥとによりエッチングマスクとしてのキャップ層１８を形成する。キャップ層１８の機能とこれ以降の工程は上述した第６実施形態の説明より明かであろう。
【００６０】
図１５（ａ）（ｂ）（ｃ）ないし図１６（ｄ）（ｅ）（ｆ）に示す第８実施形態は図７（ａ）（ｂ）（ｃ）ないし図８（ｄ）（ｅ）（ｆ）に示す第４実施形態に対応するものであり、第４実施形態の図７（ｂ）までの処理が終了した後、第８実施形態を示す図１５（ｂ）のように、リソグラフィーとＲＩＥとによりエッチングマスクとしてのキャップ層１８を形成する。キャップ層１８の機能とこれ以降の工程は上述した第６実施形態の説明より明かであろう。
【００６１】
図１７（ａ）（ｂ）（ｃ）ないし図１８（ｄ）（ｅ）（ｆ）に示す第９実施形態は図９（ａ）（ｂ）（ｃ）ないし図１０（ｄ）（ｅ）（ｆ）に示す第５実施形態に対応するものであり、第５実施形態の図９（ｂ）までの処理が終了した後、第９実施形態を示す図１７（ｂ）のように、リソグラフィーとＲＩＥとによりエッチングマスクとしてのキャップ層１８を形成する。キャップ層１８の機能とこれ以降の工程は上述した第６実施形態の説明より明かであろう。
【００６２】
なお、上述した第１ないし第９実施形態に係る半導体装置の製造方法においては、第２の配線層構造の製造工程を中心に説明したが、第１の配線層または第３層以上の配線層の構成についても、第１ないし第９実施形態形態に係る製造工程を実施することが可能である。したがって、本発明により製造された配線層を順次積層することによって、低誘電率絶縁膜よりなる多層配線構造を形成することができる。
【００６３】
[第１０〜第１８実施形態]
多層の配線層の製造方法については、上述した第１ないし第９実施形態の製造方法を用いて順次各層の積層に応用することにより当業者であれば容易に多層の配線層を形成することができるが、その結果、製造された半導体装置の幾つかの例として第１０〜第１８実施形態に係る半導体装置が図１９ないし図２７に示されている。これらの実施形態は、第１ないし第９実施形態が２層構造の配線層であったのに対してそれ以上の一例として３層構造の配線層となっている。第１０実施形態は第１実施形態に対応し、以下、第１１〜第１８実施形態はそれぞれ第２〜第９実施形態に対応している。
【００６４】
すなわち、第１０〜第１８実施形態の基本構成は、図１９に示すように、半導体装置が、第１の層間絶縁膜３に表出された複数の第１のＣｕ配線５と、前記第１のＣｕ配線５または第１の層間絶縁膜３上に形成された第３の層間絶縁膜７ｂと、前記第３の層間絶縁膜７ｂ上に形成された複数の第２の配線９ａと、前記第１の配線層６の複数の配線５の一部と前記第２の配線層１０の複数の配線９ａの一部とを接続し、かつ、前記第３の層間絶縁膜７ｂ中に形成されたプラグ９ｂと、前記第３の層間絶縁膜７ｂに表出された複数の第２の配線９ａと、前記第２の配線９ａまたは第３の層間絶縁膜７ｂ上に形成された第３の層間絶縁膜２１と、前記第３の層間絶縁膜２１上に形成された複数の第３の配線２０ａと、前記第２の配線層１０の複数の配線９ａの一部と前記第３の配線層の複数の配線２０ａの一部とを接続し、かつ、前記第３の層間絶縁膜中に形成された第２のプラグ２０ｂと、を備えている。なお、前記第３の配線２０ａ及び前記第２のプラグ２０ｂと前記第３の層間絶縁膜２１との間にはバリアメタル膜１９が設けられている。
【００６５】
さらに、図示は省略するが、本発明は上記２層構造の更なる変形例として、ｎ層構造の配線層（ｎは４以上の整数）にも適用できる。
ｎ層構造の配線層を有する半導体装置は、半導体基板と、半導体基板上に形成された第１の層間絶縁膜と、第１の層間絶縁膜表面とほぼ同一表面となるように第１の層間絶縁膜に埋め込み形成された複数の配線を含む第１の配線層と、第１の配線層の上方に形成された複数の配線、及びこの複数の配線の一部と第１の配線層における複数の配線の一部とを接続する第１のプラグを含む第２の配線層と、第２の配線層と第１の層間絶縁膜及び第１の配線層との間に形成された第２の層間絶縁膜と、第１の層間絶縁膜及び第１の配線層上において、第２の配線層における隣り合う配線と配線との間の配線間領域及びこの配線間領域の直下の領域に形成され、かつ、第２の層間絶縁膜よりも低い比誘電率をもつ第３の層間絶縁膜とを先ずは有する。
また、第２の配線層及び第３の層間絶縁膜の上方に形成された複数の配線、及びこの複数の配線記第２の配線層における複数の配線の一部とを接続する第２のプラグを含む第３の配線層と、第３の配線層と第２の配線層及び第３の層間絶縁膜との間に形成された第４の層間絶縁膜と、第２の配線層及び第３の層間絶縁膜上において、第３の配線層における隣り合う配線と配線との間の配線間領域及びこの配線間領域の直下の領域に形成され、かつ、第４の層間絶縁膜よりも低い比誘電率をもつ第５の層間絶縁膜とを有する。
さらに、ｎ層構造（ｎは４以上の整数）の配線層を有する半導体装置は、第ｎ−１の配線層を含む半導体基板表面上に形成された複数の配線を含む第ｎの配線層と、第ｎ−１の配線層における複数の配線の一部と第ｎの配線層における複数の配線の一部とを接続する第ｎ−１のプラグと、第ｎ配線層の下面と第２ｎ−３の層間絶縁膜及び前記ｎ−１配線層との間の領域に形成された第２ｎ−２の層間絶縁膜と、第２ｎ−３の層間絶縁膜及び第ｎ−１の配線層の上面に設けられ、第ｎの配線層における隣り合う配線と配線との間の配線間領域及びこの配線間領域の直下の領域に形成され、かつ、第２ｎ−２の層間絶縁膜よりも低い比誘電率をもつ第２ｎ−１の層間絶縁膜とを有する。
【００６６】
なお、第１ないし第１８実施形態においては、配線用の金属材料としてＣｕを用いるものとして説明したが、本発明はこれに限定されず、Ｃｕに代えて例えばＡｌ，Ａｕ，Ａｇ，Ｗ等の他の金属を用いて実施することも可能である。
【００６７】
したがって、本発明は、これら特定の実施形態に限定されるものではなく、特許請求の範囲に記載された発明の要旨の範囲内において種々の変形・変更が可能である。
【００６８】
【発明の効果】
以上詳述したように本発明によると、比誘電率の低い有機系塗布型絶縁膜または多孔質絶縁膜を用いた層間絶縁膜に対して、ＲＩＥ等の加工を施すことなく多層配線構造を形成することができ、低誘電率を保持しつつ良好なデバイス特性を得ることが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る複数の配線層を有する半導体装置の製造方法における製造工程の前半を示す断面図である。
【図２】 本発明の第１実施形態に係る複数の配線層を有する半導体装置の製造方法における図１（ｃ）に続く製造工程の後半を示す断面図である。
【図３】 本発明の第２実施形態に係る複数の配線層を有する半導体装置の製造方法における製造工程の前半を示す断面図である。
【図４】 本発明の第２実施形態に係る複数の配線層を有する半導体装置の製造方法における図３（ｃ）の次に続く製造工程の後半を示す断面図である。
【図５】 本発明の第３実施形態に係る複数の配線層を有する半導体装置の製造方法における製造工程の前半を示す断面図である。
【図６】 本発明の第３実施形態に係る複数の配線層を有する半導体装置の製造方法における図５（ｃ）の次に続く製造工程の後半を示す断面図である。
【図７】 本発明の第４実施形態に係る複数の配線層を有する半導体装置の製造方法における製造工程の前半を示す断面図である。
【図８】 本発明の第４実施形態に係る複数の配線層を有する半導体装置の製造方法における図７（ｃ）の次に続く製造工程の後半を示す断面図である。
【図９】 本発明の第５実施形態に係る複数の配線層を有する半導体装置の製造方法における製造工程の前半を示す断面図である。
【図１０】 本発明の第５実施形態に係る複数の配線層を有する半導体装置の製造方法における図９（ｃ）に続く製造工程の後半を示す断面図である。
【図１１】 本発明の第６実施形態に係る複数の配線層を有する半導体装置の製造方法における製造工程の前半を示す断面図である。
【図１２】 本発明の第６実施形態に係る複数の配線層を有する半導体装置の製造方法における図１１（ｃ）に続く製造工程の後半を示す断面図である。
【図１３】 本発明の第７実施形態に係る複数の配線層を有する半導体装置の製造方法における製造工程の前半を示す断面図である。
【図１４】 本発明の第７実施形態に係る複数の配線層を有する半導体装置の製造方法における図１３（ｃ）に続く製造工程の後半を示す断面図である。
【図１５】 本発明の第８実施形態に係る複数の配線層を有する半導体装置の製造方法における製造工程の前半を示す断面図である。
【図１６】 本発明の第８実施形態に係る複数の配線層を有する半導体装置の製造方法における図１５（ｃ）に続く製造工程の後半を示す断面図である。
【図１７】 本発明の第９実施形態に係る複数の配線層を有する半導体装置の製造方法における製造工程の前半を示す断面図である。
【図１８】 本発明の第９実施形態に係る複数の配線層を有する半導体装置の製造方法における図１７（ｃ）に続く製造工程の後半を示す断面図である。
【図１９】 本発明の第１０実施形態に係る複数の配線層を有する半導体装置の構成を示す断面図である。
【図２０】 本発明の第１１実施形態に係る複数の配線層を有する半導体装置の構成を示す断面図である。
【図２１】 本発明の第１２実施形態に係る複数の配線層を有する半導体装置の構成を示す断面図である。
【図２２】 本発明の第１３実施形態に係る複数の配線層を有する半導体装置の構成を示す断面図である。
【図２３】 本発明の第１４実施形態に係る複数の配線層を有する半導体装置の構成を示す断面図である。
【図２４】 本発明の第１５実施形態に係る複数の配線層を有する半導体装置の構成を示す断面図である。
【図２５】 本発明の第１６実施形態に係る複数の配線層を有する半導体装置の構成を示す断面図である。
【図２６】 本発明の第１７実施形態に係る複数の配線層を有する半導体装置の構成を示す断面図である。
【図２７】 本発明の第１８実施形態に係る複数の配線層を有する半導体装置の構成を示す断面図である。
【符号の説明】
１…半導体基板、２…絶縁膜、３…第１の層間絶縁膜、４、８…バリアメタル膜、５…第１のＣｕ配線、６…第１の配線層、７、７ａ…第３の層間絶縁膜（多孔質絶縁膜の前駆体）、７ｂ…第３の層間絶縁膜（多孔質絶縁膜）、９ａ…第２のＣｕ配線、９ｂ…第１のプラグ、１０…第２の配線層、１１…第２の層間絶縁膜（ＴＥＯＳ膜）、１２…第３の層間絶縁膜（多孔質絶縁膜の前駆体）、１２ａ…第３の層間絶縁膜（多孔質絶縁膜）、１３、１５…バリア膜、１４…第２の層間絶縁膜（ＴＥＯＳ膜）、１６…絶縁膜、１７…第３の層間絶縁膜（多孔質絶縁膜の前駆体）、１７ａ…第３の層間絶縁膜（多孔質絶縁膜）、１８…キャップ層、１９…バリアメタル膜、２０ａ…第３の配線、２０ｂ…第２のプラグ、２１…第５の層間絶縁膜（多孔質絶縁膜）、２２，２４…第４の層間絶縁膜（ＴＥＯＳ膜）、２３，２５…バリア膜、２６…第５の層間絶縁膜（多孔質絶縁膜）、２７…キャップ層
【発明の属する技術分野】
本発明は、多層配線構造の層間絶縁膜に比誘電率の低い絶縁膜、特に多孔質膜を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
大規模集積回路（ＬＳＩ：Large Scale Integrated circuit）の動作速度に影響を与える要因の大きなものとしては、トランジスタそのものの動作の遅延と、配線を伝わる信号の伝播遅延（ＲＣ遅延）と、の２つがある。近年、半導体プロセス技術の進歩により配線や素子が微細化および高集積化されたことによってトランジスタそのものの遅延よりもＲＣ遅延の影響の方が顕著になってきている。したがって、このＲＣ遅延の対策として、比抵抗の低い配線材料および比誘電率の低い絶縁膜（以下、「低誘電率絶縁膜」という。）の開発が進められている。
【０００３】
配線材料としては、従来より用いられているアルミニウム（Ａｌ）合金に比べて、比抵抗が３５％ほど低い銅（Ｃｕ）が最近では採用されている。このＣｕはエッチングの際に比較的高い蒸気圧を必要としているため、塩化ガスの蒸気圧が低いＲＩＥ（Reactive Ion Etching―反応性イオンエッチング―）法では加工が困難となり、そのため配線の形成のためにダマシン法が用いられている。
【０００４】
一方、低誘電率絶縁膜としては、メチルシロキサンなどのような２．５ないし２．８程度の比誘電率を有する有機系塗布型絶縁膜を多層配線プロセスへと適用する技術が開発されている。また、絶縁膜中にナノメートル単位の空孔を多数有する多孔質絶縁膜の開発も進められている。この多孔質絶縁膜は、空孔の数を調整することによって絶縁膜の密度を低下させ、比誘電率が２．５以下の多孔質絶縁膜を形成することも可能であり、多層配線構造の半導体装置の層間絶縁膜として、このような多孔質絶縁膜を用いることによって配線におけるＲＣ遅延の防止を図ることができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、多層配線構造を形成するプロセスにおいて、上記比誘電率の低い有機系塗布型絶縁膜を層間絶縁膜として用いた場合、レジストを剥離する際のＯ2ガスを用いるアッシング処理により、絶縁膜を劣化させてしまったり、絶縁膜の吸湿性を高めてしまったりする虞れがあった。また、低比誘電率の絶縁膜は機械的な強度が低いために、エッチング加工等の際にクラックが発生してしまうという弊害もあった。
【０００６】
さらに、多孔質絶縁膜を層間絶縁膜として用いた場合には、上述した弊害に加えて、多孔質絶縁膜内に形成された空孔の中にエッチングガスや薬液などが含浸されるために、比誘電率が増加したり、その後の熱処理によってガスや薬液成分が放出されてクラックや膜剥離が発生したりする可能性もあった。
【０００７】
一方、層間絶縁膜を含む配線層の構成は、配線層の幅と隣り合う配線層間の離間幅とにより、種々のパターンが考えられるが、配線層そのものの幅が狭くなると平面的な方向に設けられる層間絶縁膜の幅も一般的に狭くなる傾向にある。これが、いわゆる配線構造の微細化であり、これに伴う問題としては、配線層間の寄生容量が増加してＲＣ遅延を引き起こすことである。
【０００８】
このため、配線間の距離が相対的に大きい幅広の層間絶縁膜と配線間の距離が相対的に小さい幅狭の層間絶縁膜との比誘電率を変えて、幅狭の配線層間の寄生容量を低下させて信号の伝達速度の低下を防止したり配線層間のクロストークの多発を防止する技術が種々提案されている。例えば、特許第２９１０７１３号公報においては、配線間隔の広い領域には強度が高く耐湿性の良い層間絶縁膜を形成し、配線間隔が狭い領域には比誘電率の低い絶縁膜を形成する技術が開示されている。また、特開２０００−４９２２８号においても、幅広の第１の金属間領域２４０と幅狭の第２の金属間領域とを有するデュアルダマシン構造における第２の金属間領域を低誘電率の誘電体により形成する技術が開示されている。
【０００９】
しかしながら、何れの技術も多層化された配線層の異なる階層における絶縁膜間の構成については何ら開示していない。後者の先行技術においては、配線層を多層化するという概念そのものに言及していないし、前者の先行技術では、図１，図５，図７等において多層化された配線層を開示しているにも拘わらず、同一レベルでの幅広の第１層間絶縁膜４と幅狭の低誘電率絶縁膜５との製造方法を開示しているのみで、例えば異なる階層の下層配線３および上層配線１０のそれぞれにおける対応する配線層間の関係、例えば同先行例の図１における下層の第１の層間絶縁膜４とこれに対応する上層の第４の層間絶縁膜１１との形成方法や比誘電率の関係については何ら開示されていない。
【００１０】
そこで、本発明は上記弊害を起さずに多層配線構造の層間絶縁膜に低誘電率絶縁膜を用いることができる半導体装置の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本願発明の一態様によれば、半導体基板上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜に複数の配線溝を形成する工程と、前記配線溝に金属膜を埋め込み、第２の配線層を形成する工程と、前記第２の配線層をマスクとして前記第２の層間絶縁膜を除去することにより、埋め込み溝を形成する工程と、前記埋め込み溝のなかに、シロキサン結合を主骨格とする絶縁膜、Ｃ−Ｃ結合を主骨格とする樹脂、及びＣ＝Ｃ結合を主骨格とする樹脂の少なくとも１つからなる多孔質絶縁膜を埋め込む工程とを有することを特徴とする半導体装置の製造方法が提供される。
【００１２】
また、本願発明の他の態様によれば、半導体基板上に第２の層間絶縁膜を形成する工程と、前記第２の絶縁膜に複数の配線溝を形成する工程と、前記配線溝に金属膜を埋め込み、第２の配線層を形成する工程と、前記第２の配線層をマスクとして前記第２の層間絶縁膜を除去することにより、埋め込み溝を形成する工程と、前記埋め込み溝のなかに、シロキサン結合を主骨格とする絶縁膜、Ｃ−Ｃ結合を主骨格とする樹脂、及びＣ＝Ｃ結合を主骨格とする樹脂の少なくとも１つからなる多孔質絶縁膜の前駆体である第３の層間絶縁膜を埋め込む工程と、前記第３の層間絶縁膜を多孔質に変換する工程とを有することを特徴とする半導体装置の製造方法が提供される。
【００１５】
【発明の実施の形態】
以下、この発明に係る複数の配線層を有する半導体装置およびその製造方法の実施形態について、添付図面を参照しながら詳細に説明する。
【００１６】
［第１実施形態］
図１（ａ）（ｂ）（ｃ）および図２（ｄ）（ｅ）を参照して第１実施形態に係る半導体装置の製造方法を説明する。
【００１７】
まず、図１（ａ）に示すように、半導体基板１上に絶縁分離層となる絶縁膜２を形成し、さらに前記絶縁膜２上に、例えばＴＥＯＳ膜等により第１の層間絶縁膜３を形成する。次に、第１の配線層６（第１のＣｕ配線５とバリアメタル膜４を含む）を形成するために、前記第１の層間絶縁膜３に配線溝を形成する。その後、Ｃｕの拡散および酸化防止のために前記配線溝の表面にＴａＮ膜をスパッタリング法または化学的気相法（以下、ＣＶＤ―Chemical Vapor Deposition ―と略記する）により堆積させてバリアメタル膜４を形成する。さらに、前記第１の層間絶縁膜３が露出するまで、前記配線溝以外の部分に堆積された不要なＣｕ層およびＴａＮ膜を、化学的機械的研磨（以下、ＣＭＰ―Chemical Mechanical Polishing ―と略記する）により研磨・除去して、Ｃｕ層５を平坦化して第１の配線層６を形成する。
【００１８】
次に、図１（ｂ）に示すように、前記第１の層間絶縁膜３上に第３の層間絶縁膜７を形成する。この第３の層間絶縁膜７は、多孔質メチルシロキサン、多孔質シリカ、多孔質のHydrogen Silises Quioxane（以下、ＨＳＱと略記する）、多孔質のPoly Arylene Ether（以下、ＰＡＥと略記する）または多孔質のPoly Arylene （以下、ＰＡと略記する）等の多孔質絶縁膜を形成するため、シロキサン結合を主骨格とする絶縁膜である多孔質絶縁膜の前駆体から構成されている。第３の層間絶縁膜７は、上記の構成以外では、多孔質絶縁膜の前駆体となるＣ−Ｃ結合またはＣ＝Ｃ結合を主骨格とする樹脂であっても良い。
【００１９】
次に、図１（ｃ）に示すように、前記第３の層間絶縁膜７を３００℃の温度で焼成し、脱水重合処理を行う。通常、溶媒の揮発は約２００℃から始まり、また、脱水重合反応は３００〜４５０℃で行なわれる。この第１実施形態においては、溶媒揮発よりも脱水重合反応を先に行わせる必要があるため、脱水重合反応を例えば３００℃程度のできるだけ低温で行う必要がある。したがって、ＮＨ3ガス雰囲気中で焼成させることや、例えば電子線照射（ＥＢ照射）をしながら焼成することによって脱水重合の反応温度を下げるようにしている。このとき低温でベークする理由は、架橋反応のみで止めて第３の層間絶縁膜７の一部に架橋反応が生じる程度にしておいて、空孔を形成しないようにするためである。空孔の形成は後述するように４００℃以上の高温で行う。空孔を形成する時期は処理の途中で空孔に悪影響が及ぶ虞れがなくなってからであることが必要であるためである。
【００２０】
なお、脱水重合処理のみが行なわれた前記第３の層間絶縁膜７ａは、一部が架橋しているだけで、まだ多孔質状になっていないため、エッチングガスや薬液が膜中の空孔への含浸を考慮する必要がない。また、多孔質絶縁膜の前駆体は機械的強度が低いが、脱水重合することによって分子間でシロキサン結合等が生じて絶縁膜の強度が高められる。したがって、機械的強度が高められた第３の層間絶縁膜７ａに対して反応性イオンエッチング（以下、ＲＩＥ―Reactive Ion Etching―と略記する）等の処理を行うことにより、損傷を抑えた加工を容易に行うことが可能となる。
【００２１】
次に、図２（ｄ）に示すように、脱水重合処理された第３の層間絶縁膜７ａに対してリソグラフィーおよびＲＩＥ技術を用いて加工し、第１の接続孔および第２の配線溝を同時に形成する。さらに、前記第１の接続孔および第２の配線溝を含む第３の層間絶縁膜７ａの表面部分にＴａＮ膜、続けてＣｕ層を堆積させ、ＣＭＰ法により、第３の層間絶縁膜７ａが露出するまで、不要なＣｕ層およびＴａＮ膜を研磨・除去する。その結果、バリアメタル膜８と第２の配線９ａおよび第１のプラグ９ｂからなる第２の配線層１０が形成される。
【００２２】
次に、図２（ｅ）に示すように、脱水重合処理された第２の層間絶縁膜７ａに対して約４００℃で溶媒揮発を行なうことにより、初めて絶縁膜に空孔が生じ、その結果、多孔質絶縁膜７ｂが形成される。
【００２３】
この第１実施形態によれば、空孔が形成される前の第３の層間絶縁膜７ａに対してＲＩＥ等の加工処理を行うため、エッチングガスや薬液が空孔に含浸されてしまうという弊害を生じさせない。
【００２４】
［第２実施形態］
次に、本発明の第２実施形態による半導体装置の製造方法について、図３（ａ）（ｂ）（ｃ）および図４（ｄ）（ｅ）（ｆ）を参照しながら説明する。第１の配線層６を形成するまでのプロセスは第１の実施形態に係る製造工程の図１（ａ）と同様なので図示を省略する。
【００２５】
図３（ａ）に示すように、前記第１の層間絶縁膜３上に第２の層間絶縁膜１１を堆積する。この第２の層間絶縁膜１１は、Tetra Ethyl Ortho Silicate（以下、ＴＥＯＳと略記する）膜、Non-doped Silicate Glass（以下、ＮＳＧと略記する）膜、Fluorine-doped Silicate Glass （以下、ＦＳＧと略記する）膜等の絶縁膜をＣＶＤ法によって堆積するか、または、ＨＳＱ、ポリメチルシロキサン、Methyl SilsesQuioxane （以下、ＭＳＱと略記する）等の絶縁膜を第１の層間絶縁膜３上に塗布することによって成膜する。
【００２６】
次に、図３（ｂ）に示すように、第２の層間絶縁膜１１に対してリソグラフィーおよびＲＩＥ技術を用いて加工し、第１の接続孔および第２の配線溝を同時に形成する。さらに、前記第１の接続孔および第２の配線溝を含む第２の層間絶縁膜１１の表面部分にＴａＮ膜、続けてＣｕ層を堆積させて、第２の層間絶縁膜１１が露出するまで、ＣＭＰ法により不要なＣｕ層およびＴａＮ膜を除去する。その結果、バリアメタル膜８と第２の配線９ａおよび第１のプラグ９ｂからなる第２の配線層１０が形成される。この第２の層間絶縁膜１１はＴＥＯＳ膜である。
【００２７】
次に、図３（ｃ）に示すように、ＲＩＥ法により前記第２の配線９ａをマスクとして用いて第２の層間絶縁膜１１を除去する。この工程においては、第２の層間絶縁膜１１は第１の層間絶縁膜３が露出するまでは除去しない。これは、第１の層間絶縁膜３を保護するためである。また、ＲＩＥ工程においてマスクとして用いられる第２の配線９ａの損傷を防ぐため、前記第２の配線９ａ上にＳｉＮ等の絶縁膜を形成後に、第２の層間絶縁膜１１を除去するようにしても良い。
【００２８】
次に、図４（ｄ）に示すように、前記第２の層間絶縁膜１１および第２の配線９ａ上に、第３の層間絶縁膜１２を堆積させる。この第３の層間絶縁膜１２は、多孔質メチルシロキサン、多孔質シリカ、多孔質ＨＳＱ、多孔質ＰＡＥまたは多孔質ＰＡ等の多孔質絶縁膜を形成するため、シロキサン結合を主骨格とする絶縁膜である前記多孔質絶縁膜の前駆体から構成されている。第３の層間絶縁膜１２は、このほかの材料として、多孔質絶縁膜の前駆体となるＣ−ＣまたはＣ＝Ｃ結合を主骨格とする樹脂であっても良い。
【００２９】
次に、図４（ｅ）に示すように、３００℃〜４５０℃以上の温度で熱処理して脱水重合反応の促進および溶媒揮発を行なうことにより、前駆体から構成されていた前記第３の層間絶縁膜１２から、無数の空孔を有する多孔質絶縁膜１２ａが形成されることになる。
【００３０】
次に、図４（ｆ）に示すように、前記第３の層間絶縁膜１２から形成された多孔質絶縁膜１２ａをＣＭＰ法等により第２の配線層１０が露出するまで研磨・除去して平坦化する。
【００３１】
なお、この第３の層間絶縁膜を平坦化する工程は、熱処理前の第３の層間絶縁膜１２に対して行なっても良いし、熱処理後の多孔質絶縁膜１２ａとされた後に行なっても良い。すなわち、図４（ｄ）の堆積工程の後に多孔質絶縁膜の前駆体から構成されている第３の層間絶縁膜１２の堆積を行なった後に直ちにこの第３の層間絶縁膜１２を平坦化させて、この平坦化された層間絶縁膜１２に対して脱水重合および溶媒揮発処理を行なって多孔質絶縁膜１２ａを形成することによっても実施形態可能である。
【００３２】
このような第２実施形態の変形例においては、第２の配線層１０の形成後に多孔質絶縁膜を形成しているために、多孔質絶縁膜に対してリソグラフィーやＲＩＥ等の加工を行なう必要がないので、多孔質絶縁膜に損傷や悪影響を与えることがない。
【００３３】
なお、多孔質絶縁膜等の低誘電率絶縁膜は、機械的強度の不足からボンディング等の実装工程の際に縦方向（水平面で略々直交する方向）から加えられる力によって、クラックが入る等の弊害が発生することが考えられる。この第２実施形態においては、第２の配線９ａの下側には、低誘電率のものよりも比較的機械的な強度の高い第２の層間絶縁膜１１が形成されているために、層間絶縁膜の相対的な機械的強度が高まり、クラック等の上記弊害を回避することもできる。
【００３４】
[第３実施形態]
次に、本発明の第３実施形態に係る半導体装置の製造方法について図５（ａ）（ｂ）（ｃ）および図６（ｄ）（ｅ）（ｆ）を参照しながら説明する。
【００３５】
まず、図５（ａ）に示すように、半導体基板１上に絶縁分離層となる絶縁膜２を形成し、さらにこの絶縁膜２上に第１の層間絶縁膜３を形成する。次に、第１のＣｕ配線５とバリアメタル膜４を含む第１の配線層６を形成するために、前記第１の層間絶縁膜３に配線溝を形成し、その後Ｃｕの拡散および酸化防止のために前記配線溝の表面部分にＴａＮ膜とＣｕ層とを続けて堆積させてから、第１の層間絶縁膜３が露出するまで、ＣＭＰ法等によって不要なＣｕ層およびＴａＮ膜を研磨・除去する。さらに、前記第１の層間絶縁膜３上にバリア膜としてのバリア絶縁膜１３を形成する。このバリア絶縁膜１３は、第１のＣｕ配線の拡散および酸化防止の機能を担うだけでなく、上層の層間絶縁膜の加工の際の影響から第１の層間絶縁膜３を保護する機能も担っている。
【００３６】
次に、図５（ｂ）に示すように、前記バリア絶縁膜１３の上に、第２の層間絶縁膜１１を体積させる。第２実施形態と同様に、この第２の層間絶縁膜１１は、ＴＥＯＳ膜等をＣＶＤ法を用いて、またはＨＳＱを塗布して成膜している。
【００３７】
次に、第２の層間絶縁膜１１およびバリア絶縁膜１３に対してリソグラフィーおよびＲＩＥ技術を用いて加工を行ない、第１の接続孔および第２の配線溝を同時に形成する。さらに、前記第１の接続孔および第２の配線溝を含む第２の層間絶縁膜１１の表面部分に、ＴａＮ膜とＣｕ層とを続けて堆積させて、第２の層間絶縁膜１１が露出するまで、ＣＭＰ法等により不要なＣｕ層およびＴａＮ膜を研磨・除去する。その結果、バリアメタル膜８と第２の配線９ａおよび第１のプラグ９ｂからなる第２の配線層１０が形成される。
【００３８】
次に図５（ｃ）に示すように、ＲＩＥ法により前記第２の配線９ａをマスクとして用いて第２の層間絶縁膜１１をバリア絶縁膜１３が露出するまで除去する。ここでも、第２実施形態と同様に、第２の配線９ａを保護するために、前記第２の配線９ａ上にＳｉＮ等の絶縁膜を形成した後、第２の層間絶縁膜１１を除去するようにしても良い。
【００３９】
次に、図６（ｄ）に示すように、前記バリア絶縁膜１３および第２の配線９ａ上に第３の層間絶縁膜１２を堆積させる。この第３の層間絶縁膜１２は、第２実施形態と同様に、多孔質メチルシロキサン等の多孔質絶縁膜の前駆体から構成されている。
【００４０】
次に、図６（ｅ）に示すように、第２実施形態と同様に、３００〜４５０℃の温度により脱水重合反応の促進および溶媒揮発を行なって、前駆体である前記第３の層間絶縁膜１２を無数の空孔を有する多孔質絶縁膜１２ａに変える。
【００４１】
次に、図６（ｆ）に示すように、前記第３の層間絶縁膜としての多孔質絶縁膜１２ａをＣＭＰ法等により第２の配線層１０が露出するまで研磨・除去して平坦化する。
【００４２】
なお、この第３の層間絶縁膜としての多孔質絶縁膜１２ａを平坦化する工程は多孔質絶縁膜１２ａへと変えられる前に行なわれても良い。すなわち、図６（ｄ）の工程により多孔質絶縁膜の前駆体から構成されている第３の層間絶縁膜１２を堆積させた後に直ちにこの第３の層間絶縁膜１２を平坦化処理し、平坦化された層間絶縁膜１２に対して脱水重合および溶媒揮発等の処理を行なうことにより、多孔質絶縁膜１２ａを形成しても実施可能である。
【００４３】
この第３実施形態においても、第２の実施形態と同様に、第２の配線層１０の形成後に多孔質絶縁膜を形成するため、多孔質絶縁膜に対してリソグラフィーやＲＩＥ等の加工を必要としないので、多孔質絶縁膜にダメージを与えることがない。
【００４４】
[第４実施形態]
次に、本発明の第４実施形態に係る半導体装置の製造方法について図７（ａ）（ｂ）（ｃ）および図８（ｄ）（ｅ）（ｆ）を参照しながら説明する。第１の配線層６を形成するまでのプロセスについては、図１（ａ）を用いて説明した第１実施形態に係る製造方法と同様のプロセスであるため重複説明を省略する。
【００４５】
まず、図７（ａ）に示すように、第１の層間絶縁膜３上に第２の層間絶縁膜１４を形成する。この第２の層間絶縁膜１４は、第２および第３実施形態と同様に、ＴＥＯＳ膜等をＣＶＤ法を用いて、または、ＨＳＱを塗布することにより成膜している。
【００４６】
次に、図７（ｂ）に示すように、第２の層間絶縁膜１４、バリア膜１５および絶縁膜１６に対してリソグラフィーおよびＲＩＥ技術を用いて加工を行ない、第１の接続孔および第２の配線溝を形成する。さらに、前記第１の接続孔および第２の配線溝にＴａＮ膜とＣｕ層を続けて堆積させた後、余分なＴａＮ膜およびＣｕ膜をＣＭＰ法等により研磨・除去して、バリアメタル膜８と第２の配線９ａ及び第１のプラグからなる第２の配線層１０を形成する。
【００４７】
次に、図７（ｃ）に示すように、ＲＩＥ法によってバリア膜１５が露出するまで前記絶縁膜１６を除去する。ここでも、第１および第２の実施形態と同様に、前記第２の配線層１０の上にＳｉＮ等の絶縁膜を形成した後、絶縁膜１６をＣＭＰ法等により除去することにより、第２の配線層１０を保護することができる。
【００４８】
次に、図８（ｄ）に示すように、露出された前記バリア膜１５および第２の配線層１０上に多孔質メチルポリシロキサン等の多孔質絶縁膜の前駆体から構成された第３の層間絶縁膜１７を堆積させる。
【００４９】
次に、図８（ｅ）に示すように、３００〜４５０℃の温度で脱水重合反応の促進および溶媒揮発を行って、前駆体から構成された第３の層間絶縁膜１７を無数の空孔を有する多孔質絶縁膜１７ａへと変える。
【００５０】
次に、図８（ｆ）に示すように、第２の配線層９ａが露出するまで、前記第３の層間絶縁膜としての多孔質絶縁膜１７ａをＣＭＰ法等により研磨・除去して、表面を平坦化する。
【００５１】
なお、この第３の層間絶縁膜としての多孔質絶縁膜１７ａの表面を平坦化する工程は、熱処理により多孔質絶縁膜１７ａとして形成する前に行っても良い。
すなわち、図８（ｄ）の工程において、多孔質絶縁膜の前駆体から構成されている第３の層間絶縁膜１７を堆積させた後に、直ちにこの第３の層間絶縁膜１７を平坦化させてから、この平坦化された第３の層間絶縁膜１７に対して脱水重合および溶媒揮発処理を行って多孔質絶縁膜１７ａを形成することによっても実施可能である。
【００５２】
この第４実施形態においても、第１および第２実施形態と同様に、第２の配線層１０を形成した後に、多孔質絶縁膜を形成しているので、多孔質絶縁膜に対してリソグラフィーやＲＩＥ等の加工を必要としないので、多孔質絶縁膜にダメージを与えることがなくなる。
【００５３】
また、第１の配線６と第２の配線９ａとの間は、多孔質絶縁膜と比較して機械的強度の強い第２の層間絶縁膜１４により形成されているので、デバイスの縦方向に加えられる力に対して非常に優れた性質を有することができる。
【００５４】
第１の実施形態から第４実施形態における第３の層間絶縁膜に対して多孔質絶縁膜を用いるものとして説明したが、本発明はこれに限定されず、例えば、多孔質絶縁膜に代えてメチルシロキサン等の有機系塗布型絶縁膜を用いることも可能である。
【００５５】
[第５実施形態]
次に、図９（ａ）（ｂ）（ｃ）および図１０（ｄ）（ｅ）（ｆ）を用いてこの発明の第５実施形態に係る複数の配線層を有する半導体装置の製造方法について説明する。この第５実施形態形態の製造方法は、上記第４実施形態のバリア膜１５を有する製造方法において、第３実施形態の製造方法で用いたＲＩＥ法により前記第２の配線９ａをマスクとして用いて第２の層間絶縁膜１１をバリア絶縁膜１３が露出するまで除去するプロセスを付加したものである。ここでも、第２実施形態および第３実施形態と同様に、第２の配線９ａを保護するために、前記第２の配線９ａ上にＳｉＮ等の絶縁膜を形成した後、第２の層間絶縁膜１１を除去するようにしている。
【００５６】
したがって、図９（ｂ）までの処理は図７（ｂ）までの処理に相当し、ここで、第４実施形態とは異なるエッチング溶剤を用いることにより、図９（ｃ）に示すように第１の層間絶縁膜３および第１の配線層６の上面のレベルまで、第２の配線層１０の幅のみ残してエッチングする。図１０（ｄ）（ｅ）（ｆ）に示すこの後の処理は第３実施形態の図６（ｄ）（ｅ）（ｆ）における処理に対応しているので、重複説明を省略する。
【００５７】
[第６〜第９実施形態]
上述した第２ないし第５実施形態に係る複数の配線層を有する半導体装置の製造方法においては、バリアメタル膜８を含めて第２の配線９ａの上表面に対するエッチングの際に、何の保護対策も施していなかったが、本発明はこれらの実施形態に限定されることなく、以下の図１１（ａ）（ｂ）（ｃ）ないし図１８（ｆ）に示される第６ないし第９実施形態に係る半導体装置の製造方法のように、バリアメタル膜８を含めて第２の配線９ａの上表面にエッチングからの保護のためのキャップ層１８を設けるようにしても良い。第６〜第９実施形態はそれぞれ第２〜第５実施形態に対応しており、何れの実施形態においてもバリアメタル膜８を含む第２の配線９ａの上にキャップ層１８を形成した後、このキャップ層１８を残存させたままそれ以降の処理を行なっている。
【００５８】
図１１（ａ）（ｂ）（ｃ）ないし図１２（ｄ）（ｅ）（ｆ）に示す第６実施形態は図３（ａ）（ｂ）（ｃ）ないし図４（ｄ）（ｅ）（ｆ）に示す第２実施形態に対応するものであり、第２実施形態の図３（ｂ）までの処理が終了した後、第６実施形態を示す図１１（ｂ）のように、リソグラフィーとＲＩＥとによりエッチングマスクとしてのキャップ層１８を形成する。このキャップ層１８は、ＣＶＤ−ＳｉＮ膜やＳｉＣ膜であり、配線９がエッチングダメージを受けないように機能するハードマスクである。このキャップ層１８は、配線９ａ上にそのまま残してこれ以降の工程の処理が行なわれるものであり、積層化に伴って埋め込まれてしまうため、剥離等の工程を行なう必要がない。
【００５９】
図１３（ａ）（ｂ）（ｃ）ないし図１４（ｄ）（ｅ）（ｆ）に示す第７実施形態は図５（ａ）（ｂ）（ｃ）ないし図６（ｄ）（ｅ）（ｆ）に示す第３実施形態に対応するものであり、第３実施形態の図５（ｂ）までの処理が終了した後、第７実施形態を示す図１３（ｂ）のように、リソグラフィーとＲＩＥとによりエッチングマスクとしてのキャップ層１８を形成する。キャップ層１８の機能とこれ以降の工程は上述した第６実施形態の説明より明かであろう。
【００６０】
図１５（ａ）（ｂ）（ｃ）ないし図１６（ｄ）（ｅ）（ｆ）に示す第８実施形態は図７（ａ）（ｂ）（ｃ）ないし図８（ｄ）（ｅ）（ｆ）に示す第４実施形態に対応するものであり、第４実施形態の図７（ｂ）までの処理が終了した後、第８実施形態を示す図１５（ｂ）のように、リソグラフィーとＲＩＥとによりエッチングマスクとしてのキャップ層１８を形成する。キャップ層１８の機能とこれ以降の工程は上述した第６実施形態の説明より明かであろう。
【００６１】
図１７（ａ）（ｂ）（ｃ）ないし図１８（ｄ）（ｅ）（ｆ）に示す第９実施形態は図９（ａ）（ｂ）（ｃ）ないし図１０（ｄ）（ｅ）（ｆ）に示す第５実施形態に対応するものであり、第５実施形態の図９（ｂ）までの処理が終了した後、第９実施形態を示す図１７（ｂ）のように、リソグラフィーとＲＩＥとによりエッチングマスクとしてのキャップ層１８を形成する。キャップ層１８の機能とこれ以降の工程は上述した第６実施形態の説明より明かであろう。
【００６２】
なお、上述した第１ないし第９実施形態に係る半導体装置の製造方法においては、第２の配線層構造の製造工程を中心に説明したが、第１の配線層または第３層以上の配線層の構成についても、第１ないし第９実施形態形態に係る製造工程を実施することが可能である。したがって、本発明により製造された配線層を順次積層することによって、低誘電率絶縁膜よりなる多層配線構造を形成することができる。
【００６３】
[第１０〜第１８実施形態]
多層の配線層の製造方法については、上述した第１ないし第９実施形態の製造方法を用いて順次各層の積層に応用することにより当業者であれば容易に多層の配線層を形成することができるが、その結果、製造された半導体装置の幾つかの例として第１０〜第１８実施形態に係る半導体装置が図１９ないし図２７に示されている。これらの実施形態は、第１ないし第９実施形態が２層構造の配線層であったのに対してそれ以上の一例として３層構造の配線層となっている。第１０実施形態は第１実施形態に対応し、以下、第１１〜第１８実施形態はそれぞれ第２〜第９実施形態に対応している。
【００６４】
すなわち、第１０〜第１８実施形態の基本構成は、図１９に示すように、半導体装置が、第１の層間絶縁膜３に表出された複数の第１のＣｕ配線５と、前記第１のＣｕ配線５または第１の層間絶縁膜３上に形成された第３の層間絶縁膜７ｂと、前記第３の層間絶縁膜７ｂ上に形成された複数の第２の配線９ａと、前記第１の配線層６の複数の配線５の一部と前記第２の配線層１０の複数の配線９ａの一部とを接続し、かつ、前記第３の層間絶縁膜７ｂ中に形成されたプラグ９ｂと、前記第３の層間絶縁膜７ｂに表出された複数の第２の配線９ａと、前記第２の配線９ａまたは第３の層間絶縁膜７ｂ上に形成された第３の層間絶縁膜２１と、前記第３の層間絶縁膜２１上に形成された複数の第３の配線２０ａと、前記第２の配線層１０の複数の配線９ａの一部と前記第３の配線層の複数の配線２０ａの一部とを接続し、かつ、前記第３の層間絶縁膜中に形成された第２のプラグ２０ｂと、を備えている。なお、前記第３の配線２０ａ及び前記第２のプラグ２０ｂと前記第３の層間絶縁膜２１との間にはバリアメタル膜１９が設けられている。
【００６５】
さらに、図示は省略するが、本発明は上記２層構造の更なる変形例として、ｎ層構造の配線層（ｎは４以上の整数）にも適用できる。
ｎ層構造の配線層を有する半導体装置は、半導体基板と、半導体基板上に形成された第１の層間絶縁膜と、第１の層間絶縁膜表面とほぼ同一表面となるように第１の層間絶縁膜に埋め込み形成された複数の配線を含む第１の配線層と、第１の配線層の上方に形成された複数の配線、及びこの複数の配線の一部と第１の配線層における複数の配線の一部とを接続する第１のプラグを含む第２の配線層と、第２の配線層と第１の層間絶縁膜及び第１の配線層との間に形成された第２の層間絶縁膜と、第１の層間絶縁膜及び第１の配線層上において、第２の配線層における隣り合う配線と配線との間の配線間領域及びこの配線間領域の直下の領域に形成され、かつ、第２の層間絶縁膜よりも低い比誘電率をもつ第３の層間絶縁膜とを先ずは有する。
また、第２の配線層及び第３の層間絶縁膜の上方に形成された複数の配線、及びこの複数の配線記第２の配線層における複数の配線の一部とを接続する第２のプラグを含む第３の配線層と、第３の配線層と第２の配線層及び第３の層間絶縁膜との間に形成された第４の層間絶縁膜と、第２の配線層及び第３の層間絶縁膜上において、第３の配線層における隣り合う配線と配線との間の配線間領域及びこの配線間領域の直下の領域に形成され、かつ、第４の層間絶縁膜よりも低い比誘電率をもつ第５の層間絶縁膜とを有する。
さらに、ｎ層構造（ｎは４以上の整数）の配線層を有する半導体装置は、第ｎ−１の配線層を含む半導体基板表面上に形成された複数の配線を含む第ｎの配線層と、第ｎ−１の配線層における複数の配線の一部と第ｎの配線層における複数の配線の一部とを接続する第ｎ−１のプラグと、第ｎ配線層の下面と第２ｎ−３の層間絶縁膜及び前記ｎ−１配線層との間の領域に形成された第２ｎ−２の層間絶縁膜と、第２ｎ−３の層間絶縁膜及び第ｎ−１の配線層の上面に設けられ、第ｎの配線層における隣り合う配線と配線との間の配線間領域及びこの配線間領域の直下の領域に形成され、かつ、第２ｎ−２の層間絶縁膜よりも低い比誘電率をもつ第２ｎ−１の層間絶縁膜とを有する。
【００６６】
なお、第１ないし第１８実施形態においては、配線用の金属材料としてＣｕを用いるものとして説明したが、本発明はこれに限定されず、Ｃｕに代えて例えばＡｌ，Ａｕ，Ａｇ，Ｗ等の他の金属を用いて実施することも可能である。
【００６７】
したがって、本発明は、これら特定の実施形態に限定されるものではなく、特許請求の範囲に記載された発明の要旨の範囲内において種々の変形・変更が可能である。
【００６８】
【発明の効果】
以上詳述したように本発明によると、比誘電率の低い有機系塗布型絶縁膜または多孔質絶縁膜を用いた層間絶縁膜に対して、ＲＩＥ等の加工を施すことなく多層配線構造を形成することができ、低誘電率を保持しつつ良好なデバイス特性を得ることが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る複数の配線層を有する半導体装置の製造方法における製造工程の前半を示す断面図である。
【図２】 本発明の第１実施形態に係る複数の配線層を有する半導体装置の製造方法における図１（ｃ）に続く製造工程の後半を示す断面図である。
【図３】 本発明の第２実施形態に係る複数の配線層を有する半導体装置の製造方法における製造工程の前半を示す断面図である。
【図４】 本発明の第２実施形態に係る複数の配線層を有する半導体装置の製造方法における図３（ｃ）の次に続く製造工程の後半を示す断面図である。
【図５】 本発明の第３実施形態に係る複数の配線層を有する半導体装置の製造方法における製造工程の前半を示す断面図である。
【図６】 本発明の第３実施形態に係る複数の配線層を有する半導体装置の製造方法における図５（ｃ）の次に続く製造工程の後半を示す断面図である。
【図７】 本発明の第４実施形態に係る複数の配線層を有する半導体装置の製造方法における製造工程の前半を示す断面図である。
【図８】 本発明の第４実施形態に係る複数の配線層を有する半導体装置の製造方法における図７（ｃ）の次に続く製造工程の後半を示す断面図である。
【図９】 本発明の第５実施形態に係る複数の配線層を有する半導体装置の製造方法における製造工程の前半を示す断面図である。
【図１０】 本発明の第５実施形態に係る複数の配線層を有する半導体装置の製造方法における図９（ｃ）に続く製造工程の後半を示す断面図である。
【図１１】 本発明の第６実施形態に係る複数の配線層を有する半導体装置の製造方法における製造工程の前半を示す断面図である。
【図１２】 本発明の第６実施形態に係る複数の配線層を有する半導体装置の製造方法における図１１（ｃ）に続く製造工程の後半を示す断面図である。
【図１３】 本発明の第７実施形態に係る複数の配線層を有する半導体装置の製造方法における製造工程の前半を示す断面図である。
【図１４】 本発明の第７実施形態に係る複数の配線層を有する半導体装置の製造方法における図１３（ｃ）に続く製造工程の後半を示す断面図である。
【図１５】 本発明の第８実施形態に係る複数の配線層を有する半導体装置の製造方法における製造工程の前半を示す断面図である。
【図１６】 本発明の第８実施形態に係る複数の配線層を有する半導体装置の製造方法における図１５（ｃ）に続く製造工程の後半を示す断面図である。
【図１７】 本発明の第９実施形態に係る複数の配線層を有する半導体装置の製造方法における製造工程の前半を示す断面図である。
【図１８】 本発明の第９実施形態に係る複数の配線層を有する半導体装置の製造方法における図１７（ｃ）に続く製造工程の後半を示す断面図である。
【図１９】 本発明の第１０実施形態に係る複数の配線層を有する半導体装置の構成を示す断面図である。
【図２０】 本発明の第１１実施形態に係る複数の配線層を有する半導体装置の構成を示す断面図である。
【図２１】 本発明の第１２実施形態に係る複数の配線層を有する半導体装置の構成を示す断面図である。
【図２２】 本発明の第１３実施形態に係る複数の配線層を有する半導体装置の構成を示す断面図である。
【図２３】 本発明の第１４実施形態に係る複数の配線層を有する半導体装置の構成を示す断面図である。
【図２４】 本発明の第１５実施形態に係る複数の配線層を有する半導体装置の構成を示す断面図である。
【図２５】 本発明の第１６実施形態に係る複数の配線層を有する半導体装置の構成を示す断面図である。
【図２６】 本発明の第１７実施形態に係る複数の配線層を有する半導体装置の構成を示す断面図である。
【図２７】 本発明の第１８実施形態に係る複数の配線層を有する半導体装置の構成を示す断面図である。
【符号の説明】
１…半導体基板、２…絶縁膜、３…第１の層間絶縁膜、４、８…バリアメタル膜、５…第１のＣｕ配線、６…第１の配線層、７、７ａ…第３の層間絶縁膜（多孔質絶縁膜の前駆体）、７ｂ…第３の層間絶縁膜（多孔質絶縁膜）、９ａ…第２のＣｕ配線、９ｂ…第１のプラグ、１０…第２の配線層、１１…第２の層間絶縁膜（ＴＥＯＳ膜）、１２…第３の層間絶縁膜（多孔質絶縁膜の前駆体）、１２ａ…第３の層間絶縁膜（多孔質絶縁膜）、１３、１５…バリア膜、１４…第２の層間絶縁膜（ＴＥＯＳ膜）、１６…絶縁膜、１７…第３の層間絶縁膜（多孔質絶縁膜の前駆体）、１７ａ…第３の層間絶縁膜（多孔質絶縁膜）、１８…キャップ層、１９…バリアメタル膜、２０ａ…第３の配線、２０ｂ…第２のプラグ、２１…第５の層間絶縁膜（多孔質絶縁膜）、２２，２４…第４の層間絶縁膜（ＴＥＯＳ膜）、２３，２５…バリア膜、２６…第５の層間絶縁膜（多孔質絶縁膜）、２７…キャップ層
Claims (4)
- 半導体基板上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜に複数の配線溝を形成する工程と、
前記配線溝に金属膜を埋め込み、第２の配線層を形成する工程と、
前記第２の配線層をマスクとして前記第２の層間絶縁膜を除去することにより、埋め込み溝を形成する工程と、
前記埋め込み溝のなかに、シロキサン結合を主骨格とする絶縁膜、Ｃ−Ｃ結合を主骨格とする樹脂、及びＣ＝Ｃ結合を主骨格とする樹脂の少なくとも１つからなる多孔質絶縁膜を埋め込む工程とを
有することを特徴とする半導体装置の製造方法。 - 半導体基板上に第２の層間絶縁膜を形成する工程と、
前記第２の絶縁膜に複数の配線溝を形成する工程と、
前記配線溝に金属膜を埋め込み、第２の配線層を形成する工程と、
前記第２の配線層をマスクとして前記第２の層間絶縁膜を除去することにより、埋め込み溝を形成する工程と、
前記埋め込み溝のなかに、シロキサン結合を主骨格とする絶縁膜、Ｃ−Ｃ結合を主骨格とする樹脂、及びＣ＝Ｃ結合を主骨格とする樹脂の少なくとも１つからなる多孔質絶縁膜の前駆体である第３の層間絶縁膜を埋め込む工程と、
前記第３の層間絶縁膜を多孔質に変換する工程とを
有することを特徴とする半導体装置の製造方法。 - 前記第３の層間絶縁膜を多孔質絶縁膜へ変換する工程が、熱処理を行う工程であることを特徴とする請求項２に記載の半導体装置の製造方法。
- 前記第３の層間絶縁膜がシロキサン結合を主骨格とする絶縁膜であり、前記第３の層間絶縁膜を多孔質に変換する工程として、前記第３の層間絶縁膜を脱水重合させる熱処理或いは電子線照射を行う工程と脱水重合された前記第３の層間絶縁膜の溶媒を揮発させる熱処理を行う工程を有することを特徴とする請求項２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002170820A JP3657576B2 (ja) | 2001-06-12 | 2002-06-12 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-177005 | 2001-06-12 | ||
| JP2001177005 | 2001-06-12 | ||
| JP2002170820A JP3657576B2 (ja) | 2001-06-12 | 2002-06-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003068851A JP2003068851A (ja) | 2003-03-07 |
| JP3657576B2 true JP3657576B2 (ja) | 2005-06-08 |
Family
ID=26616758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002170820A Expired - Fee Related JP3657576B2 (ja) | 2001-06-12 | 2002-06-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3657576B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4106048B2 (ja) | 2004-10-25 | 2008-06-25 | 松下電器産業株式会社 | 半導体装置の製造方法及び半導体装置 |
| JP2007027436A (ja) * | 2005-07-15 | 2007-02-01 | Toshiba Corp | 半導体装置およびその製造方法 |
| CN101238570B (zh) * | 2005-08-17 | 2013-01-02 | 富士通株式会社 | 半导体器件及其制造方法 |
| JP4856107B2 (ja) * | 2008-02-14 | 2012-01-18 | パナソニック株式会社 | 半導体装置の製造方法及び半導体装置 |
| JP5173863B2 (ja) * | 2009-01-20 | 2013-04-03 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| JP5147751B2 (ja) * | 2009-02-06 | 2013-02-20 | パナソニック株式会社 | 半導体装置の製造方法 |
| JP5696679B2 (ja) * | 2012-03-23 | 2015-04-08 | 富士通株式会社 | 半導体装置 |
| KR20190071227A (ko) * | 2017-12-14 | 2019-06-24 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
-
2002
- 2002-06-12 JP JP2002170820A patent/JP3657576B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003068851A (ja) | 2003-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5180426B2 (ja) | 半導体装置の製造方法 | |
| US7855141B2 (en) | Semiconductor device having multiple wiring layers and method of producing the same | |
| JP5204370B2 (ja) | 半導体装置およびその製造方法 | |
| JP3615205B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20030081161A (ko) | 반도체 장치 | |
| JPH1074755A (ja) | マイクロエレクトロニク構造および形成方法 | |
| US5960316A (en) | Method to fabricate unlanded vias with a low dielectric constant material as an intraline dielectric | |
| KR20070100131A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| JP2011009581A (ja) | 半導体装置の製造方法及びその半導体装置 | |
| KR100571417B1 (ko) | 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법 | |
| KR101354126B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP3657576B2 (ja) | 半導体装置の製造方法 | |
| TW200409172A (en) | Manufacturing method for semiconductor device and the semiconductor device | |
| US20060118955A1 (en) | Robust copper interconnection structure and fabrication method thereof | |
| JP2003303880A (ja) | 積層層間絶縁膜構造を利用した配線構造およびその製造方法 | |
| JP2006196642A (ja) | 半導体装置およびその製造方法 | |
| JP2009026866A (ja) | 半導体装置及びその製造方法 | |
| JP2007067324A (ja) | 半導体装置の製造方法 | |
| KR100439111B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100914976B1 (ko) | 반도체 소자의 제조방법 | |
| JP2004072107A (ja) | 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法 | |
| TWI233661B (en) | Method for forming multi-layer metal line of semiconductor device | |
| KR100784105B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2002043306A (ja) | 層間絶縁膜材料並びにそれを用いた半導体装置とその製造方法 | |
| KR100842670B1 (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050309 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |