KR100571417B1 - 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법 - Google Patents
반도체 소자의 듀얼 다마신 배선 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100571417B1 KR100571417B1 KR1020030101809A KR20030101809A KR100571417B1 KR 100571417 B1 KR100571417 B1 KR 100571417B1 KR 1020030101809 A KR1020030101809 A KR 1020030101809A KR 20030101809 A KR20030101809 A KR 20030101809A KR 100571417 B1 KR100571417 B1 KR 100571417B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- film
- insulating
- insulating spacer
- via hole
- Prior art date
Links
- 230000009977 dual effect Effects 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 title description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 69
- 239000002184 metal Substances 0.000 claims abstract description 69
- 125000006850 spacer group Chemical group 0.000 claims abstract description 39
- 230000004888 barrier function Effects 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical group [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 7
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000012528 membrane Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 112
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- FLWCIIGMVIPYOY-UHFFFAOYSA-N fluoro(trihydroxy)silane Chemical compound O[Si](O)(O)F FLWCIIGMVIPYOY-UHFFFAOYSA-N 0.000 description 1
- 229940104869 fluorosilicate Drugs 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명의 듀얼 다마신 배선은, 하부 금속 배선막과, 하부 금속 배선막 위에서 비아홀 및 트랜치를 갖는 금속간 절연막과, 비아홀의 측벽 및 트랜치 측벽에 배치되는 제1 절연성 스페이서막 및 제2 절연성 스페이서막과, 비아홀 및 트랜치 내에서 제1 및 제2 절연성 스페이서막과 하부 금속 배선막을 덮는 장벽 금속층과, 그리고 비아홀 및 트랜치를 채우면서 장벽 금속층 위에 배치되는 상부 배선막을 구비한다.
듀얼 다마신, FSG막, 플로우르(F)
Description
도 1은 종래의 반도체 소자의 듀얼 다마신 배선을 나타내 보인 단면도이다.
도 2는 본 발명에 따른 반도체 소자의 듀얼 다마신 배선을 나타내 보인 단면도이다.
도 3 내지 도 5는 도 2의 듀얼 다마신 배선의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.
본 발명은 반도체 소자의 배선 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법에 관한 것이다.
최근 고 집적도, 예컨대 0.13㎛ 이하의 공정을 적용하는 반도체 소자에는 듀얼 다마신에 의한 구리막 배선이 주로 사용되고 있다. 이와 함께 금속간 절연막으로서 저율전율을 갖는(low-k) 절연막, 예컨대 FSG(Fluoro-Silicate Glass)막이 사용된다. 그런데 이 경우 FSG막에 포함된 플로우르(F) 성분에 의해 여러 가지 문제점들이 발생할 수 있는데 이를 도면을 참조하여 보다 구체적으로 설명하면 다음과 같다.
도 1은 종래의 반도체 소자의 듀얼 다마신 배선을 나타내 보인 단면도이다.
도 1을 참조하면, 하부의 절연막(100) 내에 배치된 구리막으로 이루어진 하부 금속 배선막(110) 위에 FSG막(132)을 포함하는 금속간 절연막(130)이 배치된다. 이 금속간 절연막(130)은 USG막으로 이루어져 FSG막(132)의 하부 및 상부에 각각 배치되는 하부 캡핑층(131) 및 상부 캡핑층(133)도 포함한다. 비아홀(141)은 금속간 절연막(130)과 식각 정지막(120)을 관통하여 하부 금속 배선막(110)을 노출시키고, 비아홀(141) 상부에는 상대적으로 큰 폭의 트랜치(142)가 배치된다. 비아홀(141) 및 트랜치(142)의 측벽과 하부 금속 배선막(110)의 노출 표면 위에는 탄탈륨/탄탈륨나이트라이드(Ta/TaN)막으로 이루어진 장벽 금속층(150)이 배치된다. 상부 금속 배선막(160)은 비아홀(141) 및 트랜치(142) 내부를 완전히 채우면서 장벽 금속층(150) 위에 배치된다.
이와 같은 구조의 듀얼 다마신 배선에 있어서, 하부 캡핑층(131) 및 상부 캡핑층(133)은 FSG막(132)의 플로우르 성분이 FSG막(132)의 하부 및 상부도 확산되는 것을 억제하기 위한 것이다. 그러나 FSG막(132)의 측벽, 즉 비아홀(141) 및 트랜치(142)의 측벽에서는 FSG막(132)과 장벽 금속층(150)이 직접 접촉한다. 따라서 FSG막(132)과 장벽 금속층(150) 사이의 부착(adhesion) 문제가 발생한다. 즉 보다 낮은 유전율을 위하여 플로우르(F) 성분의 농도를 증가시킬 경우, FSG막(132)과 장벽 금속층(150) 사이의 부착이 나빠져서 필링(peeling) 현상이 발생할 수 있으며, 이에 따라 소자의 신뢰성을 저하시킨다. 또한 상기 구조를 제조하기 위해서는, 비아홀(141) 및 트랜치(142)를 통해 FSG막(132)이 대기중에 노출될 수 있으며, 이 경우 FSG막(132)의 플로우르(F)가 공기중의 수분과 접촉하여 하부 금속 배선막(110) 표면에 SiOF를 형성할 수 있으며, 이로 인하여 후속의 열처리 공정에 의해 실리콘 산화막이 불필요하게 만들어진다. 이 상태에서 장벽 금속층(150)을 형성하게 되면, 상기 실리콘 산화막으로 인하여 장벽 금속층(150)과 하부 금속 배선막(110) 사이의 컨택이 잘 이루어지지 않을 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 금속간 절연막으로 사용되는 FSG막의 F 성분이 비아홀 및 트랜치의 측벽을 통해서도 확산되지 못하도록 하는 반도체 소자의 듀얼 다마신 배선을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기와 같은 듀얼 다마신 배선을 제조하는 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 듀얼 다마신 배선은, 하부 금속 배선막; 상기 하부 금속 배선막 위에서 비아홀 및 트랜치를 갖는 금속간 절연막; 상기 비아홀의 측벽 및 트랜치 측벽에 배치되는 제1 절연성 스페이서막 및 제2 절연성 스페이서막; 상기 비아홀 및 트랜치 내에서 상기 제1 및 제2 절연성 스페이서막과 상기 하부 금속 배선막을 덮는 장벽 금속층; 및 상기 비아홀 및 트랜치를 채우면서 상기 장벽 금속층 위에 배치되는 상부 배선막을 구비하는 것을 특징으로 한다.
상기 하부 금속 배선막 및 상부 금속 배선막은 구리막인 것이 바람직하다.
상기 금속간 절연막은, 하부 캡핑층, 저유전율의 절연막 및 상부 캡핑층이 순차적으로 적층된 구조인 것이 바람직하다.
이 경우 상기 하부 캡핑층 및 상부 캡핑층은 USG막이고, 상기 저유전율의 절연막은 FSG막인 것이 바람직하다. 그리고 상기 제1 절연성 스페이서막 및 제2 절연성 스페이서막은 USG막인 것이 바람직하다. 또한 상기 장벽 금속층은 탄탈륨/탄탈륨나이트라이드(Ta/TaN)막인 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 듀얼 다마신 배선의 제조 방법은, 하부 금속 배선막 위에 식각 정지막 및 금속간 절연막을 순차적으로 형성하는 단계; 비아홀 형성용 마스크막 패턴을 이용한 식각 공정으로 상기 금속간 절연막을 관통하여 상기 식각 정지막을 노출시키는 비아홀을 형성하는 단계; 트랜치 형성용 마스크막 패턴을 이용한 식각 공정으로 비아홀 상부에 트랜치를 형성하는 단계; 상기 식각 정지막의 노출 표면 및 금속간 절연막의 표면 위에 절연막을 형성하는 단계; 상기 절연막에 대한 식각 공정을 수행하여 상기 비아홀 및 트랜치의 측벽에 각각 제1 절연성 스페이서막 및 제2 절연성 스페이서막을 형성하는 단계; 상기 제1 절연성 스페이서막 및 제2 절연성 스페이서막에 의해 노출되는 식각 정지막을 제거하여 상기 하부 금속 배선막을 노출시키는 단계; 상기 하부 금속 배선막, 제1 절연성 스페이서막 및 제2 절연성 스페이서막 위에 장벽 금속층을 형성하는 단계; 및 상기 비아홀 및 트랜치가 채워지도록 상기 장벽 금속층 위에 상부 금속 배선막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 금속간 절연막은 FSG막을 포함하는 것이 바람직하다. 이 경우 상기 제1 및 제2 절연성 스페이서막 형성을 위한 절연막은 USG막으로 형성하는 것이 바람직하다. 그리고 상기 USG막은 최대 300Å 두께로 형성하는 것이 바람직하다. 또한 상기 장벽 금속층은 탄탈륨/탄탈륨나이트라이드(Ta/TaN)막인 것이 바람직하다.
상기 절연막에 대한 식각은 플라즈마 건식 식각 방법을 사용하여 수행하는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 2는 본 발명에 따른 반도체 소자의 듀얼 다마신 배선을 나타내 보인 단면도이다.
도 2를 참조하면, 하부 금속 배선막(210)이 하부 절연막(200) 내에 배치된다. 하부 절연막(200)은 층간 절연막일 수도 있고 금속간 절연막일 수도 있다. 하부 금속 배선막(210)은 구리막으로 이루어지며, 도시된 바와 같이 단순한 패턴 구조일 수도 있고, 또는 듀얼 다마신 배선 구조일 수도 있다. 하부 절연막(200)과 하부 금속 배선막(210) 위에서 비아홀(241) 및 트랜치(242)를 갖는 금속간 절연막(230)이 배치된다. 이 금속간 절연막(230)은 하부 캡핑층(231), 저유전율을 갖는 절연막(232) 및 상부 캡핑층(233)이 순차적으로 적층되는 구조를 갖는다. 하부 캡핑층(214)과 하부 금속 배선막(210) 사이에는 실리콘나이트라이드막으로 이루 어진 식각 정지막(220)이 배치된다. 저유전율을 갖는 절연막(232)은 FSG막이고, 하부 캡핑층(232) 및 상부 캡핑층(233)은 USG막이다. 비아홀(241)의 측벽 및 트랜치(242) 측벽에는 제1 절연성 스페이서막(310) 및 제2 절연성 스페이서막(320)이 배치된다. 제1 절연성 스페이서막(310) 및 제2 절연성 스페이서막(320)도 USG막으로 이루어진다. 장벽 금속층(250)은, 비아홀(241) 및 트랜치(242) 내에서 제1 및 제2 절연성 스페이서막(310, 320)과 하부 금속 배선막(210)을 덮는다. 장벽 금속층(250)은 탄탈륨/탄탈륨나이트라이드(Ta/TaN)막을 사용하여 형성하지만, 경우에 따라서 다른 물질막으로 형성할 수도 있다. 그리고 비아홀(241) 및 트랜치(242)를 채우면서 장벽 금속층(250) 위에는 구리막으로 이루어진 상부 배선막(260)이 배치된다.
이와 같은 구조의 듀얼 다마신 배선 구조는, FSG막(232)과 장벽 금속층(250) 사이의 제1 절연성 스페이서막(310) 및 제2 절연성 스페이서막(320)에 의해 FSG막(232)과 장벽 금속층(250)이 잘 부착되며, 또한 FSG막(232) 내의 플로우르(F) 성분이 확산하는 것을 보다 더 잘 억제시킬 수 있다.
도 3 내지 도 5는 도 2의 듀얼 다마신 배선의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 3을 참조하면, 하부 절연막(200) 내에 배치된 하부 금속 배선막(210) 위에 식각 정지막(220) 및 금속간 절연막(230)을 순차적으로 형성한다. 하부 금속 배선막(210)은 구리막으로 형성하고, 식각 정지막(220)은 실리콘나이트라이드막으로 형성한다. 그리고 금속간 절연막(230)은 USG막으로 이루어진 하 부 캡핑층(231)을 형성하고, 그 위에 FSG막으로 이루어진 저유전율의 절연막(232)을 형성하고, 다시 그 위에 USG막으로 이루어진 상부 캡핑층(232)을 형성한다. 다음에 포토레지스트막 패턴으로 형성할 수 있는 통상의 비아홀 형성용 마스크막 패턴(미도시)을 이용한 식각 공정으로 금속간 절연막(230)을 관통하여 식각 정지막(220)을 노출시키는 비아홀(241)을 형성한다. 그리고 다시 포토레지스트막 패턴으로 형성할 수 있는 통상의 트랜치 형성용 마스크막 패턴을 이용한 식각 공정으로 비아홀(241) 상부에 트랜치(242)를 형성한다. 이때 비아홀(241) 및 트랜치(242)의 폭은 후속의 제1 및 제2 절연성 스페이서막의 두께만큼 더 넓게 형성할 수 있으며, 이에 따라 포토 공정에서의 CD(Critical Dimension)를 증대시킬 수 있다.
다음에 도 4를 참조하면, 식각 정지막(220)의 노출 표면 및 금속간 절연막(230)의 표면 위에 제1 및 제2 절연성 스페이서막 형성을 위한 절연막(300)을 형성한다. 이 절연막(300)은 최대 300Å 두께의 USG막으로 형성한다.
다음에 도 5를 참조하면, 절연막(300)에 대한 식각 공정을 수행하여 비아홀(241) 및 트랜치(242)의 측벽에 각각 제1 절연성 스페이서막(310) 및 제2 절연성 스페이서막(320)을 형성한다. 이때 식각 공정으로는 플라즈마를 이용한 건식 식각 방법을 사용한다. 제1 절연성 스페이서막(310) 및 제2 절연성 스페이서막(320)이 형성되면, 하부 금속 배선막(210) 상부의 식각 정지막(220)이 노출된다. 다음에 도 2에 도시된 바와 같이, 식각 정지막(220)을 제거하여 하부 금속 배선막(210)을 노출시킨 후에, 하부 금속 배선막(210), 제1 절연성 스페이서막(310) 및 제2 절연성 스페이서막(320) 위에 장벽 금속층(250)을 형성한다. 장벽 금속층(250)은 탄탈륨/탄탈륨나이트라이드막으로 형성한다. 다음에 비아홀(241) 및 트랜치(242)가 채워지도록 장벽 금속층(250) 위에 상부 금속 배선막(260)을 형성한다. 상부 금속 배선막(260)도 하부 금속 배선막(210)과 마찬가지로 구리막으로 형성한다.
이상의 설명에서와 같이, 본 발명에 따른 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법에 의하면 다음과 같은 이점들을 제공한다.
첫 번째로, 금속간 절연막과 장벽 금속층 사이의 부착(adhesion) 문제가 발생하지 않으므로 플로우르 농도를 더 높일 수 있어서 유전율을 더욱 더 낮출 수 있다.
두 번째로, 비아홀 및 트랜치의 폭을 비교적 넓게 해도 무방하므로 포토 공정에서의 CD(Critical Dimension)을 증대시켜 마진 확보에 유리하다.
세 번째로, 비아홀 및 트랜치의 측벽이 상대적으로 완만한 곡선을 이루므로 후속의 장벽 금속층 형성시 충분한 스텝 커버리지 마진을 확보할 수 있다.
그리고 네 번째로, 금속간 절연막의 대기 노출을 막을 수 있으므로, 금속간 절연막의 플로우르가 공기중의 수분과 반응하여 비아 페일(via fail)을 방지할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상 의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
Claims (12)
- 하부 금속 배선막;상기 하부 금속 배선막 위에 USG막으로 형성된 하부 캡핑층, FSG막으로 형성된 저유전율의 절연막 및 USG막으로 형성된 상부 캡핑층이 순차적으로 적층되어 형성되며, 비아홀 및 트랜치를 갖는 금속간 절연막;상기 비아홀의 측벽 및 트랜치 측벽에 배치되는 제1 절연성 스페이서막 및 제2 절연성 스페이서막;상기 비아홀 및 트랜치 내에서 상기 제1 및 제2 절연성 스페이서막과 상기 하부 금속 배선막을 덮는 장벽 금속층; 및상기 비아홀 및 트랜치를 채우면서 상기 장벽 금속층 위에 배치되는 상부 배선막을 구비하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 배선.
- 제 1항에 있어서,상기 하부 금속 배선막 및 상부 금속 배선막은 구리막인 것을 특징으로 하는 반도체 소자의 듀얼 다마신 배선.
- 삭제
- 삭제
- 제 1항에 있어서,상기 제1 절연성 스페이서막 및 제2 절연성 스페이서막은 USG막인 것을 특징으로 하는 반도체 소자의 듀얼 다마신 배선.
- 제 1항에 있어서,상기 장벽 금속층은 탄탈륨/탄탈륨나이트라이드(Ta/TaN)막인 것을 특징으로 하는 반도체 소자의 듀얼 다마신 배선.
- 하부 금속 배선막 위에 식각 정지막 및 FSG막을 포함하는 금속간 절연막을 순차적으로 형성하는 단계;비아홀 형성용 마스크막 패턴을 이용한 식각 공정으로 상기 금속간 절연막을 관통하여 상기 식각 정지막을 노출시키는 비아홀을 형성하는 단계;트랜치 형성용 마스크막 패턴을 이용한 식각 공정으로 비아홀 상부에 트랜치를 형성하는 단계;상기 식각 정지막의 노출 표면 및 금속간 절연막의 표면 위에 USG막으로 형성된 절연막을 형성하는 단계;상기 절연막에 대한 식각 공정을 수행하여 상기 비아홀 및 트랜치의 측벽에 각각 제1 절연성 스페이서막 및 제2 절연성 스페이서막을 형성하는 단계;상기 제1 절연성 스페이서막 및 제2 절연성 스페이서막에 의해 노출되는 식각 정지막을 제거하여 상기 하부 금속 배선막을 노출시키는 단계;상기 하부 금속 배선막, 제1 절연성 스페이서막 및 제2 절연성 스페이서막 위에 탄탈륨/탄탈륨나이트라이드(Ta/TaN)막으로 형성된 장벽 금속층을 형성하는 단계; 및상기 비아홀 및 트랜치가 채워지도록 상기 장벽 금속층 위에 상부 금속 배선막을 형성하는 단계를 포함하는 것을 특징으로 하는 듀얼 다마신 배선의 제조 방법.
- 삭제
- 삭제
- 제 7항에 있어서,상기 USG막은 최대 300Å 두께로 형성하는 것을 특징으로 하는 듀얼 다마신 배선의 제조 방법.
- 삭제
- 제 7항에 있어서,상기 절연막에 대한 식각은 플라즈마 건식 식각 방법을 사용하여 수행하는 것을 특징으로 하는 듀얼 다마신 배선의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101809A KR100571417B1 (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법 |
| US11/024,657 US7271087B2 (en) | 2003-12-31 | 2004-12-30 | Dual damascene interconnection in semiconductor device and method for forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101809A KR100571417B1 (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050069591A KR20050069591A (ko) | 2005-07-05 |
| KR100571417B1 true KR100571417B1 (ko) | 2006-04-14 |
Family
ID=34698915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030101809A KR100571417B1 (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7271087B2 (ko) |
| KR (1) | KR100571417B1 (ko) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100613390B1 (ko) * | 2004-12-16 | 2006-08-17 | 동부일렉트로닉스 주식회사 | 금속 배선된 반도체 소자 및 반도체 소자 금속 배선 형성방법 |
| US8415799B2 (en) * | 2005-06-30 | 2013-04-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual damascene interconnect in hybrid dielectric |
| US8236702B2 (en) * | 2005-10-06 | 2012-08-07 | United Microelectronics Corp. | Method of fabricating openings and contact holes |
| US8164141B2 (en) | 2005-10-06 | 2012-04-24 | United Microelectronics Corp. | Opening structure with sidewall of an opening covered with a dielectric thin film |
| US7435674B2 (en) * | 2006-03-27 | 2008-10-14 | International Business Machines Corporation | Dielectric interconnect structures and methods for forming the same |
| US8445913B2 (en) * | 2007-10-30 | 2013-05-21 | Spansion Llc | Metal-insulator-metal (MIM) device and method of formation thereof |
| US8293634B2 (en) * | 2008-08-07 | 2012-10-23 | International Business Machines Corporation | Structures and methods for improving solder bump connections in semiconductor devices |
| US8609534B2 (en) * | 2010-09-27 | 2013-12-17 | International Business Machines Corporation | Electrical fuse structure and method of fabricating same |
| US8765546B1 (en) | 2013-06-24 | 2014-07-01 | United Microelectronics Corp. | Method for fabricating fin-shaped field-effect transistor |
| US9711452B2 (en) | 2014-12-05 | 2017-07-18 | International Business Machines Corporation | Optimized wires for resistance or electromigration |
| CN109216267A (zh) | 2014-12-23 | 2019-01-15 | 英特尔公司 | 解耦过孔填充 |
| US10002834B2 (en) | 2015-03-11 | 2018-06-19 | Applied Materials, Inc. | Method and apparatus for protecting metal interconnect from halogen based precursors |
| US10541204B2 (en) * | 2015-10-20 | 2020-01-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnection structure and method of forming the same |
| US9859156B2 (en) | 2015-12-30 | 2018-01-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnection structure with sidewall dielectric protection layer |
| US11715704B2 (en) * | 2021-04-14 | 2023-08-01 | Micron Technology, Inc. | Scribe structure for memory device |
| US11769736B2 (en) | 2021-04-14 | 2023-09-26 | Micron Technology, Inc. | Scribe structure for memory device |
| US11600578B2 (en) | 2021-04-22 | 2023-03-07 | Micron Technology, Inc. | Scribe structure for memory device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000091429A (ja) * | 1998-09-14 | 2000-03-31 | Toshiba Corp | 半導体装置の製造方法 |
| KR20000043063A (ko) * | 1998-12-28 | 2000-07-15 | 김영환 | 반도체 소자의 금속 배선 형성 방법 |
| JP2000323571A (ja) * | 1999-05-14 | 2000-11-24 | Sony Corp | 半導体装置の製造方法 |
| US20010049195A1 (en) * | 2000-02-25 | 2001-12-06 | Chartered Semiconductor Manufacturing Ltd. | Non-metallic barrier formations for copper damascene type interconnects |
| KR20040077307A (ko) * | 2003-02-28 | 2004-09-04 | 삼성전자주식회사 | 다마신 금속 배선 형성방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050114784A (ko) * | 2004-06-01 | 2005-12-07 | 동부아남반도체 주식회사 | 반도체 소자의 구리배선 형성방법 |
-
2003
- 2003-12-31 KR KR1020030101809A patent/KR100571417B1/ko not_active IP Right Cessation
-
2004
- 2004-12-30 US US11/024,657 patent/US7271087B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000091429A (ja) * | 1998-09-14 | 2000-03-31 | Toshiba Corp | 半導体装置の製造方法 |
| KR20000043063A (ko) * | 1998-12-28 | 2000-07-15 | 김영환 | 반도체 소자의 금속 배선 형성 방법 |
| JP2000323571A (ja) * | 1999-05-14 | 2000-11-24 | Sony Corp | 半導体装置の製造方法 |
| US20010049195A1 (en) * | 2000-02-25 | 2001-12-06 | Chartered Semiconductor Manufacturing Ltd. | Non-metallic barrier formations for copper damascene type interconnects |
| KR20040077307A (ko) * | 2003-02-28 | 2004-09-04 | 삼성전자주식회사 | 다마신 금속 배선 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7271087B2 (en) | 2007-09-18 |
| US20050142862A1 (en) | 2005-06-30 |
| KR20050069591A (ko) | 2005-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100571417B1 (ko) | 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법 | |
| JPH08501904A (ja) | 通気性エッチ停止層を有するチップ相互接続部 | |
| US8030779B2 (en) | Multi-layered metal interconnection | |
| US6821896B1 (en) | Method to eliminate via poison effect | |
| KR20030002037A (ko) | 듀얼다마신 공정에 의한 다층 배선의 형성 방법 | |
| US20030096496A1 (en) | Method of forming dual damascene structure | |
| JP2012134422A (ja) | 半導体装置及びその製造方法 | |
| KR100571391B1 (ko) | 반도체 소자의 금속 배선 구조의 제조 방법 | |
| JP4717972B2 (ja) | 集積回路の製造方法 | |
| JP4525534B2 (ja) | 半導体装置の製造方法 | |
| KR100664807B1 (ko) | 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법 | |
| US7112537B2 (en) | Method of fabricating interconnection structure of semiconductor device | |
| US20010048162A1 (en) | Semiconductor device having a structure of a multilayer interconnection unit and manufacturing method thereof | |
| KR100434508B1 (ko) | 변형된 듀얼 다마신 공정을 이용한 반도체 소자의 금속배선 형성방법 | |
| KR100539443B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100315455B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100691940B1 (ko) | 반도체소자의 배선 및 그 형성방법 | |
| KR101138082B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR101005738B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR100538634B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP3999940B2 (ja) | 半導体装置の製造方法 | |
| KR20030002942A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20040063299A (ko) | 이중 다마신 공정을 사용하여 비아 콘택 구조체를형성하는 방법 | |
| KR0172525B1 (ko) | 반도체 소자의 제조방법 | |
| KR100587140B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120319 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |