KR20040063299A - 이중 다마신 공정을 사용하여 비아 콘택 구조체를형성하는 방법 - Google Patents

이중 다마신 공정을 사용하여 비아 콘택 구조체를형성하는 방법 Download PDF

Info

Publication number
KR20040063299A
KR20040063299A KR1020030000658A KR20030000658A KR20040063299A KR 20040063299 A KR20040063299 A KR 20040063299A KR 1020030000658 A KR1020030000658 A KR 1020030000658A KR 20030000658 A KR20030000658 A KR 20030000658A KR 20040063299 A KR20040063299 A KR 20040063299A
Authority
KR
South Korea
Prior art keywords
via hole
etch stop
stop layer
layer
forming
Prior art date
Application number
KR1020030000658A
Other languages
English (en)
Inventor
하상록
정주혁
손홍성
박병률
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030000658A priority Critical patent/KR20040063299A/ko
Publication of KR20040063299A publication Critical patent/KR20040063299A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

이중 다마신(Dual Damascene) 공정을 사용하여 비아 콘택 구조체를 형성하는 방법이 개시된다. 이 방법은 하부 배선이 형성된 반도체 기판의 전면 상에 하부 식각저지막, 금속 층간 절연막을 순차적으로 형성하는 것을 구비한다. 상기 금속 층간 절연막을 패터닝하여 하부 식각저지막을 노출시키는 예비 비아홀을 형성한다. 상기 예비 비아홀이 형성된 반도체 기판의 전면 상에 상부 식각저지막, 상부 절연막을 순차적으로 형성한다. 상기 상부 절연막, 상기 상부 식각저지막 및 상기 하부 식각저지막을 연속적으로 식각하여 상기 예비 비아홀의 측벽을 덮는 스페이서, 최종 비아홀 및 트렌치 영역을 형성한다. 상기 최종 비아홀 및 상기 트렌치 영역을 채우는 상부배선을 형성한다.

Description

이중 다마신 공정을 사용하여 비아 콘택 구조체를 형성하는 방법{Method of forming a via contact structure using a dual damascene process}
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히 이중 다마신 공정을사용하여 비아 콘택 구조체를 형성하는 방법에 관한 것이다.
반도체 소자의 고집적화에 따라, 금속 배선 공정은 RC 지연(RC delay) 및 EM (Electro-Migration) 등의 문제로 반도체 소자의 성능과 신뢰성을 결정하는 공정으로서 중요성이 커지고 있다. 이러한 문제에 대한 방안으로서 구리 배선 및 저유전막이 반도체 장치에 적용되고 있고, 구리 배선을 형성하기 위해 다마신 공정이 이용되고 있다.
이중 다마신 공정은 비아홀과 트렌치를 형성한 후에 금속재료를 채운 후, 화학적 기계적 연마(Chemical-Mechanical Polishing; CMP) 공정을 거쳐, 금속 배선과 비아 플러그(Via plug)를 함께 형성하는 공정을 말한다.
도1 내지 도4는 종래기술에 의한 비아 콘택 구조체 형성 방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 반도체기판 상에 하부 절연막(10)을 형성하고, 상기 하부 절연막(10) 상에 하부 배선(15)을 형성한다. 상기 하부 배선(15)을 갖는 반도체기판의 전면 상에 상부 절연막(20)을 형성한다. 상기 상부 절연막(20)의 소정영역을 식각하여 예비 비아홀(21)을 형성한다.
도 2a를 참조하면, 상기 예비 비아홀(21)이 형성된 상기 상부 절연막(20) 상에 포토레지스트막을 도포한다. 상기 포토레지스트막을 패터닝하여 상기 예비 비아홀(21) 및 상기 상부 절연막(20)의 일 부분을 노출시키는 라인 형태의 개구부를 갖는 포토레지스트 패턴(30)을 형성한다. 그러나, 상기 포토레지스트 패턴(30) 형성과정에서는 도 2b에 도시한 바와 같이 몇 가지 문제점이 따른다.
도 2b를 참조하면, 상기 예비 비아홀(21)들은 반도체기판상의 위치에 따라 그 밀도가 다르다. 따라서, 상기 예비 비아홀(21)들이 형성된 반도체기판의 전면 상에 도포된 상기 포토레지스트막은, 상기 예비 비아홀(21)들을 모두 채우므로, 반도체기판의 위치에 따라 그 두께가 다르다. 즉, 반도체기판상에서 상기 예비 비아홀(21)의 밀도가 높은 영역(A)에서는 그 밀도가 낮은 영역(B)에 비해 상기 포토레지스트막의 두께가 얇다. 반도체기판상의 상기 포토레지스트막 두께가 얇은 위치에서는 여분의 노광에너지 유입으로 포토레지스트 패턴(30)의 씨닝(Thinning effect) 및 언더컷(Undercut)이 발생한다. 상기 포토레지스트 패턴(30)의 씨닝 및 언더컷은 후속 현상(Develop) 및 식각 공정 진행 중 상기 포토레지스트 패턴이 옆으로 쓰러지거나, 상기 상부 절연막(20)에서 떨어지는 리프팅(Lifting)의 원인이 된다.
도 3을 참조하면, 상기 포토레지스트 패턴(30)을 식각 마스크로 사용하여 상기 예비 비아홀(21) 하부의 상기 하부 배선(15)이 노출될 때까지 상기 상부 절연막(20)을 식각한다. 그 결과, 상기 하부 배선(15)을 노출시키는 최종 비아홀(23) 및 상기 최종 비아홀(23)의 상부를 가로지르는 라인 형태의 트렌치(25)가 형성된다. 그런데, 상기 최종 비아홀(23) 및 상기 트렌치(25) 식각 공정에서 상기 예비 비아홀(21)의 모서리 부분의 식각 속도가 빠르다. 따라서, 상기 최종 비아홀(23)의 상부폭이 상기 예비 비아홀(21)의 상부폭에 비해 크며, 심한 경우에는 상기 최종 비아홀(23)의 바닥부분도 상기 예비 비아홀(21)의 바닥부분에 비해 크다. 그 결과, 상기 최종 비아홀(25) 및 상기 트렌치(25) 식각 공정에 의해 하부 배선(15) 옆의 절연막이 식각될 수 있다.
도 4를 참조하면, 상기 최종 비아홀(도 3의 23) 및 상기 트렌치(도 3의 25)가 형성된 반도체기판의 전면 상에 금속확산 장벽층 및 상부 배선층을 차례로 형성한다. 상기 상부 절연막(20)의 상부면이 노출될 때까지 상기 상부 배선층 및 금속확산 장벽층을 화학적 기계적 연마 공정을 사용하여 평탄화시킨다. 그 결과, 상기 최종 비아홀(23) 및 상기 트렌치(25)를 채우는 금속확산 장벽층 패턴(27) 및 상부 배선(29)이 형성된다.
이상에서 설명한 종래기술은, 도 2b를 참조하여 설명한 바와 같이, 상기 포토레지스트 패턴(30) 형성 과정에서 씨닝 및 언더컷이 발생하는 문제가 있다. 또한, 도 3을 참조하여 설명한 바와같이, 최종 비아홀의 프로파일이 예비 비아홀에 비해 커져서 상기 하부 배선(15) 옆의 절연막이 식각될 수 있는 문제가 있다.
본 발명의 목적은 비아홀의 밀도에 관계없이 트렌치 영역을 한정하기 위한 포토레지스트막을 반도체기판의 전체에 걸쳐서 균일한 두께로 형성할 수 있는 비아 콘택 구조체 형성방법을 제공하는 데 있다.
본 발명의 다른 목적은 하부배선에 가해지는 식각 손상을 최소화시킬 수 있는 비아 콘택 구조체 형성방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 비정상적인 프로파일을 갖는 비아홀이 형성되는 것을 방지할 수 있는 비아 콘택 구조체 형성방법을 제공하는 데 있다.
도1 내지 도4는 종래 기술에 의한 비아 콘택 구조체를 형성하는 방법을 설명하기 위해 개략적으로 도시한 단면도들이다.
도5 내지 도9는 본 발명의 실시예에 의한 비아 콘택 구조체를 형성하는 방법을 설명하기 위해 개략적으로 도시한 단면도들이다.
(도면의 주요 부호에 대한 간략한 설명)
100: 하부 절연막, 150: 하부 배선,
200: 하부 식각저지막, 300: 금속 층간 절연막,
400: 상부 식각저지막, 450: 스페이서,
500: 상부 절연막, 570: 금속 확산 장벽층,
590: 상부 배선.
상기 목적들을 달성하기 위하여, 본 발명은 이중 다마신 공정을 사용하여 비아 콘택 구조체를 형성하는 방법을 제공한다. 이 방법은 반도체 기판 상에 하부 절연막을 형성하고, 상기 하부 절연막 상에 하부 배선을 형성하는 것을 포함한다. 상기 하부 배선이 형성된 반도체 기판의 전면 상에 하부 식각저지막, 금속 층간 절연막을 순차적으로 형성한다. 상기 금속 층간 절연막을 패터닝하여 하부 식각저지막을 노출시키는 예비 비아홀을 형성한다. 상기 예비 비아홀을 갖는 반도체 기판의 전면 상에 콘포말(Conformal)한 상부 식각저지막을 형성하고, 상기 상부 식각저지막 상에 상부 절연막을 형성한다. 상기 상부 절연막, 상기 상부 식각저지막 및 상기 하부 식각저지막을 연속적으로 식각하여 상기 예비 비아홀의 측벽을 덮는 상부 식각저지막 스페이서, 상기 상부 식각저지막 스페이서에 의해 둘러싸여지고 상기 하부배선의 소정영역을 노출시키는 최종 비아홀 및 상기 최종 비아홀의 상부를 지나면서 상기 상부 절연막내에 위치하는 트렌치를 형성한다.
상기 최종 비아홀 및 상기 트렌치가 형성된 반도체기판의 전면 상에 금속 확산 장벽층 및 상부 배선층을 형성한다. 상기 금속 확산 장벽층 및 상기 상부 배선층을 화학적 기계적 연마 방법으로 평탄화시켜, 상기 최종 비아홀 및 상기 트렌치를 채우는 상부 배선을 형성한다.
본 발명의 바람직한 실시례에 따른 이중 다마신 공정을 사용하여 비아 콘택 구조체를 형성하는 방법을 도5 내지 도9를 참조하여 설명하면 다음과 같다.
도 5를 참조하면, 반도체기판상에 하부 절연막(100)을 형성하고, 상기 하부 절연막 상에 하부 배선(150)을 형성한다. 상기 하부 배선(150)은 다마신 공정에 의해 형성될 수 있다. 상기 하부 배선(150)이 형성된 반도체 기판의 전면 상에 하부식각저지막(200) 및 금속 층간 절연막(300)을 순차적으로 형성한다. 상기 하부 식각저지막은(200) 상기 하부 배선(150)에서 상기 금속 층간 절연막(300)으로 금속 원자가 확산되는 것을 막고, 상기 금속 층간 절연막에서 상기 하부 배선으로 플로오린(F) 등의 원소가 확산되는 것을 방지한다. 상기 하부 식각저지막(200)은 SiN, SiC 또는 SiCN의 단일막으로 형성하거나, SiN, SiC, SiCN, SiON, SiOC, 및 SiOCN 막으로 구성되어 있는 일군에서 선택된 적어도 2개 이상의 막을 사용하여 다층막으로 형성할 수 있다. 상기 금속 층간 절연막(300)은 반도체 소자의 동작 속도를 향상시키기 위하여 저유전막으로 형성하는 것이 바람직하다. 금속 층간 절연막(300)은 SiOF, SiOC 및 SiOCH 성분으로 구성되어 있는 일군에서 선택된 어느 하나 이상의 성분을 함유하는 실리콘 산화막으로 형성할 수 있다.
도 6을 참조하면, 상기 금속 층간 절연막(300)의 소정 영역을 식각하여, 하부 식각저지막(200)을 노출시키는 예비 비아홀(350)을 형성한다. 상기 예비 비아홀(350)은 상기 하부 식각저지막(200)에 대하여 식각 선택비를 보이는 공정가스를 사용하는 식각 공정으로 형성된다. 상기 공정 가스로는 CHF3가스와 O2가스, C5F8가스와 O2가스 또는 CF4가스와 O2가스를 사용할 수 있다. 상기 예비 비아홀(350) 바닥에 남는 식각저지막은 상기 예비 비아홀 식각 공정에서 상기 하부 배선(150) 노출을 방지한다. 따라서, 상기 하부 식각저지막(200)은 상기 예비 비아홀 식각 공정에 의한 상기 하부 배선(150)의 손상을 방지하고, 상기 금속 층간 절연막(300)에서 플로오린(F) 등이 상기 예비 비아홀(350)을 통해 상기 하부 배선(150)으로 침투하는 것을 방지하며, 상기 하부 배선(150)에서 금속 원자가 상기 예비 비아홀(350) 측벽을 따라 확산되는 것을 방지한다. 특히, 상기 하부 식각저지막(200)은 상기 하부 배선(150)이 구리 배선인 경우에, 상기 예비 비아홀(350) 측벽을 따라 구리가 확산되는 것을 방지한다.
도 7을 참조하면, 상기 예비 비아홀(350)이 형성된 반도체기판의 전면 상에 콘포말한(conformal) 상부 식각저지막(400)을 형성하고, 상기 상부 식각저지막(400) 상에 평탄한 상부 절연막(500)을 형성한다. 상기 상부 절연막(500)상에 포토레지스트 막을 도포한다. 상기 포토레지스트 막을 패터닝하여, 상기 예비 비아홀(350) 상부에 위치한 상기 상부 절연막(500) 영역을 포함하여 상기 상부 절연막(500)의 소정 영역을 노출시키는, 라인형태의 개구부를 갖는 포토레지스트 패턴(600)을 형성한다. 상기 상부 식각저지막(400)은 SiN, SiC 또는 SiCN의 단일막으로 형성하거나, SiN, SiC, SiCN, SiON, SiOC, 및 SiOCN 막으로 구성되어 있는 일군에서 선택된 적어도 2개 이상의 막을 사용하여 다층막으로 형성할 수 있다. 또한 상기 상부 절연막(500)은 SiOF, SiOC 및 SiOCH 성분으로 구성되어 있는 일군에서 선택된 어느 하나 이상의 성분을 함유하는 실리콘 산화막으로 형성할 수 있다. 또한, 상기 상부 절연막(500)은 상기 예비 비아홀을 완전히 채울 필요가 없고, 오히려 상기 예비 비아홀(350) 내부에 보이드(Void)(510)가 생기게 형성하는 것이 바람직하다. 상기 예비 비아홀(350)의 입구가 막힌 상태에서 상기 상부 절연막(500)상에 상기 포토레지스트 막을 도포하므로, 상기 예비 비아홀의 밀도에 따른 포토레지스트 막의 두께 차이는 발생하지 않는다.
도 8을 참조하면, 상기 포토레지스트 패턴(도 7의 600)을 식각 마스크로 하여 상기 상부 절연막(500), 상기 상부 식각저지막(400) 및 상기 하부 식각저지막(200)을 연속적으로 식각하고 상기 포토레지스트 패턴(600)을 제거한다. 그 결과, 상기 예비 비아(350)홀의 측벽을 덮는 상부 식각저지막 스페이서(450), 상기 상부 식각저지막 스페이서에 의해 둘러싸여지고 상기 하부배선의 소정영역을 노출시키는 최종 비아홀(530) 및 상기 최종 비아홀의 상부를 지나면서 상기 상부 절연막내에 위치하는 트렌치(550)가 형성된다. 상기 식각 공정은 공정 가스의 차이에 따라 두 단계로 구분할 수 있다. 제1 단계 식각 공정에서는 상기 상부 식각저지막(400) 상과 예비 비아홀 내부에 있는 상기 상부 절연막(500)을 식각한다. 상기 제1 단계 식각 공정에서는 상기 상부 식각저지막(400)에 대하여 식각 선택비가 큰 공정가스를 사용한다. 예를 들면, CHF3가스와 O2가스, C5F8가스와 O2가스 또는 CF4가스와 O2가스를 사용할 수 있다. 상기 제1 단계 식각 공정이 완료되면, 상기 예비 비아홀(350)의 측벽 및 바닥부분과 상기 트렌치(550) 바닥 부분의 상기 상부 식각저지막(400)이 노출된다. 제2 단계 식각 공정에서는 상기 트렌치(550) 바닥부분 및 상기 예비 비아홀(350) 측벽의 상기 상부 식각저지막(400)과 상기 예비 비아홀(350) 바닥 부분의 상기 상부 식각저지막(400)과 하부 식각저지막(200)을 식각한다. 따라서 상기 제2단계 식각 공정에서는 금속 층간 절연막(300)에 대하여 식각 선택비가 큰 공정 가스를 사용한다. 상기 제2 단계 식각 공정이 완료되면, 상기 최종 비아홀(530) 바닥 부분에서는 상기 하부 배선(150)이 노출되고, 상기 최종 비아홀(530) 측벽에서는 상기 상부 식각저지막이 스페이서(450)로 남으며, 상기 트렌치(550) 바닥 부분에서는 상기 상부 식각저지막(400)의 전부 또는 일부가 제거 된다. 상기 스페이서(450)는 상기 최종 비아홀(530)의 상부폭이 넓어지는 것을 막고, 상기 최종 비아홀(530)의 측벽을 통해 상기 금속 층간 절연막(300)으로 구리 등 금속 원자가 확산되는 것을 막는다. 또한, 상기 스페이서(450)는 상기 금속 층간 절연막(300)에서 플로오린(F) 등이 상기 최종 비아홀(530) 측벽을 통해 금속 배선으로 침투하는 것을 막는 역할도 한다.
도 9를 참조하면, 상기 최종 비아홀(도 8의 530) 및 상기 트렌치(도 8의 550)가 형성된 반도체기판의 전면 상에 금속확산 장벽층 및 상부 배선층을 차례로 형성한다. 상기 상부 절연막(500)의 상부면이 노출될 때까지 상기 상부 배선층 및 금속확산 장벽층을 화학적 기계적 연마 공정을 사용하여 평탄화시킨다. 그 결과, 상기 최종 비아홀(530) 및 상기 트렌치(550)를 채우는 금속확산 장벽층 패턴(570) 및 상부 배선(590)이 형성된다. 상기 금속 확산 장벽층은 Ta, TaN, WN, WC, WCN, TiN 및 TiSiN 막으로 구성되는 일군으로부터 선택된 적어도 하나이상의 막으로 형성할 수 있다. 상기 상부 배선층으로는 Cu, W 또는 Al막을 사용할 수 있다.
본 발명에 의하면, 비아홀 형성에 따른 하부 배선의 손상을 최소화하면서, 비아홀 밀도에 관계없이 트렌치 영역을 한정하기 위한 포토레지스트 막을 반도체기판 전면에 걸쳐 균일한 두께로 형성할 수 있다. 또한, 비아홀이 비정상적인 프로파일을 갖는 것을 방지할 수 있다.

Claims (3)

  1. 반도체 기판 상에 하부 절연막을 형성하는 단계;
    상기 하부 절연막 상에 하부 배선을 형성하는 단계;
    상기 하부 배선을 갖는 반도체기판의 전면 상에 하부 식각저지막을 형성하는 단계;
    상기 하부 식각저지막 상에 금속 층간 절연막을 형성하는 단계;
    상기 금속 층간 절연막을 패터닝하여 상기 하부 식각저지막을 노출시키는 예비 비아홀을 형성하는 단계;
    상기 예비 비아홀을 갖는 반도체 기판의 전면 상에 콘포말한 상부 식각저지막을 형성하는 단계;
    상기 상부 식각저지막을 갖는 반도체 기판의 전면 상에 상부 절연막을 형성하는 단계; 및
    상기 상부 절연막, 상기 상부 식각저지막 및 상기 하부 식각저지막을 연속적으로 식각하여 상기 예비 비아홀의 측벽을 덮는 상부 식각저지막 스페이서, 상기 상부 식각저지막 스페이서에 의해 둘러싸여지고 상기 하부배선의 소정영역을 노출시키는 최종 비아홀 및 상기 최종 비아홀의 상부를 지나면서 상기 상부 절연막 내에 위치하는 트렌치 영역을 형성하는 단계를 포함하는 비아 콘택 구조체 형성 방법.
  2. 제 1 항에 있어서,
    상기 상부 절연막은 예비 비아홀 내부에 보이드가 형성되도록 증착되는 것을 특징으로 하는 비아 콘택 구조체 형성 방법.
  3. 제1항에 있어서,
    상기 최종 비아홀 및 상기 트렌치 영역을 채우는 상부 배선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 비아 콘택 구조체 형성 방법.
KR1020030000658A 2003-01-06 2003-01-06 이중 다마신 공정을 사용하여 비아 콘택 구조체를형성하는 방법 KR20040063299A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030000658A KR20040063299A (ko) 2003-01-06 2003-01-06 이중 다마신 공정을 사용하여 비아 콘택 구조체를형성하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030000658A KR20040063299A (ko) 2003-01-06 2003-01-06 이중 다마신 공정을 사용하여 비아 콘택 구조체를형성하는 방법

Publications (1)

Publication Number Publication Date
KR20040063299A true KR20040063299A (ko) 2004-07-14

Family

ID=37354226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030000658A KR20040063299A (ko) 2003-01-06 2003-01-06 이중 다마신 공정을 사용하여 비아 콘택 구조체를형성하는 방법

Country Status (1)

Country Link
KR (1) KR20040063299A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170194247A1 (en) * 2015-12-30 2017-07-06 Taiwan Semiconductor Manufacturing Co.,Ltd. Interconnection structure and method of forming the same
CN109962054A (zh) * 2017-12-22 2019-07-02 三星电子株式会社 具有在金属互连下形成绝缘层的结构的半导体装置
CN113437067A (zh) * 2021-06-23 2021-09-24 福建省晋华集成电路有限公司 半导体结构及其制作方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170194247A1 (en) * 2015-12-30 2017-07-06 Taiwan Semiconductor Manufacturing Co.,Ltd. Interconnection structure and method of forming the same
CN106935567A (zh) * 2015-12-30 2017-07-07 台湾积体电路制造股份有限公司 互连结构及其形成方法
US9859156B2 (en) * 2015-12-30 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with sidewall dielectric protection layer
CN106935567B (zh) * 2015-12-30 2019-12-03 台湾积体电路制造股份有限公司 互连结构及其形成方法
US11075112B2 (en) 2015-12-30 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming interconnection structure
CN109962054A (zh) * 2017-12-22 2019-07-02 三星电子株式会社 具有在金属互连下形成绝缘层的结构的半导体装置
KR20190076516A (ko) * 2017-12-22 2019-07-02 삼성전자주식회사 금속 배선 하부의 절연층 구조를 갖는 반도체 장치
CN113437067A (zh) * 2021-06-23 2021-09-24 福建省晋华集成电路有限公司 半导体结构及其制作方法
CN113437067B (zh) * 2021-06-23 2024-01-23 福建省晋华集成电路有限公司 半导体结构及其制作方法

Similar Documents

Publication Publication Date Title
US6372636B1 (en) Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
US6514860B1 (en) Integration of organic fill for dual damascene process
KR100571417B1 (ko) 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법
JP2004179659A (ja) 集積回路におけるダマシン金属導体のためのビア形成
US8034722B2 (en) Method of forming dual damascene semiconductor device
KR100460771B1 (ko) 듀얼다마신 공정에 의한 다층 배선의 형성 방법
KR100454128B1 (ko) 금속간 절연막 패턴 및 그 형성 방법
KR100679822B1 (ko) 반도체 소자 및 그 제조 방법
US6475905B1 (en) Optimization of organic bottom anti-reflective coating (BARC) thickness for dual damascene process
KR100664807B1 (ko) 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
US6465340B1 (en) Via filled dual damascene structure with middle stop layer and method for making the same
KR20040063299A (ko) 이중 다마신 공정을 사용하여 비아 콘택 구조체를형성하는 방법
KR100691105B1 (ko) 듀얼 다마신 공정을 이용한 구리 배선 형성 방법
KR20030058523A (ko) 듀얼 다마신공정에 의한 다층 금속배선의 형성 방법
KR100607363B1 (ko) 저유전율 절연막을 이용한 금속간 절연막 및 그 형성방법
US6365505B1 (en) Method of making a slot via filled dual damascene structure with middle stop layer
US6444573B1 (en) Method of making a slot via filled dual damascene structure with a middle stop layer
KR20020056341A (ko) 반도체 소자의 층간 절연막 형성 방법
KR100799118B1 (ko) 다층 구리 배선의 형성 방법
KR100691940B1 (ko) 반도체소자의 배선 및 그 형성방법
KR100678003B1 (ko) 듀얼 다마신 패턴 형성 방법
JP3774399B2 (ja) デュアルダマシン構造体及びその形成方法、並びに半導体装置及びその製造方法
KR100538634B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100503381B1 (ko) 반도체 소자의 금속 배선과 그 형성 방법
KR100587140B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination