JP3999940B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3999940B2 JP3999940B2 JP2001007970A JP2001007970A JP3999940B2 JP 3999940 B2 JP3999940 B2 JP 3999940B2 JP 2001007970 A JP2001007970 A JP 2001007970A JP 2001007970 A JP2001007970 A JP 2001007970A JP 3999940 B2 JP3999940 B2 JP 3999940B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- teos
- semiconductor device
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置は年々高集積化され、それとともに回路の設計ルールが縮小されている。回路の設計ルールを縮小するためには隣り合う配線間の間隔を狭くし、多層配線構造を利用している。多層配線のうち上層に形成される上層配線が、隣り合う下層配線との絶縁を維持したまま下層配線の間に位置する導電層に電気的に接続することが必要な場合がある。このような場合には、上層配線が容易に導電層に接続するために、通常、下層配線間の導電層に接続する導電プラグが形成される。導電プラグを形成した後、さらに、上層配線と下層配線とを絶縁するために下層配線および導電プラグの上に絶縁膜を堆積する。次に、絶縁膜のうち導電プラグを被覆する部分のみをエッチングすることによって上層配線が導電プラグと接続するためのコンタクト・ホールを形成する。続いて、絶縁膜の上に上層配線の材料となる金属等を堆積する。このような工程を経て、上層配線は下層配線と電気的に絶縁を維持したまま導電プラグを介して導電層に接続することが可能になる。
【０００３】
【発明が解決しようとする課題】
しかし、このような方法では、回路の設計ルールの縮小により隣り合う配線間の間隔が狭くなるに従い導電プラグの設計ルールを縮小しなければならず、それに伴いコンタクト・ホールの設計ルールも縮小される。さらに、導電プラグ等の径に対するコンタクト・ホールの径の余裕をなくしたボーダーレス・ビア構造が採用される。この構造では、露光時のマスクのアラインメントにずれがあった場合等には、絶縁膜のうち、導電プラグを被覆する部分のみならず下層配線を被覆する部分もエッチングされ、それによって、上層配線と下層配線との間が短絡し、半導体装置の動作不良が起きてしまうという問題がある。
【０００４】
本発明は、多層配線のうちの上層配線が、下層配線との電気的な絶縁を確実に維持したまま下層配線の間にある導電体に電気的に接続することができる半導体装置の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明に係る実施形態に従った半導体装置の製造方法は、シリコン基板上にゲート酸化膜を介して形成された複数の下層配線と、前記下層配線の上面および側面を覆うように形成されたシリコン窒化膜と、前記シリコン窒化膜で表面が覆われた前記下層配線間を埋め込むように堆積されたホウ素またはリンを含有するシリコン酸化膜と、前記下層配線間に形成され、前記シリコン基板と接続する導電材と、前記導電材の上に設けられ、前記導電材に接続された中間配線と、前記シリコン窒化膜で覆われた前記下層配線の上方、前記シリコン酸化膜の上方および前記導電材および前記導電材の上方を覆うように形成されたＴＥＯＳ膜とを有する半導体装置の製造方法において、
Ｃ５Ｆ８、Ｏ２およびＡｒを含みＣ ５ Ｆ ８ の流量をＯ ２ の流量よりも多くしたエッチングガスにて、前記ＴＥＯＳ膜をエッチングし、前記中間配線の表面に達するコンタクトホールを形成し、
前記中間配線と接続するように、前記コンタクトホール内および前記ＴＥＯＳ膜上に上層配線を形成することを具備する。
【０００９】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について説明する。ただし、本発明は以下の実施形態に限定されるものではない。
【００１０】
図１は、互いに不純物含有量が異なる絶縁層を半導体装置の上に形成した後、絶縁層をエッチングする前の半導体基板の拡大断面図である。本実施例では、半導体基板としてシリコン基板１０が使用されている。しかし、本発明はシリコン基板に限定されず、ＧａＡｓ基板その他の半導体基板にも利用できる。シリコン基板１０の上にゲート酸化膜２０を介して下層配線としてゲート配線３０が設けられている。ゲート配線３０の両側には半導体装置の微小化に伴い必要となるＬＤＤを形成するためのSi3N4スペーサ４０が形成されている。また、互いに隣り合うゲート配線３０の間にはシリコン基板１０と電気的に接続する導電プラグ５０が形成されている。導電プラグ５０は半導体装置の微小化に伴い狭小な配線間の導電体に電気的なコンタクトを得るために使用される。Si3N4スペーサ４０で囲まれたゲート配線３０の周りおよび導電プラグ５０の周りには絶縁膜としてＢＰＳＧ膜６０が堆積されている。ゲート配線３０の上には、導電プラグ５０およびＢＰＳＧ膜６０をＣＭＰでエッチングしたときにゲート配線３０を保護するためのSi3N4膜７０がSi3N4スペーサ４０と一体的に形成されている。
【００１１】
導電プラグ５０およびＢＰＳＧ膜６０をＣＭＰでエッチングした後の導電プラグ５０、ＢＰＳＧ膜６０およびＳｉ３Ｎ４膜７０の上に絶縁膜としてＴＥＯＳ膜８０が形成されている。ＴＥＯＳ膜８０は２層に構成され、次のように形成される。ＴＥＯＳ膜８０の２層のうちの下層８０Ａが形成された後、下層８０Ａの少なくとも導電プラグ５０の上に堆積する部分がエッチングされる。このエッチング部分には、シリコンを堆積することによって、シリコン配線９０が導電プラグ５０と接続するように形成される。さらに、ＴＥＯＳ膜８０の下層８０Ａの上にＴＥＯＳ膜８０の上層８０Ｂが形成される。
【００１２】
フォト・レジスト１００がＴＥＯＳ膜８０の上層８０Ｂの上に塗布され、シリコン配線９０の上のＴＥＯＳ膜８０をエッチングするためにフォトリソグラフィによりパターニングされる。しかし、フォト・レジスト１００を露光するときのマスクのアラインメントがずれる場合がある。例えば、図１においてはフォト・レジスト１００を露光するときのマスクのアラインメントのずれがＡであるとする。回路の設計ルールの縮小により、隣り合うゲート間の間隔が狭くなるに従いコンタクト・ホールの設計ルールも縮小される。また、導電プラグ５０またはシリコン配線９０の径に対するコンタクト・ホールの径の余裕をなくしたボーダーレス・ビア構造が採用される。すなわち、図１において、シリコン配線９０の径Ｘとレジストが除去されているコンタクト・ホールの径Ｘ‘とが、Ｘ＝Ｘ’の関係にある。従って、アラインメントのずれＡによって、ゲート配線３０の上にあるフォト・レジストが除去されると、ゲート配線３０の上にあるＴＥＯＳ膜８０もエッチングされる。
【００１３】
図２および図３は、露光工程のアラインメントずれＡにより、ゲート配線３０の上にあるＴＥＯＳ膜８０がエッチングされたときの半導体基板の拡大断面図である。 尚、比較を容易にするために、従来例である図２を［発明の実施の形態］に記載している。図２および図３において、プラズマによるドライ・エッチングによってＴＥＯＳ膜８０がエッチングされる。通常、金属配線（図示せず）がシリコン配線９０にコンタクト・ホール１１０を介して十分に接続することができるように、シリコン配線９０が露出した後、所定期間、エッチングを継続する。
【００１４】
しかし、露光工程のアラインメントずれＡにより、ゲート配線３０の上にあるＴＥＯＳ膜８０がエッチングされた場合、コンタクト・ホール１１０がＢＰＳＧ膜６０およびSi3N4膜７０に達する。
【００１５】
図２は、Ｃ５Ｆ８を含まず、Ｃ４Ｆ８が含まれるエッチングガスによってＴＥＯＳ膜８０をエッチングした状態を示す拡大断面図である。より詳細には、ＴＥＯＳ膜８０は、Ｃ４Ｆ８、ＣＯ、ＡｒおよびＯ２の流量比をそれぞれ2:10:40:1として組成されるエッチングガスでエッチングされている。
【００１６】
通常、ＴＥＯＳ膜よりもＢＰＳＧ膜の方が不純物を多く含むため、ＴＥＯＳ膜のエッチング速度よりもＢＰＳＧ膜のエッチング速度の方が速い。従って、ＢＰＳＧ膜の上にＴＥＯＳ膜が積層されている構造においては、Ｃ４Ｆ８が含まれるエッチングガスによりＴＥＯＳ膜のエッチング後、ＴＥＯＳ膜のエッチング速度よりも速い速度でＢＰＳＧ膜がエッチングされる。
【００１７】
よって、図２のように、ＴＥＯＳ膜８０がエッチングされた後、ＴＥＯＳ膜８０がエッチングされる速度よりも速い速度でＢＰＳＧ膜６０がエッチングされる。それによって、エッチングガスが物理的にSi3N4膜７０およびSi3N4スペーサ４０をエッチングして、ゲート配線３０が露出する（図２のＢ参照）。ゲート配線３０が露出したコンタクト・ホール１１０に金属配線（図４参照）を形成すると、シリコン基板１０とゲート配線３０とが短絡し、半導体装置の不良の原因になる。
【００１８】
一方、図３は、Ｃ５Ｆ８が含まれるエッチングガスによってＴＥＯＳ膜８０をエッチングした状態を示す拡大断面図である。より詳細には、ＴＥＯＳ膜８０は、Ｃ５Ｆ８、Ｏ２およびＡｒの流量比をそれぞれ9:5:450として組成されるエッチングガスでエッチングされている。
【００１９】
通常、ＴＥＯＳ膜よりもＢＰＳＧ膜の方が不純物の濃度が高いので、ＴＥＯＳ膜のエッチング速度よりもＢＰＳＧ膜のエッチング速度の方が速い。しかし、図３の本実施例で使用したエッチングガスは、ＢＰＳＧ膜６０の上に積層したＴＥＯＳ膜８０をエッチングした後、ＢＰＳＧ膜６０をほとんどエッチングしなかった。その理由として、図３の本実施例で使用したエッチングガスは、ＴＥＯＳ膜８０のエッチング速度よりもＢＰＳＧ膜６０のエッチング速度の方が遅いと考えることができる。または、ＴＥＯＳ膜８０とＢＰＳＧ膜６０とを積層することにより、Ｃ５Ｆ８を含むエッチングガスによってはエッチングすることができない材料がＴＥＯＳ膜８０とＢＰＳＧ膜６０との境界に生じた可能性もある。すなわち、本実施例のように、Ｃ５Ｆ８を使用し、Ｃ５Ｆ８の流量をＯ２の流量よりも多くしたエッチングガスでエッチングした場合には、ＢＰＳＧ膜６０がエッチングされず、Si3N4膜７０およびSi3N4スペーサ４０からゲート配線３０が露出することがない。従って、コンタクト・ホール１１０に金属配線（図４参照）を形成しても、シリコン基板１０とゲート配線３０とが短絡することがない。
【００２０】
図４は、図３の実施例に金属配線１２０を形成した後の半導体基板の拡大断面図である。金属配線１２０は、ＢＰＳＧ膜６０、Si3N4膜７０およびSi3N4スペーサ４０によってゲート配線３０から確実に絶縁されている。
【００２１】
図５（Ａ）は図３の実施例におけるＣ５Ｆ８、Ｏ２およびＡｒの流量比をそれぞれ9:5:450として組成されるエッチングガスを使用して実験を行ったときの半導体基板の平面図であり、図５（Ｂ）および図５（Ｃ）はその半導体基板の拡大断面図である。また、図５（Ａ）、（Ｂ）および（Ｃ）では、エッジ部において金属配線１２０がシリコン配線９０に十分にコンタクトを得るために適切なエッチングを行ったときの状態が示されている。
【００２２】
通常、半導体基板のセンター部のエッチング速度に比較してエッジ部のエッチング速度は速い。したがって、センター部において金属配線１２０がシリコン配線９０に十分にコンタクトを得るために適切なエッチングを行うと、エッジ部においてはエッチングしすぎることになる。よって、従来のＣ４Ｆ８を使用したエッチングガスを使用した場合には、図２に示した通り、エッジ部において、ゲート配線３０と半導体基板１０とが短絡する。
【００２３】
一方で、本実施例によるＣ５Ｆ８を使用し、Ｃ５Ｆ８の流量をＯ２の流量よりも多くしたエッチングガスでエッチングした場合には、図３に示すように、エッジ部においてゲート配線３０と半導体基板１０とが短絡しない。従って、半導体基板全体の接触不良を無くし、歩留まりを向上することができる。また、エッチング速度の速い組成のエッチングガスを使用しても、エッチングしすぎによる配線間の短絡を防止できる。よって、エッチング工程を短縮でき、半導体装置の製造工程のスループットを向上することができる。
【００２４】
図５によれば、エッジ部におけるＴＥＯＳ膜に形成されたコンタクト・ホールの径（図５（Ａ）および（Ｃ）参照）はセンター部のＴＥＯＳ膜に形成されたコンタクト・ホールの径（図５（Ａ）および（Ｂ）参照）と比較して大きいものの、図３に示す実施例と同様にセンター部およびエッジ部のＢＰＳＧ膜６０がほとんどエッチングされていないことがわかる。
【００２５】
本発明による実施例において、エッチングガスは、Ｃ５Ｆ８のほかにＯ２およびＡｒを含有する。しかし、エッチングガスはこれに限定することなく、Ｃ５Ｆ８のほかに、C４F８、C４F６、C３F８、CH２F２、CHF３、CF４、SF６、He、N２またはCOのいずれかを含有してもよい。
【００２６】
また、本発明による実施例において、絶縁膜として酸化膜が使用されている。さらに、不純物の含有量が比較的少ない第１の絶縁膜としてＴＥＯＳが使用され、不純物の含有量が比較的多い第２の絶縁膜としてＢＰＳＧが使用されている。しかし、絶縁膜はこれに限定することなく窒化膜等にも応用できる。また、第１の絶縁膜として使用される酸化膜は、プラズマＴＥＯＳ、ＬＰ−ＴＥＯＳ、プラズマＳｉＯＮまたはHDP（High Density Plasma）によって製膜されたのＴＥＯＳのいずれでもよい。第２の絶縁膜として使用される酸化膜は、ＢＰＳＧ、ＢＳＧまたはＰＳＧのいずれでもよい。さらに、第１の絶縁膜および第２の絶縁膜は、ともにＢＰＳＧ、ＢＳＧまたはＰＳＧであってもよい。ただし、第１の絶縁膜よりも第２の絶縁膜の方が不純物の濃度が高い。また、第1の絶縁膜と第2の絶縁膜の組み合わせは逆であっても良い。
【００２７】
さらに、互いに不純物含有量が異なる少なくとも２種類の絶縁膜は、通常、電気的または光学的に区別することができる。それによって、絶縁膜のエッチングの状態を簡単に検査することができる。例えば、絶縁膜がエッチングされたか否かによって電気抵抗が変化するようにテストパターンを設けることができる。また、エッチング前後の半導体基板に光を照射し、反射光を検査することによって、絶縁膜がエッチングされたか否かを判断できる。
【００２８】
【発明の効果】
本発明の半導体装置の製造方法によれば、比較的不純物の含有量が少ない絶縁膜よりも比較的不純物を多く含有する絶縁膜を選択的にエッチングすることができ、オーバーエッチングによる導電体の間の短絡を防止できる。それによって、半導体装置の歩留まりが向上する。
【図面の簡単な説明】
【図１】互いに不純物含有量が異なる絶縁層を半導体装置の上に形成した後、絶縁層をエッチングする前の半導体基板の拡大断面図。
【図２】従来の露光工程のアラインメントずれにより、ゲート配線の上にあるＴＥＯＳ膜がエッチングされたときの半導体基板の拡大断面図。
【図３】本発明の実施例として露光工程のアラインメントずれにより、ゲート配線の上にあるＴＥＯＳ膜がエッチングされたときの半導体基板の拡大断面図。
【図４】図３の実施例に金属配線を形成した後の半導体基板の拡大断面図。
【図５】図３の実施例におけるＣ５Ｆ８、Ｏ２およびＡｒをそれぞれ9:5:450の流量比によって組成されるエッチングガスを使用して実験を行ったときの半導体基板の平面図およびその半導体基板の拡大断面図。
【符号の説明】
１０ 半導体基板
２０ ゲート酸化膜
３０ ゲート配線
４０ Si3N4スペーサ
５０ 導電プラグ
６０ ＢＰＳＧ膜
７０ Si3N4膜
８０ ＴＥＯＳ膜
９０ シリコン配線
１００ フォト・レジスト
１１０ コンタクト・ホール
１２０ 金属配線
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置は年々高集積化され、それとともに回路の設計ルールが縮小されている。回路の設計ルールを縮小するためには隣り合う配線間の間隔を狭くし、多層配線構造を利用している。多層配線のうち上層に形成される上層配線が、隣り合う下層配線との絶縁を維持したまま下層配線の間に位置する導電層に電気的に接続することが必要な場合がある。このような場合には、上層配線が容易に導電層に接続するために、通常、下層配線間の導電層に接続する導電プラグが形成される。導電プラグを形成した後、さらに、上層配線と下層配線とを絶縁するために下層配線および導電プラグの上に絶縁膜を堆積する。次に、絶縁膜のうち導電プラグを被覆する部分のみをエッチングすることによって上層配線が導電プラグと接続するためのコンタクト・ホールを形成する。続いて、絶縁膜の上に上層配線の材料となる金属等を堆積する。このような工程を経て、上層配線は下層配線と電気的に絶縁を維持したまま導電プラグを介して導電層に接続することが可能になる。
【０００３】
【発明が解決しようとする課題】
しかし、このような方法では、回路の設計ルールの縮小により隣り合う配線間の間隔が狭くなるに従い導電プラグの設計ルールを縮小しなければならず、それに伴いコンタクト・ホールの設計ルールも縮小される。さらに、導電プラグ等の径に対するコンタクト・ホールの径の余裕をなくしたボーダーレス・ビア構造が採用される。この構造では、露光時のマスクのアラインメントにずれがあった場合等には、絶縁膜のうち、導電プラグを被覆する部分のみならず下層配線を被覆する部分もエッチングされ、それによって、上層配線と下層配線との間が短絡し、半導体装置の動作不良が起きてしまうという問題がある。
【０００４】
本発明は、多層配線のうちの上層配線が、下層配線との電気的な絶縁を確実に維持したまま下層配線の間にある導電体に電気的に接続することができる半導体装置の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明に係る実施形態に従った半導体装置の製造方法は、シリコン基板上にゲート酸化膜を介して形成された複数の下層配線と、前記下層配線の上面および側面を覆うように形成されたシリコン窒化膜と、前記シリコン窒化膜で表面が覆われた前記下層配線間を埋め込むように堆積されたホウ素またはリンを含有するシリコン酸化膜と、前記下層配線間に形成され、前記シリコン基板と接続する導電材と、前記導電材の上に設けられ、前記導電材に接続された中間配線と、前記シリコン窒化膜で覆われた前記下層配線の上方、前記シリコン酸化膜の上方および前記導電材および前記導電材の上方を覆うように形成されたＴＥＯＳ膜とを有する半導体装置の製造方法において、
Ｃ５Ｆ８、Ｏ２およびＡｒを含みＣ ５ Ｆ ８ の流量をＯ ２ の流量よりも多くしたエッチングガスにて、前記ＴＥＯＳ膜をエッチングし、前記中間配線の表面に達するコンタクトホールを形成し、
前記中間配線と接続するように、前記コンタクトホール内および前記ＴＥＯＳ膜上に上層配線を形成することを具備する。
【０００９】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について説明する。ただし、本発明は以下の実施形態に限定されるものではない。
【００１０】
図１は、互いに不純物含有量が異なる絶縁層を半導体装置の上に形成した後、絶縁層をエッチングする前の半導体基板の拡大断面図である。本実施例では、半導体基板としてシリコン基板１０が使用されている。しかし、本発明はシリコン基板に限定されず、ＧａＡｓ基板その他の半導体基板にも利用できる。シリコン基板１０の上にゲート酸化膜２０を介して下層配線としてゲート配線３０が設けられている。ゲート配線３０の両側には半導体装置の微小化に伴い必要となるＬＤＤを形成するためのSi3N4スペーサ４０が形成されている。また、互いに隣り合うゲート配線３０の間にはシリコン基板１０と電気的に接続する導電プラグ５０が形成されている。導電プラグ５０は半導体装置の微小化に伴い狭小な配線間の導電体に電気的なコンタクトを得るために使用される。Si3N4スペーサ４０で囲まれたゲート配線３０の周りおよび導電プラグ５０の周りには絶縁膜としてＢＰＳＧ膜６０が堆積されている。ゲート配線３０の上には、導電プラグ５０およびＢＰＳＧ膜６０をＣＭＰでエッチングしたときにゲート配線３０を保護するためのSi3N4膜７０がSi3N4スペーサ４０と一体的に形成されている。
【００１１】
導電プラグ５０およびＢＰＳＧ膜６０をＣＭＰでエッチングした後の導電プラグ５０、ＢＰＳＧ膜６０およびＳｉ３Ｎ４膜７０の上に絶縁膜としてＴＥＯＳ膜８０が形成されている。ＴＥＯＳ膜８０は２層に構成され、次のように形成される。ＴＥＯＳ膜８０の２層のうちの下層８０Ａが形成された後、下層８０Ａの少なくとも導電プラグ５０の上に堆積する部分がエッチングされる。このエッチング部分には、シリコンを堆積することによって、シリコン配線９０が導電プラグ５０と接続するように形成される。さらに、ＴＥＯＳ膜８０の下層８０Ａの上にＴＥＯＳ膜８０の上層８０Ｂが形成される。
【００１２】
フォト・レジスト１００がＴＥＯＳ膜８０の上層８０Ｂの上に塗布され、シリコン配線９０の上のＴＥＯＳ膜８０をエッチングするためにフォトリソグラフィによりパターニングされる。しかし、フォト・レジスト１００を露光するときのマスクのアラインメントがずれる場合がある。例えば、図１においてはフォト・レジスト１００を露光するときのマスクのアラインメントのずれがＡであるとする。回路の設計ルールの縮小により、隣り合うゲート間の間隔が狭くなるに従いコンタクト・ホールの設計ルールも縮小される。また、導電プラグ５０またはシリコン配線９０の径に対するコンタクト・ホールの径の余裕をなくしたボーダーレス・ビア構造が採用される。すなわち、図１において、シリコン配線９０の径Ｘとレジストが除去されているコンタクト・ホールの径Ｘ‘とが、Ｘ＝Ｘ’の関係にある。従って、アラインメントのずれＡによって、ゲート配線３０の上にあるフォト・レジストが除去されると、ゲート配線３０の上にあるＴＥＯＳ膜８０もエッチングされる。
【００１３】
図２および図３は、露光工程のアラインメントずれＡにより、ゲート配線３０の上にあるＴＥＯＳ膜８０がエッチングされたときの半導体基板の拡大断面図である。 尚、比較を容易にするために、従来例である図２を［発明の実施の形態］に記載している。図２および図３において、プラズマによるドライ・エッチングによってＴＥＯＳ膜８０がエッチングされる。通常、金属配線（図示せず）がシリコン配線９０にコンタクト・ホール１１０を介して十分に接続することができるように、シリコン配線９０が露出した後、所定期間、エッチングを継続する。
【００１４】
しかし、露光工程のアラインメントずれＡにより、ゲート配線３０の上にあるＴＥＯＳ膜８０がエッチングされた場合、コンタクト・ホール１１０がＢＰＳＧ膜６０およびSi3N4膜７０に達する。
【００１５】
図２は、Ｃ５Ｆ８を含まず、Ｃ４Ｆ８が含まれるエッチングガスによってＴＥＯＳ膜８０をエッチングした状態を示す拡大断面図である。より詳細には、ＴＥＯＳ膜８０は、Ｃ４Ｆ８、ＣＯ、ＡｒおよびＯ２の流量比をそれぞれ2:10:40:1として組成されるエッチングガスでエッチングされている。
【００１６】
通常、ＴＥＯＳ膜よりもＢＰＳＧ膜の方が不純物を多く含むため、ＴＥＯＳ膜のエッチング速度よりもＢＰＳＧ膜のエッチング速度の方が速い。従って、ＢＰＳＧ膜の上にＴＥＯＳ膜が積層されている構造においては、Ｃ４Ｆ８が含まれるエッチングガスによりＴＥＯＳ膜のエッチング後、ＴＥＯＳ膜のエッチング速度よりも速い速度でＢＰＳＧ膜がエッチングされる。
【００１７】
よって、図２のように、ＴＥＯＳ膜８０がエッチングされた後、ＴＥＯＳ膜８０がエッチングされる速度よりも速い速度でＢＰＳＧ膜６０がエッチングされる。それによって、エッチングガスが物理的にSi3N4膜７０およびSi3N4スペーサ４０をエッチングして、ゲート配線３０が露出する（図２のＢ参照）。ゲート配線３０が露出したコンタクト・ホール１１０に金属配線（図４参照）を形成すると、シリコン基板１０とゲート配線３０とが短絡し、半導体装置の不良の原因になる。
【００１８】
一方、図３は、Ｃ５Ｆ８が含まれるエッチングガスによってＴＥＯＳ膜８０をエッチングした状態を示す拡大断面図である。より詳細には、ＴＥＯＳ膜８０は、Ｃ５Ｆ８、Ｏ２およびＡｒの流量比をそれぞれ9:5:450として組成されるエッチングガスでエッチングされている。
【００１９】
通常、ＴＥＯＳ膜よりもＢＰＳＧ膜の方が不純物の濃度が高いので、ＴＥＯＳ膜のエッチング速度よりもＢＰＳＧ膜のエッチング速度の方が速い。しかし、図３の本実施例で使用したエッチングガスは、ＢＰＳＧ膜６０の上に積層したＴＥＯＳ膜８０をエッチングした後、ＢＰＳＧ膜６０をほとんどエッチングしなかった。その理由として、図３の本実施例で使用したエッチングガスは、ＴＥＯＳ膜８０のエッチング速度よりもＢＰＳＧ膜６０のエッチング速度の方が遅いと考えることができる。または、ＴＥＯＳ膜８０とＢＰＳＧ膜６０とを積層することにより、Ｃ５Ｆ８を含むエッチングガスによってはエッチングすることができない材料がＴＥＯＳ膜８０とＢＰＳＧ膜６０との境界に生じた可能性もある。すなわち、本実施例のように、Ｃ５Ｆ８を使用し、Ｃ５Ｆ８の流量をＯ２の流量よりも多くしたエッチングガスでエッチングした場合には、ＢＰＳＧ膜６０がエッチングされず、Si3N4膜７０およびSi3N4スペーサ４０からゲート配線３０が露出することがない。従って、コンタクト・ホール１１０に金属配線（図４参照）を形成しても、シリコン基板１０とゲート配線３０とが短絡することがない。
【００２０】
図４は、図３の実施例に金属配線１２０を形成した後の半導体基板の拡大断面図である。金属配線１２０は、ＢＰＳＧ膜６０、Si3N4膜７０およびSi3N4スペーサ４０によってゲート配線３０から確実に絶縁されている。
【００２１】
図５（Ａ）は図３の実施例におけるＣ５Ｆ８、Ｏ２およびＡｒの流量比をそれぞれ9:5:450として組成されるエッチングガスを使用して実験を行ったときの半導体基板の平面図であり、図５（Ｂ）および図５（Ｃ）はその半導体基板の拡大断面図である。また、図５（Ａ）、（Ｂ）および（Ｃ）では、エッジ部において金属配線１２０がシリコン配線９０に十分にコンタクトを得るために適切なエッチングを行ったときの状態が示されている。
【００２２】
通常、半導体基板のセンター部のエッチング速度に比較してエッジ部のエッチング速度は速い。したがって、センター部において金属配線１２０がシリコン配線９０に十分にコンタクトを得るために適切なエッチングを行うと、エッジ部においてはエッチングしすぎることになる。よって、従来のＣ４Ｆ８を使用したエッチングガスを使用した場合には、図２に示した通り、エッジ部において、ゲート配線３０と半導体基板１０とが短絡する。
【００２３】
一方で、本実施例によるＣ５Ｆ８を使用し、Ｃ５Ｆ８の流量をＯ２の流量よりも多くしたエッチングガスでエッチングした場合には、図３に示すように、エッジ部においてゲート配線３０と半導体基板１０とが短絡しない。従って、半導体基板全体の接触不良を無くし、歩留まりを向上することができる。また、エッチング速度の速い組成のエッチングガスを使用しても、エッチングしすぎによる配線間の短絡を防止できる。よって、エッチング工程を短縮でき、半導体装置の製造工程のスループットを向上することができる。
【００２４】
図５によれば、エッジ部におけるＴＥＯＳ膜に形成されたコンタクト・ホールの径（図５（Ａ）および（Ｃ）参照）はセンター部のＴＥＯＳ膜に形成されたコンタクト・ホールの径（図５（Ａ）および（Ｂ）参照）と比較して大きいものの、図３に示す実施例と同様にセンター部およびエッジ部のＢＰＳＧ膜６０がほとんどエッチングされていないことがわかる。
【００２５】
本発明による実施例において、エッチングガスは、Ｃ５Ｆ８のほかにＯ２およびＡｒを含有する。しかし、エッチングガスはこれに限定することなく、Ｃ５Ｆ８のほかに、C４F８、C４F６、C３F８、CH２F２、CHF３、CF４、SF６、He、N２またはCOのいずれかを含有してもよい。
【００２６】
また、本発明による実施例において、絶縁膜として酸化膜が使用されている。さらに、不純物の含有量が比較的少ない第１の絶縁膜としてＴＥＯＳが使用され、不純物の含有量が比較的多い第２の絶縁膜としてＢＰＳＧが使用されている。しかし、絶縁膜はこれに限定することなく窒化膜等にも応用できる。また、第１の絶縁膜として使用される酸化膜は、プラズマＴＥＯＳ、ＬＰ−ＴＥＯＳ、プラズマＳｉＯＮまたはHDP（High Density Plasma）によって製膜されたのＴＥＯＳのいずれでもよい。第２の絶縁膜として使用される酸化膜は、ＢＰＳＧ、ＢＳＧまたはＰＳＧのいずれでもよい。さらに、第１の絶縁膜および第２の絶縁膜は、ともにＢＰＳＧ、ＢＳＧまたはＰＳＧであってもよい。ただし、第１の絶縁膜よりも第２の絶縁膜の方が不純物の濃度が高い。また、第1の絶縁膜と第2の絶縁膜の組み合わせは逆であっても良い。
【００２７】
さらに、互いに不純物含有量が異なる少なくとも２種類の絶縁膜は、通常、電気的または光学的に区別することができる。それによって、絶縁膜のエッチングの状態を簡単に検査することができる。例えば、絶縁膜がエッチングされたか否かによって電気抵抗が変化するようにテストパターンを設けることができる。また、エッチング前後の半導体基板に光を照射し、反射光を検査することによって、絶縁膜がエッチングされたか否かを判断できる。
【００２８】
【発明の効果】
本発明の半導体装置の製造方法によれば、比較的不純物の含有量が少ない絶縁膜よりも比較的不純物を多く含有する絶縁膜を選択的にエッチングすることができ、オーバーエッチングによる導電体の間の短絡を防止できる。それによって、半導体装置の歩留まりが向上する。
【図面の簡単な説明】
【図１】互いに不純物含有量が異なる絶縁層を半導体装置の上に形成した後、絶縁層をエッチングする前の半導体基板の拡大断面図。
【図２】従来の露光工程のアラインメントずれにより、ゲート配線の上にあるＴＥＯＳ膜がエッチングされたときの半導体基板の拡大断面図。
【図３】本発明の実施例として露光工程のアラインメントずれにより、ゲート配線の上にあるＴＥＯＳ膜がエッチングされたときの半導体基板の拡大断面図。
【図４】図３の実施例に金属配線を形成した後の半導体基板の拡大断面図。
【図５】図３の実施例におけるＣ５Ｆ８、Ｏ２およびＡｒをそれぞれ9:5:450の流量比によって組成されるエッチングガスを使用して実験を行ったときの半導体基板の平面図およびその半導体基板の拡大断面図。
【符号の説明】
１０ 半導体基板
２０ ゲート酸化膜
３０ ゲート配線
４０ Si3N4スペーサ
５０ 導電プラグ
６０ ＢＰＳＧ膜
７０ Si3N4膜
８０ ＴＥＯＳ膜
９０ シリコン配線
１００ フォト・レジスト
１１０ コンタクト・ホール
１２０ 金属配線
Claims (4)
- シリコン基板上にゲート酸化膜を介して形成された複数の下層配線と、
前記下層配線の上面および側面を覆うように形成されたシリコン窒化膜と、
前記シリコン窒化膜で表面が覆われた前記下層配線間を埋め込むように堆積されたホウ素またはリンを含有するシリコン酸化膜と、
前記下層配線間に形成され、前記シリコン基板と接続する導電材と、
前記導電材の上に設けられ、前記導電材に接続された中間配線と、
前記シリコン窒化膜で覆われた前記下層配線の上方、前記シリコン酸化膜の上方および前記導電材および前記中間配線の上方を覆うように形成されたＴＥＯＳ膜とを有する半導体装置の製造方法において、
Ｃ５Ｆ８、Ｏ２およびＡｒを含みＣ ５ Ｆ ８ の流量をＯ ２ の流量よりも多くしたエッチングガスにて、前記ＴＥＯＳ膜をエッチングし、前記中間配線の表面に達するコンタクトホールを形成し、
前記中間配線と接続するように、前記コンタクトホール内および前記ＴＥＯＳ膜上に上層配線を形成することを具備することを特徴とする半導体装置の製造方法。 - 前記シリコン酸化膜は、ＢＰＳＧであることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記エッチングガスは、Ｃ５Ｆ８、Ｏ２およびＡｒの他に、さらに、Ｃ４Ｆ８、Ｃ４Ｆ６、Ｃ３Ｆ８、ＣＨ２Ｆ２、ＣＨＦ３、ＳＦ６、ＨｅまたはＣＯのいずれかを含むことを特徴とする請求項１または２記載の半導体装置の製造方法。
- 前記ＴＥＯＳ膜は、プラズマＴＥＯＳ、ＬＰ−ＴＥＯＳ、プラズマＳｉＯＮまたはＨＤＰのいずれかにより形成されたことを特徴とする請求項１または２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001007970A JP3999940B2 (ja) | 2001-01-16 | 2001-01-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001007970A JP3999940B2 (ja) | 2001-01-16 | 2001-01-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002217286A JP2002217286A (ja) | 2002-08-02 |
| JP3999940B2 true JP3999940B2 (ja) | 2007-10-31 |
Family
ID=18875636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001007970A Expired - Fee Related JP3999940B2 (ja) | 2001-01-16 | 2001-01-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3999940B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008226989A (ja) * | 2007-03-09 | 2008-09-25 | Elpida Memory Inc | 半導体装置及び半導体装置の製造方法 |
-
2001
- 2001-01-16 JP JP2001007970A patent/JP3999940B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002217286A (ja) | 2002-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100288506B1 (ko) | 배선간에 에어 갭을 가지는 다층 배선 구조 | |
| US6281585B1 (en) | Air gap dielectric in self-aligned via structures | |
| KR100385954B1 (ko) | 국부 식각 저지 물질층을 갖는 비트라인 스터드 상의 비트라인 랜딩 패드와 비경계 컨택을 갖는 반도체 소자 및 그제조방법 | |
| KR100571417B1 (ko) | 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법 | |
| JP3700460B2 (ja) | 半導体装置およびその製造方法 | |
| KR20110001189A (ko) | 반도체 소자의 형성 방법 | |
| JPH11284072A (ja) | 導電体プラグを備えた半導体装置およびその製造方法 | |
| US6133635A (en) | Process for making self-aligned conductive via structures | |
| KR100679822B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2005354046A (ja) | 半導体装置の製造方法 | |
| JP3999940B2 (ja) | 半導体装置の製造方法 | |
| JP4717972B2 (ja) | 集積回路の製造方法 | |
| KR100893939B1 (ko) | 본딩 패드 구조체를 갖는 전자 장치 및 그 제조방법 | |
| JPH0677315A (ja) | 半導体装置 | |
| KR100474605B1 (ko) | 구리 금속 배선용 비아 퍼스트 듀얼 다마신 프로세스 | |
| KR100246101B1 (ko) | 반도체 장치의 다층 금속 배선 구조 및 그 형성 방법 | |
| KR100470390B1 (ko) | 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법 | |
| KR920007824B1 (ko) | 반도체 소자의 접속장치 | |
| KR100268952B1 (ko) | 반도체소자의 금속 배선 형성방법 | |
| KR100340858B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR0172725B1 (ko) | 반도체 소자의 다층 금속배선 형성방법 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| KR20030015703A (ko) | 다층 배선 절연막 구조체 및 그 형성 방법 | |
| JP2574910B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070629 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070810 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |